CN100492331C - 存储器访问装置 - Google Patents

存储器访问装置 Download PDF

Info

Publication number
CN100492331C
CN100492331C CNB2007100917684A CN200710091768A CN100492331C CN 100492331 C CN100492331 C CN 100492331C CN B2007100917684 A CNB2007100917684 A CN B2007100917684A CN 200710091768 A CN200710091768 A CN 200710091768A CN 100492331 C CN100492331 C CN 100492331C
Authority
CN
China
Prior art keywords
data
write
terminal
address
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007100917684A
Other languages
English (en)
Other versions
CN101059782A (zh
Inventor
中牟田和周
本田岩
黑田隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101059782A publication Critical patent/CN101059782A/zh
Application granted granted Critical
Publication of CN100492331C publication Critical patent/CN100492331C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Memory System (AREA)
  • Information Transfer Systems (AREA)
  • Storage Device Security (AREA)

Abstract

一种存储器访问装置，从具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入读出命令的端子、按照读出命令，在时钟信号从一方的电平向另一方的电平变化的定时，输出存储在由地址信息确定的地址中的数据的端子的存储器读出数据，包括：在时钟信号从一方的电平向另一方的电平变化的第一定时，输出地址信息和读出命令的地址信息输出部；把在第一定时的下一个第二定时从存储器输出的数据在第二定时的下一个第三定时存储的数据存储部。使存储器访问的高速化成为可能。

Description

存储器访问装置
技术领域
本发明涉及使存储器访问的高速化成为可能的存储器访问装置。
背景技术
近年，对电视和音频仪器等各种电制品进行数字控制。而且伴随着技术的进步，正在谋求控制构成这些电制品的电子电路的时钟信号的高速化。
此外，为此开发各种技术(例如，参照专利文献1)。
[专利文献1]特开2002-64368号公报
发明内容
可是，为了使时钟信号高速化，CPU(Central Processing Unit)或存储器、其他电子电路作为全体，有必要适应时钟信号的高速化。
以图10所示的存储器系统1010为例，进行说明。图10所示的存储器系统1010具有存储器110、DSP(Digital Signal Processor)210、读写控制器310、地址锁存部500、地址译码器400、时钟电路1200。
时钟电路1200是输出对DSP210和存储器110输入的时钟信号的电路。须指出的是，对存储器110输入把对DSP210输入的时钟信号反相的信号。
DSP210在DVD播放器中广泛使用，是进行音乐数据和图像数据的数字处理的数字信号处理装置，是对存储器110写入数据，或者从存储器110读出数据的装置。
DSP210具有“CLK”端子、“n_BDAA”端子、“XBDAWR”端子、“XBDARD”端子、“BDA_W”端子、“BDA_R”端子。
“CLK”端子是取得来自外部的时钟信号的端子。DSP210与时钟信号的上升同步，进行用于向存储器110的访问的控制。“n_BDAA”端子是输出表示存储器110中存储的数据的地址的地址数据的端子。“XBDAWR”端子是输出指示对存储器110写入数据的命令(写入命令)的端子。“XBDARD”端子是输出指示读出来自存储器110的数据的命令(读出命令)的端子。“BDA_W”端子是输出向存储器110的写入数据的端子。“BDA_R”端子是取得来自存储器110的读出数据的端子。
存储器110具有“/CLK”端子、“A”端子、“CEN”端子、“WEN”端子、“D”端子、“Q”端子。
“/CLK”端子是取得来自外部的时钟信号的端子。如图10所示，对存储器110输入的时钟信号是把对DSP210输入的时钟信号反相的信号。存储器110与对“/CLK”端子输入的时钟信号的上升同步，进行数据的写入或读出的控制。“A”端子是输入存储在存储器110中的数据的地址信息的端子。“CEN”端子是输入芯片许可(enable)信号的端子。“WEN”端子是输入写入许可信号的端子。“D”端子是输入对存储器110的写入数据的端子。“Q”端子是输出来自存储器110的读出数据的端子。
存储器110在“CEN”端子＝L，并且“WEN”端子＝L时，在对“/CLK”端子输入的时钟信号的上升的定时，把对“D”端子输入的数据向由地址信息确定的地址写入。此外，存储器110在“CEN”端子＝L，并且“WEN”端子＝H时，在对“/CLK”端子输入的时钟信号的上升的定时，从“Q”端子输出由地址信息确定的地址中存储的数据。
地址锁存部500虽然未图示，但是，是输入与对DSP210输入的时钟信号相同的时钟信号，取得从DSP210输出的地址信息，在时钟信号的1周期间锁存后，对存储器110的“A”端子输出的电路。通过设置地址锁存部500，能把基于DSP210的存储器访问管道化。图11表示把存储器访问管道化(pipeline)的样子。通过把存储器访问管道化，DSP210不等待存储器110的数据的读写处理的结束，能在时钟信号的上升的各定时陆续输出地址信息。据此，实现高速的存储器访问。
地址译码器400是把地址锁存部500中存储的地址信息译码，对读写控制器310输出的电路。
读写控制器310是按照从DSP210输出的读出命令和写入命令，向存储器110输出芯片许可信号和写入许可信号的电路。
图12表示在图10所示的存储器系统1010中，DSP210从存储器110读出数据时的时间图表。
如上所述，存储器系统1010为了实现数据读出的高速化，把存储器访问管道化，所以如图12所示，DSP210在从地址锁存部500对存储器110输出地址信息的定时，输出读出的命令。即DSP210在从“n_BDAA”端子输出地址信息的时钟信号的上升的定时的下一个定时，输出从“XBDARD”端子读出的命令。
而在存储器110中，对存储器110的“/CLK”端子输入的时钟信号与对DSP210输入的时钟信号反相，所以在从输出DSP210读出的命令的定时开始1/2周期后的定时，对存储器110的“Q”端子输出读出数据。因此，在从输出DSP210读出的命令的定时开始1周期后的定时，DSP210能取得从“BDA_R”端子读出的数据。
图13表示在图10所示的存储器系统1010中，对存储器110写入数据时的时间图表。
如图13所示，为了管道控制，DSP210在从地址锁存部500对存储器110输出地址信息的定时，输出写入命令，并且从“BDA_W”端子输出写入数据。即DSP210在从“n_BDAA”端子输出地址信息的时钟信号的上升的定时的下一个定时，输出写入命令和写入数据。
而在存储器110中，对存储器110的“/CLK”端子输入的时钟信号与对DSP210输入的时钟信号反相，所以在DSP210输出写入命令和写入数据后1/2周期之后，把写入数据取入存储器110的“D”端子。
通过存储器系统1010通过存储器访问的管道化、把对DSP210输入的时钟信号反相的时钟信号对存储器110输入，谋求存储器访问的高速化。
可是，在读出数据时，如图12所示，从对存储器110的“Q”端子输出读出数据到把读出数据取入到DSP210的“BDA_R”端子的时间只有T1。T1大致是时钟信号的1/2周期左右。此外，在写入数据时，如图13所示，从对DSP210的“BDA_W”端子输出写入数据到写入数据取入到存储器110的“D”端子的时间只有T3。T3也大致是时钟信号的1/2周期左右。
它成为妨碍存储器系统1010的时钟信号高速化的要因。即伴随着时钟信号高速化，T1和T3的值减小，但是时钟信号的高速化只能在T1>0和T3>0的频率范围内进行。因此，T1和T3小妨碍时钟信号的高速化，成为妨碍存储器访问的高速化的要因。
本发明是鉴于所述课题而提出的，其主要目的在于，提供使存储器访问的高速化成为可能的存储器访问装置。
为了解决所述课题，本发明涉及一种存储器访问装置，从具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入读出命令的端子、按照所述读出命令，在所述时钟信号从一方的电平向另一方的电平变化的定时，输出存储在由所述地址信息确定的地址中的数据的端子的存储器读出数据，其特征在于，包括：在所述时钟信号从所述一方的电平向所述另一方的电平变化的第一定时，输出所述地址信息和所述读出命令的地址信息输出部；把在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第一定时的下一个第二定时从所述存储器输出的数据，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第二定时的下一个第三定时进行存储的数据存储部。
通过这样的形态，能确保从存储器输出数据到该数据取入到存储器访问装置的时间为时钟信号的1周期左右。由此能使时钟信号高速化。
此外，本发明涉及一种存储器访问装置，对具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入写入命令的端子、按照所述写入命令，在所述时钟信号从一方的电平向另一方的电平变化的定时，输入要存储到由所述地址信息确定的地址中的数据的端子的存储器写入数据，其特征在于：具有：在所述时钟信号从所述一方的电平向所述另一方的电平变化的第一定时，输出对所述存储器写入的数据、所述数据的地址信息、所述写入命令的数据输出部；在所述时钟信号从所述一方的电平向所述另一方的电平变化的第一定时的下一个第二定时，对所述存储器写入所述数据。
通过这样的形态，能确保从存储器访问装置输出数据到存储到存储器的时间为时钟信号的1周期左右。据此，能使时钟信号高速化。
此外，本发明涉及一种存储器访问装置，对具有输入地址信息的端子、输入以给定的周期变化的时钟信号的端子、输入读出命令或写入命令的端子、按照所述读出命令，在所述时钟信号从一方的电平向另一方的电平变化的第一定时输出存储在由所述地址信息确定的地址中的数据的端子、按照所述写入命令，在所述时钟信号从所述一方的电平向所述另一方的电平变化的第二定时，输入要存储到由所述地址信息确定的地址中的数据的端子的存储器写入数据，其特征在于，包括：
所述存储器访问请求装置，该存储器访问请求装置具有：为了在第一定时从所述存储器输出数据，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第一定时的1周期前的第三定时，输出所述数据的地址信息即读出地址信息、和用于读出所述数据的读出命令的数据读出部；为了在所述第二定时向所述存储器写入数据，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第二定时的2周期前的第4定时，输出所述数据的地址信息即写入地址信息，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第二定时的1周期前的第5定时，输出所述数据和用于写入所述数据的写入命令的数据写入部；
地址锁存部，在所述第4定时输入从所述存储器访问请求装置输出的所述写入地址信息，在所述第5定时输出所述地址信息；
存储器访问控制装置，该存储器访问控制装置具有：按照从所述存储器访问请求装置在所述第3定时输出的读出命令，在该第3定时，对所述存储器输出读出命令和从所述存储器访问请求装置输出的地址信息的读出控制部；按照从存储器访问请求装置在所述第5定时输出的所述写入命令，在该第5定时，对所述存储器输出写入命令、从所述地址锁存部输出的写入地址信息和所述数据的写入控制部。在从所述存储器访问请求装置输出所述读出命令和所述写入命令双方时，所述写入控制部不对所述存储器输出所述写入命令、从所述地址锁存部输出的所述写入地址信息及所述数据。
通过存储器访问装置，检测到输出从存储器访问请求装置读出的命令和写入命令双方时，能在事先检测到来自存储器的数据读出定时(第一定时)和向存储器写入数据的定时(第二定时)是同时。而且，这时，本发明的存储器访问装置不进行向存储器的数据写入，进行来自存储器的数据的读出。通过把数据的读出优先，能没有延迟地读出数据。而且据此，能实现存储器系统全体的数据处理的高速化。
此外，所述存储器访问装置具有存储从所述地址锁存部输出的写入地址信息的地址存储部、存储从所述存储器访问请求装置输出的数据的数据存储部，在从存储器访问请求装置输出所述读出命令和所述写入命令双方时，所述写入控制部把从所述地址锁存部署出的写入地址信息存储到所述地址存储部，把从所述存储器访问请求装置输出的数据存储到所述数据存储部。
根据这样的形态，为了避免来自存储器的数据读出的定时和向存储器写入数据的定时的重复，而进行使数据的读出优先的处理时，不使向存储器写入的数据和地址信息消失，能分别存储到数据存储部和地址存储部中。
此外，在从所述存储器访问请求装置即不输出读出命令也不输出写入命令时，所述写入控制部对所述存储器输出写入命令，并且把将所述地址存储部中存储的写入地址信息、所述数据存储部中存储的数据对所述存储器输出。
根据这样的形态，对存储器既不写入数据，也不读出时，能把数据存储部中存储的写入数据对存储器写入。据此，能有效使用存储器访问装置的硬件资源。此外，在进行来自存储器的数据读出或对存储器的数据写入处理时，原封不动存储数据存储部中存储的数据。据此，能不停止后续的读出处理和写入处理，所以能谋求数据处理的高速化。
此外，从所述存储器访问请求装置输出读出命令时，从所述存储器访问请求装置输出的读出地址信息与所述地址存储部中存储的写入地址信息一致时，所述读出控制部对所述存储器访问请求装置输出所述数据存储部中存储的数据。
根据这样的形态，从存储器访问请求装置有读出请求的数据存储在数据存储部中时，能省略从存储器读出数据的处理，提供给存储器访问请求装置。因此，能高速进行数据的读出。
此外，根据具体实施方式的栏目和附图，本发明描述的课题、解决方法变得清楚。
能使存储器的访问高速化。
附图说明
下面简要说明附图。
图1是表示本实施例的存储器系统的图。
图2是表示在本实施例的存储器系统中，读出数据时的时间图表的图。
图3是表示在本实施例的存储器系统中，写入数据时的时间图表的图。
图4是表示数据的读出和写入重复时的图。
图5是表示数据的读出和写入重复时的具体例的图。
图6是表示数据的读出和写入交替发生时的时间图表的图。
图7是表示数据的写入后，连续进行读出时的时间图表的图。
图8是表示读出数据存储部中存储的数据时的时间图表的图。
图9是表示本实施例的存储器系统的图。
图10是表示存储器系统的图。
图11是表示存储器访问的管道控制的图。
图12是表示在存储器系统中读出数据时的时间图表的图。
图13是表示在存储器系统中写入数据时的时间图表的图。
符号的说明。
100—存储器；200—DSP；300—读写控制器；400—地址译码器；500—地址锁存部；600—数据存储部；700—地址存储部；800—地址比较部；900—控制电路；1000—存储器系统；1100—地址选择部；1110—地址信息选择部；1120—写入数据选择部；1130—读出数据选择部；1200—时钟电路。
具体实施方式
全体的结构
图1表示本实施例的存储器系统1000的全体构成。存储器系统1000广泛适用于处理数字数据的信息处理装置，尤其适用于DVD播放器等数字音频设备等处理大量的数字数据的电子设备中。
存储器系统1000具有：存储器100、DSP200、读写控制器300、地址译码器400、地址锁存部500、数据存储部600、地址存储部700、地址比较部800、地址选择部1100、地址信息选择部1110、写入数据选择部1120、读出数据选择部1130、数据存储选择部1140、地址存储选择部1150、时钟电路1200。
须指出的是，DSP200、读写控制器300、地址译码器400、地址比较部800、地址选择部1100、地址信息选择部1110、写入数据选择部1120、读出数据选择部1130构成权利要求书中所述的存储器访问装置。
<时钟电路>
时钟电路1200是输出以给定的周期，电压从一方的电平向另一方的电平变化的时钟信号的电路。时钟信号对DSP200、存储器100、地址锁存部500、地址存储部700、数据存储部600输入。
<DSP>
DSP200广泛使用于DVD播放器等中，是进行声音数据或图像数据的数字处理的数字信号处理装置，对存储器100写入数据或者从存储器100读出数据。DSP200相当于技术方案的范围的存储器访问请求装置。
DSP200具有“CLK”端子、“n_BDAA”端子、“XBDAWR”端子、“n_XBDARD”端子、“BDA_W”端子、“BDA_R”端子。
“CLK”端子是取得时钟信号的端子。时钟信号从时钟电路1200输出。DSP200与时钟信号的上升同步，进行用于对存储器100的访问的控制。
“n_BDAA”端子是输出表示存储器100中存储的数据的地址的地址数据的端子。该地址信息与时钟信号的上升同步输出。从“n_BDAA”端子输出的地址信息对地址锁存部500、地址信息选择部1110、地址译码器400输入。
“XBDAWR”端子是输出指示对存储器110写入数据的命令(写入命令)的端子。写入命令与时钟信号的上升同步输出。从“XBDAWR”端子输出的写入命令对读写控制器300输入。
“n_XBDARD”端子是输出指示读出来自存储器100的数据的命令(读出命令)的端子。该读出命令与时钟信号的上升同步而输出。从“n_XBDARD”端子输出的读出命令对读写控制器300输入。
“BDA_W”端子是输出向存储器100的写入数据的端子。写入数据与时钟信号的上升同步输出。从“BDA_W”端子输出的写入数据对写入数据选择部1120或数据存储选择部1140输入。
“BDA_R”端子是取得来自存储器100的读出数据的端子。读出数据的取得与时钟信号的上升同步进行。读出数据从数据存储部600或者存储器100通过读出数据选择部1130取得。
<存储器>
存储器100具有“CLK”端子、“A”端子、“CEN”端子、“WEN”端子、“D”端子、“Q”端子。
“CLK”端子是取入来自外部的时钟信号的端子。对存储器100输入的时钟信号与对DSP200输入的时钟信号相同。而且，存储器100与时钟信号的上升同步进行数据的读入或写出的控制。即DSP200和存储器100与同相位的时钟信号的上升同步进行控制。
“A”端子是输入存储在存储器100中的数据的地址信息的端子。对“A”端子输入从地址信息选择部1110输出的地址信息。
“CEN”端子是输入芯片许可信号的端子。芯片许可信号从读写控制器300输出。
“WEN”端子是输入写入许可信号的端子。写入许可信号也从读写控制器300输出。
须指出的是，芯片许可信号和写入许可信号构成技术方案中记载的读出命令和写入命令。即具体而言，芯片许可信号＝L，并且写入许可信号＝L的组合相当于写入命令，芯片许可信号＝L，并且写入许可信号＝H的组合相当于读出命令。
“D”端子是输入向存储器100的写入数据的端子。对“D”端子输入的写入数据在“CEN”端子＝L并且“WEN”端子＝L时，与时钟信号的上升同步，存储到由对“A”端子输入的地址信息确定的地址中。写入数据从DSP200或数据存储部600通过写入数据选择部1120输入。
“Q”端子是输出来自存储器100的读出数据的端子。存储器100在“CEN”端子＝L并且“WEN”端子＝H时，与时钟信号的上升同步，存储到由对“A”端子输入的地址信息确定的地址中的数据从“Q”端子输出。读出数据通过读出数据选择部1130对DSP200输入。
<地址锁存部>
地址锁存部500是输入与对DSP200输入的时钟信号相同的时钟信号，取入从DSP200输出的地址信息，在时钟信号的1周期的锁存后输出的电路。从地址锁存部500对地址选择部1100或地址译码器400、地址存储选择部1150、地址比较部800输出地址信息。通过设置地址锁存部500，实现基于DSP200的存储器访问的管道化。
<地址译码器>
地址译码器400是把地址锁存部500中存储的地址信息和从DSP200的“n_BDAA”端子输出的地址信息译码，对读写控制器300输出的电路。
<地址存储部>
地址存储部700是存储从地址锁存部500输出的地址信息的电路。此外，地址存储部700中存储的地址信息对地址选择部1100输出。须指出的是，从地址锁存部500输出的地址信息通过地址存储选择部1150对地址存储部700输入。
<地址存储选择部>
地址存储选择部1150是按照从读写控制器300输出的地址存储信号，输出从地址锁存部500输出的地址信息、从地址存储部700输出的地址信息中的任意一方的电路。
<地址选择部>
地址选择部1100是按照从读写控制器300输出的地址选择信号，输出来自地址锁存部500的地址信息、来自地址存储部700的地址信息中的任意一方的电路。从地址选择部1100输出的地址信息对地址信息选择部1110输入。
<地址信息选择部>
地址信息选择部1110是按照从读写控制器300输出的读写选择信号，输出从DSP200的“n_BDAA”端子输出的地址信息、从地址选择部1100输出的地址信息中的任意一方的电路。从地址信息选择部1110输出的地址信息对存储器100的“A”端子输入。
<地址比较部>
地址比较部800是比较从地址锁存部500输出的地址信息和从地址存储部700输出的地址信息，把表示这些地址信息是否一致的信号对读写控制器300输出的电路。
<数据存储部>
数据存储部600是取入从DSP200输出的写入数据，存储的电路。此外，存储在数据存储部600中的写入数据对写入数据选择部1120和读出数据选择部1130输入，按照从读写控制器300输出的写入数据选择信号或读出数据选择信号，对存储器100或DSP200输出。须指出的是，从DSP200输出的写入数据通过数据存储选择部1140对数据存储部600输入。
<数据存储选择部>
数据存储选择部1140是按照从读写控制器300输出的写入数据存储信号，输出从DSP200输出的写入数据、从数据存储部600输出的写入数据中的任意一方的电路。
<读写控制器>
读写控制器300是控制存储器系统1000中进行的存储器访问的电路。例如，按照从DSP200输出的读出命令或写入命令，对存储器100输出芯片许可信号或写入许可信号。
读出控制
下面在图2中表示在本实施例的存储器系统1000中，DSP200从存储器100读出数据时的时间图表。
如图2所示，本实施例的DSP200在“n_BDAA”端子输出地址信息的定时，从“n_XBDARD”端子输出读出命令。
而读写控制器300按照来自DSP200的读出命令，对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息的读写选择信号。据此，从“n_BDAA”端子输出的地址信息对存储器100的“A”端子输入。
读写控制器300按照来自DSP200的读出命令，对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100因为“CEN”端子＝L、并且“WEN”端子＝H，所以存储器100与下一时钟信号的上升(即从DSP200输出读出命令开始1周期后)同步，把由对“A”端子输入的地址信息确定的地址中存储的数据从“Q”端子输出。
此外，读写控制器300按照来自DSP200的读出命令，对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，从存储器100的“Q”端子输出的读出数据对DSP200的“BDA_R”端子输入。
而且，DSP200与下一个时钟信号的上升(即从存储器100输出读出数据的定时的1周期后)同步，存储对“BDA_R”端子输入的读出数据。
在本实施例的存储器系统1000中，从对存储器100的“Q”端子输出读出数据到在DSP200的“BDA_R”端子存储该读出数据的时间变为T2。T2是时钟信号的1周期左右。而且，能增加从对存储器100的输出读出数据到在DSP200存储该读出数据的时间，所以能使时钟信号高速化。
写入控制
在图3中表示在本实施例的存储器系统1000中，DSP200对存储器系统1000写入数据时的时间图表。
如图3所示，本实施例的DSP200在从“n_BDAA”端子输出地址信息的下一个定时，从“XBDAWR”端子输出写入命令，从“BDA_W”端子输出写入数据。
而读写控制器300按照来自DSP200的写入命令，对地址选择部1100输出选择从地址锁存部500输出的地址信息的地址选择信号，并且对地址信息选择部1110输出选择从地址选择部1100输出的地址信息的读写选择信号。据此，从地址锁存部500输出的地址信息对存储器100的“A”端子输入。此外，读写控制器300按照来自DSP200的写入命令，对写入数据选择部1120输出选择从DSP200输出的写入数据的写入数据选择信号。据此，来自DSP200的写入数据对存储器100的“D”端子输入。
读写控制器300按照来自DSP200的写入命令，对存储器100输出芯片许可信号＝L以及写入命令＝L(写入命令)。
存储器100因为“CEN”端子＝L并且“WEN”端子＝L，所以与下一时钟信号的上升同步(即从DSP200输出写入命令开始的1周期后)同步，把对“D”端子输入的写入数据存储到由对“A”端子输入的地址信息确定的地址中。
在本实施例的存储器系统1000中，从对从对存储器100的“D”端子输入写入数据，因此到存储的时间变为T4。T4大致为时钟信号的1周期左右。
使对存储器100输入的时钟信号和对DSP200输入的时钟信号为同相位，在写入数据存储到存储器100中的定时的1周期前的定时，能延长写入数据从DSP200输出到取入存储器100为止的时间。据此，能把时钟信号高速化。
读出优先控制
下面说明本实施例的读出优先控制。须指出的是，读出优先控制是指在存储器100的数据的读出定时与写入的定时重复时，优先执行读出处理的控制。
如上所述，在本存储器系统1000中，从DSP200输出读出数据的地址信息到读出数据从存储器100输出的时间为时钟信号的1周期，从DSP200输出写入数据的地址信息到把写入数据存储到存储器100的时间为时钟信号2周期。因此，DSP200即使在不同的定时输出读出数据的地址信息和写入数据的地址信息，有时存储器100的数据读出的定时和写入的定时变为相同。
因此，读写控制器300根据从DSP200输出读出命令的定时和输出写入命令的定时，事先检测来自存储器100的数据的读出和向存储器100的数据写入的重复，进行避免重复的控制。
具体而言，读写控制器300如图4所示，通过检测从DSP200的“n_XBDARD”端子输出的读出命令、从“XBDAWR”端子输出的写入命令双方同时输入，事先检测来自存储器100的数据的读出定时和向存储器100的数据写入的定时重复。
以下详细说明具体的例子。
<写入和读出交替发生时>
如图5(A)所示，DSP200如果要连续进行数据的写入(W0)、数据的读出(R1)、数据的写入(W1)，在存储器100中，发生数据的读出和写入的重复。参照图6的时间图表说明这时进行的读出优先控制。
须指出的是，为了简化说明，用“Wi”(i为整数)和“Rj”(j为整数)识别数据的写入和读出。在写入(Wi)数据时，用WAi表示写入数据的存储器100的地址。此外，用Di表示对存储器100写入的数据。同样，读出(Rj)数据时，用RAj表示存储数据的存储器。此外，用Qj表示从存储器100读出的数据。
首先在图6所示的时间图表中，在时钟信号的(2)的定时DSP200从“n_BDAA”端子输出写入数据的地址信息(WA0)。DSP200在下一个时钟信号的上升的定时(3)输出读出数据的地址信息(RA1)。然后，在下一个时钟信号的上升的定时(4)输出写入数据的地址信息(WA1)。
这些地址信息分别在时钟的1周期后从地址锁存部500输出。
DSP200在输出地址信息WA0的下一个定时(3)从“XBDAWR”端子输出写入命令。而DSP200在输出地址信息RA1的定时(3)从“n_XBDARD”端子输出读出命令。
这里，读写控制器300检测到从DSP200输出了读出命令和写入命令(条件A)。
读写控制器300为了把从DSP200的“BDA_W”端子输出的写入数据(D0)存储到数据存储部600，对数据存储选择部1140输出写入数据存储信号。据此，写入数据(D0)不写入存储器100中，存储到数据存储部600。
此外，读写控制器300为了把地址锁存部500中存储的地址信息(WA0)存储到地址存储部700，对地址存储选择部1150输出地址存储信号。据此，地址信息(WA0)存储到地址存储部700。
此外，读写控制器300对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息的读写选择信号。据此，从“n_BDAA”端子输出的地址信息(RA1)原封不动对存储器100的“A”端子输入。
读写控制器300对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100因为“CEN”端子＝L，并且“WEN”端子＝H，所以在下一时钟信号的上升的定时(4)，把由对“A”端子输入的地址信息确定的地址中存储的数据(Q1)从“Q”端子输出。
此外，读写控制器300对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，来自存储器100的读出数据(Q1)对DSP200的“BDA_R”端子输入。读出数据(Q1)在下一个时钟信号的上升的定时(5)存储到DSP200中。
而在时钟信号的(4)的定时，从DSP200不输出读出命令，也不输出写入命令(条件B)。因此，读写控制器300执行用于把数据存储部600中存储的写入数据(D0)写入存储器100中的处理。
即读写控制器300对写入数据选择部1120输出用于输出来自数据存储部600的写入数据的写入数据选择信号，并且对地址选择部1100输出用于选择地址存储部700中存储的地址信息的地址选择信号。读写控制器300对地址信息选择部1110输出用于选择从地址选择部1100输出的地址信息的读写选择信号。
此外，读写控制器300对存储器100输出芯片许可信号＝L和写入许可信号＝L(写入命令)。据此，在下一个时钟信号的上升的定时(5)，把数据存储部600中存储的写入数据(D0)存储到存储器100中。
而DSP200在时钟信号的(5)的定时，从“BDA_W”端子输出写入数据(D1)，并且从“XBDAWR”端子输出写入命令。
读写控制器300检测到从DSP200只输出写入命令(条件D)。这时，读写控制器300对地址选择部1100输出选择从地址锁存部500输出的地址信息的地址选择信号，并且对地址信息选择部1110输出选择从地址选择部1100输出的地址信息的读写选择信号。据此，从地址锁存部500输出的地址信息对存储器100的“A”端子输入。
此外，读写控制器300对输出选择从DSP200输出的写入数据(D1)的写入数据选择信号。据此，来自DSP200的写入数据对存储器100的“D”端子输入。
然后，读写控制器300对存储器100输出芯片许可信号＝L和写入许可信号＝L(写入命令)。
据此，存储器100在下一个时钟信号的上升的定时(6)把对“D”端子输入的写入数据(D1)存储到由对“A”端子输入的地址信息确定的地址中。
即使数据从存储器100读出的定时与写入的定时重复时，也能继续读出处理，能使数据的读出处理不延迟。通过迅速对DSP200供给读出数据，能实现存储器系统1000全体乃至DVD播放器全体的数据处理的进一步的高速化。
<在写入后，读出连续时>
下面，说明如图5(B)所示，在数据的写入后(W0)，数据的读出(R1、R2、R3)连续，然后进行数据的写入(W1)的情形。参照图7的时间图表说明这时进行的读出优先控制。
首先，在图7所示的时钟信号的(2)的定时，DSP200从“n_BDAA”端子输出写入数据的地址信息(WA0)。DSP200在下一个时钟信号的上升的定时(3)输出读出数据的地址信息(RA1)。然后，依次输出地址信息RA1、RA3、WA1。
这些地址信息分别在时钟的1周期后从地址锁存部500输出。
DSP200在输出地址信息WA0的下一个定时(3)从“XBDAWR”端子输出写入命令。而DSP200在输出地址信息RA1的定时(3)从“n_XBDARD”端子输出读出命令。
这里，读写控制器300检测到从DSP200输出读出命令和写入命令的双方(条件A)。
读写控制器300为了把从DSP200的“BDA_W”端子输出的写入数据(D0)存储到数据存储部600，对数据存储选择部1140输出写入数据存储信号。据此，写入数据(D0)存储到数据存储部600。
此外，读写控制器300为了把地址锁存部500中存储的地址信息(WA0)存储到地址存储部700，对地址存储选择部1150输出地址存储信号。据此，地址信息(WA0)存储到地址存储部700。
此外，读写控制器300对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息的读写选择信号。据此，从“n_BDAA”端子输出的地址信息(RA1)原封不动对存储器100的“A”端子输入。
读写控制器300对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100因为“CEN”端子＝L，并且“WEN”端子＝H，所以在下一个时钟信号的上升的定时(4)，把由对“A”端子输入的地址信息确定的地址中存储的数据(Q1)从“Q”端子输出。
此外，读写控制器300对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，来自存储器100的读出数据(Q1)对DSP200的“BDA_R”端子输入。读出数据(Q1)在下一时钟信号的上升的定时(5)由DSP200存储。
而在时钟信号的(4)的定时，DSP200在从“n_BDAA”端子输出地址信息(RA2)的定时，从“n_XBDARD”端子输出读出命令。
读写控制器300检测到从DSP200只输出读出命令(条件C)，对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息(RA2)的读写选择信号。据此，从“n_BDAA”端子输出的地址信息原封不动对存储器100的“A”端子输入。
读写控制器300对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100在下一个时钟信号的上升的定时(5)，把由对“A”端子输入的地址信息(RA2)确定的地址中存储的数据(Q2)从“Q”端子输出。
此外，读写控制器300对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，来自存储器100的读出数据(Q2)对DSP200的“BDA_R”端子输入。读出数据(Q2)在下一个时钟信号的上升的定时(6)由DSP200存储。
须指出的是，在数据的读出连续(R1、R2…)时，使数据的读出优先，数据存储部600中存储的写入数据(D0)原封不动地存储。
须指出的是，图7以后的步骤与图6中详细说明的情形同样。即在图7的时钟信号的(6)的定时，在变为从DSP200不输出读出命令和写入命令的状态的时候，把数据存储部600中存储的写入数据(D0)写入存储器100中。
在从存储器100读出数据的定时与写入的定时重复时，通过使读出处理优先，能使数据的读出处理不延迟。通过迅速对DSP200供给读出数据，能实现存储器系统1000全体乃至DVD播放器全体的数据处理的进一步的高速化。
读出数据存储部中存储的写入数据的控制
下面，说明读出数据存储部600中存储的写入数据的控制。如图5(C)所示，说明在数据的写入后(W0)，数据的读出(R1、R2、R0)连续，然后进行数据的写入(W1)的情形。须指出的是，这里，R0表示读出由W0写入的数据。参照图8的时间图表说明这时进行的控制。
首先，在图8所示的时钟信号的(2)的定时，DSP200从“n_BDAA”端子输出写入数据的地址信息(WA0)。DSP200在下一时钟信号的上升的定时(3)输出读出数据的地址信息(RA1)。然后依次输出地址信息RA2、RA0、RA1。须指出的是，这里，RA0是与WA0相同的地址信息。
这些地址信息分别在时钟的1周期后从地址锁存部500输出。
DSP200在输出地址信息WA0的下一个定时(3)从“XBDAWR”端子输出写入命令。而DSP200在输出地址信息RA1的定时(3)从“n_XBDARD”端子输出读出命令。
这里，读写控制器300检测到从DSP200输出了读出命令和写入命令的双方(条件A)。
读写控制器300为了把从DSP200的“BDA_W”端子输出的写入数据(D0)存储到数据存储部600，对数据存储选择部1140输出写入数据存储信号。据此，写入数据(D0)存储到数据存储部600。
此外，读写控制器300为了把地址锁存部500中存储的地址信息(WA0)存储到地址存储部700，对地址存储选择部1150输出地址存储信号。据此，地址信息(WA0)存储到地址存储部700。
此外，读写控制器300对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息的读写选择信号。据此，从“n_BDAA”端子输出的地址信息(RA1)原封不动对存储器100的“A”端子输入。
读写控制器300对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100因为“CEN”端子＝L，并且“WEN”端子＝H，所以在下一个时钟信号的上升的定时(4)，把由对“A”端子输入的地址信息确定的地址中存储的数据(Q1)从“Q”端子输出。
此外，读写控制器300对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，来自存储器100的读出数据(Q1)对DSP200的“BDA_R”端子输入。读出数据(Q1)在下一个时钟信号的上升的定时(5)存储到DSP200中。
而在时钟信号的(4)的定时，DSP200在从“n_BDAA”端子输出地址信息(RA2)的定时，从“n_XBDARD”端子输出读出命令。
读写控制器300检测到从DSP200只输出读出命令(条件C)，对地址信息选择部1110输出选择从DSP200的“n_BDAA”端子输出的地址信息(RA2)的读写选择信号。据此，从“n_BDAA”端子输出的地址信息(RA2)原封不动对存储器100的“A”端子输入。
读写控制器300对存储器100输出芯片许可信号＝L、写入许可信号＝H(读出命令)。
存储器100在下一个时钟信号的上升的定时(5)，把由对“A”端子输入的地址信息(RA2)确定的地址中存储的数据(Q2)从“Q”端子输出。
此外，读写控制器300对读出数据选择部1130输出选择从存储器100输出的一方的数据的读出数据选择信号。
据此，来自存储器100的读出数据(Q2)对DSP200的“BDA_R”端子输入。读出数据(Q2)在下一个时钟信号的上升的定时(6)存储到DSP200。
接着，在时钟信号的(5)的定时，DSP200在从“n_BDAA”端子输出地址信息(RA0)的定时，从“n_XBDARD”端子输出读出命令。
可是，从“n_BDAA”端子输出的地址信息(RA0)在时钟信号的(6)的定时从地址锁存部500输出，对地址比较部800输入。此外，对地址比较部800输入地址存储部700中存储的地址信息(WA0)。如上所述，RA0和WA0相同，所以地址比较部800对读写控制器300输出表示这些地址信息一致的信息。
读写控制器300检测来自DSP200的读出命令和来自地址比较部800的所述信息(条件E)。这时，DSP200在时钟信号的(6)的定时，对读出数据选择部1130输出选择数据存储部600中存储的数据的数据选择信号。
数据存储部600中存储的数据(D0)对DSP200的“BDA_R”端子输入。数据(D0)在下一个时钟信号的上升的定时(7)存储到DSP200中。
由此，从DSP200有读出请求的数据存储在数据存储部600中时，能省略从存储器100读出该数据的处理，提供给DSP200。因此，能高速进行数据的读出。
可是，在时钟信号的(6)的定时，从DSP200不输出读出命令，也不输出写入命令(条件B)。因此，读写控制器300执行用于把数据存储部600中存储的写入数据(D0)对存储器100写入的处理。
读写控制器300对写入数据选择部1120输出用于输出来自数据存储部600的写入数据的写入数据选择信号，并且对地址选择部1100输出用于选择地址存储部700中存储的地址信息的地址选择信号。读写控制器300对地址信息选择部1110输出用于选择从地址选择部1100输出的地址信息的读写选择信号。
然后，读写控制器300对存储器100输出芯片许可信号＝L和写入许可信号＝L(写入命令)。据此，在下一个时钟信号的上升的定时(7)，数据存储部600中存储的写入数据(D0)存储到存储器100中。
须指出的是，以下的步骤与图6中说明的情况同样。即在图8的时钟信号的(7)的定时，检测到变为从DSP200只输出写入命令的状态，把从DSP200输出的写入数据对存储器100写入。
在从存储器100读出数据的定时与写入的定时重复时，通过使读出处理优先，能使数据的读出处理不延迟。通过迅速对DSP200供给读出数据，能实现存储器系统1000全体的数据处理的高速化。在读出数据存储在数据存储部600中时，不是从存储器100，而从数据存储部600读出，从而能在更早的定时对DSP200供给读出数据。
以上说明了具体实施方式，但是所述实施例是用于便于理解本发明，不是限定解释本发明的。本发明在不脱离其宗旨的前提下能变更、改良，并且在本发明中还包含其等价物。
例如，如图9所示，在存储器系统1000中，在DSP200和存储器100之间还能设置控制电路900。控制电路900包含图1中表示的读写控制器300、数据存储部600、地址存储部700、地址译码器400、地址比较部800、地址选择部1100、地址信息选择部1110、写入数据选择部1120、读出数据选择部1130，能作为集成电路构成，也能由分立电路构成。此外，存储器系统1000全体也可以作为一个集成电路构成。
此外，构成所述存储器系统1000的各电路与时钟信号的上升同步工作，说明实施例，但是与时钟信号的下降同步工作的情形也同样。

Claims (4)

1.一种存储器访问装置，对存储器进行数据的读出写入，
其中，所述存储器具有：
输入地址信息的端子；
输入以给定的周期变化的时钟信号的端子；
输入读出命令或写入命令的端子；
按照所述读出命令，在所述时钟信号从一方的电平向另一方的电平变化的第一定时，输出存储在由所述地址信息所确定的地址中的数据的端子；和
按照所述写入命令，在所述时钟信号从所述一方的电平向所述另一方的电平变化的第二定时，输入要存储到由所述地址信息所确定的地址中的数据的端子，
所述存储器访问装置包括：
存储器访问请求装置，该存储器访问请求装置具有：数据读出部，为了在所述第一定时从所述存储器输出数据，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第一定时的1周期前的第三定时，输出所述数据的地址信息即读出地址信息和用于读出所述数据的读出命令；数据写入部，为了在所述第二定时向所述存储器写入数据，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第二定时的2周期前的第四定时，输出所述数据的地址信息即写入地址信息，在所述时钟信号从所述一方的电平向所述另一方的电平变化的所述第二定时的1周期前的第五定时，输出所述数据和用于写入所述数据的写入命令；
地址锁存部，在所述第四定时输入从所述存储器访问请求装置输出的所述写入地址信息，在所述第五定时输出所述写入地址信息；和
存储器访问控制装置，该存储器访问控制装置具有：读出控制部，按照从所述存储器访问请求装置在所述第三定时输出的所述读出命令，在该第三定时，对所述存储器输出读出命令和从所述存储器访问请求装置输出的读出地址信息；写入控制部，按照从所述存储器访问请求装置在所述第五定时输出的所述写入命令，在该第五定时，对所述存储器输出写入命令、从所述地址锁存部输出的写入地址信息和所述数据；
所述存储器访问装置在从所述存储器访问请求装置输出所述读出命令和所述写入命令双方时，所述写入控制部不对所述存储器输出所述写入命令、从所述地址锁存部输出的所述写入地址信息及所述数据。
2.根据权利要求1所述的存储器访问装置，其中，
具有：
地址存储部，存储从所述地址锁存部输出的写入地址信息；和
数据存储部，存储从所述存储器访问请求装置输出的数据；
在从所述存储器访问请求装置输出所述读出命令和所述写入命令双方时，所述写入控制部将从所述地址锁存部输出的写入地址信息存储到所述地址存储部，将从所述存储器访问请求装置输出的数据存储到所述数据存储部。
3.根据权利要求2所述的存储器访问装置，其中，
在从所述存储器访问请求装置既不输出读出命令也不输出写入命令时，所述写入控制部对所述存储器输出写入命令，并且将所述地址存储部中存储的写入地址信息、所述数据存储部中存储的数据对所述存储器输出。
4.根据权利要求2所述的存储器访问装置，其中，
在从所述存储器访问请求装置输出读出命令时，在从所述存储器访问请求装置输出的读出地址信息与所述地址存储部中存储的写入地址信息一致时，所述读出控制部对所述存储器访问请求装置输出所述数据存储部中存储的数据。
CNB2007100917684A 2006-04-13 2007-04-09 存储器访问装置 Active CN100492331C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006111318A JP5132074B2 (ja) 2006-04-13 2006-04-13 メモリアクセス装置
JP2006111318 2006-04-13

Publications (2)

Publication Number Publication Date
CN101059782A CN101059782A (zh) 2007-10-24
CN100492331C true CN100492331C (zh) 2009-05-27

Family

ID=38604704

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100917684A Active CN100492331C (zh) 2006-04-13 2007-04-09 存储器访问装置

Country Status (5)

Country Link
US (1) US7480188B2 (zh)
JP (1) JP5132074B2 (zh)
KR (1) KR100882414B1 (zh)
CN (1) CN100492331C (zh)
TW (1) TWI335515B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393550B2 (en) 2018-09-14 2022-07-19 Rambus Inc. Memory system with error detection
CN114489233B (zh) * 2022-01-24 2024-06-11 上海华力集成电路制造有限公司 一种相位可调任意波形发生器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5752269A (en) * 1995-05-26 1998-05-12 National Semiconductor Corporation Pipelined microprocessor that pipelines memory requests to an external memory
JP2002064368A (ja) 2000-08-22 2002-02-28 Fujitsu Ltd 電子機器、半導体装置、および、クロック発生装置
JP2003076602A (ja) * 2001-09-04 2003-03-14 Sanyo Electric Co Ltd メモリ制御方法およびメモリ制御回路
US7120084B2 (en) * 2004-06-14 2006-10-10 Marvell International Ltd. Integrated memory controller
JP4749689B2 (ja) * 2004-08-31 2011-08-17 三洋電機株式会社 メモリ制御回路及びメモリ制御方法
US7321524B2 (en) * 2005-10-17 2008-01-22 Rambus Inc. Memory controller with staggered request signal output

Also Published As

Publication number Publication date
TWI335515B (en) 2011-01-01
TW200745860A (en) 2007-12-16
US7480188B2 (en) 2009-01-20
JP5132074B2 (ja) 2013-01-30
CN101059782A (zh) 2007-10-24
JP2007286765A (ja) 2007-11-01
KR100882414B1 (ko) 2009-02-05
KR20070101805A (ko) 2007-10-17
US20070242533A1 (en) 2007-10-18

Similar Documents

Publication Publication Date Title
CN103377158B (zh) 易失性存储装置及其操作方法和控制存储系统的方法
CN102063943B (zh) Nand闪存参数自动检测系统
CN105283918A (zh) 使用多周期命令实现存储器装置访问的设备、方法和系统
US8358557B2 (en) Memory device and method
JP5321189B2 (ja) メモリ制御装置
DE60205266T8 (de) Datenschreibvorrichtung, datenschreibverfahren und programm
CN1941196B (zh) 半导体存储装置
CN101233575A (zh) 存储器的控制方法、存储系统
US20050038970A1 (en) Memory controller that selectively changes frequency of a memory clock signal, a smart card including the same, and a method of controlling a read operation of a memory
CN1629980B (zh) 用于降低地址存取时间的半导体存储设备及其操作方法
CN100369156C (zh) 半导体存储器及其控制方法
CN101126794B (zh) 集成电路
CN106710625A (zh) 突发模式读可控sram
CN110211613B (zh) 半导体器件
CN100492331C (zh) 存储器访问装置
US6690606B2 (en) Asynchronous interface circuit and method for a pseudo-static memory device
KR20120069731A (ko) 쿼드 데이터 레이트(ｑｄｒ) 제어기 및 그의 실현방법
CN105321548A (zh) 存储体控制电路和包括存储体控制电路的半导体存储器件
CN102024492A (zh) 伪静态存储器及其写操作与刷新操作的控制方法
JP2003036202A (ja) 記憶装置
CN105335296B (zh) 一种数据处理方法、装置及系统
KR100958864B1 (ko) 정보 처리 장치, 정보 기억 장치, 정보 처리 방법 및 정보 처리 프로그램
CN1937075A (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
CN113555041A (zh) 用于执行参考电压训练操作的系统
CN200986701Y (zh) 文件分配表访问装置及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant