DE2127944A1

DE2127944A1 - Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale

Info

Publication number: DE2127944A1
Application number: DE19712127944
Authority: DE
Inventors: Hans-Rainer Dipl.-Ing. 8135 Söcking Schuchmann
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1971-06-04
Filing date: 1971-06-04
Publication date: 1972-12-14
Also published as: GB1345464A; BE784339A; FR2141744B1; LU65452A1; IT956030B; FR2141744A1; NL7207439A

Description

Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale. . '

Die Erfindung bezieht sich auf eine integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in Signale, die in Breite und Phase mit positiven, systemeigenen Taktsignalen synchronisiert sind, mit einer bistabilen Kippstufe und logischen Schaltgliedern zum Ansteuern der Kippstufe durch die Eingangssignale und Taktsignale.

In datenverarbeitenden Anlagen tritt häufig das Problem auf, ein nach Impulsbreite und Phasenlage weitgehend beliebiges Rechtecköignal in ein vorgegebenen Taktraster einzufangen und dabei ein Ausgangssignal zu bilden, dessen Impulsbreite der des positiven Taktsignales entspricht. Lediglich als Beispiel für einen praktischen Fall sei hier auf taktgesteuerte digitale Steuerungen hingewiesen, die an ihren eingangsseitigen Nahtstellen Signale bestimmter Impulsbreite und definierter Phasenlage bezüglich eines internen Taktrasters benötigen. Alle systemfremden Signale sind mit dem systemeigenen Takt zu synchronisieren, bevor sie an die Steuerungslogik weitergegeben werden können. Dasselbe Problem tritt aber auch bei einer Dateneingabe von Hand über eine Tastatur auf oder bei der Erfassung von statistisch anfallenden Meßwerten, die mit einer datenverarbeitenden Anlage ausgewertet werden sollen.

Zur Lösung dieses Problems ist bereits eine Schaltungsanordnung bekannt, bei der ein Schalter in ,-jeder seiner beiden Schaltstellungen eine Verbindung mit einem anderen von zwei Filtern herstellt. Das eine der beiden Filter ist mit einem Inverter und das andere mit einer ersten bistabilen

VPA 9/210/0058 Go/Fra

209851/0969

Kippstufe verbunden, deren Ausgang an einen der Eingänge eines NAND-Gliedes angeschlossen ist. Die weiteren Eingänge dieses ITAND-G-Ii ed es sind an einen Ausgang des Inverters bzw. an einen Ausgang eines Taktgebers angeschlossen. Der Ausgang des NAND-Gliedes ist mit einem Eingang einer zweiten bistabilen Kippstufe verbunden» deren anderer Eingang an einen zweiten Ausgang des !Taktgebers bzw. den Ausgang eines weiteren NAND-Gliedes angeschlossen ist und deren Ausgang an einen von zwei Eingängen des zweiten NAND-Gliedes angeschlossen ist. Der zweite Eingang dieses NAND-Gliedes ist mit einen weiteren Ausgang des Taktgebers verbunden und sein Ausgang liefert den gewünschten Impuls von bestimmter Dauer und ist an einen Eingang der ersten bistabilen Kippstufe zurückgekoppelt.

Diese Rückkopplung ist derart dureiigeführt, daß beide bistabilen Kippstufen in der einen Schalterstellung gesetet sind * In der anderen Schalterstellung wird die erste bistabile Kippstufe und nach der Bückkehr in die erste Schalterstellung die sweite bistabile Kippstufe rückgesetzt, so daß beim Eintreffen eines Taktsignales das sweite NAND-Gliod einen syehronisierten Impuls abgibt, der auch dazu dient, die erste bistabile Kippstufe wieder zu setzen. .

Diese herkömmliche Schaltungsanordnung ist verhältnismäßig _: aufwendig. So sind bei ihr zwei bistabile Kippstufen notwendig, die aber auch nur dann in dem gewünschten Sinne funktionsfähig sind, wenn der Schaltungsanordnung drei aus einem Grundtakt abgeleitete phasenverschobene Taktsignale angeboten werden. Außerdem benötigt die Schaltungsanordnung bei der Inbetriebnahme eine bestimmte Anlaufzeit, um frei von Störimpulsen arbeiten zu können.

Eine andere bekannte Schaltungsanordnung besteht aus zwei in Reihe geschalteten bistabilen Kippstufen mit jeweils zwei Vorbereitungseingängen und zwei zueinander inversen Ausgängen

VPA 9/210/0058 . - 3 -

209851/0969

sowie jeweils einem auslösenden TaktSignaleingang. Den "beiden Eingängen der ersten "bistabilen Kippstufe wird das normale bzw. das invertierte asynchrone Eingangssignal zugeführt und das synchronisierte Ausgangssignal am Ausgang eines UND-Gliedes abgenommen, dessen Eingänge mit dem ersten Ausgang der ersten bistabilen Kippstufe bzw. mit dem zweiten Ausgang der zweiten bistabilen Kippstufe verbunden sind.

Nachteilig bei dieser bekannten Schaltungsanordnung ist der relativ hohe Aufwand an SchaItstufen. Um diesen Aufwand zu verringern, ist darüberhinaus weiterhin eine Schaltungsanordnung bekannt, bei der eine tristabile Kippstufe und Mittel zum Ansteuern dieser Kippstufe mit den zu synchronisierenden Signalen derart vorgesehen sind, daß die zu synchronisierenden Signale sowohl direkt einem Yorbereitungseingang als auch indirekt, mit einem Schaltzustand der Kippstufe verknüpft, einem zweiten Vorbereitungseingang dieser Kippstufe zuge-'führt werden. Abgesehen davon, daß der Schaltungsaufwand für eine Kippstufe mit drei stabilen Zuständen nicht wesentlich geringer ist als der für zwei bistabile Kippstufen, hat diese Anordnung noch den Nachteil, daß mindestens ein Taktimpuls mit dem Eingangssignal und av/ei Taktimpulse mit der Pause zwischen z\vei Eingangssignalen übereinstimmen müssen. Das bedeutet, daß bei dem hierfür optimalen Tastverhältnis der Taktsignale von 1:1 und der Eingangssignale von 1:3 die Folgefrequenz der Eingangssignale kleiner als ein Drittel der Tak.tfreq.uenz rein muß. Bei der bereits erwähnten anderen bekannten Schaltungsanordnung mit zwei bistabilen Kippstufen darf dagegen die Folgefrequenz der zu synchronisierenden Eingangssignale theoretisch maximal gleich der halben Taktfrequenz werden, wenn die Nebenbedingung eingehalten wird, daß die Dauer eines Eingangssignales größer als der zeitliche Abstand zwischen zwei Taktimpulsen ist.

VPA 9/210/0058 - 4 -

2098b1/0969

Bei der Vielzahl von Anwendungsfällen für solche Schaltungsanordnungen zum Synchronisieren asynchroner Eingangssignale mit einem Systemtalrt erscheint es sinnvoll, solche Schaltungsanordnungen nicht mehr aus diskreten Bauelementen aufzubauen, sondern als Integrierte Schaltung anzuführen. Der Erfindung liegt daher die Aufgabe zugrunde, die Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in Signale, die in Breite und Phase mit positiven, systemeigenen TaktSignalen synchronisiert sind, mit einer bistabilen Kippstufe und logischen Schaltgliedern zum Ansteuern für Kippstufen durch die Eingangssignale und Taktsignale bei geringem schaltungstechnischen Aufwand derart auszubilden, daß sie leicht integrierbar ist. Das bedeutet, daß sich die Schaltungsanordnung aus rein digitalen Bausteinen zusammensetzen und keine RC-Glieder als Verzögerungsglieder enthalten soll. Da die Schaltungsanordnung einen weiten Anwendungsbereich haben soll, um die Integration wirtschaftlich zu machen, muß die zulässige Folgefrequenz der Eingangssignale möglichst hoch sein. Außerdem sollen die einzuhaltenden Randbedingungen für die Impulsbreite der Eingangssignale in der Praxis unkritisch sein.

Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein Ausgang der bistabilen Kippstufe den Ausgang für die aus den asynchronen EingangsSignalen abgeleiteten synchronisierten Signale bildet, während ihr zweiter Ausgang mit einem ersten Eingang einer.Hilfsstufe verbunden ist, deren zweiter Eingang zum selbständigen Rücksetzen der Hilfsstufe an einen Signaleingang für die Eingangssignale angeschlossen ist und deren Ausgang mit dem Signaleingang über ein an den Vorbereitungseingang der Kippstufe angeschlossenes logisches Glied konjunktiv derart verknüpft ist, daß' die Kippstufe mit jedem Eingangssignal- nur einmal setzbar ist. Diese Schaltungsanordnung erzeugt aus einem asynchronen, vielfach systemfremden Eingangssignal ein in Breite und Phase dem positiven Takt entsprechendes Signal. Dabei

VPA 9/210/0053 - 5 -

2098b 1/0969

ist es lediglich erforderlich, daß die Dauer des Eingangssignales größer ist als diejenige des positiven Taktsignales, damit für jede Phasenlage des Eingangssignales die Kippstufe sicher ausgelöst wird. Der zeitliche Abstand zweier Eingangssignale ist insofern unkritisch, als er nur hinreichend groß sein muß, um in dieser Zeit die Hilfsstufe rücksetzen zu können. Ist die Dauer eines EingangsLmpulses größer als eine Taktperiode, dann sind in diesem Falle lediglich die Laufzeiten der logischen Glieder der Hilfsstufe zu berücksichtigen. Ist die Dauer der Eingangssignale allerdings wesentlich kurzer, so wird die Kippstufe unter Umständen erst eine Taktperiode nach Eintreffen des Eingangssignales gesetzt, so daß ein erneutes Auslösen frühestens eine weitere Taktperiode später erfolgen kann. In diesem Falle beträgt daher der zeitliche Mindestabstand zwischen zwei EingangsSignalen zwei Taktperioden. Jedoch können so auch Eingangssignale verarbeitet werden, die kürzer sind als das entsprechende synchronisierte Ausgangssignal. Damit wird dann die Impulsbreite regeneriert. Dies kann vor allem in größeren Steuerungen von Bedeutung sein, in denen die Signale längere Ketten von logischen Gliedern durchlaufen und dann ein Nachsynchronisieren eines internen Signales notwendig ist, um die Toleranzen der Laufzeiten in den Schaltkreisen auszugleichen.

Neben diesen unkritischen Randbedingungen für die Folgefrequenz und die Impulsdauer der Eingangssignale hat die erfindungsgemäße Schaltungsanordnung noch den weiteren Vorteil, daß ein einziger Taktpuls genügt, die asynchronen Eingangssignale zu synchronisieren. Aus einem Grundtakt abgeleitete phasenverschobene Taktimpulsfolgen sind daher nicht notwendig, da sich die Schaltungsanordnung, ausgelöst durch die Rückflanke eines Eingangsimpulses, selbständig rücksetzt und somit auch nach dem Einschalten der Steuerung sofort betriebsbereit ist. Dabei ist sogar das Tastverhältnis des verwendeten Taktes beliebig und die Auflösung der der Schaltungsanordnung angebotenen Eingangs-

VPA 9/210/0058 209851/0969 -6-

— ο —

Signale umso besser, je kürzer der positive Takt ist, während bei bekannten Schältungsanordnungen vielfach ein Tastverhältnis von 1:1 zugrundegelegt werden muß. Weiterbildungen der Erfindung sind in der nachfolgenden. Beschreibung eines Ausführungsbeispieles erläutert und in Unteransprüchen gekennzeichnet.

In der nachfolgenden Beschreibung eines Ausführungsbeispieles wird auf die Zeichnungen Bezug genommen. Es zeigt:

Fig.-1 ein Schaltbild für eine integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssign ale in Signale, die in Breite und Phase mit positiven, systemeigenen TaktSignalen synchronisiert sind und

]?ig. 2 eine Reihe von Impulsdiagrammen, die den zeitlichen Ablauf des Schaltzustandes an verschiedenen Punkten der in Fig. 1 dargestellten Schaltungsanordnung kennzeichnen.

Wie aus Fig. 1 ersichtlich, ist das wesentliche Element der Schaltungsanordnung eine bistabile Kippstufe FF mit einem Vorbereitungseingang J, einem Rücksetzeingang D, sowie einem auslösenden Eingang, dem über einen Inverter 5 und einem Takteingang T Taktsignale zugeführt werden. Ein Signaleingang E für die asynchronen Eingangssignale ist über ein NAND-Glied 1 und· einen zweiten Inverter 2 mit dem Vorbereitungseingang J der bistabilen Kippstufe FF verbunden. An den Rücksetzeingang D der bistabilen Kippstufe FF ist der Ausgang eines weiteren NAND-Gliedes 6 angeschlossen, dessen einer Eingang mit dem Ausgang des ersten Inverters ära Taktsignaleingang und dessen zweiter Eingang mit dem einen Ausgang B einer Hilfsstufe HS verbunden ist. Diese besteht aus zwei gleichartig aufgebauten NAND-Gliedern 5 und 4» wobei der Ausgang jedes NAND-Gliedes auf einen Eingang des anderen NAND-Gliedes rückgekoppelt ist. Die zweiten Eingänge dieser NAND-Glie-

VPA 9/210/0058 - 7 -

209851/0969

2177944

_ 7 —

der 3 und 4 sind an den zweiten Ausgang der bistabilen Kippstufe PP bzw. an den Signaleingang E für die asynchronen Eingangssignale angeschlossen. Es wurde bereits erwähnt, daß der Ausgang B des einen NAND-Gliedes 3 der Hilfsstufe HS über das NAND-Glied 6 an den Rücksetzeingarig D der Kippstufe PP zurückgekoppelt ist. In ähnlicher Weise ist der zweite Ausgang C der Hilfsstufe HS, der mit dem Ausgang ihres zweiten NAND-Gliedes 4 identisch ist, über das erste NAND-Glied 1 am Signaleingang E auf den Vorbereitungseingang J der bistabilen Kippstufe PP rückgekoppelt. Der Signalausgang für die mit dem positiven Taktsignal synchronisierten Eingangssignale ist der erste Ausgang A der bistabilen Kippstufe PP.

Die Wirkungsweise dieser Schaltungsanordnung wird anhand der in Pig. 2 dargestellten Impulsdiagramme nachfolgend erläutert:

In der ersten Zeile ist eine Taktimpulsfolge angegeben_t die dem Takteingang T der Schaltungsanordnung zugeführt wird. Die zweite Zeile zeigt einen möglichen Signalzustand am Signaleingang E und die folgenden Zeilen stellen die daraus resultierenden Signalzustände an den Ausgängen B und C der Hilfsstufe HS sowie an dom Vorbereitungseingang J und dem Signalausgang A der bistabilen Kippstufe PP dar.

Wie später noch zu zeigen sein wird, ist der rückgesetzte Zustand der Schaltungsanordnung definiert durch folgende Signalzustäiide:

Der Ausgang B des ersten NAND-Gliedes 3 der Hilfsstufe HS führt eine logische "0", der Ausgang C des zweiten NAND-Gliedes 4 der Hilfsstufe HS dementsprechend eine logische "1" und der Rücksetzeingang D der bistabilen Kippstufe PP ebenfalls eine logische "1". Mit der positiven Planke eines Eingangssignales am Signaleingang E ist für das an diesen Eingang angeschlosseneNAND-Glied 1 die Koinzidenzbedingung

VPA 9/210/0058 - 8 -

209851 /0969

erfüllt und über den Inverter 2 erhält der Vorbereitungseingang J der bistabilen Kippstufe FF den Signalzustand "1". In Fig. 2 ist der logische Zusammenhang für diesen Zustandewechsel durch die mit der positiven Impulsflanke eines Eingangssignales am Signaleingang E zusammenfallende unterbrochene Linie und die dagegen zeitlich etwas versetzte positive Planke des Setzimpulses am Setzeingang J dargestellt. Der seitliche Abstand zwischen diesen beiden Impulsflanken, der durch Pfeile .gekennzeichnet ist, soll rein schematisch auf die Laufzeiten in den an den Zustandswechseln beteiligten logischen Gliedern - hier dem NAND-Glied 1 und dem Inverter 2 - hinweisen. Dieser Zusammenhang zwischen dem Wechsel der Signalzustände an verschiedenen Punkten der Schaltungsanordnung ist in den Impulsdiagrammen auch sonst analog dargestellt und dann in vielen Fällen aus sich heraus verständlich, so daß in der folgenden Beschreibung darauf nicht mehr hingewiesen wird.

Mit dem Eintreffen des nächsten Taktimpulses am Takteingang T der Schaltungsanordnung geht der Signalzustand am Auslöseeingang der bistabilen Kippstufe FF von "1" nach "0", so daß der Zustand am Vorbereitungseingang J der Kippstufe FF wirksam wird und die Kippstufe FF ihren Signalzustand an den Ausgängen umkehrt. Das bedeutet, durch die positive Flanke des Taktimpulses wird am Si'gnalausgang A der bistabilen Kippstufe FF ein Ausgangssignal hervorgerufen, weiterhin ändert sich der Schaltzustand des ersten NAND-Gliedes 3 der Hilfsstufe HS, so daß an seinem Ausgang B nunmehr eine logische "1" erscheint. Damit ist für das zweite NAND-Glied 4 der Hilfsstufe HS die Koinzidenzbedingung erfüllt, so daß auch . dieses umschaltet und sein Ausgang G nunmehr den Schaltzustand "O" besitzt. Dabei wird über das erste NAND-Glied 1 am Signaleingang E der Vorbereitungseingang J der bistabilen Kippstufe FF gesperrt. Die Hilfsstufe HS mit den beiden NAND-Gliedern 3 und 4 verhindert nun ein erneutes Setzen der bistabilen Kippstufe FF solange das Eingangssignal andauert.

VPA 9/210/0O_{58 20g8bl/096s} -9-

Mit dem Eintreffen der negativen Taktflanke am Takteingang T ist für das mit dem Rüoksetzeingang D der bistabilen Kipp-Btufe PF verbundene NAND-Glied 6 die Koinsidenzbedingung erfüllt, d.h. der Signalzustand am Rücksetzeingang D geht von "1" auf "0". Die bistabile Kippstufe PF wird dadurch rückgesetzt und ändert ihren Signalzustand an den beiden Ausgängen, das synchronisierte Signal am Ausgang A geht von "1" nach "0".

Durch das Rücksetzen der bistabilen Kippstufe FP ändert sich aber der Signalzustand an den Ausgängen B und C der beiden NANB-Glieder 3 bzw. 4· der Hilfsstufe HS nicht, solange das asynchrone Eingangssignal am Signaleingang E noch andauert. Erst durch die Rückflanke des Eingangssignales ändert sich der Signalzustand am zweiten Eingang des zweiten NAND-Glie·*· des 4 der Hilfsstufe HS, so daß der Signalzustand an seinem Ausgang Cvon "0" nach "1" wechselt. Dadurch wird auch der Betriebszustand des ersten NAND-Gliedes 3 der Hilfsstufe HS umgekehrt und sein Ausgang B wechselt in den Signalzustand "0". Damit ist auch die Hilfsstufe HS mit den beiden NAND-Gliedern 3 und 4 rückgesetzt, so daß die Kippstufe PP mit dem nächsten Eingangssignal wieder vorbereitet werden kann.

Vorstehend wurde die Erfindung anhand eines Ausführungsbeispieles näher erläutert. Abweichungen von diesem Ausführungsbeispiel sind im Rahmen der Erfindung ohne weiteres denkbar. Um dsn für die Punktion der Schaltungsanordnung notwendigen logischen Zusammenhang zwischen den Taktsignalen und den Eingangssignalen sowie Schaltzuständen an der bistabilen Kippstufe herzustellen, würde sich bei einer andern Schaltkreistechnik ein etwas abgewandelter Schaltungsaufbau ergeben. So sind zum Beispiel die beiden Inverterstufen nach dem logischen Schema nicht unbedingt'notwendig und hier nur eingesetzt, da die Verwendung- gleichartiger logischer Glieder die Integration erleichtert. Weiterhin könnte auch die Hilfsstufe in anderer Weise realisiert werden, so zum Beispiel durch ein rein statisch betriebenes Master-Slave-Plip-Plop.

VPA 9/210/0058 - 10 -

209851/0969

Voraussetzung ist dabei nur, daß die Hilfsstufe zwei zueinander inverse Ausgänge besitzt.

4 Patentansprüche
2 Figuren

VPA 9/210/0058 - 11 -

209851/0969

Claims

Patentansprüche

1.)Integrierbare Schaltungsanordnung zum Umwandeln systemfremder, ^K^ asynchroner Eingangssignale in Signale, die in Breite und Phase mit positiven, systemeigenen Taktsignalen synchronisiert sind, mit einer bistabilen Kippstufe und logischen Schaltgliedern zum Ansteuern der Kippstufe durch die Eingangssignale und Taktsignale, dadurch gekennzeichne t, daß ein Ausgang der bistabilen Kippstufe (PP) den Ausgang (A) für die aus den asynchronen Eingahgssignalen abgeleiteten synchronisierten Signale bildet, während ihr zweiter- Ausgang mit einem ersten Eingang einer Hilfsstufe (HS) verbunden ist, deren zweiter Eingang zum selbständigen Rücksetzen der Hilfsstufe an einen Signaleingang (E) für die Eingangssignale angeschlossen ist und deren Ausgang mit dem Signaleingang über ein an den Vorbereitungseingang (J) der Kippstufe angeschlossenes logisches Glied (1, 2) konjunktiv derart verknüpft ist, daß die Kippstufe durch jedes Eingangssignal mir einmal setzbar ist.

2. Schaltungsanordnung nach Anspruch 1,dadurch g e kennze ichnet , daß die Hilfsstufe (HS) aus zwei NAND-Gliedern (3, 4) besteht, deren Ausgang (B bzw. C) mit jev/eils einem der beiden Eingänge des anderen NAND-Gliedes (4 bzw. 3) verbunden ist, während der zweite Eingang des einen NAND-Gliedes (3) an den zweiten Ausgang der bistabilen Kippstufe (PP) und der des zweiten NAND-Gliedes (4) an den Signaleingang (E) angeschlossen ist, und der Ausgang des zweiten NAND-Gliedes an einen Eingang des am Signaleingang liegenden logischen Gliedes (1) angeschaltet ist.'

VPA 9/210/0058 _ 12

2Q98S1 /0969

Schaltungsanordnung nach Anspruch 1 oder 2, gekennzeichnet durch eine bistabile Kippstufe (IT) mit einer Grundstellung, deren Rücksetzeingang (D) als statischer Eingang und deren Setzeingang (J) als Vorbereitungseingang ausgebildet ist, dem ein auslösender, die Taktsignale führender Eingang zugeordnet ist.

Schaltungsanordnung nach einer der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß der Rücksetzeingang (D) der bistabilen Kippstufe (FF) mit dem Ausgang eines zweiten logischen Gliedes (6) verbunden ist, das mit jeweils einem Eingang an einem Takteingang (T) und einem Ausgang der Hilfsstufe (HS) liegt und das aen Signalzustand in der Hilfsstufe mit dem Taktpuls derart logisch verknüpft, daß die bistabile Kippstufe durch die Rückflanke eines auslösenden Taktimpulses rücksetzbar ist.

VPA 9/210/0058

209851/0969