DE3639790C2 - - Google Patents
Info
- Publication number
- DE3639790C2 DE3639790C2 DE19863639790 DE3639790A DE3639790C2 DE 3639790 C2 DE3639790 C2 DE 3639790C2 DE 19863639790 DE19863639790 DE 19863639790 DE 3639790 A DE3639790 A DE 3639790A DE 3639790 C2 DE3639790 C2 DE 3639790C2
- Authority
- DE
- Germany
- Prior art keywords
- switch
- channel
- signal
- channels
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
Description
Verfahren und Anordnung zum dynamischen Ausgleich von geringen,
noch als zulässig definierten Synchronisationsabweichungen
zweier quasisynchroner Signale.
Die Erfindung bezieht sich auf ein Verfahren zum dynamischen Ausgleich von geringen,
noch als zulässig definierten Synchronisationsabweichungen zweier quasisynchroner
Signale, wie es im Oberbegriff des Anspruches 1 näher definiert ist.
Für bestimmte Zwecke in Überwachungs- und Failsafe-Bereichen ist es notwendig,
daß geringe Synchronisationsabweichungen noch als zulässig erkannt werden müssen.
Beispielsweise werden im Bahnbetrieb des öfteren bestimmte Positionen, z. B.
Haltestellen, mittels magnetbeeinflußter Sonden und Auswerteschaltungen detektiert.
Dabei ist es vom Prinzip her gleichgültig, ob der Magnet an der Strecke
und die Sonde auf dem Fahrzeug angeordnet wird oder umgekehrt. Da jede Sonde (mit
Auswerteschaltung) nicht Failsafe ist, wird in solchen Fällen jeweils mit zwei Sonden
gearbeitet, die gleichzeitig ansprechen und/oder abfallen müssen oder sollen. In bekannter Failsafe-Technik werden dann mit einem Äquivalenz- bzw. Antivalenzvergleicher
die Signale der beiden Sonden auf kontinuierlichen Dauerstrom (Signal 1)
verglichen und ein Statussignal mit einem sicherheitsgerichteten Failsafe-Speicher
abgeleitet. Leider läßt sich nur schwer erreichen, daß in der Praxis die beiden
Sonden gleichzeitig ansprechen oder abfallen. Hinzu kommt, daß auch durch die
lokale Anordnung der Sonden oft ein zeitlicher Versatz gegeben ist, der bei langsamem
Einrücken eines Fahrzeuges in eine Haltestellenposition zum Teil einen Zeitversatz
bis in den Sekundenbereich mit sich bringt. Schon durch wesentlich geringere Abweichungen,
d. h. bei schon geringem Flankenversatz der Signale, wird die
Äquivalenz gestört und läßt sich die Vergleicher dahingehend ansprechen, daß
der nachgeschaltete S-Speicher abfällt, was zu einer Statusausgabe Null
führt. Auch weitere Verknüpfungsausgänge werden Null. Als Stand der Technik
für solche signaltechnisch sicheren Systeme wird z. B. der Aufsatz
"Sicherheitssysteme für elektronisch gesteuerte Anlagen" aus Elektronik
1977, H. 11, S. 59 bis 64, insbesondere S. 62 re. Sp. genannt.
Aufgabe der Erfindung ist es, hier Abhilfe zu schaffen, wobei es darum
geht, mit geringem Aufwand, der zudem in der einfacheren, nicht sicheren
Technik ausgeführt werden soll, auszukommen. Dabei soll ein Antivalenzvergleicher
2 einer Schaltung, wie sie im Prinzip der Fig. 1 entnehmbar
ist, mit an sich synchronen Signalen versorgt werden. Ein nachgeschalteter
S-Speicher soll erst dann abfallen dürfen, wenn eine Nichtäquivalenz der
an sich synchronen Signale eine bestimmte Zeitdauer überschreitet.
Diese Aufgabe wird durch die Erfindung gemäß den kennzeichnenden Merkmalen
des Anspruches 1 gelöst. Eine zweckmäßige Anordnung zur Durchführung des
Verfahrens ist dem Patentanspruch 2 und sinnvolle Ausgestaltungen dazu sind den Unteransprüchen entnehmbar.
Es ist zwar schon bekannt, zur Koinzidenzregistrierung zweier Impulse in
anderem Zusammenhang auch Zeitglieder zu verwenden, die von Eingangssignalen
angestoßen werden und verknüpft ein Ausschaltglied beeinflussen. Das hat aber
nichts mit der Erfindung und deren Aufgabenstellung zu tun. Es sollen dort
lediglich scharfe Einbrüche am Ausgang, sogenannte "glitch" vermieden werden,
wenn die sich überlappenden Eingangsimpulse sehr kurz werden (Zeitschrift
Electronics & Wireless World, January 1986, S. 36). Dazu finden dort zwei
monostabile Kippstufen Verwendung, die cross-gekoppelt über NOR-Stufen ein
bistabiles Schaltglied betreiben. Wenn die Überlappungszeiten zu kurz werden,
bleibt einfach der einzige Ausgangsimpuls aus. Derartiges unterscheidet sich
sowohl in der Aufgabenstellung als auch der Lösung vom Gegenstand der Erfindung
erheblich.
Anhand von Ausführungsbeispielen und Erläuterungsdiagrammen wird die Erfin
dung im folgenden näher vorgestellt.
Es zeigt
Fig. 1 eine Sondenschaltung mit gestrichelt einge
zeichneter erfindungsgemäßer Synchronisier
stufe in Blockbilddarstellung
Fig. 2 die Schaltung der Synchronisierstufe
Fig. 3 Impulsdiagramme zu den Fig. 1 und 2 für
Normalbetrieb
Fig. 4 Impulsdiagramme zu den Fig. 1 und 2:
Sonde 2 kommt zu spät
Fig. 5 Impulsdiagramme zu den Fig. 1 und 2:
Sonde 2 fällt zu spät ab.
Nach Fig. 1 werden von den Sonden So 1 und So 2 im Normalfall äquivalente
Signale abgegeben. Diese Signale werden über eine Synchronisierstufe 1
geführt und ggf. dort in äquivalente Signale umgewandelt, die an den Aus
gängen So 1′ und So 2′ abgenommen werden können. In einem Antivalenzver
gleicher 2 wird ein stetiger Ausgang (High-Signal 1) erzeugt und über
einen S-Speicher mit den Elementen & 1 und 3 ein Status-Signal 1 abge
bildet. Zusätzlich erfolgt über die Elemente & 2, & 3 und 4 noch eine Ver
knüpfung des Sonde 2-Datesignals mit dem Statussignal, was am entsprechen
den Ausgang ausgegeben wird. Die im rechten unteren Eck jeweils geschwärzten
Schaltelemente sind als Failsafe zu betrachten. Damit ergibt sich
folgende Wahrheitstabelle:
Die mit 1 bezeichnete Synchronisierstufe ist gemäß Fig. 2 aufgebaut. Sie
enthält 6 Monoflops MF 1 bis MF 6, zwei UND-Glieder 4, 5 und zwei Oder-
Gatter 6, 7. Die Schaltung ist zweikanalig, unabhängig, entkoppelt und
rückwirkungsfrei. In Verbindung mit Fig. 3 soll die Normalfunktion der
Synchronisierstufe 1 beschrieben werden.
Springt zuerst das Signal von Sonde So 1 auf 1, dann wird dieser Zustand 1
über Oder-Gatter 6 direkt an den Ausgang So 1′ gegeben. Gleichzeitig stößt
das Signal von So 1 mit seiner 0/1-Flanke, d. h. der steigenden Flanke, das
Monoflop 2 an, das einen kurzen Impuls T X ausgibt. Mit der 1/0-Flanke,
d. h. der abfallenden Flanke des Impulses T X wird das Monoflop MF 4 ange
stoßen. MF 4 gibt einen Impuls T Y aus, dessen Länge durch den betriebs
mäßig maximal möglichen Zeitversatz der Sonden gegeben ist. Der Ausgang
von Monoflop MF 4 geht an das Oder-Gatter 2, so daß am Ausgang So 2′ eben
falls eine 1 ausgegeben wird. Innerhalb der Dauer des Impulses T Y kommt
von Sonde So 2 ebenfalls 1-Signal, wodurch die 1 an Ausgang So 2′ aufrecht
erhalten bleibt.
Damit sind die Sonden eingangsseitig synchronisiert. Die kurze Zeitdauer
für den Impuls T X, in der die Äquivalenz der Signale an den Ausgängen
So 1′ und So 2′ verletzt ist, wird im Vergleicher 2 (Fig. 1) ausgeglichen,
so daß der dortige S-Speicher nicht abfällt.
Wenn beide Sonden So 1 und So 2 1-Signal ausgeben, dann sind die Ausgänge
der UND-Glieder 4 und 5 ebenfalls auf 1. Diejenige Sonde, die zuerst auf
Null geht (hier So 2), stößt die beiden Monoflops MF 5 und 6 an, die ein
Ausgangssignal T Z abgeben und damit das 1-Signal verzögert halten. Inner
halb der Zeitdauer von Signal T Z muß auch die andere Sonde (hier So 1) auf
Null gegangen sein. Damit ist auch das Abschalten der Sonden dynamisch
synchronisiert.
Die Fig. 4 und 5 zeigen das Verhalten der Schaltung, wenn eine der Sonden
verspätet, d. h. nach Verschwinden des Signals T Y auf 1 geht, bzw. ver
spätet, d. h. nach Verschwinden des Signals T Z auf Null geht. In beiden
Fällen ist die Äquivalenz der Signale an den Ausgängen So 1′ und So 2′ ver
letzt, was zum Abschalten des S-Speichers des in Fig. 1 dargestellten
sicheren Vergleichers führt.
In Fig. 4 kommt das Signal von So 2 zu spät, d. h. erst nach Ablauf von T Y.
Die Folge ist ein Abfallen des S-Speichers.
In Fig. 5 fällt das Signal von So 2 zu spät auf Null, d. h. erst nach Ablauf
von T Z. Auch hier wird vom Antivalenzvergleicher 2 eine Lücke erkannt und
der S-Speicher fällt ab.
Die Reihenschaltung der Monoflops MF 1 und MF 3 bzw. MF 2 und MF 4 ist nicht
überflüssig, sondern aus Sicherheitsgründen notwendig. Wenn man statt der
beiden Monoflops nur eines mit steigender Triggerflanke verwenden würde,
dann wäre ein direktes Durchschlagen dieses Monoflops nicht bemerkbar. Die
Reihenschaltung beider Monoflops verhindert diesen Fehler und macht das
Durchschlagen eines der Monoflops bemerkbar.
Ebenfalls zum Sicherheitskonzept gehört die doppelte Verwendung der Ele
mente 4, MF 5 bzw. 5, MF 6. Würde man nur eine Struktur verwenden und das
Signal der Monoflops auf beide Oder-Gatter 6, 7 verteilen, so würde ein
einziger stuck-at-1-Fehler beide Ausgänge gleichartig falsch werden lassen,
was für den nachgeschalteten Vergleicher nicht erkennbar wäre.
Durch die Erfindung ist die gestellte Aufgabe auf einfache Weise fail
safeverwendbar gelöst.
Claims (5)
1. Verfahren zum dynamischen Ausgleich von geringen, noch als zulässig definierten
Synchronisationsabweichungen zweier quasisynchroner Signale, die aus verschiedenen
Quellen kommend gleichzeitig oder zeitweilig versetzt beginnen und
enden können, deren Flanken somit zeitweilig einen gewissen Zeitversatz aufweisen
können,
dadurch gekennzeichnet,
daß die aus verschiedenen Quellen (So 1, So 2) kommenden Signale über eine
Synchronisierstufe (1) mit 2 Kanälen (I, II) geführt werden, in der jedes
Signal einerseits in einem eigenen zugeordneten Kanal (I bzw. II) innerhalb
der Synchronisierstufe (1) direkt zum Ausgang (So 1′ bzw. So 2′) durchgeschaltet
wird und andererseits mit seiner steigenden Flanke dem anderen
Kanal (II bzw. I) zugeordnete Einschalt-Zeitglieder (MF 1 /MF 3 bzw. MF 2 /MF 4)
anstößt, die jeweils über ihre Zeitverzögerung einen Überbrückungsimpuls
(T Y) definierter Dauer auf den Ausgang (So 2′ bzw. So 1′) des anderen Kanals
(II bzw. I) ausgeben, der einen gewissen Zeitversatz zur steigenden Flanke
des evtl. nachkommenden Signals korrigierend überdeckt und daß jedes zuerst
auf Null gehende Signal mit seiner Flanke den beiden Kanälen (I, II) zugeordnete
Ausschalt-Zeitglieder anstößt (MF 5, MF 6) anstößt, die jeweils einen weiteren
Überbrückungsimpuls (T Z) definierter Dauer auf die zugeordneten Ausgänge
(So 1′ bzw. So 2′) ausgeben, der einen gewissen Zeitversatz zur abfallenden
Flanke des nachfolgend zu Null gehenden Signals überdeckt, so daß erst bei
Überschreitung der zeitlich definierten Flankenversätze eine Nichtsynchronizität
der Signale erkennbar wird.
2. Anordnung zur Durchführung des Verfahrens nach Anspruch 1,
dadurch gekennzeichnet,
daß den Ausgang (So 1′ bzw. So 2′) jedes der beiden Kanäle (I bzw. II) der
Synchronisierstufe (1) je ein Oder-Gatter (6 bzw. 7) geführt ist, an
die eingangsseitig jeweils erstens direkt der eigene Kanal (I bzw. II),
zweitens der andere Kanal (II bzw. I) über Monoflops als Einschalt-Zeitglieder
(MF 1 /MF 3 bzw. MF 2 /MF 4) und drittens beide über je ein UND-Glied
(4 bzw. 5) verknüpften Kanäle (I, II) mit nachgeschaltetem Monoflop als
Ausschaltzeitglied (MF 5 bzw. MF 6) angeschlossen sind.
3. Anordnung nach Anspruch 2,
dadurch gekennzeichnet,
daß für den Ausgleich einer Einschaltversetzung pro Kanal zwei in Reihe
geschaltete Monoflops (MF 1, MF 3 bzw. MF 2, MF 4) vorgesehen sind, von denen
das erste Monoflop (z. B. MF 1) von der 0/1-Flanke des Signals des jeweils
anderen Kanals angesteuert wird und einen kurzen Startimpuls (T X) abgibt,
der mit seiner abfallenden Flanke das zweite Monoflop (z. B. MF 3) triggert
und zu einer Impulsabgabe (T Y) definierter Dauer veranlaßt.
4. Anordnung nach den Ansprüchen 2 und 3,
dadurch gekennzeichnet,
daß für die Ausschaltverzögerung pro Kanal je ein Monoflop (MF 5 bzw. MF 6)
vorgesehen ist, das von den abfallenden Flanken der Signale auf den Kanälen
(I, II) steuerbar ist.
5. Anordnung nach Anspruch 4,
dadurch gekennzeichnet,
daß eine Verknüpfung der Signale auf den Kanälen (I, II) über UND-Glieder
(4, 5) erfolgt, deren Ausgänge jeweils mit den zugehörigen Monoflops
(MF 5, MF 6) für die Ausschaltverzögerung verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863639790 DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19863639790 DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3639790A1 DE3639790A1 (de) | 1988-06-01 |
DE3639790C2 true DE3639790C2 (de) | 1990-03-08 |
Family
ID=6314449
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863639790 Granted DE3639790A1 (de) | 1986-11-21 | 1986-11-21 | Verfahren und anordnung zur dynamischen flankensynchronisierung zweier quasisynchroner signale |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3639790A1 (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3614635A (en) * | 1969-12-31 | 1971-10-19 | Ibm | Variable frequency control system and data standardizer |
JPS5610822B2 (de) * | 1975-01-24 | 1981-03-10 | ||
US4527080A (en) * | 1983-07-18 | 1985-07-02 | At&T Bell Laboratories | Digital phase and frequency comparator circuit |
-
1986
- 1986-11-21 DE DE19863639790 patent/DE3639790A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3639790A1 (de) | 1988-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3130242C2 (de) | Elektronische Steuerschaltung zur Erzeugung eines monostabilen Schaltverhaltens bei einem bistabilen Relais | |
DE2514529A1 (de) | Digitales dekodiersystem | |
DE3639790C2 (de) | ||
DE1616356B1 (de) | Schaltungsanordnung zur Synchronisation in einem Zeitmultiplex-System | |
DE2822359A1 (de) | Elektrisches filter | |
WO2018050798A1 (de) | Signalverarbeitungsvorrichtung und messvorrichtung zur hochpräzisen laufzeitmessung zweier signale | |
DE3105905C2 (de) | Schaltungsanordnung zum Umwandeln von Eingangsimpulsen in prellfreie und mit einem vorgegebenen Takt synchrone Ausgangsimpulse | |
DE2544235A1 (de) | Schaltungsanordnung zum in-phase- bringen eines servoantriebes fuer ein rotierendes system | |
DE2805051C2 (de) | Phasenvergleichs-Schaltanordnung | |
DE2529448C2 (de) | Schaltungsanordnung zur Umwandlung von NRZ-Signalen in RZ-Signale, insbesondere für die synchrone Zeitmultiplexbildung | |
DE3423102C1 (de) | Schaltungsanordnung zum Detektieren einer Phasensynchronitaet | |
DE1270091C2 (de) | Stoerunterdrueckung fuer Analogsignale abschnittweise integrierende Schaltungen | |
DE2127944A1 (de) | Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale | |
DE2510113B2 (de) | Schaltungsanordnung zur digitalen Messung einer periodisch in Inkremente unterteilten Wegstrecke | |
DE3246211A1 (de) | Schaltungsanordnung zur detektion von folgen identischer binaerwerte | |
DE1959224A1 (de) | Anordnung zur Erfassung der Differenzfrequenz zweier Impulsfolgen | |
DE3142167A1 (de) | "teilerschaltung mit einstellbarem teilerverhaeltnis" | |
DE1284450B (de) | Mit einer eintreffenden Impulsfolge synchronisierbarer Taktgeber | |
DE2443869A1 (de) | Digitaldatenuebertragungsanlage | |
DE2658114C3 (de) | Anordnung zur Synchronisation, Koinzidenzsperre und Verzögerung vor dem Differenzzähler eines Positionierungssystems | |
DE2746299C3 (de) | Steuerschaltung zur Zündung von Thyristoren und deren Rückmeldung | |
DE2217634C3 (de) | Sicherheitsschaltung zum Zählen von Impulsen nach dem Dualzahlensystem in digitalen Datenverarbeitungsanlagen, insbesondere in Eisenbahnanlagen | |
DE2350198C3 (de) | Schaltungsanordnung zur Erkennung von Antwortsignalen in Impuls-Entfernungsmeßgeräten | |
DE3313629A1 (de) | Schaltungsanordnung zur ueberwachung der phasenfolge und des phasenausfalls eines dreiphasenwechselstroms | |
DE2857636C2 (de) | Schaltungsanordnung für ein Schrittschaltrelais, das mit Steuerimpulsfolgen ansteuerbar ist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |