DE1270091C2 - Stoerunterdrueckung fuer Analogsignale abschnittweise integrierende Schaltungen - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

PATENTSCHRIFT

Int. Cl.

H 03k

Deutsche Kl.: 21 al - 36/00

Nummer:

Aktenzeichen: Anmeldetag: Auslegetag: Ausgabetag:

P 12 70 091.3-31 18. Juni 1966 12.Juni 1968 9. Januar 1969

Patentschrift stimmt mit der Auslegeschrift überein

Die Erfindung bezieht sich auf Integrierschaltungen für Analogsignale, die in Abhängigkeit von einer von außen zugeführten Schaltimpulsfolge das Analogsignal abschnittweise integrieren. Der Erfindung liegt die Aufgabe zugrunde, bei Anordnungen dieser S Art den Einfluß dem Analogsignal überlagerter Wechselstromstörsignale zu verringern. Ein bevorzugtes Anwendungsgebiet der Erfindung sind integrierende Analog-Digital-Umsetzer. Sie kann jedoch auch bei elektrisch integrierenden Verbrauchszählern »° und kontinuierlich arbeitenden Auswertevorrichtungen, insbesondere in der Fernmeßtechnik, sowie in PI-Regelsystemen mit Vorteil eingesetzt werden.

Dem eigentlichen, zu integrierenden Signal überlagerte Wechselspannungen können beispielsweise »5 durch unbeabsichtigte, durch Zuleitungen od. dgl. aufgefangene Störspannungen bedingt sein. Die Störwechselspannungen werden immer dann zu einer Verfälschung der Spannungsintegration führen, wenn die Integrationsperiode nicht gerade eine volle An- »° zahl von Störwechselspannungsperioden enthält. Nur in diesem Falle heben sich unter der Voraussetzung gleichbleibender Amplitude der Störwechselspannung bei der Integration die einzelnen Wechselspannungshalbperioden gegeneinander auf. Die Integration as müßte also jeweils im Nulldurchgang der Störwechselspannung beginnen und bei einem Nulldurchgang in der gleichen Richtung beendet werden. Eine Steuerung der Integrationsperioden durch die Störwechselspannung würde aber insofern von Nachteil sein, als die Dauer der Integrationsperioden von der Frequenz der Störwechselspannungen abhinge und damit das Ausgangssignal der Integrierschaltung durch Frequenzänderungen der Störwechselspannung ebenfalls verfälscht würde. Außerdem ist eine exakte Synchronisierung der Integrationsperioden mit der Störwcchselspannung nur schwer zu erreichen und würde beim Fehlen von Störwechselspannungen, also gerade im Idealfall, völlig versagen. Wenn hier von einem Nulldurchgang der Störwechselspannung die Rede ist, so soll hierunter jeweils derjenige Zeitpunkt verstanden werden, an dem die Wechselspannung durch den Wert Null ginge, wenn alle Gleichstromkomponenten, also insbesondere das zu integrierende Analogsignal, welches als sich in bezug auf die Störwechsel- spannung langsam ändernde Gleichspannung anzusehen ist, eliminiert sind. Der Nulldurchgang erfolgt entweder von positiven zu negativen Spannungswerten oder umgekehrt.

Die Erfindung, die ein Verfahren zur Verringerung des Störeinflusses der einem abschnittsweise zu integrierenden Analogsignal überlagerten Wechselstrom- Störunterdrückung für Analogsignale abschnittweise integrierende Schaltungen

Patentiert für:

Honeywell Inc., Minneapolis, Minn. (V. St. A.) Vertreter:

Dipl.-Ing. R. Mertens, Patentanwalt, 6000 Frankfurt, Neue Mainzer Str. 40-42

Als Erfinder benannt: Richard L. Knox,

Paul M. Haas, San Diego, Calif. (V. St. A.) Beanspruchte Priorität: V. St. v. Amerika vom 22. Juni 1965 (465 911)

signale sowie zur Durchführung dieses Verfahrens geeignete Schaltungen offenbart, besteht darin, daß die Einschaltung der Integrierschaltung durch von außen zugeführte Schaltimpulse ausgelöst wird und Beginn und Ende der einzelnen Integrationsperioden derart gesteuert werden, daß eine erste Integrationsperiode jeweils mit dem ersten auf den SchaltimpuIs folgenden Nulldurchgang der Störwechselspannung in der einen Polaritätsrichtung beginnt und nach Ablauf einer vorgegebenen Zeitdauer endet, während eine zweite Integrationsperiode jeweils mit dem auf das Ende der ersten folgenden Nulldurchgang der Störwechselspannung in der entgegengesetzten Polaritätsrichtung beginnt und nach der gleichen vorgegebenen Zeitdauer endet, und daß aus den während der beiden aufeinanderfolgenden Integrationsperioden gewonnenen Integralwerten der Mittelwert gebildet wird. Ohne die Dauer der einzelnen Integrationsperioden von der Frequenz der Störwechselspannung abhängig zu machen, werden also gemäß der Erfindung die durch die Störwechselspannung bedingten Integrationsfehler in zwei aufeinanderfolgenden Integrationsperioden dadurch ausgemittelt, daß die erste der beiden gleich langen Integrationsperioden mit einem Nulldurchgang der Störwechselspannung in der einen Richtung und die zweite Integrationsperiode mit einem Nulldurchgang der Störwechselspannung in der anderen Richtung beginnt.

«09 692/1670

1

Die Dauer der einzelnen Integrationsperioden kann beispielsweise durch die Integcationsschaltung selbst vorgegeben sein oder wird durch einen jeweils zu Beginn der Integrationsperiode angestoßenen Zeitgeber bestimmt.

Vorzugsweise gibt die Integrierschaltung während der Integrationsperioden ein bestimmtes Ausgangssteuersignal und während der Integrationspausen ein anderes Ausgangssteuersignal ab, so daß die Umschaltung dieses Steuersignals von dem einen auf den anderen Wert zur Vorbereitung der Einschaltung der nächsten Integrationsperiode durch den auf die ablaufende Integrationsperiode folgenden Nulldurchgang der Störwechselspannung in der vorgegebenen Richtung ausgenutzt werden kann. Bei einer bevorzugten und später an Hand eines Ausführungsbeispiels erläuterten Schaltungsanordnung zur Durchführung des Verfahrens gemäß der Erfindung erzeugt eine durch die Störwechselspannung gesteuerte Schaltung mit zwei stabilen Schaltzuständen, vorzugsweise ein Schmitt-Trigger, zwei zueinander gegenphasige Rechteckimpulsfolgen, deren positive und negative Flanken zeitlich mit den Nulldurchgängen der Störwechselspannung zusammenfallen. Jede der beiden Rechteckimpulsfolgen wird je einem UND-Gatter _aj zugeführt, welches bei zusätzlicher Zuleitung eines Durcbschaltesignals beim Auftreten der positiven oder der negativen Flanken der Rechtecksimpulse jeweils einen Ausgangsimpuls liefert, der als Startimpuls für die Integrierschaltung dient.

Eine solche Schaltungsanordnung läßt sich erfindungsgemäß dahingehend weiterbilden, daß das Ausgangssteuersignal der Integrierschaltung über je ein UND-Gatter den beiden Eingängen einer Flip-Flop-Schaltung zugeführt wird, deren beide Ausgangs- 3$ signale einerseits den Steuereingängen der an den Schmitt-Trigger angeschlossenen Gatter und andererseits den Steuereingängen der der Flip-Flop-Schaltung vorgeschalteten Gatter zugeleitet werden. Dabei sprechen die an den Schmitt-Trigger angeschlossenen Gatter einerseits und die der Flip-Flop-Schaltung vorgeschalteten Gatter andererseits auf Durchschaltimpulse entgegengesetzter Polarität an. Nach einem weiteren Merkmal der Erfindung werden die Ausgangsimpulse der an den Schmitt-Trigger angeschlossenen Gatter über ein ODER-Gatter dem Signaleingang eines mit zwei Koinzidenz-Steuereingängen versehenen, der Integrierschaltung vorgeschalteten UND-Gatters zugeleitet, an dessen einem Steuereingang das Ausgangssteuersignal der Integrierschaltung liegt, während dem anderen Steuereingang aus den Schaltimpulsen abgeleitete Signale zugeführt werden. Letztere werden in vorteilhafter Weiterbildung der Erfindung dadurch gewonnen, daß die Schaltimpulse über ein UND-Gatter dem einen Eingang einer weiteren Flip-Flop-Schaltung zugeführt werden, deren Ausgangssignal einerseits unmittelbar an den Riickstell-Sperreingang der Integrierschaltung und andererseits an den genannten anderen Steuereingang des dem Starteingang der Integrierschaltung vorgeschalteten UND-Gatters gelangen.

Diese Schaltungsanordnung läßt sich vorteilhaft in der Weise ausgestalten, daß den beiden Eingängen der weiteren Flip-Flop-Schaltung je ein UND-Gatter vorgeschaltet ist, dessen Steuereingang jeweils mit einem Ausgang der Flip-Flop-Schaltung verbunden ist^tVanrend dem Signaleingang des einen Gatters die'Schaltimpulse und dem Signaleingang des ande-

ren Gatters die Ausgangsimpulse der ersten Flip-Flop-Schaltung zugeführt werden. Die den beiden Flip-Flop-Schaltungen vorgeschalteten UND-Gatter sprechen auf Durchschaltimpulse gleicher Polarität an.

Wenn die Integrationsschaltung ein Ausgangssignal liefert, dessen Größe durch Mittelwertbildung aus den während zweier aufeinanderfolgender Integrationsperioden gebildeten Integralwerten des zugeführten Analogsignals mit überlagerter Störwechselspannung gewonnen wurde, enthält das Ausgangssignal keine auf der Integration der Störwechselspannungen beruhende Komponente mehr, weil sich diese in den beiden aufeinanderfolgenden Integrationsperioden gegenseitig aufheben. Man braucht also lediglich dafür zu sorgen, daß die durch Integration während der beiden aufeinanderfolgenden Integrationsperioden gewonnenen Signale addiert und das Ergebnis halbiert wird. Der Zyklus für das abschnittweise Integrieren beginnt also mit der Zufuhr eines Schaltimpulses und umfaßt zwei aufeinanderfolgende Integrationsperioden.

Die Erfindung und dazugehörige Einzelheiten werden im folgenden an Hand eines in den Zeichnungen dargestellten Ausführungsbeispiels erläutert, worin

F i g. 1 das Blockschaltbild eines integrierenden Analog-Digital-Umsetzers mit der erfindungsgemäßen Schaltung zur Störunterdrückung und

F i g. 2 die Signalverläufe an verschiedenen Punkten der Schaltung gemäß F i g. 1 wiedergibt.

In F i g. 2 sind die einzelnen Spannungsverläufe jeweils durch Apostrophierung der zugehörigen Schaltungspunkte in F i g. 1 gekennzeichnet. Beispielsweise stellt der Kurvenzug 18' in F i g. 2 den Spannungsverlauf an der Klemme 18 in F i g. 1 dar.

Der Eingangsklemme 11 der Schaltungsanordnung gemäß F i g. 1 wird die zu integrierende Analog-Eingangsspannung zugeführt.. Die Klemme 11 ist einerseits über einen Kondensator 12 an den Eingang des Schmitt-Triggers 13 angeschlossen und andererseits über eine Leitung an den Analog-Eingang des integrierenden Analog-Digital-Umsetzers 14, dessen interner Schaltungsaufbau nicht Gegenstand der vorliegenden Erfindung ist. Die andere Eingangsklemme ist nicht dargestellt, sondern als mit Masse verbunden zu denken. Auch alle übrigen Masseverbindungen sind in der Zeichnung der Übersichtlichkeit halber weggelassen worden. Sofern im gezeigten Blockschaltbild einzelne Schaltungsgruppen mit mehreren Ein- oder Ausgängen versehen sind, handelt es sich um voneinander unabhängige Ein- oder Ausgänge, die jeweils auf Massepotential bezogen sind. Der eine Ausgang 33 des Schmitt-Triggers 13 ist an den Signaleingang des UND-Gatters 16 angeschlossen, während der andere Ausgang 34 des Schmitt-Triggers mit dem Signaleingang eines weiteren UND-Gatters 17 in Verbindung steht. Die beiden Gatter haben je einen Signaleingang und einen Steuefeingang, welcher in der Zeichnung durch einen kleinen Kreis im Leitungszug vom Signaleingang unterschieden ist. Die Plus- bzw. Minuszeichen innerhalb der die verschiedenen Gatter darstellenden Symbole sollen andeuten, daß zur Durchschaltung des betreffenden Gatters entweder ein positiver oder ein negativer Steuerimpuls erforderlich ist. Sobald ein Steuerimpuls der vorgeschriebenen Polarität am Steuereingang liegt, wird das am Signaleingang stehende Signal zum Ausgang durchgeschaltet.

Die Eingangsklemme 18 für die beispielsweise von einem Taktgeber kommenden, die einzelnen Integrationsperioden auslösenden Schaltimpulse ist an den Signaleingang eines weiteren UND-Gatters 19 angeschlossen, für dessen Durchschaltung, wie das Schaltbild zeigt, ein negativer Steuerimpuls erforderlich ist. Die andere Eingangsklemme der Schaltimpulse ist wiederum weggelassen und als mit Masse verbunden zu denken. Der Ausgang des UND-Gatters 19 ist an den einen Eingang einer Flip-Flop-Schaltung 21 angeschlossen, die, wie üblich, zwei Eingänge und zwei Ausgänge aufweist. Der eine Ausgang 31 ist mit dem Steuereingang des UND-Gatters 19, dem Rückstell-Sperreingang des Analog-Digital-Umsetzers 14 und dem Steuereingang eines weiteren UND-Gatters 22 verbunden, welches dem integrierenden A/D-Umsetzer vorgeschaltet ist. Der andere Ausgang der Flip-Flop-Schaltung 21 liegt am Steuereingang des dem anderen Eingang der Flip-Flop-Schaltung vorgeschalteten UND-Gatters 23. Das UND-Gatter 22 ist mit zwei Steuereingängen versehen und derart ausgebildet, daß an beiden Steuereingängen je ein positives DurchschaItesignal vorhanden sein muß, wenn das am Signaleingang liegende Signal zum Ausgang des Gatters gelangen soll. Der zweite Steuereingang des Gatters 22 ist über eine Leitung 32 mit dem Steuersignalausgang des A/D-Umsetzers 14 verbunden. Die Spannung auf dieser Ausgangsleitung kennzeichnet, ob der A/D-Umsetzer gerade integriert oder nicht, d. h., ob eine Integrationsperiode läuft oder eine Integrationspause stattfindet. Die Leitung 32 ist außerdem mit den Signaleingängen der beiden UND-Gatter 24 und 26 verbunden. Die Ausgänge dieser Gatter sind an die Schalteingänge einer weiteren Flip-Flop-Schaltung 27 angeschlossen. Der eine Ausgang 37 der Flip-Flop-Schaltung steht mit den Steuereingängen der UND-Gatter 17 und 26 und dem Signaleingang des UND-Gatters 23 in Verbindung. Der Ausgang des letztgenannten Gatters ist an den zweiten Eingang der Flip-Flop-Schaltung 21 angeschlossen. Der zweite Ausgang 36 der Flip-Flop-Schaltung 27 ist mit den Steuereingängen der UND-Gatter 16 und 24 verbunden. Die Ausgänge der UND-Gatter 16 und 17 sind an die Eingänge eines ODER-Gatters 28 geführt, dessen Ausgang am Signaleingang des UND-Gatters 22 liegt. Die Ausgangsleitung 38 dieses, wie erwähnt, mit zwei Steuereingängen versehenen UND-Gatters 22 führt zum Starteingang des A/D-Umsetzers 14. Wie man sieht, benötigen die Gatter 16, 17 und 22 jeweils positive und die Gatter 19, 23, 24 und 26 jeweils negative Steuerimpulse zur Durchschaltung.

In Fig. 2 geben die Kurvenzüge 18', 3Γ, 32', 1Γ, 33', 34', 36', 37' und 38' den Spannungsverlauf an den entsprechenden Punkten der Schaltung in F i g. 1 wieder. In der Ausgangsstellung der Schaltung, d. h. vor dem Auftreten eines Schaltimpulses an der Eingangsklemme 18 ist das Ausgangspotential am Ausgang 31 der Flip-Flop-Schaltung 21 negativ in bezug auf die andere Ausgangsklemme. Das UND-Gatter 19 ist also durchgeschaltet, weil an seinem Steuereingang ein negatives Signal liegt. Alle UND-Gatter sind sogenannte differenzierende Gatter, d.h., beim Auftreten eines Signals am Signaleingang entstehen bei durchgeschaltetem Gatter am Ausgang lediglich kurze Impulse, die aus den Vorder- oder Rückflanken der dem Signaleingang zugeführten Signale abgeleitet werden.

Es soll angenommen werden, daß der Eingangsklemme 11 eine Eingangsspannung von der Kurvenform 11' zugeführt wird, d. h. ein Gleichstrom-Analog-Signal, dem eine Störwechselspannung konstanter Frequenz überlagert ist. Die Störwechselspannung ist in F i g. 2 der Einfachheit halber als dreieckförmig dargestellt, obwohl sie in der Praxis vielleicht eine Sinusspannung sein oder eine kompliziertere Kurvenform haben wird. Das Gleichstrom-Analog-Signal ίο wird sich in der Praxis natürlich ändern, jedoch verlaufen diese Änderungen langsam im Vergleich zu der Frequenz der überlagerten Störwechselspannung. Deshalb wurde die Amplitude des Anaiogsignals der Einfachheit halber als konstant angenommen. Da es Aufgabe eines integrierenden Analog-Digital-Umsetzers ist, eine Digitalanzeige des Integralwertes eines seinem Eingang zugeführten Analogsignals zu liefern, sollen Störsignale möglichst keinen Einfluß auf die Arbeit des Umsetzers und das von ihm erao zeugte Digitalsignal haben.

Der Koppelkondensator 12 hält das Analogsignal vom Eingang des Schmitt-Triggers 13 fern und läßt nur das Wechselstromstörsignal durch. Der Schmitt-Trigger 13 schaltet bei jedem Nulldurchgang des as Störsignals um, bildet also eine Art Nulldurchgangdetektor für das Störsignal. Die Kurvenzüge 33' und 34' zeigen die beiden Ausspannungen des Schmitt-Triggers 13, nämlich zwei gegenphasige Rechteckimpulsfolgen gleicher Frequenz, deren Vorder- und Rückfianken mit den Nulldurchgängen der Störwechselspannung 11' zusammenfallen. Die beiden Ausgangsimpulsfolgen 33' und 34' des Schmitt-Triggers 13 werden den Signaleingängen der beiden UND-Gatter 16 und 17 zugeführt, von denen in Abhängigkeit von der jeweiligen Schaltstellung der Flip-Flop-Schaltung 27 immer nur eines durchgeschaltet sein kann.

In der Ausgangsstellung der Schaltung schaltet das Ausgangssignal 36' der Flip-Flop-Schaltung 27 das UND-Gatter 16 durch, während das auf der anderen Ausgangsleitung 37 der Flip-Flop-Schaltung 27 stehende Ausgangssignal 37' das andere UND-Gatter 17 sperrt. Das Ausgangssignal 33' des Schmitt-Triggers 13 kann deshalb das UND-Gatter 16 und das nachfolgende ODER-Gatter 28 passieren und zum Signaleingang des UND-Gatters 22 gelangen. In der Ausgangsstellung der Schaltung sperrt jedoch die bereits erwähnte negative Spannung am Ausgang 31 der Flip-Flop-Schaltung 21 das UND-Gatter 22. Die Anordnung ist also bereit zum Empfang eines Startimpulses an der Eingangsklemme 18. Wie der Kurvenzug 18' in Fig. 2 zeigt, tritt zur ZeitTl ein Schaltimpuls an der Eingangsklemme 18 auf. Er gelangt über das, wie erwähnt, durchgeschaltete UND-Gatter 19 zum oberen Eingang der Flip-Flop-Schaltung 21 und schaltet diese um. Die Spannung 3Γ am Ausgang 31 der Flip-Flop-Schaltung 21 nimmt also zum Zeitpunkt Tl positives Potential an, was einerseits zur Folge hat, daß am oberen Steuereingang des UND-Gatters 22 nunmehr ein Signal mit der zur Durchschaltung dieses Gatters erforderlichen Polarität steht, und andererseits das der Flip-Flop-Schaltung 21 vorgeschaltete UND-Gatter 19 gesperrt wird. Hierdurch wird eine Beeinflussung der Anlage durch Störimpulse oder zu falscher Zeit auftretende Schaltimpulse verhindert. Außerdem wird das Signal 31' dem Riickstell-Sperreingang des A/D-Umsetzers 14 zugeführt und sperrt dort das interne RQckstellsignal

Claims (10)

für den A/D-Umsetzer. Durch die Umschaltung der Flip-Flop-Schaltung 21 beim Auftreten des Impulses 18' wird deren zweiter Ausgang negativ und schaltet das UND-Gatter 23 durch. Nunmehr ist die dem Starteingang 38 des A/D-Umsetzers 14 vorgeschaltete Gatterkette 16, 28, 22 durchgeschaltet und damit bereit, beim nächsten Nulldurchgang der Störwechselspannung 11' einen Startimpuls zum A/D-Umsetzer 14 hindurchzulassen. Der nächste positiv gerichtete Nulldurchgang der Störwechselspannung 11' tritt zur Zeit 72 auf und kippt den Schmitt-Trigger 13 in die Gegenlage. Auf der Ausgangsleitung 33 entsteht also ein positiv gerichteter Impuls, der die Gatter 16, 28 und 22 durchläuft und als Startimpuls 38' zum Starteingang des A/D-Umsetzers 14 gelangt und dessen erste Integrationsperiode in Gang setzt. Die Dauer der Integrationsperiode ist durch die Dimensionierung und Schaltung des A/D-Umsetzers 14 selbst vorgegeben und konstant. Bis zum Eintreffen des Startimpulses ist auch das zweite Durchschaitesignal ao am Gatter 22 vorhanden, weil, wie F i g. 2 zeigt, bis zur Zeit 72 die Spannung 32' positive Polarität hat. Sobald der A/D-Umsetzer mit einer Integrationsperiode beginnt, ändert sich das Steuerausgangssignal auf der Leitung 32 in negativer Richtung, wodurch das Gatter 22 gesperrt und damit der Durchlauf weiterer Startimpulse vom Schmitt-Trigger 13 zum A/D-Umsetzer 14 für die Dauer der Integrationsperiode unterbunden wird. Auch für alle anderen Signale, beispielsweise Störsignale, ist der Starteingang 38 damit gesperrt. Zur Zeit 73 ist der erste Teil des Integrationszyklus, nämlich die erste Integrationsperiode, beendet. Der A/D-Umsetzer 14 unterbricht die Integration und schaltet das Steuerausgangssignal auf der Leitung 32 wieder auf positive Polarität um. Hierdurch wird wiederum das Gatter 22 durchgeschaltet und die Flip-Flop-Schaltung 27 in Gegenlagc gebracht. Dies hat zur Folge, daß nunmehr an Stelle des Gatters 16 das Gatter 17 durchgeschaltet wird, so daß beim nächsten negativ gerichteten Nulldurchgang der Störwechselspannung 11' ein Startsignal vom Schmitt-Trigger 13 Uber die Gatter 17, 28 und 22 zum Starteingang 38 des A/D-Umsetzers 14 gelangen kann. Der nächste negativ gerichtete Null- durchgang der Störwcchselspannung 11' tritt zur Zeit 74 auf. Der entsprechende Impuls aus der Impulskette 34' erscheint also als Startimpuls 38' am Starteingang des A/D-Umsetzers 14 und setzt die zweite Integrationsperiode in Gang, die genauso lange so dauert wie die erste. Die Dauer der Integrationsperioden wird allein durch die Dimensionierung und Betriebsbedingungen des A'D-Umsetzers 14 bestimmt und ist damit in keiner Weise von der Störwechselspannung 1Γ oder den Zeitgeberimpulsen an der Klemme 18 abhängig. Die zweite Integrationsperiode dauert von der Zeit 74 bis zur Zeit 75. zu der das Ausgangssteuersignal 32' des A/D-Umsetzers 14 erneut positive Polarität annimmt und damit die Flip-Flop-Schaltung 27 in die Ausgangslage zurückkippt. Das negativ gerichtete Signal am Ausgang 37' der Flip-Flop-Schaltung 27 läuft durch das Gatter 23 zum Eingang der Flip-Flop-Schaltung 21 und schaltet auch diese in die Ausgangslage zurück. Damit nimmt auch die Spannung 3Γ wieder ihre ursprüngliche negative Polarität an und sperrt das Gatter 22. Damit ist der erste die beiden Integrationsperioden T 2 bis Γ 3 und 74 bis Γ 5 umfassende Integrationszyklus des A/D-Umsetzers 14 beendet. Für diesen wie für alle folgenden gilt, daß die Dauer IP der Integrationsperiode, d. h. 73-72 = 75-74 = ZP = konstant und allein durch den A/D-Umsetzer selbst bestimmt ist. Die durch die genannten Schritte in die Ausgangslage zurückgeführte Schaltung ist nunmehr auf den Empfang eines weiteren Einschaltimpulses an der Klemme 18 vorbereitet. Das zur Zeit 75 am RUckstell-Sperreingang des A/D-Umsetzers 14 verschwindende Signal 3Γ ermöglicht gleichzeitig die interne Rückstellung des Wandlers in die Ausgangslage, wodurch dieser auf die Einleitung des nächsten Integrationszyklus vorbereitet wird. Die Rückstellung des A/D-Umsetzers 14 erfolgt durch interne Schaltungsmaßnahmen, die nicht Gegenstand der Erfindung sind. Die Ausgangsschaltung des Umsetzers 14 ist derart aufgebaut, daß der angezeigte oder anderweit bereitgestellte Digitalwert gleich der Hälfte der Integralsumme der zugeführten Signale über zwei Integrationsperioden entspricht, die innerhalb eines durch einen Schaltimpuls 18' ausgelösten Integrationszyklus liegen. Der Digital wert entspricht dann dem integrierten Mittelwert des Analogsignals während zweier Integrationsperioden, aber enthält keine von der Uberlagerten Störwechselspannung herrührenden Anteile, weil die Integralwerte der Störwechselspannung in beiden Integrationsperioden gleich groß, aber von entgegengesetzter Polarität sind und sich deshalb gegenseitig aufheben. Patentansprüche:

1. Verfahren zur Verringerung des Störeinflusses von einem abschnittweise zu integrierenden Analogsignal Uberlagerten Wechselstromsignalen, insbesondere für integrierende Analog-Digital-Umsetzer, dadurch gekennzeichnet, daß die Einschaltung der Integrierschaltung (14) durch von außen zugeführte Schaltimpulse (18') ausgelöst wird und Beginn und Ende der einzelnen Integrationsperioden derart gesteuert werden, daß eine erste Integrationsperiode (Γ2 bis 73) jeweils mit dem ersten auf den Schaltimpuls (18') folgenden Nulldurchgang (72) der Störwechselspannung (11') in der einen Polaritätsrichtung (z. B. von » — « nach » +« beginnt und nach Ablauf einer vorgegebenen Zeitdauer endet, während eine zweite Integrationsperiode (74 bis 75) jeweils mit dem auf das Ende (73) der ersten folgenden Nulldurchgang (74) der Störwechselspannung in der entgegengesetzten Polaritätsrichtung (z. B. von » + « nach» — «) beginnt und nach der gleichen vorgegebenen Zeitdauer endet, und daß aus den während der beiden aufeinanderfolgenden Integrationsperioden gewonnenen Integralwerten der Mittelwert gebildet wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Integrierschaltung (14) während der Integrationsperioden ein anderes Steuersignal (32') abgibt als während der Integrationspausen und die Umschaltung dieses Steuersignals zur Vorbereitung der Einschaltung der nächsten Integrationsperiode durch den auf die ablaufende Integrationsperiode folgenden

Nulldurchgang der Störwechselspannung (11') dient.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine durch die Störwechselspannung (11') gesteuerte Schaltung mit zwei stabilen Schaltzuständen, vorzugsweise ein Schmitt-Trigger (13), zwei zueinander gegenphasige Rechteckimpulsfolgen (33', 34') erzeugt, deren positive und negative Flanken zeitlich mit den Nulldurchgängen der Störwechselspannung zusammenfallen, und daß jede der beiden Rechteckimpulsfolgen je einem UND-Gatter (16, 17) zugeführt wird, welches bei zusätzlicher Zuleitung eines Durchschaltesignals (36' bzw. 37') beim Auftreten der positiven oder der negativen Flanken der Rechteckimpulse jeweils einen Ausgangsimpuls liefert, der als Startimpuls für die Integrierschaltung (14) dient.

4. Schaltungsanordnung nach Anspruch 3, da- ao durch gekennzeichnet, daß das Ausgangssteuersignal (32') der Integrierschaltung (14) über je ein UND-Gatter (24, 26) den beiden Eingängen einer Flip-Flop-Schaltung (27) zugeführt wird, deren beide Ausgangssignale (36', 37') einerseits den Steuereuigängen der an den Schmitt-Trigger (13) angeschlossenen Gatter (16, 17) und andererseits den Steuereingängen der der Flip-Flop-Schaltung (27) vorgeschalteten Gatter (24, 26) zugeleitet werden.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die an den Schmitt-Trigger (13) angeschlossenen Gatter (16, 17) einerseits und die der Flip-Flop-Schaltung (27) vorgeschalteten Gatter (24, 26) andererseits auf Durchschaltimpulse entgegengesetzter Polarität ansprechen.

6. Schaltungsanordnung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Ausgangsimpulse der an den Schmitt-Trigger (13)

angeschlossenen Gatter (16,17) über ein ODERGatter (28) dem Signaleingang eines mit zwei Koinzidenz-Steuereingängen versehenen, dem Starteingang (38) der Integrierschaltung (14) vorgeschalteten UND-Gatters (22) zugeleitet werden, an dessen einem Steuereingang das Ausgangssteuersignal (32') der Integrierschaltung (14) liegt, während dem anderen Steuereingang aus den Schaltimpulsen (18') abgeleitete Signale (31') zugeführt werden.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltimpulse (18') vorzugsweise über ein UND-Gatter (19) dem einen Eingang einer weiteren Flip-Flop-Schaltung (21) zugeführt werden, deren Ausgangssignal (31') einerseits unmittelbar an den Rückstell-Sperreingang der Integrierschaltung (14) und andererseits an den anderen Steuereingang des dem Starteingang (38) der Integrierschaltung vorgeschalteten UND-Gatters (22) gelangen.

8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, daß den beiden Eingängen der weiteren Flip-Flop-Schaltung (21) je ein UND-Gatter (19, 23) vorgeschaltet ist, dessen Steuereingang jeweils mit einem Ausgang der Flip-Flop-Schaltung verbunden ist, während dem Signaleingang des einen Gatters (19) die Schaltimpulse (18') und dem Signaleingang des anderen Gatters (23) die Ausgangsimpulse (37') der ersten Flip-Flop-Schaltung (27) zugeführt werden.

9. Schaltungsanordnung nach Anspruch 8, dadurch gekennzeichnet, daß die den beiden Flip-Flop-Schaltungen (27, 21) vorgeschalteten UND-Gatter (24, 26 bzw. 19, 23) auf Durchschaltimpulse gleicher Polarität ansprechen.

10. Schaltungsanordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die UND-Gatter als differenzierende Gatter ausgebildet sind.

Hierzu 1 Blatt Zeichnungen

BM 559/424 5.61 O Bundetdruckerei Berlin