DE2402880A1 - Elektronische schaltung zur zeitlichen normierung von elektrischen signalen - Google Patents

Elektronische schaltung zur zeitlichen normierung von elektrischen signalen

Info

Publication number
DE2402880A1
DE2402880A1 DE2402880A DE2402880A DE2402880A1 DE 2402880 A1 DE2402880 A1 DE 2402880A1 DE 2402880 A DE2402880 A DE 2402880A DE 2402880 A DE2402880 A DE 2402880A DE 2402880 A1 DE2402880 A1 DE 2402880A1
Authority
DE
Germany
Prior art keywords
signal
input
circuit
gate
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2402880A
Other languages
English (en)
Other versions
DE2402880C2 (de
Inventor
Alfred Lotz
Reinhard Mueller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19742402880 priority Critical patent/DE2402880C2/de
Publication of DE2402880A1 publication Critical patent/DE2402880A1/de
Application granted granted Critical
Publication of DE2402880C2 publication Critical patent/DE2402880C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01Shaping pulses
    • H03K5/04Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals

Landscapes

  • Logic Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electronic Switches (AREA)

Description

  • Elektronische Schaltung zur zeitlichen Normierung von elektrischen Signalen Besonders in der Prozeß-Rechentechnik ergibt sich häufig die Notwendigkeit, sehr kurzfristignliegende Signale vom Rechner her mit Sicherheit abfragen zu miissen.
  • Demzufolge müssen solche kurzfristigen Signale in Signale einer bestimmten Zeitdauer überführt erden, um sicherzustellen, daß innerhalb der Abfragefrequenz des Rrozeßrechners das Signal vom Rechner auch wirklich erkannt wird. Dazu bedarf es einer elektronischen Schaltung zur zeitlichen Normierung der kurzfristig anliegenden elektrischen Signale.
  • In vielen'Fällen muß sichergeste,llt sein, daß ein Ausfall infolge von Baufehlern oder Bausteinfehlern solcher Schaltung mit Sicherheit am Ausgang der Schaltung nicht zu einem fehlerhaften Signal führen kann.
  • So wird in der deut-schen Auslegeschrift 2 215 921 ein elektronisches kurzschlußsicheres Schaltsystem beschrieben, in dem u.a. eine Normierung des Anfangszeitpx ktes eines Steuersignals beschrieben wird. Der Anfangszeitpunkt, d.h. die Abfrage des anliegenden Steuersignals wird dabei durch den Takt eines Taktgenerators bestimmt.
  • Dagegen wird nicht die Länge des Signals normiert.
  • Da zudem bei dieser Schaltung Gleichstromsignale verarbeitet werden, ist sofort erkennbar, daß Bauteilefehler, wie z,B, das Durchlegieren von Dioden oder Transistoren zu falschen bzw. fehlerhaften Ausgangssignalen solcher Schaltungen fuhren können.
  • Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, unter Vermeidung der angeführten Nachteile eine fehlersichere Schaltung zur zeitlichen Normierung von elektrischen Signalen zu erstellen, die zudem beim Ausfall eines der Bausteine am Ausgang mit Sicherheit ein ITullsignal führt.
  • Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein zu normierendes Signal einem ersten Eingang und ein Taktsignal einem zweiten Eingang eines ersten UND-Gatters zugeführt werden, daß der Ausgang des ersten UND-Gatters an die Eingänge eines ersten und zweiten ODER-Gatters und deren Ausgänge an die Eingänge eines zweiten UEJD-s-Gatters angeschlossen sind, wobei der das normierte Ausgangs signal führende Ausgang des zweiten UND-Gatters an den zweiten Eingang des ersten ODER-Gatters und das negierte Taktsignal an den zweiten Eingang des zweiten ODER-Gatters angelegt ist, Von weiterem Vorteil ist der einfache Aufbau der zeitlichen Normierungsschaltung, die selbst aus fehlersicheren Bausteinen zusammengestellt ist. Darüber hinaus bedingt die Verwendung von Wechselstromsignalen an Ein- und Ausgangsübertragern der fehlersicheren Bausteine, daß ein den Bausteinen zugeführtes Gleichstromsignal nicht als logisches Signal anerkannt wird.
  • Dennoch-können jederzeit durch die Umwandlung von statischen in dynamische Signale am Eingang der Schaltung und von dynamischen Signalen in statische am Ausgang-der Schaltung statische Signale ein- und ausgegeben werden.
  • Ein Erfindungsbeispiel wird an Rand nachfolgender Zeichnungen erläutert: Fig. 1 zeigt das Blockschaltbild einer elektronischen Schaltung zur zeitlichen Normierung von elektrischen Signalen.
  • Fig. 2 zeigt den erfindungsgemäßen Eingang in die in der Schaltung verwendeten Bausteine.
  • Fig. 3 zeigt den Signalablauf der elektronischen Schaltung.
  • Nach Fig. 1 und Fig, 3 wird ein am Eingang E anliegendes Signal durch ein fehlersicheres Umwandlungsglied WI1 von einem statischen in ein dynamisches Signal umgehalber wandelt. Der Einfachheitvtsind die Signale in Fig. 3 als statische Signale eingezeichnet.
  • Das Takt signal T liegt schon als überwachtes dynamisches Signal vor, so daß es niemals durch einen beliebigen Bausteinfehler zu einem dauernd anstehenden Signal werden kann, Entsprechend sichere Bausteine wurden bereits in anderen Patentanmeldungen beschrieben.
  • Das Eingangssignal E und das Taktsignal T gelangen gemeinsam auf das UND-Glied U1. Das dadurch am Ausgang des UND-Gliedes Ul anliegende Signal 1 ist gl.eichzeitig auf die ODER-Glieder O1 und O2 geschaltet. Damit ist mit den Ausgangs signalen der ODER-Glieder O1 und O2 2 und 3 die Bedingung des UD-Gliedes U2 erfüllt. Nach Beendigung des Eingangssignals E hält sich das UnD-Glied U selbst durch die Rückführung des Signals 4 auf den zweiten Eingang des ODER-Gliedes Oi und dem negierten Taktsignal am ODER-Glied 02.
  • Erst bei Auftreten des nächsten Taktimpulses am ODER-Glied 02 ist die ODER-Bedingung nicht mehr erfüllt und Signal 3 am Ausgang des ODER-Gliedes °2 fällt ab. Damit ist notwendig auch die Bedingung des URID-Gliedes U2 nicht mehr erfüllt. Das Signal 4 fällt ab.
  • Liegt dagegen das Eingangssignal E längere Zeit an, so daß der nächste Takt impuls nicht erkannt wird, so fällt das Signal 3 am ODER-Glied 02 und damit das WID-Glied U2 erst beim nächst folgenden Taktimpuls ab.
  • Nach einer weiteren Umwandlung des dynamischen Signals 4 von einem dynamischen Signal in ein statisches Signal durch das Umwandlungsglied UM3 liegt somit am Ausgang A ein zeitlich normiertes Signal, dessen Zeitdauer einem einfachen oder ganzzahlig Vielfachen der Taktzeit entspricht.
  • Zur Erreichung einer größtmöglichen Fehlersicherheit hinsichtlich Bauelementenfehlern müssen fiir die Schaltung notwendig fehlersichere Bausteine verwendet werden. Hierzu bieten sich Bausteine an wie sie u.a. in den Anmeldungen P 1 933 713 P 1 950 330 P 1 950 331 P 2 014 135 und P 2 014 110 bereits beschrieben wurden. Darüber hinaus werden die Eingänge dieser Bausteine, wie in Fig. 2 beschrieben, beschaltet. Das eine Ende der Eingangswicklung liegt an der Betriebsspannung UB, während der anderen Seite der Eingangswicklung das dynamische Signal zugeführt wird.
  • Dadurch wird sichergestellt, daß bei Leftungsbrüchen an den Eingangsübertragern keine dynamischen Signale anliegen können.

Claims (3)

P a t e n t a n s p r ü c h e
1. Elektronische Schaltung zur zeitlichen Normierung von elektrischen Signalen, dadurch gekennzeichnet, daß ein zu normierendes Signal (E) einem ersten Eingang und ein Taktsignal (T) einem zweiten Eingang eines ersten UND-Gatters (U1) zugefiErt werden, daß der Ausgang des ersten UND-Gatters (U1) an die Eingänge eines ersten und zweiten ODER-Gatters (01, °2) und deren Ausgänge an die Eingänge eines zweiten UND-Gatters (U2) angeschlossen sind, wobei der das normierte -Äusgangssignal führende Ausgang des zweiten UND-Gatters (U2) an den zweiten Eingang des ersten ODER-Gatters (°1) und das negierte Taktsignal (T) an den zweiten Eingang des zweiten ODER-Gatters (02) angelegt ist.
2. Elektronische Schaltung nach Patentanspruch 1, dadurch gekennzeichnet, daß die Schaltung aus fehlersicheren logischen Bausteinen (U1 U2, °1' °2) besteht, deren Eingänge und Ausgänge mit Wechselstromsignalen über Eingang und Ausgangsübertrager arbeiten.
3. Elektronische Schaltung nach den Paten.tansprüchen 1 und 2, dadurch gekennzeichnet, daß die Übertragerwicklungen der Eingänge der logischen Bausteine mit dem einen Ende an der Gleichspannungsversorgung UB und mit dem anderen Ende am dynamischen Eingangssignal liegen.
Leerseite
DE19742402880 1974-01-18 1974-01-18 Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer Expired DE2402880C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19742402880 DE2402880C2 (de) 1974-01-18 1974-01-18 Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742402880 DE2402880C2 (de) 1974-01-18 1974-01-18 Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer

Publications (2)

Publication Number Publication Date
DE2402880A1 true DE2402880A1 (de) 1975-07-31
DE2402880C2 DE2402880C2 (de) 1982-01-21

Family

ID=5905365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742402880 Expired DE2402880C2 (de) 1974-01-18 1974-01-18 Fehlersichere elektronische Schaltung zur Umwandlung von elektrischen Signalen unterschiedlicher Zeitdauer in Signale bestimmter Zeitdauer

Country Status (1)

Country Link
DE (1) DE2402880C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2844862A1 (de) * 1977-10-19 1979-04-26 Philips Nv Anordnung zum verlaengern kurzzeitiger signalaenderungen

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471790A (en) * 1965-04-23 1969-10-07 Philips Corp Device for synchronizing pulses
DE1933713A1 (de) * 1969-06-28 1971-02-18 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950330A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950331A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014110A1 (de) * 1969-06-28 1971-09-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135A1 (de) * 1969-06-28 1971-09-30 Licentia Patent-Verwaltungs Gmbh, 6000 Frankfurt Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2127944A1 (de) * 1971-06-04 1972-12-14 Siemens Ag Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale
DE2213921B1 (de) * 1972-03-22 1973-08-09 Siemens Ag, 1000 Berlin U. 8000 Muenchen Elektronisches kurzschlußsicheres Schaltersystem

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3471790A (en) * 1965-04-23 1969-10-07 Philips Corp Device for synchronizing pulses
DE1933713A1 (de) * 1969-06-28 1971-02-18 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950330A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE1950331A1 (de) * 1969-06-28 1971-04-08 Licentia Gmbh Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014110A1 (de) * 1969-06-28 1971-09-30 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2014135A1 (de) * 1969-06-28 1971-09-30 Licentia Patent-Verwaltungs Gmbh, 6000 Frankfurt Schaltungsanordnung zur Realisierung von logischen Funktionen
DE2127944A1 (de) * 1971-06-04 1972-12-14 Siemens Ag Integrierbare Schaltungsanordnung zum Umwandeln asynchroner Eingangssignale in mit einem systemeigenen Takt synchronisierte Signale
DE2213921B1 (de) * 1972-03-22 1973-08-09 Siemens Ag, 1000 Berlin U. 8000 Muenchen Elektronisches kurzschlußsicheres Schaltersystem

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2844862A1 (de) * 1977-10-19 1979-04-26 Philips Nv Anordnung zum verlaengern kurzzeitiger signalaenderungen

Also Published As

Publication number Publication date
DE2402880C2 (de) 1982-01-21

Similar Documents

Publication Publication Date Title
DE3130242A1 (de) Elektronische steuerschaltung zur erzeugung eines monostabilen schaltverhaltens bei einem bistabilen relais
DE2043709B2 (de) Regeleinrichtung fuer umkehrstromrichter in kreisstromfreier schaltung
DE2402880A1 (de) Elektronische schaltung zur zeitlichen normierung von elektrischen signalen
EP0077450B1 (de) Sicherheits-Ausgabeschaltung für eine Binärsignalpaare abgebende Datenverarbeitungsanlage
DE3436776A1 (de) Ueberwachungseinrichtung insbesondere fuer einen kollektorlosen gleichstrommotor
DE1256689C2 (de) Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen
DE2511651B2 (de) Sicherheitsschaltung mit einem Schwellenkreis
DE3739227C2 (de)
DE2024459A1 (de) Digital arbeitende Drehzahlregeleinrichtung
DE2103584C3 (de) Anordnung zum Anzeigen von elektrischen Pulsspannungen
DE4100790A1 (de) Verfahren und schaltungsanordnung zur ueberwachung eines leistungstransistors
EP0036503A1 (de) Einrichtung zum Schutz eines Stromrichters
DE2513809C3 (de) Umrichter mit Gleichspannungszwischenkreis
DE1930474A1 (de) Signallampenueberwachungseinheit
DE2359125C3 (de) Schaltungsanordnung zur logischen Verknüpfung wechselspannungsförmiger Eingangssignale
DE2652782A1 (de) Statischer inverter mit schutzschaltung
DE2605452A1 (de) Anordnung an einem stromrichter
DE2529803C2 (de) Anordnung zur Prüfung mehradriger Kabel
DE2264360C3 (de) Fehlersicherer Ausgabeverstärker
DE2147700C3 (de) Zeitschaltvorrichtung
DE3439563A1 (de) Datenverarbeitungsanlage mit in zwei kanaelen dieselben daten verarbeitenden rechnern
DE1144827B (de) Schaltungsanordnung zur UEberwachung einer Spannung mit vorgegebenem Spannungsbereich
DE2544423A1 (de) Schaltungsanordnung zur ueberwachung von binaeren signalen auf antivalenz
DE2818627A1 (de) Schaltungsanordnung zur logischen verknuepfung wechselspannungsfoermiger eingangssignale
DE2513809A1 (de) Umrichter mit gleichspannungszwischenkreis

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee