TW453023B - Buffer circuit and bias circuit - Google Patents

Description

經濟部中央標準局員工消費合作社印製 453023 A7 一________ B7 五、發明説明（L ) 〔產業上之利用領域〕 本發明係關於輸出入小振幅信號的緩衝電路或偏流電 路。 〔習用技術〕 由於輸出入小振幅信號的緩衝電路，較由在飽和領域 實施開關動作的晶體管構成的緩衝電路可實施高速傳輸信 號，因此被用於需要高速動作的各種電子電路。這種緩衝 電路，在信號輸入側晶體管輸入臨界値附近的電壓電平的 小振幅信號，同時從信號輸出侧晶體管輸出在輸出對象電 路的輸入側晶體管臨界値附近的電壓電平的小振幅信號。 圖二係表示輸出入這種小振幅信號的緩衝電路習用技 術的電路圖。本緩衝電路具備晶體管的pjj〇S2-3及PM0S2-4 ，這些晶體管係分別將源極S連接於電源電位“€，將柵極 G連接於接地電位Vss。由於PM0S2-3及PMOS2-4係將柵極G 連接於接地電位Vss，因此源極S和漏極d間經常處於導通 狀態，經常以相同的狀態將電源電位Vcc供給於連接pM〇s 2-3漏極D的節點2-3，連接PM0S2-4漏極D的節點2-4。 而且緩衝電路具備輸入相輔小振幅信號的NM0S2-1和 NM0S2-2。NM0S2-1係將柵極G連接於輸入相輔信號一方的 輸入端子D，漏極D和節點2-3連接。而且，NM0S2-2係將栅 極G連接於輸入相辅信號他方的輸入端子db，漏極d和節點 2-4連接。在這些及丽〇S2_2的源極s和接地電位 Vss之間連接電流源2-8。 並且緩衝電路具備被連接於輸出相輔小振幅信號輸出 ^ϋ· 1— I -- - - - - -- --*ml —^1 士jyt -1-- - l I IK f請先閣讀背面之注$項再填寫本頁) 453023 A7 B7 五、發明説明（2. ) -- 端子的NM0S2-5和NM0S2-6。NMOS2-5係將漏極!)連接於電源 電位Vcc，將柵極G連接於節點2—3，將源極s連接於和一方 輸出端子0連接的輸出節點Φ2—卜_S2_6係將漏_連接 於電源電位Vcc，將柵極G連接於節點2_4，將源極s連接於 和他方輸出端子0B連接的輸出節點Φ2_2。輸出節點φ2-ΐ 及Φ2-2分別經介電流源2-7、2-9和接地電位Vss連接。 茲説明圖二所示習用技術的緩衝電路動作如下：本緩 衝電路如果在輸入端子D ' DB輸入相輔的小振幅信號，就 從輸出端子0、0B輸出因應它的相輔小振幅信號。 如果更詳細地説明，假定提高輸入相輔信號的輸入端 予D的電壓就降低輸入端子⑽的電壓。如果這些電整被附 加於NM0S2-1和NMOS2-2的柵極G，就因流 NM0S2-2電流差而降低節點2-3的電流，隨著節點2-3的電 壓降低輸出節點Φ2-1。一方面，提高節點2_4的電壓，隨 著郎點2-4的電壓提高輸出節點φ2-2的電壓。 經濟部中央榡準局員工消費合作社印策 ---------裝------訂 (請先閱讀背面之注意事項再填寫本頁) 其次注意晶體管的臨界値電壓。假如在半導體基板中 形成N通道型晶體管的過程，考慮n通道型晶體管的臨界値 電壓Vtn因程序偏差等的誤差而高於目標値的情形。如果n 通道型晶體管的臨界値電壓Vtn高於目標値，NM〇s2_〗的導 通狀態，就較臨界値電壓Vtn屬目標値時減弱。因此，節 點2-3的電壓，就較臨界値電壓vtn屬目標値時升高。 而且，由於NM0S2-5的臨界値電壓Vtn也升高，因此輸 出節點Φ2-1的電壓也隨著節點2-3的電壓升高。而且，P 通道型晶體管的臨界値電壓ytp偏離時，pm〇S2-3就不能充 本紙乐尺度適用中國國家標準（CNS ) A4規格（210χ·29β^楚·) 53023 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（3·) — 份變成通電狀態節點2-3的電位就低於目標値，輸出節點 φ2-1的電壓就隨著節點2-3下降。 〔發明欲解決之課題〕 但在輸出這種小振幅信號的緩衝電路，如果輸出電壓 的電平從額定的電平範圍偏離而有很大的變化，有時不能 正確傳輸信號。-方面，對於所有的產品完全消除因晶體 管製造偏差等的臨界俊電壓（vtn、Vtp)偏差非常困難，結 果含有緩衝電路的產品全體的成品率會極端惡化。而且， 由於臨界値祕因晶體管的溫度等的動作環境而變化，因 此儘管於出貨時消除製造的偏差，仍然不敢保証可經常獲 得安定的小振幅輸出信號。 本發明的目的在於提供消除這種習用技術的缺點，在 電路设計方面具備因晶體管的臨界値電壓的偏差所產生輸 出電平變動功能的緩衝電路及偏流電路。 〔為解決課題之裝置〕 本發明為解決上述的課題，具有分別將第丨端予連接 於第1電流源，將第2端子連接於第丨節點’將控制電極連 接於第1輸入端子的第丨晶體管，和分別將第丨端子連接於 第1雹洗源，將第2端予連接於第2節點，將控制電極連接 於第1輸入端子和輸入相輔信號第2輸入端子的第2晶體管 ，和分別將第1端子連接於第丨電源，將第2端子連接於第1 節點，將控制電極連接於第丨輸出端子的第3晶體管，和分 別將第1端予連接於第1電源，將第2端子連接於第2節點: 將控制電極連接於前述第1輸出端子和輸出相輔信號第2輪

45302. 五、發明説明（4.) 出端^的第3晶體管，和分別將第】端子連接於第】輸出端 子及第2電流源，將第2端予連接於第！電源，將控制電極 連接於前述第1節點的第5晶體管，和分別將第I端子連接 於第2輸出端子及第3電流源，將第2端子連接於第丨電源， 將控制電極連接於前逑第2節點的第5晶體管。 經濟部中央標準局員工消費合作社印束 而且，如果依本發明，即具有分別將第丨端子連接於 第1¾源，將弟2端子連接於第1節點，將控制電極連接於 罘1輸出端子的第1晶體管，和分別將第1端子連接於電阻 器，將第2端子連接於第1電源，將控制電極連接於前述第 1節點的第2晶體管，和分別將第丨端子連接於第丨輸出端子 ，將第2端予連接於第1電源，將控制電極連接於前述第夏 節點的第3晶體管，和分別將第丨端子連接於第2電源’將 第2端子連接於第1節點，將控制電極連接於第2輸出端子 的第4晶體管，和將第1端子連接於第2電源，經介電阻器 將第2端予及控制電極連接於第2晶體管的第丨端子和第2輸 出端子的第5晶體管，和分別將第丨端子連接於第2電源， 將第2端子連接於第3晶體管的第1端子，將控制電極連接 於河述第2輸出端子的第6晶體管。 〔作用〕 如果依本發明’由於如果升高第1節點的電位，就升 咼N通道型晶體管的控制電極的電位，因此升高第2節點 電位’如果升高第2節點就升高P通道型晶體管的控制電 極的電位’因此限制流動於第1節點的電流。而且，由於 如果降低第1節點的電位就降低N通道型晶體管的控制電極 本紙張尺度通财關家轉（CNS) (2收29私會) 4 〇2 3 經濟部中央標準局員工消費合作社印製 A7 B7 i、發明説明（5·) 的電位，因此降低第2節點的電位，由於如果降低第2節 點就降低P通道型晶體管的控制電極的電位，因此增如流 動於第1節點的電流。 如果依本發明，由於如果升高輸入於第丨輸入端子的 k號電位，就增加流動於第1節點的電流，上升第丨節點的 電位。由於如果升高第1節點的電位，就增加流動於第5晶 體管的第1端子和第2端子間的電流因此升高第丨輸出端子 的電位。如果升高第1輸出端子的電位，第3晶體管就增加 第1端子和第2端子間的電阻限制流動於第1節點的電流。 一方面’由於在第2輸入端子輸入和第1輸入端子相輔的信 號’因此降低輸入於第2輸入端子的信號電位如果降低 輸入於第2輸入端子的信號電位，由於降低第6晶體管的控 制電極電壓因此升高這種晶體管的第1端子和第2端子間的 電阻，降低由第2輸出端子輸出的信號電位。如果降低第2 輸出端子的電位，就減少第4晶體管的第1端子和第2端子 間的電阻’增加流動於第2節點的電流。 並且’如果依本發明，如升高N通道晶體管的臨界値 電平就減少流動於第1、第2節點的電流，降低第3、第4晶 體管的控制電極的電位=如果降低第3、第4晶體管的控制 電極的電位，就增加這兩個晶體管的第1端子和第2端子間 的電阻’被控制為降低由第1、第2輸出端子輸出偏流電壓 的方面。但，如果降低第1、第2輸出端子的電位就減少第 1、第2晶體管的第1端子和第2端子間的電阻’上升附加於 第3、第4晶體管控制電極的電位。因此，減少第3、第4晶 本紙張尺度適用中國國家榡隼（CNS ) A4規格（ I I— 11 I n .^1 n (請先聞讀背面之注意事項再填寫本頁) 453023 經濟部中夹樣準局貝工消費合作杜印製 A7 B7 五、發明説明（6.) 體管的第1端子和第2端子間的電阻，被控制為升高第1、 第2的輸出端子電位的方面。因此’儘管升高N通道晶體管 的臨界値電平，仍可抑制由第1、第2輸出端子所輸出的偏 流電壓變化。同樣地，儘管降低N通道晶體管的臨界値電 平仍然實施和上述相反的控制，可抑制由第1、第2輸出端 子所輸出的偏流電壓變化。而且，如果升高p通道晶體管 的臨界値電平的絕對値，就減少流動於第1、第2節點的電 流’和上述相同可抑制由第1、第2輸出端子所輸出的偏流 電壓的變化。 〔實施例〕 茲參閱附圖依本發明詳細説明緩衝電路及偏流電路的 實施例如下： 如果參閱圖一，就表示依本發明以電場效果晶體管所 構成表示輸出入小振幅信號緩衝電路實施例的電路圖。這 種緩衝電路，係不受屬於構成要素的電場效果晶體管的臨 界値變化的影響，將輸入於輸入端子D、DB的相輔小振幅 信號’作為因應它的相輔小振幅信號由輸出端子〇、0B所 輸出的緩衝電路。 本緩衝電路具備屬於輸入相輔小振幅信號同一尺寸的 NM0S1-1和NM0S1-2。NM0S1-1係將柵極G連接於輸入相輔信 號一方的輸入端子D，將漏極D和節點卜3連接。而且， NM0S1-2係將柵極G連接於輸入相輔信號他方的輸入端子DB ’將漏極D和節點卜4連接。在這些NM0S卜1及NM0S1-2的源 極S和接地電位Vss之間連接電流源1-8。 本紙張尺度適用中國國家標準（CNS ) A4規格（21&χ2φ〇^翁i --------ά------訂.--τ----^ (請先閱讀背面之注意事項再填寫本頁) 453023 A7

經濟部中央標準局員工消費合作社印裝 、發明説明（7.) 而且本緩衝電路具備被負反饋控制的同_尺寸的觸S 卜3及ρ__4。PMOS卜3係分別將源極s連接於電源電位 Vcc ’將漏極D連接於節點卜3，經介輸出節點 _於輸出端子〇。而且，觸S1_4係分別將源 電源電位Vcc ’將漏極〇連接於節點Φι_4，經介輸出節點 Φ1-2 ’將柵極G連接於輸出端子诎。這些鵡〇幻_3及抑仍 ㈣出節㈣ρ卜Φ1—2的電位’控制源極s和漏 極D間的電阻値。 並且緩衝電路具備同一尺寸的剛〇幻_5和隨〇幻_6。 NM0S1-5係將漏極D連接於電源電位Vcc，將柵極〇連接於節 點1-3 ’經介輸出節點〇卜丨將源極s和輸出端子〇連接。而 且，NM0S1-6係將漏極D連接於電源電位vce，將栅極G連接 於節點1-4，經介輸出節點①卜?將源極s和輸出端子邡連 接。而且，分別在輸出節點①卜丨和接地電位Vss間連接電 流源1-7，在輸出節點Φ1-2和接地電位vss間連接電流源1 -9。 茲説明圖一所示緩衝電路的動作如下： 在輸入端子D、DB輸入相輔的信號。如果升高輸入於 輸入端子D的小振幅信號電壓，就增加流動於_〇si-l的電 流’同時減少流動NM0S1-2的電流，降低節點卜3的電壓。 如果降低節點卜3的電壓就下降NM0S卜5的柵極G的電位， 增加此晶體管的源極S和漏極D間的電阻値。因此，節點 Φ卜1的電壓形成由電流源Φ卜7決定的電壓。亦即，輸出 節點Φΐ-l的電壓也隨著知點Φΐ—3的電壓下降。 請 先 閱 讀 背 面 之 注 項 再 填 訂 本紙張尺度適用中國國家標芈（CNS ) Λ4規格（2【0·Χ24^Θ 經濟部中央標準局員工消費合作社印製 ^53023 A7 _______B7 五、發明説明（8.) 一方面，降低輸出節點①卜丨的電壓，如果降低附加 於在非飽和領域作為可變電阻動作的ρΜ〇Μ_3柵極G的電位 ，就減少此晶體管的源極§和漏極d間的電阻，增加流動其 間的電施，附加負反饋以免輸出節點①丨一丨的電位過低。 因此可輸出較輸出端子〇安定的小振幅信號。 而且，此時，由於降低輸入端子DB的電壓降低負加於 NM0S1-2栅極G的電位，因此減少流動於此晶體管的源極s 和漏極D間的電流。由於升高節點卜4的電壓提高關〇51_6 的節點G的電位，因此增加流動於此晶體管的源極s和漏極 D間的電流，輸出節點Φ1_2也隨著節點卜4的電壓升高。 由於藉由升高輸出節點φ卜2的電壓而提高在非飽和 領域作為可變電阻動作的PM〇sl„4柵極電位，因此減少流 動於此晶體管的源極s和漏極的電流。亦即，附加負反 餚以免輸出節點φ 1—2的電位過高。因此，對於晶體管的 臨界値變動可獲得較輸出端子⑽安定的小振幅信號。而且 由於引起輸出節點的電平變化以後才附加負反饋不影響 節點卜3、節點1-4的電平初期變化因此速度快。 兹説明有關偏離晶體管臨界値（娜:Vtn、酬s: vtp) 的情形如下：例如晶體管的臨界値偏離可考慮四種情形。 對於第1情形而言在電路的左邊部份是PM〇SM的臨界値電 壓Vtp較目標値升高’節點卜3的電壓較目標植降低的情形 、。此時’由於降低輸出節點ΦΗ的電壓因此有許多電流 流動於PM0S卜3,可抑制降低節點卜3的電壓。而且，在電 路的右邊部份也產生相同的動作。 本紙張尺度(CNS厂⑽巧顺2板只_-~ - -^------II--:----.^ —S請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局貝工消費合作社印裝 A7 --------- B7 五、發明説明（9.) 對於第2情形而言在電路的左邊部份，降低PMOS卜3的 Up，節點卜3的電壓較目標値升高的情形。此時，由於升 向輸出節點Φ卜1的電壓因此縮小流動於PM0S1-3的電流， 可抑制上升節點^1~3的電壓。而且，在電路的右邊部份也 產生相同的動作。 對於第3情形而言在電路的左邊部份，降低關㈨丨“的 Vtn輸出節點①卜丨的電壓較目標値降低的情形。此時，有 终多電流流動於PM〇s卜3升高節點卜3的電壓，藉由升高節 點卜3可抑制降低輸出節點φ η的電歷。而且，電路的右 邊部份也產生相同的動作。 對於第4情形而言在電路的左邊部份，升高腳㈨卜工的 Vtn輸出節點①卜丨的電壓較目標値升高的情形。此時’被 縮小流•動於PM0S1-3的電流降低節點〗_3的電壓，藉由降低 節點1-3可抑制上升輸出節點φΜ的電壓。而且，在電路 的右邊部份也產生相同的動作。 由於儘官晶體管的臨界値（Vtn、vtp)從目標値偏離時 ，仍然補償流動於輸出節點卜3、丨—4的電流，因此從輸出 端子0、〇β輸出的小振幅信號電壓的偏離少。 如以上詳細説明如果依圖一所示的緩衝電路實施例， 藉由將PM0S1-3的柵極G連接於輸出端子〇，將pmosi-4的柵 極G連接於輸出端子〇Β，而附加負反饋，抑制輸出節點的 電平過高或過低。而且，由於引起輸出節點的電平變化以 後才附加負反饋因此速度快。並且，儘管偏離晶體管的臨 界値（Vtn、Vtp)時，仍然適當調節PM0S卜3、PM0S卜4的源 (請先聞讀背面之注意事項再填寫本頁) .裝· 訂： Λ

ί i J 本紙張尺度適用中國國家標準（CNS ) A4規格（210Χ2φ3^|~) 經濟部中央標準局負工消費合作社印裝 4 53 02 A7 - --------B7 五、發明説明（10.) " 〜" *--- 極s和漏極㈣的電阻値以便修正此㈣。因此，調節附加 _OS卜5、_卜6柵極G的電壓，減少帶來從輸出端子〇 、OB所輸出小振幅信號的影響即可解決。 圖三係表示在包括依本發明負載電路的偏流電路，對 於負載電路附加反饋的實施例電路圖。 本偏流電路10係具備輸出不依賴晶體管的臨界電壓偏 差的偏流電壓輸出端子霞，和輸出不依賴電源電位Vcc 的偏流電壓輸出端子VR_錢電路，由隱3_丨和蘭0S3 -2〜NMOS3-6及電阻器3-8所構成。 PMOS3-1係分別將源極S連接於電位Vcc，將漏極〇連接 於節點3-7，經介輸出節點Φ34將柵極6連接於輸出端子 VRPG。NMOS3-2和NMOS3-3係相同尺寸的晶體管，分別將漏 極D連接於電源電位vcc，將柵極G連接於節點3_7。 而且，NMOS3-2的源極S係經介電阻器3-8被連接於NMOS 3-4的漏極β。而且，關〇S3-3的源極S被連接於NMOS3-6的 漏極D，同時被連接於輸出節點以便以負反饋控制 PMOS3-1。藉由PMOS3-1和NMOS3-3連接成如上述，從輸出 端子VRPG輸出的偏流電壓，可輸出不依賴這些 NM0S3-3臨界値偏差的電壓。

NMOS3-4和NMOS3-6係相同尺寸的晶體管，分別將源極 S連接於接地電位Vss，經介輸出節點Φ3-2將柵極G連接於 輸出端子VRNG。而且’ NM0S3-4的柵極G也連接於漏極D。 NM0S3-5係將源極S連接於接地電位Vss ’將漏極D連接於節 點3-7，經介輸出節點Φ3-2將栅極G連接於輸出端子VRNG 本紙張尺度適用令國國家標準（CNS ) A4規格（21〇^2布4^釐i f請先閣讀背面之注項再填寫本頁} .裝- -5, Μ 3 0 2 3 Α7 Β7 五、發明説明（u·) 0 茲説明有關上述偏流電路10的動作。 如果偏離PMOS或NMOS晶體管的臨界値電壓Vt時有四種 情形。情形一是PMOS3-1的臨界値電壓Vtp的絕對値較目標 値升高的情形。此時’ PMOS3-1的導通狀態係較臨界値電 壓Vtp屬目標値時減弱。因此，節點3-7的電壓較臨界値電 壓Vtp屬目標値時降低。由於附加於nm〇S晶體管3-3栅極G 的電位較目標値降低，因此同時降低輸出節點φ3-1的電 位電平，但由於對PMOS3-1的柵極附加此電位電平，因此 增加流動PMOS3-1的電流，調節以便抑制降低節點的電 位電平。由於對腹)S3-1附加負反饋，因此儘管pm〇s3-1的 臨界値電壓Vtp較目標値升高時，仍然減少帶來從輸出端 子VRPG所輸出偏流電壓的影響即可解決。 情形二是PMOS3-1的臨界値電壓Vtp的絕對値較目標値 降低，節點3-7的電位電平較目標値升高的情形。此時， 也升高輸出節點Φ3-!的電位電平，被縮小流動pM〇S3—⑽ 電流附加所謂想抑制上升節點3_7電位電平的負反餚。 經濟部中央榡準局員工消費合作杜印製 —是·〇S3-3的臨界値電壓Vtn較目標値降低，輸 出節點Φ3-1的電位電平較目標値升高的情形。此時，降 低節點3-7的電位電平，附加所謂想抑制上升輸出節點㈣ -1電位電平的負反饋。 〃清$四疋剛$3_3的臨界値電動_目標値升高輸出 f點Φ3-1的電位電平較目標値降低的情形。此時，升高 節點3-7的電位電平’附加所謂想抑制降低輸出節點 本紙張尺纽财_ 453〇23 A7 B7 五、發明説明（12·) 電位電平的負反饋。因此，藉由對於上述的負反 饋，而輸出節點Φ3-1可減少因晶體管的臨界値電壓偏差 的範圍AVtp和Δνΐη的影響。因此可從輸出端子VRPG輸出 不受晶體管的臨界値電壓偏差影響的一定電壓。 而且，由於NMOS3-2和NM0S3-3的栅極G被連接於節點3 ，因此流動輸出郎點Φ 3-1的電流以和流動輸出節點〇 3 -2的電流iL相石。所以，

iL=iR 而且，節點S的電壓値Vs和輸出節點Φ3~1的電壓値Vrpg相 同。

Vs=Vrpg 電壓値Vrpg和從電源電位Vcc扣除NMOS3-3電壓下降部份 Vno的電壓相同。

Vrpg=Vcc-Vno 電阻器3-8的電壓下降部份Vro係由電阻器3-8的電阻値R( Ω)和電流値iL求出。

Vro=R*iL 故輸出節點Φ3-2的電壓値Vrng形成， 經濟部中央標準局貝工消費合作社印製 nn ^^^1 : Λ -I ^^^1 J— ^ (诗先閔讀背面之注意事項再填寫本頁)

Vrng=Vrpg-Vro

=Vcc-Vno-iL*R 由於iL和Vcc具有比例關係，因此形成 Vrng=Vcc(l-kR)-Vno

Vrng藉由增大R而可獲得沒有Vtp、Vcc依賴性的參考電平 〇 本紙張尺度適用中國國家標準（CNS ) A4規格（21竹2龙良楚，1 2 〇 A7 B7 經济部中央橾準局負工消費合作社印策 五、發明説明（13.) 因此如果依圖三所示的偏流電路1〇，藉由連接PM0S3-1的栅極G和關OS3-3的漏極D ’連接PMOS3-1的漏極D和關OS 3-3的栅極G，而可獲得減少因AVtp和Δνΐ:η影響少的參考 電平Vrpg 〇 而且’藉由在丽OS3-2的源極S和NM0S3-4的漏極D之間 連接特別大的電阻器3-8 ’連接和NMOS3-2相同尺寸的 NMOS3-3的源極及和NMOS3-4相同尺寸的NMOS3-6的漏極， 將NMOS3-2和NMOS3-3的栅極連接於共通的節點，將nm〇S3-4的漏極和柵極和NMOS3-6的柵極連接於輸出節點Φ3-2， 而可獲得沒有AVtp和AVcc依賴性的參考電平Vrng。 圓四係表示偏流電路實施例二的電路圖。 本偏流電路係具備輸出入端子VRN和輸出端子VRNN的 偏流電路’由圖三所示的偏流電路10和NMOS4-1及NMOS4-2 的晶體管所構成。輸出入端子VRN被連接於偏流電路1〇的 輸出端子VRNG。NM0S4-1係將柵極G連接於輸出入端子VRN ，將漏極D連接於輸出端子VRNN，將源極S連接於接地電位 Vss。而且’ NMOS4-2係將漏極D及柵極G連接於電源電位 Vcc，將源極S連接於輸出端子VRNN。 茲説明有關圖四所示偏流電路的動作如下： 由於VRN端子被連接於偏流電路1〇的輸出端子VRNG， 因此如果圖三所示的丽〇 s 3 _ 4的臨界値電壓v t n較目標値升 高，就升高NMOS3-4的漏極D電壓，因此輸出入端子VRN的 電壓也隨著上升。所以，也上升輸出入端子。 NM0S4-1也受和NM0S3-4的臨界値電壓Vtn相同的製造 (請先鬩讀背面之注意事項再填寫本頁) 丁 本紙張尺度適用中國固家榡準（CNS M4規格（ 經濟部中央標苹局員工消費合作社印製 ^53023 A7 B7 五、發明説明（Μ·) ' 偏差或溫度特性變化的影響。因此，雖因N通道型晶體管 的臨界値電壓Vtn的上升而升高_0S4-1的柵極電壓，但 由於NM0S4-1的臨界値Vtn也同樣地上升，因此_〇§4-1的 導通狀態形成和臨界値電壓Vtn屬目標値時大致相同。結 果不改變流動NM0S4-1的源極S和漏極D間的電流形成一定 。並且由於流動丽OS4-2的電流和此晶體管的臨界値電壓 Vtn沒有關係形成一定，因此如果升高臨界値電壓vtn就增 大NM0S4-2的Vgs。由於_084-2的栅極G的電壓Vg是Vcc， 因此如果升高臨界値電壓Vtn，VRNN就輸出僅降低Λνΐ：!!部 份的參考電平。 因此如果依實施例二的偏流電路，藉由將輸出入端子 VRN連接於偏流電路10的輸出端子VRNG，將的柵極 G連接於輸出入端子VRN，將關㈨^丨的漏極連接於匪邶4一2 的源極，將其連接節點連接於輸出端子VR·，如果臨界値 電壓Vtn較目標値升高即可在輸出端子仰nn獲得下降僅上 升臨界値電壓Vtn部份的參考電平。 因此，對於臨界値電壓Vtn的偏差，藉由將具備負依 賴性的參考電平，利用於如圖二所示在緩衝電路的電流源 1-7和電流源卜9，而可減少從節點、節點φι_2所輸 出的小振幅信號的中心電位的臨界値電壓的依賴性。 圖五係表示偏流電路的實施例三a本偏流電路係由圖 三所示的偏流電路切和⑽坭卜丨及⑽㈨卜2所構成。pM〇s5_ 2係將源極s連接於電源電位Vee，將柵極诚接於偏流電路 ίο的輸出端子VRPG ’將漏極1)連接於輸出端子vrn。而且， 本紙伕尺度"適用中國) A4規格（__ ---- --------1$------、玎-------.^ (請先閱讀背面之注意事項再填寫本頁) 4530 經濟部中央榡準局員工消費合作社印製 A7 B7 五、發明説明（15.) NM0S5-1係將源極連接於接地電位Vss，將漏極D及柵極G 連接於輸出端子VRN0 茲説明有關上述偏流電路的動作° 偏流電路10的輸出端子VRPG的參考電平，不依賴構成 本電路10的晶體管臨界値電壓Vtn和Vtp。因此，如果臨界 値電壓Vtp較目標値升高就減少流動於PMOS5-2的電流，輸 出端子VRN的參考電平就僅降低此臨界値電壓的變動部份 。而且’如果臨界値電壓Vtn較目標値升高就增大在關〇8 5-1的源極S和漏極D間的電阻値，輸出端子VRN的參考電平 就僅升兩此臨界値電壓的變動部份。 因此如果依偏流電路的實施例三，藉由WPM〇S5_2的 栅極G連接於偏流電路10的輸出端子VRPG，將PJJOS5-1的漏 極D和NMOS5-1的漏極D和柵極G連接於輸出端子vrn，如果 升咼PMOS晶體管的臨界値電壓vtp，輸出端子v抓的電平即 可獲得僅下降該變動部份的參考電平，如果升高腦⑽體 管的臨界値電壓Vtn，輸出端子VRN的電平即可獲得僅升高 該變動部份的參考電平。 而且藉由將此參考電平用於圖二所示的緩衝電路的 電流源卜8的控制’可減少對於臨界値電壓ηη及臨界値電 壓Vtp偏離的影響。 圖二' 圖四及圖五所示的偏流電路，雖可用於圖一所 示的緩Μ路的電流源等的控制，但藉由用於電壓控制型 延遲元件等電流源的控制，可減少因製造偏差或溫度的變 化等而對於臨界値電壓偏離的輸出影響。 本紙張尺度適用中國國家榡準（CNs、 - ^^1 ^^^1 1^1 I -. J-~. - - - eiJ (請先閱讀背面之注意事項再填寫本頁) 453 023 經濟部中央標準局貝工消費合作社印裝 A7 B7 五、發明説明（丨6·) 此外，在這裡説明的這些實施例係説明本發明，本發 明並不限定於它。亦即，在本實施例雖説明本發明係由有 利地適用的電場效果晶體管構成電路的例，但對於雙極性 晶體管仍可適用本發明的技術思想。 〔發明之效果〕 因此如果依本發明的附輸出功能電子電路’儘管因製 造偏差等而有臨界値電壓的偏差時，由於p通道型晶體管 的負載電阻隨著它變化，因此可抑制第2節點的電位變化 〇 而且’如果依本發明的緩衝電路’藉由實施例輸出侧 電位的負反饋控制’儘管因製造的偏差等而有臨界値電壓 的偏差時，仍可實施安定的小振幅信號輸出。 並且’如果依本發明的偏流電路’藉由實施輸出侧電 位的負反馈控制’儘管因製造的偏差等而有臨界値電壓的 偏差時，仍可輸出安定的偏流電壓。而且，藉由特別增大 电阻器電阻値的數値，而可輸出不依賴第1電源變動的偏 流電愿。 〔圖式之簡單説明〕 圖一係表示依本發明緩衝電路實施例的電路圖。 圖二係習用技術的緩衝電路的電路圖。 圖二係表示依本發明偏流電路實施例的電路圖。 _四係表示依本發明偏流電路實施例二的電路圖。 圖五係表示依本發明偏流電路實施例三的電路圖。 ;紙張^^iii^7CNS) --- '"""" I-------^------1T--------- f碕先聞讀背面之注$項再填寫本頁) ^53023 A7 B7 五、發明説明（17.) 〔圖號之説明〕 1-：!、卜2 ' 卜5、卜6、2-1、2-2、2-5、2-6、3-2〜3

-6 ' 4-1 ' 4-2 ' 5-1 ' NM0S 1-3、卜4、3-1、5-2 : PM0S 3-8 :電阻器10 :偏流電路 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印聚 本紙張尺度適用中國國家標丰（CNS ) A4規格（

Claims (1)

1. 3 5 4 〇2 3 r Α8 Β8 C8 D8 85.9.7 Μ請妾Κ明 一吞變更原.If質内容 經濟部中央橾準局員工消费合作社印II 六、申請專利範圍 第84112533號糞利案申請專利範圍修正太 i· 一種緩衝電路，其包含： 一個第一電晶體，其第一端點連接到電流源，第二端點 連接到一個第一節點’並且其控制電極連接到一個接收 第一輸入信號的第一輸入端點； 個第一電晶體’其第一端點連接到電流源，第二端點 連接到一個第二節點，並且其控制電極連接到一個接收 第二輸入信號的第二輸入端點； 一個第三電晶體，其第一端點連接到一個供給第一電源 電位的第一電源節點，第二端點連接到第一節點，並且 其控制電極連接到一個第一輸出端點； 一個第四電晶體，其第一端點連接到第一電源節點，第 二端點連接到第二節點，並且其控制電極連接到一個第 二輸出端點； :個第五電晶體，其第-端點連接到第-輸出端點，第 二端點連翻第—電源節點，並且其控㈣極連接到第 一節點；以及 第六電晶體，其第一端點連接到第二輸出端點，第 一f點連接到第—電源節點，並且其控制電極連接到第 二節點。 2請專利範固第1項所述之緩衝電路，其中，所述及 至第穴電晶體皆是MOS電晶體。 3.如申請專利範固第2項所述之緩衝電路，其中，所述及 ---------^------*訂 -- --------^ (請先閲讀背面之注意事項再填寫本頁) _______

   53 023 ABCD 經濟部中央標率局貝工消费合作社印11 申請專利範園 的第一、第二、第五和第六MOS電晶體*NM〇s電晶 雜’以及所述及的第三和第四]VIOS電晶艘是PMOS電 晶體。 4·如申請專利範圍第1項所述之緩衝電路，其中，供給至 每個第一和第二輸入端點的電位比第一電源的電位 低。 5.如申請專利範圍第1項所述之緩衝電路，其中，第—和 第一^輸入is號是相輔信號。 6，一種偏壓電路，其包含： -個第-電晶體，其第-端點連接到—個供給第—電源 電位的第一電源節點，第二端點連接到一個第一節點， 並且其控制電極連接到一個第一輸出節點； -個第二電晶體’其第—端點連接到第—電源節點，第 二《連接到-個電阻器的—端，並且其控制電極連接 到第一節點； -個第三電晶體，其第一端點連接到第一電源節點，第 連接到第-輸出節點’並且其控制電極連接到第 一個第四電晶體，其第-端點連接到—個供給第 =的第二電源節點’第二端點連接到第一節點，並且 其控制電極連接到一個第二輸出節點； 晶體，其第—端點連接到第二電源節點，第 連接到電阻器的其他—端，並且其 到電阻器的其他—端和第二輸 艰極連接

   ^-- (請先聞讀背面之注^>項再填寫本頁} -*11 I I I I - _ » 5-·· ◦ 2 ◦ 2

   申請專利範圍 ^第六電晶體’其第—端點連接到第二電源節點，第 4點連接到第_輸出節點，並且其控制電極連接到一 個第二輪出節點。 ’如申請專利範圍第6項所述之偏壓電路，其中，所述及 的第—至第六電晶體皆是MOS電晶體。 8·如申請專利範圍第7項所述之偏壓電路，其巾，所述及 的第二、第三、第四、第五和第六M〇s電晶體是麵沉 電晶體’與所述及的第一 M0S電晶體是pM〇s電晶 體。 9·如申請專利範圍第6項所述之偏壓電路，其另外包含： 一個第一輸入/輸出端點，其連接到第二輸出端點； 個第七電晶體，其第一端點連接到第二電源節點，第 —端點連接到第三輸出端點，並且其控制電極連接到所 述及的第一輸入/輸出端點 ;以及 個第八電晶體，其第一端點和控制電極兩者皆連接到 第—電源節點，並且其第二端點連接到所述及的第三輸 出端點。 1〇-如申請專利範圍第9項所述之偏壓電路，其中，所述及 的第七和第八電晶體皆是NMOS電晶體。 U·如申請專利範圍第6項所述之偏壓電路，其另外包含： 一個第七電晶體，其第一端點連接到第一電源節點，第 一端點連接到第三輸出端點，並且其控制電極連接到第 一輸出端點；以及 —個第八電晶體，其第一端點連接到第二電源節點，並 本紙张尺度適用中躅囷家樣率（CNS ) A4洗格（2ia>Q47公釐） I I丨裝！------訂----I —旅 (請先聞讀背面之注意事項再填寫本3r) 經濟部中央揉準局負工消費合作社印製 5 3 0 2 ο Α8 Β8 C8 D8 六、申請專利範圍 且其第二端點和控制電極兩者皆連接到所述及的第七 電晶體的第二端點。 12.如申請專利範圍第11項所述之偏壓電路，其中，所述 及的第七電晶體是PMOS電晶體，與所述及的第八電 晶體是一個NM0S電晶體。 (諳先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印袋 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨0^§?公嫠）