TW452835B - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device Download PDF

Info

Publication number
TW452835B
TW452835B TW089104982A TW89104982A TW452835B TW 452835 B TW452835 B TW 452835B TW 089104982 A TW089104982 A TW 089104982A TW 89104982 A TW89104982 A TW 89104982A TW 452835 B TW452835 B TW 452835B
Authority
TW
Taiwan
Prior art keywords
metal element
layer
wiring
conductive layer
forming
Prior art date
Application number
TW089104982A
Other languages
English (en)
Inventor
Takashi Kawanoue
Tetsuro Matsuda
Tadashi Iijima
Hisafumi Kaneko
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW452835B publication Critical patent/TW452835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

5283 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（1 ) (發明背景〕 本發明，是有關於半導體裝置製造方法，其具備有能抑 制配線材料（interconnection material)擴散之障壁金屬（barrier metal) 〇 進一步在氧化作用環境，於所使用之氮化鈦（TiN)層表面 ’提昇對於鋁(A1)之擴散障壁性質，來作爲半導體裝置之 障壁金屬，是爲習知者。這些，是考慮到爲了沿著氮化鈦 (ΤιΝ)表面和晶體晶界，來形成高障壁性質之鈦氧氮化物層。 例如’铭（A1)配線在與矽（Si)基板擴散層連接之接觸貫孔 (contact hole)，堆積氮化鈦膜之後來作爲擴散障壁，如果在 含有Μ量乳藏之亂氣環境進行退火（anneal)，固化處理 (stuffing)之上面堆積鋁膜’是能有效地阻止其後之熱歷程 的鋁和矽之相互擴散。 在此’對於半導體裝置之銅（Cu)金屬鑲嵌配線（damascene intercoimection)製造步驟，亦是同樣揭露下列之方法，在氮 化鈦層表面或者晶界形成鈦氧化物（Ti〇x，T丨(〇Ν)χ)，來抑 制銅（Cu)之擴散的方法。 但疋，在該方法’是冗全缺少對於氮化鈇層之銅擴散的 障壁性質’是有經由製造過程（pr〇cess)之熱歷程而使銅在 絕緣層中擴散之憂慮。因在銅膜和氮化鈦層之界面的鈦氧 化物之存在，而有使銅膜和氮化欽層之密接強度降度降低 並在CMP發生不良現象之問題。 〔發明摘述] 本發明之目的’是提供半導體裝置製造方法，其能圖謀 -4 - 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公釐） ------—II--* ---11 11 I 訂----- -----"5^ C請先閱讀背面之注意事項再填寫本頁) 452835 A7 B7 五、發明說明（2 提昇對於配線材料之障壁性質，同時，能抑制發生在CMp 時之膜剝離的不良現象。 (請先閱讀背面之注意事項再填寫本頁) 爲了達到上述目的，本發明之第1情況（aspect)的半導體 裝置製造方法’是含有下列之步騍： 形成溝槽或者貫孔之步驟，是在半導體基板上面所形成 之絕緣層，形成溝槽或者貫孔； 形成第1導電層步驟，是在上述絕緣層表面，形成至少 含有第1金屬元素之第1導電層； 形成上述第1金屬元素之氧化物層步驟，是曝露到氧化 作用環境，並在上述第丨導電層表面形成上述第丨金屬元素 之氧化物層； 堆積第2導電層步驟’是在上述第！金屬元素之氧化物層 表面，堆積第2導電層，其至少含有比上述第】金屬元素之 氧化物生成自由能低的第2金屬元素； 形成上述第2金屬元素之氧化物層步驟’是經由上述第2 金屬九素使上述第〗金屬元素之上述氧化物層還原，並在 經濟部智慧財產局員工消費合作社印製 上述第1導電層和上述第2導電層之界面形成上述第2金屬 元素之氧化物層；及 埋置形成配線步驟，是在上述絕緣層之溝槽或者貫孔内 ，埋置形成配線。（註明：申請專利範圍第】項） 在形成上述第2金屬元素之氧化物層步驟，和在上逑溝 槽或者貫孔之内埋置形成上述配線步驟之間，亦可以進— 步具有可選擇地去除上述第2導電層步驟。（申請專利範圍 第2項） χ 297$)----- 45283 Γ 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（3) 在形成上述第2金屬元素之氧化物層步驟，和在上述溝 槽或者貫孔内埋置形成上述配線步驟之間，亦可以進—步 具有：持續殘留在上述溝槽或者貫孔之側面所形成之上述 第2金屬元素氧化物層，並且去除在上述溝槽或者貫孔之 底面所形成之上述第2金屬元素氧化物層步驟。（申請專利 範圍第3項） 上述第2金屬元素爲鋁（A1)亦是可以。（申請專利範園第 4項） 上述第1金屬元素爲從嫣（W)，致（Ti)，組（Ta)，及（叙 (Nb)之组群所選定之一者，上述第1導電層爲從鎢（w)，鈦 (Ti) ’起（Aa)及叙（Nb)之組群所選定之一種氮化物，而且上 述弟2金屬元素爲銘（A1)，亦是可以。（申請專利範圍第$ 項） 上述配線是可以爲銅（Cu)配線。（申請專利範圍第6項） 本發明之第2情況的半導體裝置製造方法，是含有： 在絕緣層形成溝槽或者貫孔之步驟，是在含有在半導體 基板上面所形成之一定元素氧化物的絕緣層，形成溝槽或 者貫孔； 形成第1導電層步驟，是在上述絕緣層之表面形成第】導 電層，其至少含有比上述一定元素之氧化物生成自由能低 的第1金屬元素。 形成上述金屬元素氧化物層之步驟，是經由上述第1金 屬元素使上述一定元素之氧化物還原，並在上述絕緣層和 上述第1導電層之界面，形成上述金屬元素氧化物層；及 -6- 本纸張尺度適用中國國家標準（CNS)A4規格（21〇 x 297公愛） I-------I— r - ] I I----* I *----- (請先閱讀背面之注意事項再填寫本頁) ‘ 5283
經濟部智慧財產局員工消費合作社印製 五、發明說明（4 里置形成配線步戰’是在上述絕緣層之溝槽或者貫孔内 埋置形成配線。（申請專利範圍第7項） 成上述i屬元素氧化物層之步驟，和埋置形成上述 配線步驟之間，是可以進—步具有：可選擇地去除上述導 電層步驟。（申請專利範圍第8項） 上述金屬元素是可以爲鋁（A1) ^ (申請專利範圍第9項） 上述一定元素是可以爲矽（si)，上述金屬元素是可以爲 銘（A1)。（申請專利範圍第10項） 在形成上述金屬元素氧化物層步驟，和埋置形成上述配 線步驟之間，是可以進一步具有：堆積第2導電層步驟， 其是至少含有比上述金屬元素之氧化物生成自由能高的第 2金屬元素。（申請專利範圍第Π項） 上述一定元素爲矽（Si)，上述金屬元素爲鋁（A1)，上述第 2金屬tl素爲從鎢（w)，鈦（丁i)，钽（Ta)及鈮（灿）之组群所選 定之一者，而且上述第2導電層爲從鎢（ψ)，鈦（丁丨），鈕 (Ta)及魏（Nb)之组群所選定之一種上述氤化物，亦是可以 。（申請專利範圍第12項） 上述配線是可以爲銅（Cu)配線。（申請專利範圍第13項） 本發明’藉由上述構造是具有以下之作用、效果。 如果藉由本發明’在所使用之第〗導電層表面， 均勻厚度並可選擇地形成第2金屬元素之氧化物薄層（例如 ，是紹氧化物），其具有良好之對於配線材料的障壁性質 。因爲是形成高電阻之氧化物薄層，是能抑制配線電阻之 增加a -7- 本纸張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 5 A7 ^ P ：·
五、 經濟部智慧財產局員工消費合作社印製 發明說明（5 ) 又，在含有氧之絕緣層表面，是能以均勻厚度並可選擇 地形成金屬元素之氧化物薄層，其具有良好之對於配線材 料的障壁性質。在與下層配線連接之絕緣層的溝槽或者貫 孔表面’因爲無法形成金屬氧化物之氧化物層，是不用擔 憂配線電阻之增加。 〔附圖簡述〕 圖1是比較各種氧化物之障壁特性圖（diagram)。 圖2A- 2G，是截面圖，其階段地圖示與本發明第1實施例 有關之半導體裝置配線部分製造方法。 圖3A· 3F ’是戴面圖’其階段地圖示與本發明第2實施例 有關之半導體裝置配線部分製造方法。 〔發明詳述〕 首先，在説明本發明實施例之前，是説明本發明之背景。 如同上述般，經由在氧化作用環境下曝露氮化鈦層之表 面，來提昇對於鋁之擴散障壁性質爲習知者。該者，是考 慮到沿著鼠化飲表面和晶體晶界，來形成高障壁性質之欽 氧氮化物層°但是，在對銅（Cu)進行如同上述之氮化鈇層 表面氧化處理之情況，並不認爲能提昇如同對鋁（A1)之擴 散障壁性質，明顯之障壁性質。 在此，本案發明人等，是經由表面氧化處理來進行認爲 旎提昇障壁性質之鋁（A1)和氮化鈦之界面的詳細解析。首 先，在矽（Silicon)氧化膜上面，經由化學濺射（sputter)法， 來堆積20 nm(奈米）膜厚之氮化鈦膜後，使含有微量氧氣 之氮氣（gas)流通並進行徐冷（anneai) ’以便進行氮化鈦膜表 本紙張尺度適用中關家標準（CNS)A4規格（210 X 297公爱） ----------- -^--------訂---------線 (請先閱讀背面之注意ί項再填寫本頁) -8- 4 528 3 5 A7 經濟部智慧財產局員工消費合作社印" 五、發明說明（6
面之氧化處理，形成鈦氧化膜。接著，在鈦氧化膜上面經 由化學濺射（sputtering)法來堆積2〇抓膜厚之鋁（ai)膜並 在賤射（sputtering)裝置内之超高度眞空中，使鋁膜產生島 狀之凝聚物後，進行退火。以截面SEM測量對於所凝聚之 紹的鈥氧化物接觸角的結果，是了解到：與鈦氧化物上面 之招接觸角大不相同，是接近鋁氧化物上面之接觸角。 其次’爲了調查在鋁和氮化鈦界面之結合狀態，進行X 光光 ％ 子分光法（X-ray photoelectron spectroscopy: XPS)之深 度方向分析之結果，是認爲在銘和氮化欽之界面附近爲銘 —乳（A1- 0 )結合之高宰·（peak)。 從上述説明，本案發明人等。對於氮化鈦表面氧化處理 之館的障壁性質之提昇’不僅是爲了在氮化鈦表面形成鈦 氧化物，並且經由與其後之鋁的界面反應來產生鈦氧化物 之還原’是考慮到爲了在界面產生高障壁性質之鋁氧化物。 本案發明人等，有關各種元素之氧化物，是嘗試對於如 同下列之銅的障壁性質評估。在矽（Si)基板上面，爲了防 止銅擴散到基板，經由LPCVD法來堆積200 nm厚度之矽氮 化膜後’經由LPCVD法來堆積1〇〇 nm膜厚度之非晶性秒 (amorphous silicon)膜，接著，經由化學濺射法，以5 nm之 膜厚度來堆積：鋁氧化物膜，钽氧化物膜，鈮氧化物膜， 鎢氧化物膜，鈇氧化物膜或者矽氧化物膜之後，堆積2〇〇 nm厚度之銅膜。如此般，在眞空中，在450°C，使所完成 之樣品進行4小時、16小時之退火，經由從銅（Cu)膜通過 氧化物膜擴散到非晶性矽膜之銅（Cu)所產生之銅矽化物 -9 本紙張又度適用令國國家標準（CNS)A4規格（2Κ) X 297公釐） ------------f —--- (請先閱讀背面之注意事項再填寫本頁) 訂. .線 A7 87 經濟部智慧財產局員Η消費合作社印製 五、發明說明（ (silicide)產生率（矽化物含有率），來進行氧化物膜之障縣 性質評估。圖1是圖示矽化物含有率之評估站里 ，'’〇禾。在圖1， EXCELLENT是表示沒有產生碎化物，GOOD是表示產生，』 量之矽化物，POOR是表示產生很多之矽化物。 如同圖1所示般，钽氧化物、鈮氧化物、缚氧化物或者 鈦氧化物’與矽氧化膜相比較，是具有對銅之高障辟性質 ’並確認到，鋁氧化物，是具有比這些氧化物更加良好之 障壁性質。 又’鋁氧化物’亦是具有良好之對銅的密接性質，在其 後之處理過程（process) ’於溝槽、貫孔形成銅埋置配線時 ，是不用憂慮產生經由CMP之膜剝離。 其次，是參考附圖來説明本發明實施例。 〔第1實施例〕 圖2A- 2G，是截面圖，其階段地圖示與本發明第j實施例 有關之半導體裝置配線部分製造過程。 首先，如同圖2A所示般，在覆蓋配線（interc〇nnectit)n) u 所形成之絕％:層12 ’是形成與配線11連接之無覆蓋貫孔 (bare hole)13，及與該無覆蓋貫孔^連接之配線溝槽14。又 ’於圖2A- 2G，是在形成元件之半導體基板上面形成配線 Π及絕緣層12，並省略元件及半導體基板之圖示。 接著’疋經由長拋錢射法（l〇ng thr〇w sputtering)，來全面 堆積10 nm膜厚之氮化鈦層15。此時，是以覆蓋無覆蓋貫孔 13及配線溝槽14之内壁和底面的條件，來形成氮化鈦層15。 接著’如同圖2B所示般，在含有微量氧氣之氮氣環境中 _ -10- 本紙張尺厪過用中國國豕楳準（CNS)A4規格（210x297公釐） ------------- > ---1—· — — 訂--------- {請先閱讀背面之注意事項再填寫本頁) ¢ 528 3 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（8) ，於450°C下，進行30分鐘之退火（固化處理），並在氮化鈦 層15表面形成鈦氧化物（Ti〇x) 16。 接著’如同圖2C所示般，以長拋濺射法，經由堆積比鼓 (Τι’第1金屬元素）之氧化物生成自由能（free energy 〇f⑽他 formation)低之鋁（a丨，第2金屬元素），是在鈦氧化物16之 表面形成100 nm膜厚之鋁層17。 接著’如同圖2D所示般，在450°C下，進行15分鐘之真 S退火’使鋁層17和妖氧化物16反應，並在鋁層17和飲氧 化物16之界面，形成1〜3 nm厚度之鋁氧化物層（Α1〇χ) 18。 如同上述般’因為鋁（Α1)是比鈦（Ti)之氧化物生成自由 也低’在真空退火’經由紹使欽氧化物還原，來產生鋁氧 化物=鋁氧化物層IS，如同上述般，因為具有良好之障壁 性質’是能抑制其後所形成之铜配線的擴散。 接著，如同圖2E所示般，是經由以磷酸為主成分之濕蝕 刻（wet etching)液，來除去不經反應所殘留之鋁看17。又， 因為鋁氧化物層18之電阻為高電阻，又因為配線u和其後 所形成之鋼配線的接觸電阻為高電阻，經由進行各向異性 蚀刻等’疋可以選擇地去除無覆蓋貫孔】3之底面的鋁氧化 物層18。又’同時去除無覆蓋貫孔13底面之鋁氧化物層18 ’亦是可以去除無覆蓋貫孔丨3底面之氮化鈦層]5。 其後，如同圖2F所示般，是以長拋濺射法來堆積銅（Cu) 。接著，在45〇r下’經由15分鐘之退火，來使銅溢流 (refl〇w) ’並以銅19來埋置配線溝槽〖4及貫孔1 3。 接著，如同圖2G所示般’以CMP來去除絕緣層丨2上面之 -11 - 本纸張尺度適用帽規χ 297 )-_____- ------------』--------訂 --------- (請先間讀背面之沒意事項再填寫本頁) ‘ 4 5283 5 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（9 ) 過多的銅I9、氮化鈦層】 >成銅金屬鑲嵌（damascence)配 線I9。在該CMP步μ，炅乂如 、 界於銅19和氮化鈦層15之間，因爲 形成良好之對銅的麥垃w @， 妾性質之鋁氧化物層丨8，是不會產生 膜剝離，並能抑制不良動作之發生。 果藉由本方法，因爲能在銅金属鑲嵌配線19和氮化鈥 層15(界面以細密方式形成薄觸X，是能提昇對於氮化致 層15之銅的障土性员。又，因爲鋼和爲高密接強度， 是能雄實進行CMP，並能抑制發生膜剝離之不良動作。 又’在銅金屬鑲嵌配線19和配線u之界面，是形成高電 阻之鋁氧化物層18，因爲形成薄型厚度，經由通道⑽舰1) 效應，使電流流動，是能抑制電氣電阻之增加。又，在電 氣電阻之增加變成問題之情況，如果經由Rffi等之各向異性 蚀刻來選擇地去除無覆蓋貫孔底部之鋁氧化物亦是可以。 〔第3實施例] 圖3A- 3F ’是截面圖，其階段地圖示與本發明第3實施例 有關之半導體裝置配線部分製造方法。 首先，如同圖3 A所示般，在覆蓋配線丨丨所形成之有機矽 氧化物絕緣層（含有碳之絕緣層）32，是形成：與配線η連 接之無覆蓋貫孔Π ’及與該無覆蓋貫孔13連接之配線溝槽 14。又’於圖3Α- 3F，是在形成元件之半導體基板上面， 形成配線11及有機矽氧化物絕緣層32，並省略元件及丰導 體基板之圖示。所以，是以長拋藏射法來全面堆積1 〇 nm 膜厚之鈦層17 =此時，是以覆蓋無覆蓋貫孔13及配線溝槽 I4之内壁及底面的條件，來形成鈦層Π。 ____ _ -12- 私紙張尺度適用中國國家標準（CNS〉A4規格（210 X 297公釐 - -裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 __________B7_ 五、發明說明（1〇) (請先閱讀背面之注意事項再填寫本頁) 接著，如同圖3B所示，在450°C下，進行15分鐘之眞空 退火’使鈦層17和有機矽氧化絕緣物絕緣層32反應，並在 飲層17和有機矽氧化絕緣物絕緣層32之界面，形成1〜3 nm厚度之鈦碳化物（Α1〇χ )層丨8。 接著，如同圖3C所示般，是以稀氟酸爲主成分之濕蝕刻 液來選擇地去除鈦層〗7，該鈦層17是不經反應並在鈦碳化 物層丨8上面所殘存者s 接著’如同圖3D所示般，是以長抛濺射法來堆積1 〇 nm 膜厚之WN層。W (鎢，第2金屬元素）因爲是比Ti(鈦，金屬 元素）之碳化物生成自由能量高，接著加熱，亦不會使鈦 碳化物層18還原。 然後’如同圖3E所示般，不用曝露到空氣中，並以長抛 錢射法來連續堆積銅（Cu)。接著，在45〇°C下，經由15分鐘 之退火來使銅倒流（refl〇w)，並以銅〗9來埋置在配線溝槽14 和無覆蓋貫孔13内。 經濟部智慧財產局員工消費合作社印製 接著，如同圖3F所示般，是以CMp來去除有機矽氧化物 絕緣層32上面之多餘銅19,识^^層”，鈦碳化物層〗8，形成 銅金屬鑲嵌配線19 » 如果藉由本方法，因爲是在有機矽氧化物絕緣層32和 WN層15之界面形成鈦碳化物薄層18 ’是能提昇對於wn層 15之銅金屬鑲嵌配線19的障壁性質。又，因爲連續堆積wn 層15和銅〗9,是不會降低密接強度，並能確實進行cMp。 因爲在銅金屬鑲嵌配線19和配線u之連接界面是不會形成 效碳化物，是不用擔憂電阻之増加。 _________ ~ 13 - 紙張尺度適用中國國家標準（CNS)A4規格（210 X --' -- ^ 5283 5 A7 B7 犧 ：Λ 五、發明說明（11) 又，本發明，並非在上述實施例者°例如’於第3 實施例，是各別使用&|||:)和鎢（W)來作爲第1金屬元素及 第2金屬元素，但並非限定在這些，二種金屬元素之碳化 物的生成目由能是不同，而且，如果第2金屬元素之碳化 物的生成自由能是具有比第1金屬元素低之關係，是能使 用任意之金屬元素。 又，於第3實施例，是使用有機矽氧化物來作爲含有碳 之絕緣層，但並非限定於該者，如果是以有機膜等作爲含 有碳之絕緣層，是能使用任意之絕緣層。 在上述實施例，WN層15之堆積方法是使用長抛濺射法 ’其他之堆積方法，例如，在原料氣體是使用 WF6+SiH4+NH3之熱CVD的CVD亦是可以3 又，在W N以外’是能使用：至少含有鈦（Ti)、钽（Ta)或 者魏（Nb)之導電材料’例如爲鈇、纽或者銳之氮化物。 在實施例，是使用長拋濺射法來作爲鈦層17之堆積方法 ’其他之堆積方法’例如使用CVD亦是可以。又，爲了促 進還原反應，在堆積鈦層之後，是進行退火，並在堆積時 加熱亦是可以，在堆積鈦層時，於反應充分進行之情況， 特別疋然加熱、退火之必要。又，在不經反應來進行去除 殘留之鋁層，&果不產生下列之問題：經由反應而所殘留 疋鈦是與銅起反應，使配線電阻增加等之問題，是不—定 有去除之必要。 ，又，使用長抛濺射法來作爲銅之堆積方法，其他之堆積 万法，例如使用CVD或者電解電鍍或者無電解電鍵或者組 合這些成膜方法亦是可以’在無必要促進埋置之情況，是 _ -14 - ---— — — — — — II I I-----訂-----I I I I C請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 297公釐） 45283 5 A7 B7 五、發明說明（12 ) 不需要加熱、退火。又，還可使用銅以外之配線材料。 ------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) . 經濟部智慧財產局員工消費合作社印製 -15- 本紙張尺度適用中國國家標準（CNS)^T規格（210 X 297公釐）

Claims (1)

  1. 5 3 8 ?- ίΓ ABCD 夂、申請專利範圍 1. 一種半導體裝置之製造方法，其包含下列之步驟： ι^ϋ ^^^1 I. ^^^1 -- 士—^ϋ I (請先閱讀背面之注意事項再填寫本頁) 在半導體基板上所形成之絕緣層中，形成溝槽或者 貫孔之步骤； 形成第1導電廣之步騾，是在上述絕緣層表面，形成 至少含有第1金屬元素之第丨導電層； 形成第1金屬元素氧化物層之步驟，是曝露到氧化作 用環境’在第1導電層表面形成第丨金屬元素氧化物層； 堆積第2導電層步驟，是在第1金屬元素氧化物層表 面，堆積第2導電層，其至少含有比第丨金屬元素之氧 化物生成自由能低之第2金屬元素： 形成第2金屬元素氧化物層步驟，是藉由第2金屬元 素使第1金屬氧化物層還原，而在第1導電層和第2導電 層足界面，形成第2金屬元素氧化物層；及 埋置形成配線之步驟，是在上述絕緣層之溝槽或者 貫孔内，埋置形成配線。 2 .如申請專利範圍第丨項之半導體裝置之製造方法，其進 一步具有下列之步驟： 經濟部智慧財產局S工消費合作社印製 在形成上述第2金屬元素氧化物層步驟，和在上述嘴 槽或者貫孔内埋置形成上述配線步驟之間，選擇性去 除上述第2導電層之步驟。 3 .如申請專利範圍第1項之半導體裝置之製造方法，其、. 一步具有下列之步驟： 在形成上述第2金屬元素氧化物層步躲 少姝，和在上述溝 -16 - 本纸張尺度適用中國國家標準（CMS ) Α4規格（210X 297公釐） A8 B8 C8 ______D8 ___ 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本f) 槽或者貫孔内埋置形成上述配線步驟之間，依然殘留 在上述溝槽或者貫孔之侧面所形成之上述第2金屬元素 氧化物層之狀況下，去除在上述溝槽或者貫孔之底面 所形成之上述第2金屬元素氧化物層之步驟。 4 _如申請專利範園第〗項之半導體裝置之製造方法，其中 上述弟2金屬元素爲銘（Α1)。 5 如申請專利範圍第1項之半導體裝置之製造方法，其中 上述第1金屬元素是從鎢（W)、鈦（Ti)、钽（Ta)及鈮（Nb) 之组群所選定之一者，上述第1導電層是從鎢、鈦、钽 及銳之組群所選定之一種氮化物，而且上述第2金屬元 素爲鋁（A1)。 6 ·如申請專利範園第1項之半導體裝置之製造方法，其中 上述配線是銅（Cu)配線。 7’種半導體裝置之製造方法’其含有下列之步驟： 在纟&緣層形成溝槽或者貫孔步驟，是半導體基板上 經濟部智慧財產局員工消費合作钍印製 面所形成之含一定元素氧化物之絕緣層中，形成溝槽 或者貫孔； 形成第1導電層之步驟，是在上述絕緣層表面，形成 第1導電層，其至少含有比上述—定元素之氧化物生成 自由能低之第1金屬元素； 形成上述第1金屬元素氧化物層之步驟，是經由上述 第1金屬元素使上述一定元素氧化物還原，而在上述絕 緣層和第1導電層之界面，形成上述第丨金屬元素氧化 ____ _ 17- 本纸狀度適用(CNS )^4規格（2〗OX2„公瘦）—-——— 5283 5 A8 B8 CS D3 經濟部智慧財產局員工消費合作社印製 、申請專利範圍 物層；及 埋置形成配線之步’驟’是在上述绝緣層之溝槽或 貫孔内，埋置形成配線》 8 .如申請專利範園第7項之半導體裝置之製造方法，其… —步含有下列之步驟： 在形成上述第1金屬元素氧化物層步驟，和埋置形成上 述配線步驟之間，選擇性去除上述第丨導電層之步驟。 9 .如申請專利範圍第7項之半導體裝置之製造方法，其中 上述第1金屬元素是鋁（A1) » 10.如申請專利範圍第7項之半導體裝置之製造方法，其中 上述一定元素是矽（Sl)，上述第1金屬元素是鋁（A1)。 1 L如申請專利範圍第7項之半導體裝置之製造方法，其進 一步具有下列之步騾： 在形成上述第1金屬元素氧化物層步驟，和埋置形成 上述配線步驟之間，堆積第2導電層之步騾，該第2導 電層是至少含有比上述第丨金屬元素之氧化物生成自由 能高之第2金屬元素。 12_如申請專利範圍第7項之半導體裝置之製造方法，其中 上述一定元素是矽（Sl)，上述第1金屬元素是鋁（A1)，第 2金屬元素是從鎢（W)，鈦（Ti) ’钽（Ta)及鈮（Nb)之组群 所選定之一者，而且，上述第2導電層是從鎢，鈦，叙 及银之組群所選定之上述一種氮化物。 13.如申請專利範圍第7項之半導體裝置之製造方法’其中 -18- ^--------訂---------線，1 f請先閱讀背面之注意事項再填寫本頁} · Λ δ 3 5 Α8 Β8 C8 D8 六、申請專利範圍 上述配線是銅（Cu)配線。 14_ 一種半導體裝置之製造方法，其包含下列之步驟： 在絕緣層形成溝槽或者貫孔步驟，該絕緣層含有棚 、氧、碳、氮所選出之至少—種元素，在半導體基板 上形成； 形成第1導電層步驟’是在上述絕緣層表面，形成至 少含有第1金屬元素之第1導電層； 形成上述第1金屬元素之硼化物、氧化物、碳化物或 者氮化物層之步驟，是使從上述硼 '氧、碳、氮所選 出之至少一種元素和上述第1金屬元素發生反應，而在 上述絕緣層和第1導電層之界面，形成上述第丨金屬元 素之蝴化物、氧化物、碳化物或者氮化物層；及 埋置形成配線步驟，是在上述絕緣層之溝槽或者貫 孔内，埋置形成配線。 15_如申請專利範圍第14項之半導體裝置之製造方法，其 進一步具有下列之步驟： 在形成上述第1金屬元素之棚化物、氧化物、後化物 或者氮化物層步驟，和埋置形成上述配線步驟之間， 選擇性去除上述第丨導電層之步驟。 16.如申請專利範圍第丨4項之半導體裝置之製造方法，其 進一步具有下列之步驟： 在形成上述第1金屬元素之棚化物、氧化物、竣化物 或者氮化物層步驟，和埋置形成上述配線步驟之間， -19- ί請先閱讀背面之注意事項再填寫本頁) 裝 訂： 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中四國家標準（Cf<S)A4規格（21〇 29了公釐） AS B8 CS D8 六、申請專利範圍 堆積第2導電層之步驟，該第2導電層是至少含有比上 述第1金屬元素之棚化物、氧化物、峻化物或者氮化物 之生成自由能高之第2金屬元素。 17.如申請專利範園第14項之半導體裝置之製造方法，其 中上述配線是銅（Cu)配線。 (請先間讀背面之注意事項再填寫本瓦) 裝 --° 經漓部智慈財產局員工消費合作社印製 _-20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW089104982A 1999-03-18 2000-03-17 Manufacture of semiconductor device TW452835B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07348699A JP3974284B2 (ja) 1999-03-18 1999-03-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW452835B true TW452835B (en) 2001-09-01

Family

ID=13519667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089104982A TW452835B (en) 1999-03-18 2000-03-17 Manufacture of semiconductor device

Country Status (4)

Country Link
US (1) US6348402B1 (zh)
JP (1) JP3974284B2 (zh)
KR (1) KR100359968B1 (zh)
TW (1) TW452835B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129970B2 (en) 2006-07-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device having oxidized Ti- and N-containing layer, and manufacturing of the same

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000079586A1 (fr) * 1999-06-24 2000-12-28 Hitachi, Ltd. Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
US6433429B1 (en) * 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6846711B2 (en) * 2000-03-02 2005-01-25 Tokyo Electron Limited Method of making a metal oxide capacitor, including a barrier film
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2002110679A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
KR100365643B1 (ko) * 2000-10-09 2002-12-26 삼성전자 주식회사 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체
US6508919B1 (en) * 2000-11-28 2003-01-21 Tokyo Electron Limited Optimized liners for dual damascene metal wiring
JP2002164428A (ja) 2000-11-29 2002-06-07 Hitachi Ltd 半導体装置およびその製造方法
KR100386034B1 (ko) 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
JP2002217292A (ja) 2001-01-23 2002-08-02 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP2003051481A (ja) * 2001-08-07 2003-02-21 Hitachi Ltd 半導体集積回路装置の製造方法
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
JP3648480B2 (ja) * 2001-12-26 2005-05-18 株式会社東芝 半導体装置およびその製造方法
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100475931B1 (ko) * 2002-07-02 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 다층 배선 형성방법
JP2004140198A (ja) * 2002-10-18 2004-05-13 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
WO2004040642A1 (en) * 2002-10-29 2004-05-13 Asm America, Inc. Oxygen bridge structures and methods
JP2005244178A (ja) * 2004-01-26 2005-09-08 Toshiba Corp 半導体装置の製造方法
US20090304914A1 (en) * 2006-08-30 2009-12-10 Lam Research Corporation Self assembled monolayer for improving adhesion between copper and barrier layer
US7351656B2 (en) * 2005-01-21 2008-04-01 Kabushiki Kaihsa Toshiba Semiconductor device having oxidized metal film and manufacture method of the same
JP4199206B2 (ja) * 2005-03-18 2008-12-17 シャープ株式会社 半導体装置の製造方法
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
JP2007173511A (ja) * 2005-12-22 2007-07-05 Sony Corp 半導体装置の製造方法
JP2007266073A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 半導体装置及びその製造方法
JP2008258311A (ja) * 2007-04-03 2008-10-23 Denso Corp 半導体装置及び半導体装置の配線または電極形成方法
JP2010171398A (ja) * 2008-12-26 2010-08-05 Toshiba Corp 半導体装置の製造方法
US20110291147A1 (en) 2010-05-25 2011-12-01 Yongjun Jeff Hu Ohmic contacts for semiconductor structures
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
JP6259023B2 (ja) * 2015-07-20 2018-01-10 ウルトラテック インク 電極系デバイス用のａｌｄ処理のためのマスキング方法
JP6595432B2 (ja) * 2016-09-23 2019-10-23 東芝メモリ株式会社 半導体装置およびその製造方法
US9953927B1 (en) * 2017-04-26 2018-04-24 Globalfoundries Inc. Liner replacements for interconnect openings
KR102370620B1 (ko) 2017-07-10 2022-03-04 삼성전자주식회사 반도체 메모리 장치 및 도전체 구조물

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04259242A (ja) * 1991-02-14 1992-09-14 Fujitsu Ltd 半導体装置の製造方法
US5130274A (en) 1991-04-05 1992-07-14 International Business Machines Corporation Copper alloy metallurgies for VLSI interconnection structures
US5679982A (en) * 1993-02-24 1997-10-21 Intel Corporation Barrier against metal diffusion
US5989999A (en) * 1994-11-14 1999-11-23 Applied Materials, Inc. Construction of a tantalum nitride film on a semiconductor wafer
US5918150A (en) 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
JPH10189730A (ja) * 1996-11-11 1998-07-21 Toshiba Corp 半導体装置及びその製造方法
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9129970B2 (en) 2006-07-21 2015-09-08 Kabushiki Kaisha Toshiba Semiconductor device having oxidized Ti- and N-containing layer, and manufacturing of the same
US9343402B2 (en) 2006-07-21 2016-05-17 Kabushiki Kaisha Toshiba Semiconductor device having Ti- and N-containing layer, and manufacturing method of same

Also Published As

Publication number Publication date
US6348402B1 (en) 2002-02-19
KR20000076888A (ko) 2000-12-26
JP3974284B2 (ja) 2007-09-12
KR100359968B1 (ko) 2002-11-07
JP2000269213A (ja) 2000-09-29

Similar Documents

Publication Publication Date Title
TW452835B (en) Manufacture of semiconductor device
TW494531B (en) Semiconducting system and production method
US10943867B2 (en) Schemes for forming barrier layers for copper in interconnect structures
US6150270A (en) Method for forming barrier layer for copper metallization
US8435887B2 (en) Copper interconnect formation
TWI283455B (en) Copper alloys for interconnections having improved electromigration characteristics and methods of making same
JP2000049116A (ja) 半導体装置及びその製造方法
TWI374482B (zh)
US8106512B2 (en) Low resistance high reliability contact via and metal line structure for semiconductor device
JP2007059660A (ja) 半導体装置の製造方法および半導体装置
TW200525633A (en) Multi-step plasma treatment method to improve cu interconnect electrical performance
US5994775A (en) Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same
JP2009141058A (ja) 半導体装置およびその製造方法
TW472350B (en) Si-rich surface layer capped diffusion barriers
JP3224787B2 (ja) 金属−シリコン接触バリア被膜用の平坦な界面を有する接点及びその生成方法
TW200939348A (en) Micropad formation for a semiconductor
US20080258303A1 (en) Novel structure for reducing low-k dielectric damage and improving copper EM performance
Gonohe Tungsten Nitride Deposition by Thermal Chemical Vapor Deposition as Barrier Metal for Cu Interconnection
JP2007180408A (ja) 半導体装置およびその製造方法
JP3240678B2 (ja) 配線形成方法
TW544789B (en) Semiconductor device and method of manufacturing the same
JP2000208517A (ja) 半導体装置の製造方法
JP5428151B2 (ja) 半導体装置の製造方法
US7144812B2 (en) Method of forming copper wire
TW518712B (en) Manufacture method of low resistance barrier layer of copper metallization process

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees