經濟部智慧財產局員工消費合作社印製 A7 B7五、發明説明（1 ) 技術領域 本發明係關於高倍賴、人容量卞導體記憶體裝置。 背景技術 7卜導體記憶體大別爲R A Μ (.隨機存取記憶體）與 R ◦ Μ (唯讀記憶體）。其中也冇作爲計算機之Κ記憶體 ，最被大量使用之動態R A M ( D R A Μ )。儲存記憶之 記境體單元係由…個之儲存靜電電容與讀出儲存在其之電 荷之讀出電晶體所構成=此記憶體以RAM爲最小之構成 要紊被實現之故，適合於大規模化°闪此’相對地便宜而 且大鼋地被生產。但是，D R A Μ之問題點爲動作矜易變 得不安定。最大之不安定要因爲記憶體單元本身沒有放大 作用，因此，由記憶體單元之讀出信號電壓小，記憶體單 元之動作矜易受到各種之雜訊影響"再者，由於存在於記 憶體單元內之ρ η接合（漏）電流，被儲存在電容之資訊 電荷會消失。因此，在消失前週期性地使記憶體單元進行 更新〔再生寫入）動作以保持記憶資訊。此週期稱爲更新 時問，現狀雖然爲1 0 0 m s程度，但是，隨著記憶容量 增加，有必要更長"即，雖然有必要抑制漏電流 '但是， 忭隨x件之微細化，更形困難。解決此之記憶體爲R〔）Μ ，特別是快閃記憶體。快閃記憶體如&岗知般地，與 D R A Μ .單：ΐ爲杞等以二地小形記體體單元内爲有增-隻故.上質L. Π號茧苹人 '上t .動作安定 乂，/ι:.以絕 綠胶:/1:(儲"篼點儲"i淖窀·"：之+ t D R Λ Μ較泡 I-1 pm ^^^^1 .....—I » - ^^^^1 41^^1 TJ 、ve (請先聞讀背面之注意事項再^寫本頁) 尽紙張.度璉用中闺國家標枣：Λ4規格公釐 -4 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（2) ，無ρ η接合電流，不需要更新動作。但是，在儲存節點 流過微弱通道電流以儲存電荷之故，寫入時間極端地長。 又，如重複寫入，成爲在絕緣膜強制地流過電流’漸漸地 絕緣膜劣化，最終絕緣膜成爲導電膜，成爲無法保持記憶 。因此，製品一般控制爲1 〇萬次寫入。即，無法將快閃 記憶體當成R A Μ使用。如此，雖然D R A Μ與快閃記憶 體皆係大容量記憶體’但是’各有優缺點，必須活用其個 別之特徵加以分開使用。 發明之公開揭露 本發明提供：可以R A Μ動作之小型、有增益之記憶 體單元及利用其之半導體記憶體裝置。再者，藉由在儲存 (記憶）節點內沒有Ρ η接合電流之記憶體構造，也提供 可以保證1 0年程度之保持期間之不揮發R A Μ。 爲了達成上述目的，例如，如第1圖與第2圖顯示第 1實施例之記憶體單元之電路圖及其之動作時機般地，以 2個之電晶體與1個之電容器構成》即記憶體係由：讀出 用之電晶體寫入用之電晶體Q w、以及控制記憶體單 元節點N之電壓之結合電容C所構成。C之電極之一端與 公'之閘極被連接於字元線W L，Q r與Q w之個別之一端 被連接於資料線。此處，Q R例如假定爲N通道型 Μ 0 S F E T (以_F，稱爲Μ 0 S電晶體）。又，Q w雖也 可以Μ 0 S F Ε Τ構成，但是，如之後敘述般地，也可以 使用利用穿隧現象之電晶體（以下，稱爲通道型電晶體） 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐、 --------,}¾------ir------^ (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明（3) ----------，裝-- . - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印裝 。通道型甫晶體之情形，爲：T說明之方便，也與 Μ 0 S F E T相同地定義端+名。即將被連接於節點N之 端子稱爲源極、將被連接於資料線D L Ζ端/1稱爲汲極（ 或源極）、將被連接於字7C線W L之端子稱爲閘極。Yf:此 記憶體單元中，由於.有電容器（c )之故，可以使記憶 節點N之電壓因應字元線電壓改變之。囚此，不須特地設 置其他之選擇用電晶體，也可以選擇記憶體單元之故，可 以實現小喂之記憶體單兀。特別如之後敘述般地，使用縱 型之電晶體作爲使C及/或Q R爲ύ：體構造，更可以 發揮小型化之優點。如之後敘述般地，與周知之巾1個之 Μ 0 S F Ε Τ與1個之電容器形成之D R A Μ相比，面積 幾乎成爲一半，表面之凹凸少之記憶體單元也可以以更少 之光罩數製造之。因此，記憶體晶片可以更容易製造，價 格更爲便宜。再者，Q w如係通道型電品體，記憶體單兀內 之記憶節點係成爲被以絕緣膜包圍之構造之故，原理上， 如D R A Μ單元般地，沒有由於ρ η接合電流所導致之漏 電流或軟錯記（soft error )之問題。因此，如將Q w之臨界 値電壓（V τ w )設定成十分高，記憶體單元在非選擇時， 通過，由記憶節點流過資料線之電流（相當於所謂之 Μ 0 S F Ε T之副臨界電流）可以抑制得十分小之故，資 料保/^期間變長〜闪此 > 更铲時問之極爲長之D R A Μ動 作 '或φ：實π須电新動~之f揮發動作也變得可能。 本紙系足度適用中國國家標準i C\S ) A4規格：/ 公釐： -6 " A7 A7 經濟部智慧財產局B工消費合作社印製 Β7 五、發明説明（4) 以下，利用圖面說明本發明之實施例。又’本詳細說 明書之N表示記憶體單元之記憶節點、W L表示字元線、 D L表示資料線。在字元線W L被施加3値電平之字元電 壓賣衝。即非選擇時，被施加負電壓-V B、讀出時被施加 v—R、寫入或再寫入時，被施加讀出動作係在電晶體 非倒通下進行。因此，讀出電壓v R被選擇爲比之 臨界値V T W (以^導通開始時之源極電壓爲基準之閘極 電壓）還小之値。又，寫入電壓V W被選擇爲V D D_+ _V」W 以上。使對應2値資訊（1、Ο )之寫入電壓（V D D、 Ο V )不受V T W之影響地，寫入節點N。結合電容C擔負 :在寫入動作終了，使字元電壓由V w變化爲-Y B，移往 非選擇狀態時，使被寫入節點N之電壓（V D 〇或Ο V )移 往負側之目的。此處，使非選擇狀態之字元電壓設定爲 V B之負的値，目的在於：使字元電壓之電壓振幅大，使節 點N之電壓更大，以移往負側。此移往負側之節點N之電 壓如果設定爲比Q ^之臨界値電壓V τ R還小，非選擇單元 之Q r成爲非導通。當然，Q w之閘極電壓爲-V b ^故， Q丄也是非導通。因此，被連接於相同資料線D L之其它的 記憶體單元被選擇，其之資料線即使成爲V d D ffi 〇 V之間 之任一電壓，複數之非選擇單元之個別之Q R爲非導通之故 ，非選擇單元不會對選擇單元之動作造成壞的影響。此處 ，源極電壓控制電路S V C係因應讀出動作與寫入（或再 寫入）動作控制Q r之源極線S L之電壓之電路。 讀出時，使S L固定爲〇 V，寫入時，開放S l或給予 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公餐） --------/..;::··'裝------訂------,1 • _ 一 -- (請先聞讀背面之注意事項再填寫本頁} 五、發明説明（5) (請先閱讀背面之注意事項再填寫本頁) 適當之正電壓以控制Q κ之導通狀態。藉由此，可以解決在 節點N由資料線D L施加高電壓V υ u之寫入（或再寫入） 之情形所引起之以下的諸冏題。例如，考慮將S L固定爲 0 V之惜形。由資料線將V I〕υ之盘流電爾施加於節點Ν之 寫入之情形，讀出電晶體導通，導通電流繼續流通之故 ，消耗電力變大^或將被保持於資料線之V D「之浮游電壓 施加於節點之冉寫入之惜形，t導通之故，資料線與節點 N放電' 烙低至V T R程度而倥止。此降低之電壓被寫入節 點N之故，記憶體單元之高電壓側之電歷裕度顯著降低。 這些之問題例如再寫入時，藉由使S L成爲開放狀態（ Ο V之浮游電壓）而被解決=在此情形，Or導通，雖然開 始充電SL ，但是，假如SL之寄生電容C s L與資料線之 寄牛.電容C D相比，/」、到可以忽視之程度，S L電壓被高速 充竜至V 0 D - V T R爲止，Q R成爲非導通資料線之電壓 爲C S丨.< < C D之故，幾乎就是V D D之値，此値被原樣地 寫人節點N。因此，如上述般地，通過電流繼續流通 或記憶體單元高電壓側之電壓裕度之降低皆變不見。 經濟部智慧財產局員工消費合作社印製 以K，利用圖1更詳細說明寫入、保持、讀出之各動 作c 與D R A Μ相同地，也都沒有選擇記憶體單兀；之狀態 ，藉預充電電路 ，資起線被變或V D D之浮Si f狀態 > 即 咴被ffi充窀爲V Π Π # . 乂， 源極線s ^在寫 、.可寫人 。丨：時n μ $爲：h ζ ϋ V γ 卞：定電m ^ < ^ 0 λ t Z _ ;!大 m ^ c ~ c κ .L. ^ .... 一.·： 本圬中國國家標搫：（'NS) Λ4規柊； "8 " A7 A7 經濟部智慧財產局員工消費合作社印製 五、發明説明（6) (1 )寫入動作 被寫入單元節點N之資訊電壓（、〇 )在子兀電 壓下降爲關閉狀態之電壓;v B.之過程中1接受由單几電仓 器C來之電容結合之影響1成爲最終電壓。此處’奴( Η )與V Ν- ( L )分別爲對應高電壓低電壓0 V被 寫入之情形之節點N之最終電壓。因此’此( H )或 V „ ( L )成爲非選擇單元之節點電壓。此處’ ( H ) 以如下方式求得。即，V W在下降至V..D_D + 爲止’卽 點N即使由於c來之電容結合而降低’但是’藉由⑯是導 通狀態之兑I，由資料線被充電之故，結果還是被保持爲 V D D。在由V D D + V twT降爲- Vi之期間，^導通 之故，節點N由於電容結合比α而降低。因此， V Μ ( Η ) — - π, ( + V τ W_ + V B ) a - C / ( C + C n ) (" 此處，C n爲節點N之寄生電容。I .I. ( L )也同樣求 之。在此情形，v W在下降至V T W爲止’ Q W爲導通狀態之 故，節點N由於上述之理由，被保持爲〇ν。但是，之後 由於電容結合而下降， V N ( L ) = - a ( V T w + V B ) ( 2 ) 式（1 ) ' ( 2 )成爲非選擇狀態之單元節點（N ) 電壓。 (2)保持動作 非選擇單元在任何狀態皆可保持資料’又’對於被選
本紙張尺度適用中國國家標準（CNS ) A4见格"71丨0X297公着Y ^^^1 — ---1 · 1 --1--. ' . —I- - i m 0 _ (請先M讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印氣 A7 B7 五、發明説明（7) 擇之單元之動作不會給予壞的影響。如第1圖所示之預充 電期間般地，即使全部之單元爲非選擇之情形，乂，即使 作被連接於1條之賫料線之複數的單7L： Z中，某1個之單 元被選擇，Κ之資料線之電Μ由0變化爲ν 〇 D ^狀態，也 必須滿足此條件。闪此，與〇 只要爲完全非導通即可 。很明確地，在#選擇單兀屮，_〇1之臨界倘電壓（V τ )“分地高，而H.，在K閘極被施加負電壓之故，Q w爲完 全非導通-另一方面，在非選擇單元φ，s l電m爲〇 v 之固定電壓之故，Q R經常爲非導通之故，以式（1)、( 2 )所代表之電壓之兩者，即\Lii_ ( Π )與V ( L )比 Q R之臨界値（V τ r )低即可。V f Η )經常比V tj (_ L )高之故，其之條件以F式表示之。 V ν' ( H ) = V 〇〇- CL ( V ο d + V r w + V 3 ) < V τ r： ( 3 ) (3 )讀出動作 讀出時，藉由被施加之字元電m v,與結六電容c，單 元節點N被昇壓，V N ( Η )以及( L )分別被昇壓爲 以K式表示之電壓V μ ' ( Η )與V ' ' ( L )。 V ν ' ( Η ) - V ν ( ϊ I .) I a ( + ) =V UP - a ( V V T V, - V R ) V n · ( L ) = V ：. (. L ) I a ( V r + V)= Q \ \ τ w ) 此處，例t在辨别資訊.1與0 .L ' Q H 必要以Y、 ;Π )導通，以 λ~ ： L ,1 -r：i ^ ,；iii 籍:二 X ' 被 jil ϋ 電 ρ v_資4玢¢:: _ &投地..¾ .¾ 1岛0 V或足保持 三=111—If ^^^^1 \ 士ί - -- - ^^^^1 ^^^^1 ^^^^1 n^f―1 、-口 _ - (請先閱讀背面之注意事項再填寫本頁) 軋ϋ戌尺度適巧中國國家標專： :| Λ4規格.Ά〆297公犛 -10 - 五、發明说明（8) (請先閱讀背面之注意事項再填寫本頁) -V D D。此時，讀出動作不欲由於寫入電晶體Q w而受到壞 的影響，有必要使^_成爲非導通。因此Ί由於v N .( L ) ίΗ V Ν ' ( Η )其之源極電壓低’容易導通之故，在 v N ' _( L )之情形’只要使Q !滿足成爲非導通之條件即 可。因此， V N ’（ H ) = V DP- a ( V DP+ V T W - V R ) > VtR ( 4 ) V n ‘ ( L ) = a ( V r — V τ w ) < V τ ( 5 ) V R ^ V N ( L ) < V T w ( 6 ) 由式（5 ) 、（ 6 ) V r < V τ w ( 7 ) 如使ν τ R成爲正値，只要滿足式（7 )，式（5 )便 成立。因此，藉由式（3 ) 、 ( 4 ) 、( 7 )，決定了記 憶體單元之電壓裕度。 第3圖係非選擇單元之記憶節點N之電壓( Η )與 V ν ( L )，以及選擇單元之讀出時之記憶節點Ν之電壓 V，( Η )與V ν · ( L )對於α求得者。電壓條件爲：在 經濟部智慧財產局員工消費合作社印製 V d d = 2.5V' V τ w - V r = 〇 2 5 V 之下，使 XiJL 4 V b爲可變。實線爲V τ w + V b = 2 . 5 V" ’點線爲 V T W + Y B - 3 . 5 V。但是，V N ' ( Η )與 V Ν _ ( L ) 由式C 4 ) 、 ( 5 )可以明白地，與V τ w十V 之値無關 ，爲一定。V τ R之範圍由式（3) 、（4) 、（5)所決 定，成爲圖中之塗黑領域。此處，以α = 〇 . 4爲例’調 查記憶體單元之電壓裕度之關係。V t_w_- 2 V > 0.5V，即 V τ w + V. = 2 · 5 V，雖然 V τ r nj 以採取 -11 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 五、發明説明（9) A7 B7 由點a 至點b爲d-. 之範圍之 値， 假定 \’ 丁 R 二 =0 7 5 λΓ ( 點A ) 。此時，/ι: 非選擇單 :〔中 ，V X ( Η ) 二 0 . 5 V ( 點h ) 、Y n 〔 L )=一 1 ' V V 點rt )之故 ^竜品體Q K爲 完全非導通。 經濟部智慧財產局員工消#合作社印製 其中一方如被選擇，V . ( IH ) = 1 . ·4 V (點a ) 、V_ ( L ) = - 〇 . 1 V (點 c )。囚此，以(. Η )，兑導通，以V、( L )成爲非導通。導通時之Q R之 實效閘極電壓成爲V I, ( Η ) V τ R = Ο . 6 5 V。此處 ，V τ ^ = 2 V、V , = 1 . 5V以及使字元電壓作負側更 偏置1 V，設V τ ,· I- V b : 3 . 5 V，Q R夕實效閘極電壓 變得更大，高速動作。花此情形，V τ r ^可以採用範圍變 寬爲由點a至點b之故，非導通例之電壓裕度（點A雨點 b之差，以及點A與點b之差）幾乎在相同之F，吋以使 V r卜降爲0 . 3 5 V (.點A )。因此，^之實效閘極 電壓變大爲 V ί Η ) - λ-Γ τ r - 1.05V。 第4圖係記憶體單冗陣列及其之闽邊電路之槪略圖， 第5圖係其之動作時機圖。記憶體單元M C被連接於字兀 線(W L 〇 ' . . ' W L ：： ί )與複數之資料線(D L 〇 、...D L - ί )之交點：各資料線藉山依據周知之位 址信號被活性化之列信號（Y S η、Υ , ,. 1 )被選擇，透 過列選擇電品體（Q )被連接矜共通資料輸人輸出對線（ I / 0、I / ◦) < I ./ Ο I線透過_ .¾人：器s Λ 资κ _出緩授: 器 i) B 呼起接於资岛較13 ：；/ ；·Ε Γ) B ：'ί rr 't：·· 表紙弦乂.度適巧小囷國家標电，) ,\4現格 ：:；0 ._ 公t、 ----- - *----- - !— . '.^农------ - - I -- - ΐι- - . _ !— ρ>^ -匕 1 . (請先閱讀背面之注意事項再填寫本頁) A7 B7 經濟部智慧財產局Ϊ貝工消費合作社印製 五、發明説明（ 輸入。各字元線被連接檢測出個別之字元線之選擇狀態 之資料控制寄存器（D C R )，藉由由其之輸出信號線（ D C L )來之信號，D B被控制著。 本實施例之特長如下所述。在記憶體單元內具有增益 之故，即繼續流經讀出電晶體Q R之電流被轉換爲資料線上 之電壓之故，顯現於資料線上之信號電壓變得極爲大。如 上述般地，藉由設計5電源電壓之振幅也可以。又，可以 被連接於1條資料線之記憶體單元之數目原理上無限制。 即使資料線之寄生電容（立_sJ增加，由於具有增益之故， 記憶體單元可以正確動作。相對於此，周知之D R A Μ單 元沒有增益之故，顯現於資料線上之信號電壓極爲小。因 此，欲使資料線適用於低雜訊，在故意對線配置之外，必 須在每一狹窄節距之資料對線設置面積大之差動C Μ 0 S 讀出放大器以放大信號。再者，使C D小，使信號電壓大， 必須使資料對線多分割，在每一被分割之資料對線設置上 述之差動放大器。這些全部成爲使晶片面積變大之原因。 因此，本實施例與D R A Μ相比，具有動作安定，晶片面 積可以小之優點。以下，說明本實施例之動作。 記憶體單元陣列在非活性時，使各資料線上之預充電 電晶體U通，使全部之資料線預充電Ε V d d ° I/O 對線也預充電爲其之一半之電壓値V ρ u / 2 ，使之等電位 化。又’使各源極線（$ L 0、S L η - I )之控制信號 R W C成爲高電位，使各源極線之電晶體Q s」、成爲開（ 〇 N ) ’使各源極線固定爲〇 V。記憶體單元陣列一被活 (請先閱讀背面之注意事項再填寫本頁)
---------------.·.袭------ΐτ------/ I 本紙張尺度適用中國國家標準（CNS ) Α4規格（2丨0X 297公釐） -13- A7 經濟部智慧財產场段工消#合作社印緊 B7五、發明説明（艸 性化，藉由行位址fd號被指定之1條之宇元線（例如W L „ )被選擇，被施加V R雷壓，開始讀出動作。藉巾如此， W L 〇 I:之令部的記憶體單元被讀出，在對應之個別的資料 線顯現讀出信號甫S壓。例如，單冗節點爲V . ( Η )之惜形 ，Q r導通之故，爲V d D之浮動狀態之D L 〇被放電爲Ο V 。W -1方面’ Yt： V n ( L _)之情形，Q r爲非導通之故， D L 〇維持原來之V u D之狀態。被讀出之資料線之電壓確 定1¾ V π d ^ 0 V後，藉由列位址信號，一使列選擇開關（ 例如導通，D L 〇之-電壓藉由D L u與I / ◦間之電 荷分配，被取出於I / ◦線。假如D L 〇 S V η υ λ>情形， 在I / Ο線對於V " / 2，顯現τ vs之信號電壓，在 0 V之情形，顯現- v s之信號電壓。 此處，分別設D L 〇與I / ◦之寄生電容爲Cu、C ：：.， (請先聞讀背面之注意事項再填寫本頁) 裝- 訂
Vl = (C./(CD + C，〇)) · (Vdu/2) ( 8 ) I / 0對線之另·方之I / ◦之電壓維持爲V d D / 2 之故，如果使此電壓爲參.考電壓，以使讀出放大器S Α動 作，讀出電壓之資訊可以加以辨別"第6圖係栓鎖型之 C OMS讀出放大器、、如使P通道以及N通道 Μ 0 S F E T之共通端-f-之S P以及S N分別由V ϋ p / 2 驅動镜V , ν、：η λ' d , / 2驅動爲0 λ' ，I / Ο之十vs 、 s資訊被玫大巧V ι.; ι_)或0 V ，通過责料輸人輸出緩衝 器 L) .沒-¾ 於贵芯 _ ;中.:¾ D ” ..啤此奸.”，i / () 被欧人：之 ΐ 屯劫：：i:接 _ & V ,7. r X M m，'： ΐίίϋ ;ϋ： · 仁紙洁尺度適圯中國國家標準U_\S : ;\4規,格；公楚 A7 _ B7 五、發明説明（ 維持原樣地被再寫入記憶體單元節點N。被讀出於_D L。夕 iLn或〇 v之電壓由於被連接於I / 〇 ,劣化爲v D n Dj下 ，或0 V以上之故’有必要以讀出放大器再生爲V D Ο V以再寫入。在其它之資料線c D L 1〜D L - 1、中， 原埤上沒有如上述之電壓劣化之故，讀出後之資料線電壓 原樣地被再寫入對應之記憶體單元。此處，如上述般地， 在_V w被施加之前，使控制信號R W C成爲〇\『，使各 Q s L成爲關閉，以使各S L線成爲浮游狀態之〇 V。藉由 此，例如防止再寫入時之資料線之電壓電位之降低。以上 雖係讀出動作，但是，寫入動作係利用上述再寫入動作期 間而被進行。即，將對應由資料輸入端子D i來之寫入資 料之電壓透過資料輸入輸出緩衝器D B ，以差動電壓之形 式給予I / 0對線，以此電壓置換讀出時之讀出放大器放 大電壓。將其結果之電壓（V 〇 D .或0 V )由I / 0透過 D L 〇給予單元節點即可。此處，記憶體單元係一種之換流 器之故，如第5圖所示般地’在字元線被選擇時，該字元 線上之全部之記憶體單元之節點電壓高低替換。此處’爲 了使資料之輸入輸出關係在邏輯上沒有矛盾’以被連接於 各字元線之資料控制寄存器（D C R )之輸出信號控制資 料輸入輸出緩衝器D B 〇 第7圖係資料控制寄存器與資料輸入輸出緩衝器之控 制方式。此控制方式之槪念以利用由3個之電晶體形成之 單元之DRAM爲例，已經在I SSCC72 (
International Solid-State Circuits Conference in 1972 )之 本紙張尺度通用中國國家標準{ cns ) A4規格（2i〇x2们公楚） .15 - (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 I _ ——义 i— ---I ____I I I ,ί — _ ! m ; u n _ A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明説明（θ Dlgcsa ρρ. 12-13中被敘述。即，在各字兀線被連接與記憶體 單元相同構造之資料控制單元（DC C) ^某字元線一被 選擇，由被選擇Z資料控制®兀在共通輸出信號線（ D C L )被輸出該讀出信號。此信號與出記憶體單兀陣列 透過讀出放大器被讀出之信號採取“異或”邏輯（excuhive OR )，成爲資料輸出。另…方面，往DC L之讀出信 號與資料輸入D :採取“異或’_邏輯，成爲往記憶體單兀陣 列之寫入資料。又1爲_Γ卨速進行資料輸入輸出之控制， 也可以使增要控制單元内之輸出爾晶體（相當於Q κ )之通 道寬度比記憶體單元之通道寬度還大。 第8圖係再寫入或寫入時，抑制資料線之高電位（ V π D )側之降低用之S L線之電壓控制方式。特長爲：使 1條之S L線多分割爲S L 〇 „、S L ί:! 1等，實效上，使每 -條之S L線之寄生電容（C s )變小。如上述般地，使 R W C關閉，使各S L線成爲浮游狀態，對於資料線寄生 電容（，只是C s L變小之部份，l·.述之電壓電位之 降低被抑制。其特長在於：在被分割之個別之S L線，爲 了控制其之電壓，連接與記憶體單元相同構造之空單元（ DC)，使該資料線（DDL,、D D L 1等)經常固定爲 V "。藉由妃此，可以使資料線之上述電壓電位之降低之 β Λ;値如、_述般地，更減少爲一半。如上述般地，在字记 線1 W L ,)被施ij」讀：電壓（V r ) ’ W L ,. i;之t:部之 體單η: : M C i被讀出 ' f';應J版皮旳資-線被Ιί 丨甫W 常然力π ' S I. ： . ' S L '茨砖ΐ 本歧张纥度適尸]中闺圉家標準：（ — NS ! Λ4現格：U.d公簏； .1 R _ (請先閲讀背面之注意事項再填寫本頁) -------- - - - ----- - 1:1 - 二^衣--- I II ........、1τ--- - -----Τ 1 I - - - - - I ____ 經濟部智慧財產局員工消費合作社印製 A7 B7 -----------------------------〜_ 五、發明説明（14 爲〇 V。各資料線被充分放電後’ .S.丄SUL·、等被設 爲浮游狀態之Ο V，之後’在w L 〇_被施加寫入電壓（v w )，各資料線之高電位側之降低之程度依存於在W^L o h Ά 有特定之讀出資訊之記憶體單元之數目。即’在讀出後， 資料線電壓成爲高電位之記憶體單元之數目（k )愈多， 高電位側之降低愈少。此係以更多之記憶體單元Q R， S L 〇 〇等之寄生電容量被充電至幾乎成爲T R爲 止之故。即，如將資料線之電壓降低份設爲么，c 5 L • (Vdd — Vtr) ~ k C d · Λ V d 0 因此，k = 1 ^ j'f 形’ △ V D成爲最大。減少此降低者爲上述之空單元（DC )。空單元內之QR在再寫入或寫入時’經常爲導通之故 ，實效上，成爲k = 2，△ V D減爲一半。在空單元方式以 外，如之後敘述般地，也有使S L線固定爲某一定之電壓 (例如V D D — V T R以上）後，施加U方法。即，讀出 之，在資料線被輸出充分之讀出電壓後，使s L線由至目 前爲止之0 V充電至V D D - V τ R以上後，施加V w。雖然 充電部份使得循環時間變長，但是，不會有資料線之電壓 降低。 第9圖係控制S L線之電壓之電路的實施例。讀出之 ，資料線電壓決定後，被連接於各S L線之端部之電晶體 Q S L 〇、Q S L !等之閘極電壓藉由位址信號被解碼’ _ 別地被控制著。因此，只有對應被選擇之字元線（ 之Q s 〇成爲非導通，只有Q '…丨 '成爲0 V之浮游狀1ΰ 吵被 其它之非選擇狀態之電晶體維持爲導通之故， --H I - in HI . 1 - J - - I - ^11 J- / :: (請先閱讀背面之注意事項再填寫本頁} 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） -17- A7 經濟部智慧財產笱a(工"費合作社印装 B7五、發明説明（ 固定爲0 。之後，宇兀電雨V w被施加。如第8丨6!所示般 地，與籍[tlRWC —齊控制複數之電晶體之岡極之情形相 比，RWC之負荷矜fi被減少之故，可以高速。 第1 0圖非如第9圖般地，使S L線之電壓供給源 P S L經常固定爲0V，係脈衝驅動之例。藉由此，在V 施加時 ! S L (J U強吿[]地被驅動爲 V υ L) — V T R 。 Q ί L 0、 Q S 1 ^之閙極電壓藉由位址信號被解碼，只行被選擇之 電晶體（0….）導通之故，p S L之負荷荇景幾肀成爲 Η有S L 〇 〇，變得高速。 在至目前爲ih之說明屮，雖然以S L線如果被充電至 V ^ ρ V τ 爲m ' Q r成爲非導通爲前提’但是，實際上 ，在比V π 〇 - V τ κ還相當低之電壓下，Q R便成爲非導通 。如廣爲周知般地，隨著S L線被充電，由於_^之基板效 果，V r I：昇。因此，實際上，A V 〇更小，又，S L線 之充電電壓也可以更小。 此處，在記憶體單元內之寫入電晶體（D如使用後 述之通道電晶體，可以做成以絕緣膜包圍記憶節點之構造 之故，aj以做不揮發動作=在記憶節點不存在ρ η接合電 流之故，記億節點之電荷只以通過乙路徑而消失。假如 ' Q V.,之臨界値電壓（V T w )設定爲2 V程度之相當地高 -通過之電流也小到可以忽視之程度。利m第3圖之 h 丄 V「: = 3 . 5 λ— 、V 丨 二 2 Υ 、α 二 0 . 4 之例説 (請先閲讀背面之注意事項再填寫本頁) 裝. -s
表蜂..¾尺度適心卜®國家樣3M (_NS : Λ4規格 經濟部智慧財產局員工消費合作社印製 A7 ____B7五、發明説明（1$ 字元線與資料線等結果變成0 V之浮游狀態。此時被儲存 在記億節點之電壓（第3圖之點b與d )也由於記憶體單 元之電容器C而昇壓。字元線電壓之電壓變化，在丨.5 V時，a = 0 · 4之故，V Ν- ( Η )只昇壓〇 . 6 V，成爲 0 . 7 V。另一方面，V ν ( L )也昇壓爲-〇 . 8 V。此 後之電源爲關閉之期間（例如，最長1 0年間），Q w微弱 導通，記憶節點Ν被由資料線充電。此處，Q w完全關閉之 Q w之最小臨界値電壓如後述般地，假定爲1 . 6 V。字元 線電壓爲Ο V，V T W = 2 V之故，在上述節點電壓之中， 只有成爲問題之—0 . 8 V側被充電，到達一 0 . 4 V爲 止便停止。如電源再度開，記憶節點由於字元線電壓之變 化與電容器而只下降0 . 6 V。之後，在某字元線被施加 電壓（，開始讀出動作。此時之記憶節點電壓只被昇 壓 1 . 3 V 之故，V n ( Η ) = 1 . 4 V、V ν ( L )= 0 . 3 V。很明確地，藉由使電源關閉’記憶體單元之JLil (Η )與V ν , (L)之電壓差由1 5V減少爲1 . IV。 但是，假如Q r之臨界値電壓(V τ r )選擇爲0 . 7 5 V ，Q r以V ν ( Η )而導通，以V ν ( L )成爲非導通之故 ，記憶體單元正確動作。即’實現了不揮發動作。當然1 電源開後之第2次以後之讀出動作中’ ( Η )與JLn一 ( L )之電壓差回復爲1 . 5 V。 第1 2圖、第1 3圖係記憶體單元之其它的實施例與 其之動作時機。由第1圖之記憶體單元被去除電容器（C )，被附加讀出選擇用Μ 0 S F E T ( Q R 2 )。與第1圖 --------;裝------訂-----ΙΛ-j^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -19- 經濟部智慈財產局gi工消#合作社印製 A7 B7五、發明説明（θ 柜比，雖然記憶體單71：面積變大，似是，設計變得簡單。 即： (1 )使讀出專用宁兀線（R W L )開，將節點N之 記憶資訊輸出於資料線D L。假如，節點N之電壓爲卨電 i'll ( V LI D ) ， Q R 1與Q R 2兩.者皆導通之故，至目前爲止 被預允電爲v n u之資料線〔D L )放電爲〇 \h假如，節 點N之電壓爲低電位（〇 V ) ，Q ri爲非導通之故，資料 線維持V…丨，本來樣子。藉由此讀出動作1資料線之電壓 確定後，使R W L關閉，之後，使寫入專用字元線（ WWL)開。藉巾此，再寫入資料線之讀出資訊。或是， 在相同字元線上之特定的記憶體單元由外部強制性的給予 寫入資料電壓進行寫入動作。闪此，與第1圖不同，不會 冇記憶體單元經常動態地動作，E通電流繼續流通。因此 ，如上述般地，電容器（C )或S L線之電壓控制變得小 需要，SL線之電壓爲固定電壓（0V)便可。 (2) RWL開之期問，WWL係關閉之故，藉由讀 出動作，記憶體單元之記憶資訊沒有被破壞之虞。 (_ 3 ) Q R 2或Q w之臨界値電壓除非特別低之外，在 非選擇時，沒有必要在字元線（RWL 、WWL )施加負 電壓。當然，h述臨界値電嗫過低之怙形，必須給予負電 ,¾，使兩電晶體成爲非導通 (.1 )給P字兀線e電Μ，沒有必要如茁2圖所示，匕丨1 ί、 ---------裝— 1 1 (Μ先閱讀背面之注意事項再填寫本頁) -5 又度!y；中内國家標绝，M4規格.：!0 . ；?.」7公釐； -20 - A7 五、發明説明（β 與〇 κ I Τ7Γ以做成立體構造之故，記憶體單元被小型化。此 處，如果使W W L與記憶節點Ν間之結合電容儘可能地小 ，記憶節點幾乎被寫入保持V W Ο V。又，節點Ν之電 荷也長期間被保持，如將Q 之臨界値電壓設得很高，如上 述般地，也可以容易實現不揮發動作。當然，對於使用此 記憶體單元之記億體單元陣列，也可以如第4画所示之電 路構成之。各字元線R W L、W W L成爲2條，S L線被 固定爲接地電壓以外，構造可以完全相同。 第1 4圖係通道型電晶體之剖面構造之槪略圖。特點 在於：於疊層之4層的多晶矽（多晶矽1〜多晶矽4 )之 兩側透過閘極氧化膜（膜厚t 〇 X之熱氧化膜），被配置 閘極電極G之縱型電晶體。實際上，以兩側之多晶矽所形 成之閘極電極如後述般地，被一體形成，經常爲等電位。 多晶矽1與多晶矽2矽在多晶矽中被摻雜1 0 2 〇 c m 1程 度之磷，形成電晶體之汲極D (或源極S )與源極（或汲 極）。多晶矽2與多晶矽3以極爲低濃度（1 0 1 5〜 1 0 1 7 c_m - 3程度）被摻雜磷之固有多晶矽形成電晶體基 板。多晶矽1與多晶矽2 '多晶矽2與多晶矽3以及多晶 矽3與多晶矽4之間，例如形成由薄的（2〜3 η m )矽 氮化膜形成之通道膜SN1 、SN2 ' SN3。SN1與 S N 3擔負在電晶體形成時，汲極或源極領域之高濃度之 憐不會擴散至內部（多晶矽2 、多晶矽3 )之低濃度層之 阻擋層之任務。爲了在汲極.源極間流通電流，這些膜厚 必須爲不太厚之通道膜。中央通道膜S N 2矽使電晶體之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公楚） (諸先閲讀背面之注項再填寫本頁) -----:.裝------訂-------i.— 經濟部智慧財產局員工消費合作社印製 -21 - A 5 B5 四、中文發明摘要（發明之名稱： ） 半導體裝置 本發明係關於高信賴、大容量半導體記憶體裝置。通 常之大容量D R A Μ (動態隨機存取記億體）由於記憶體 單元之讀出信號電壓小之故*動作容易變得不安定。如欲 使記億體單元具備增益（g a 1 η )以使信號電壓變大’ 如此一來，記億體單元面積變大。因此，動作安定、面積 小，可以有R A Μ動作之記憶體單元爲所期望著。 •例如，使保持資訊電壓之Μ 0 S電晶體、賦予該資訊 電壓之寫入電晶體（例如，通道型電晶體）、控制該閘極 之電壓之電容作成立體構造以製作記憶體單元。可以實現 高速•安定動作之便宜的半導體裝置。再者，並且可以附 加不揮發性R A Μ機能。 英文發明摘要（發明之名稱 -'---' (請先閲讀背面之注意事項再填寫本頁各欄) 訂 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -2-