A7 448564 B7 五、發明說明（） 馘明說明 本發明有關一棟具有隔離環管之溝渠電容器及其製法。 積體電路或晶Η使用電容器儲存電荷。使用電容器儲 存電荷之1C的範例為諸如動態隨機存取記憶體（DRAM)晶 Η等記億體I C ^電容器中之電赭的準位Γ (T或"1 ”）代表 資料的位元。 D R AM晶Η包含以列舆行互連的記億體陣列β該列與行 連接稱為字元線舆位元線。自記億胞_寫資料將啓動適 當的字元線與位元線〇 DRAM單元包含連接至電容器的電晶醱。該電晶體包含 二偏為通道所隔離的擴散區，其上為閘柽》依擴散匾間 的電流方向而定，一端稱為汲榷而另一端稱作源極β在 此的”汲棟”與”源掻”等詞ft係交換使用，而稱作擴散匾 。閘搔像連接至字元線而擴散區之一俗連接至位元線。 另一傾擴散區連接至電容器^將逋當的電壓施加於閘極 可開啓電晶醱，而使電流流經擴散匾間的通道，而形成 電容器與位元線間的連接。關閉電晶體將切斷該連接， 而阻lh電流流經通道。 儲存在電容器中的電荷將因漏電流而消失。在電荷消 失逹不定準位（啓始以下）前，節點必須再新。 不斷要求縮小裝置B促成具有更大密度及更小特徴尺 寸與記億胞面積的DRAH設計。為製作佔據較少表面積的 記億胞，較小的諸如電容器等元件將被使用。然而，使 用較小的電容器將減少儲存電容量，其對於記憶胞的性 -3- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------- I I ί I---------I I I I I *5^ (請先閱讀背6'之注s-事項寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 8 5 6 4 經濟部智慧財產局員工消費合作杜印製 A7 B7 五、發明說明（） 為避免形成針孔，已提出二階段溝渠蝕刻製程。首先 ，以反應離子蝕刻UIE)蝕刻溝渠至環管深度。該RIE對 硬式蝕刻遮罩有選擇性。RIE用的典型化學物質包含諸 如 NF3/HBr/He/02。其次，沈積並蝕刻一氣化層，以 形成環管於溝渠壁上。使用諸如CNF3 /He/02 , CNF3 /Ar, C4 F8 /Ar或CF4等化學物質的RIE蝕刻對矽 有選擇性。環管形成後，殘留的溝渠部份將予以蝕刻。 其次，形成節點介電質於環管及溝渠壁底部上。該製程 將消除移除節點介電質的需要，而避免形成針孔β 雖然該二階段溝渠的形成可有效避免針孔形成，但移 除矽的第二锢RIE步驟可使環管過度腐蝕β瓌管的劣化 將産生漏電流。此外，該環管傜作為第二ΚΙΕ溝渠蝕刻 用的硬式蝕刻遮罩，而形成直徑等於環管内線的溝渠底 部。因此，溝渠底部小於上半部，其中上半部具有約等 於環管外緣的直徑《此非所欲，因其將減少電容器的電 容最。 因此，本發明之一目的在於提供具有隔離環管的改良 式溝渠電容器，其將減少漏電Μ並增加電容量。本發明 的另一個目的在於製備一相當的製法。 根據本發明，該目的偽以具有如申譆專利範圍第1項 的隔離環管的溝渠電容器而達成。此外，該目的係以申 謓專利範圍第8項的方法達成。 較佳實施例偽列於各申請專利範圍附屬項。 根據本發明之方法與已知的方法比較具有特别的優點 本紙張又度適用中國國家標準（CNS)A4規格（210 x 297公釐） -------------裝--------訂--------線 (請先閱讀背面之注意事項箨填寫本頁) 448 56 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（) ，其俗提供同時製造環管與埋入板的簡易製程，而減少 相當多的製造成本。埋入板m對齊於環管底部而自行校 维。此外，節點介電質的可靠度將予以改善，因為該節 點介電質俱於環管及埋入板形成後被形成且由溝渠底部 延伸至環管上半部，而避免在環管底部形成針孔。 本發明提供經改良的記億胞用溝渠電容器，待別是 DRAM單元用者。該溝渠電容器傜以單一步驟在基板中形 成完整的溝渠而形成。該溝渠係以諸如多晶矽或非質砂 等半導體材料埴充。將在溝渠上半部中的多晶矽移除， 而形成介電環管於其中。其次，由溝渠底部移除多晶砂 。其次，形成襯墊在溝榘底部的環管及溝渠壁的節點介 電質。 以做為溝渠電容器電極的摻雜材料填充溝渠。 本發明的較佳實施例將於画式中説明並於下列説明中 詳細解釋。 在該等圖式中： 第1圃係為以二階段蝕刻法所製造之具有溝渠電容器 的傳統DRAH單元； 第2a-c圖傈為製造傳統DRAH單元的製程步驟； 第3圖係為根據本發明之DRAM單元實皰例； 第4a-g圖說明用於製造第3圖之DRAM單元的本發明方 法的第一實施例； 第5國說明另一镝與本發明之第二實施例有關之根據 本發明的DRAM單元的實施例； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------------訂-------- (請先閱讀f面之注"事項扩％寫本頁) 經濟部智慧財產局員工消費合作社印製 4 4 8 5 6 4 A7 _ B7 五、發明說明（） 第fia-c画説明用於製造第3圖之DRAM單元的本發明方 法的第三實施例； 第7a-c鬮説明用於製造第3圖之DRAH單元的本發明方 法的第四實施例； 第8a-e罔説明用於製造第3圖之DRAM單元的本發明方
I 法的第五實施例； 第9a-f圖説明製造第3園之DRAH單元的本發明方法的 第六實施例； 第10_説明另一餡與本發明之第t實施例有鼷之根據 本發明的DRAH單元的實施例； 第lla-d _説明製造第1〇圖之DRAH單元的本發明的第 七實施例； 第12圏說明另一傾與本發明的第八實施例有關之根據 本發明的DRAM單元的實施例。 雖其可醮用於任何的溝渠電容器，但本發明及其問題 偽以DRAM單元用的溝渠電容器說明如下。該記億胞偽使 用於積髅電路，諸如随機存取記憶、動態随機 存取記憶體（DRAK)、同步DRAM(SDRAM)、靜態随機存取 記憶體（SRAH)或唯讀記億醱（R〇H)等記億體電路。其他 1 C可為諸如可程式化邏輯陣列ί P LA )、持殊應用I C ( A S I C ) 、合併式動態溝渠電容器-邏輯IC(合併式DRA(〇或任何 其他電路装置等遵輯裝置〇複數個1C典犁地同時製造於 諸如矽晶_等半導體基板上。加工完成後，晶圓將切割 以使1C分割成複數個掴別的晶片。該晶片接箸將封裝， 本紙張尺度適用中囷國家標準（CNS)A4規格（210 X 297公釐） -------------裝--------訂*--------線 * _ (請先閱讀背面之注意事項寫本頁> 448 5 6 4 Α7 __ B7 五、發明說明（） (請先閱讀背面之注意事項寫本頁) 而使用於諸如電腦条统，包含影印機與列表機及傳真条 統的辦公設備、蜂蘿式電話、鹤人數位肋理（PDAs)以及 其他電子産品之消費者産品等最终産品β為便於説明， 本發明係以形成單一記稳胞做説明Ρ 在說本發明之前，使用二階段蝕刻製程之傳統溝渠電 容器I) R A Μ單元的説明而提供。 參考第1圖，所示為傳統溝渠電容器DRAM單元100。 該傳統溝渠電容器傜於例如Nesbit等人所撰之ή 0 , 6 i/ » 2 2,5-^ H b T r ρ n r: h DRAM Halt tfit. h Seif-Al icneH R u r I e d S_LrLaL£XBXSJLL，ISDM 93-627中說明，在此併人本案以為 參考資料。 該DRAM單元包含形成於基板ιοί中的溝渠電容器160«» 該基板俗以諸如硼（B)之p梨摻質（p-)做撤量摻雜β該 溝渠係典型地以大量摻雜的多晶矽161填充，諸如As或Ρ 等η摻質（η 。設置諸如以As摻雜的埋入板於環繞溝 渠108底部的基板中。As傈由諸如ASG等形成於溝渠1〇8 壁面的摻質源擴散進入矽基板101β多晶矽161及埋入板 J65偽做為霄容器電棰β節點介電質164將隔離該電梅。 經濟部智慧財產局員工消費合作社印製 DRAH單元100亦包含電晶體UG。該電晶體UD包含一 閘棒112及擴散區U3與114 。以通道117隔離的擴散區 113, 114僳以植入諸如Ρ等η型摻質而完成。稱為》節點 接商_'的節點接而擴散區125將電容器160與電晶體11〇相 連。藉由使摻質自溝渠多晶矽161向外擴散至埋入帶162 而形成電容器接面擴散匾125。 -8-本紙張又度適用中因國家標準（CNTS)A4規格（210 X 297公釐） A7 4 4 8 5 6 4 B7_ 五'發明說明（） 形成環管168於溝渠1G8上半部。如此處所使用者，溝 渠108的上半部為包含環管168的部份，而溝渠的下半部 為環管1 G 8以下的部份。環管1 6 8可避免節點接而1 6 2至 埋入板1 (5 5的漏電流。該漏電流並非所欲，因為其將劣 化記億胞的遲滯時間，增加再新頻率，而對性能産生負 面衝擊》 包含諸如P或As等η塑摻質的埋入井170偽設置於基 板1Q1表面下。埋入η井70中之摻質的蜂值濃度大約等 於環管16 8底部者。與埋入板165fct：較，井170偽典型地 徹景摻雜。埋入井170傜用以連接記憶胞陣列中之DRAH 單元的埋人板1 65β 在閘樺Π 2提供適當的電壓而起動霍晶體U0,而位元 線185則提供至溝渠電容器160的連接^通常，閛極112 與字元線120連接，而擴散區113則藉接觸183而舆DRAM 陣列中的位元線1 8 5連接。位元線1 8 5以中間介電層1 8 3 與擴散區113隔離。 設置淺溝渠隔離{STI)180以將DRAM單元10Q與其他記 憶胞或其他電氣裝置隔離。如所示，另一個字元線120 僳形成在溝渠108上，並為STI 180隔離。穿過STI 180 的宇元線120稱為H穿過宇元線該組態稱為摺鏈位元 線結構。 第2 a-c圖表示用以形成第1圈之傳統溝渠電容器的二 階段溝渠蝕刻製程。參考第2a圖，一襯墊堆叠1G7傜形 成於基板1(Π表面上。基板101包含用以連接溝渠電容器 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------I Ϊ 1 i I --------訂 (請先閱讀f面之注"·事項平%寫本頁) 經濟部智慧財產局員工消費合作社印製 448564 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 之埋入板的埋入η弁1 7 Ο β該襯墊堆# 1 0 7包含複數偏層 ，特別是一硬式遮罩層1 Q G , —襯墊附絶層1 Q 5及一襯墊 氣化層1 G I使用傳統撤影技術刻_硬式遮罩層1 0 6，而 形成溝渠於其中的區域1 Q 2 ^進行第一道R I E ,以形成深 度等於環管lfi8深度的溝渠部份180a。 沈積一諸如墊氧化層之氣化層1 6 7於晶圓上，而覆蓋 襯墊堆《11)7及溝渠壁面。氣化層167用作環管168。進 行退火使氣化層167緻密，而改善氣化物品質。此舉通 常偽於1000°C的氬氣氣氛中完成》 參考第2b_,移除在襯墊堆躉1G7及溝渠底部的氣化 物〗67。為此，諸如氣化物電漿蝕刻的RIE僳被使用。因 此，形成環管168。 如第2c围所示，進行第二道RIE，而形成溝渠底部 108b。該第二道ΙΠΕ為諸如矽電漿蝕刻。環管168作為 RIE用的蝕刻遮罩。結果，溝渠底部108 b具有W2的寬度 ，其傜小於溝渠上半部lfl8a的寛度此俗非所欲， 因其將滅少溝渠電容器的電容量。雖然，第二道RIE會 腐蝕環管上半部，而産生對電容器羥滯時間有負面衝擊 的漏電流。 在形成溝渠下半部後，形成該η塑埋入板165 。該埋 入板偽以諸如氣相摻雜、電漿摻雜或離子植入形成β此 外，沈稹摻雜矽酸鹽玻璃以襯墊溝渠壁，而提供來自摻 質源的多晶矽琪充溝渠。該多晶矽俗以η型摻質大量摻 雜。 -1 0 - 本紙張尺度適用中國國家標準（CNS)A.·!規格（210 x 297公釐） ---.---------* 裝·-------訂-- ------- (請先閱讀t·面之注_意事項f%寫本頁) 448564 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明 ( ) 首 先 ♦ 以 傳 統 製 程 步 驟 形 成 剩餘的 DR AH單 元部 份 以 形 成 第 1 國 所 示 的 傳 統 結 構 〇 剩餘的 製 程步 驟包 含 部 份 的 移 除 溝 渠 中 的 多 晶 矽 、 璟 管 1 68及節黏介電質1 6 4 9 並 形 成 帶 1 6 2， 形成隔離區以形成STI 1 80 ，沈 積並 刻 剷 由 m 楝 堆 餐 1 1 2所組成的各層， 沈積一中間介電層1 89 9 形 成 接 觸 窗 並 形 成 位 元 線 18 5〇 這些製程僳於例如 Ne s b i t 等 人 發 表 於 A 0 . & M m 2 256Hb Trench DRAM Cell With Se 1 f -A 1 i gn e d B u V i e d St r a P ( BEST), I EDH 93-627中 以 及 El -K a r eh等 人 發 表 於 So lid State Te c h η 〇 logy 9 p- 89 M a y 1 9 97中 〇 參 考 第 3 園 9 根 據 本 發 明 並 參考第 4 a -g矚 的 DRAM 單 元 的 實 施 例 S 用 以 形 成 第 3 匾 之 DRAM 單 元 的本 發明 的 第 __* 實 施 例 將 予 以 說 明 〇 第 3 _ 之 本 發 明 的 溝 渠 電 容 器包含 以 階段 式形 成 於 環 管 1 68上的- -節點介電質1 64 f 其無須 移 除節 點介 電 層 的 上 半 部 〇 此 舉 可 避 免 針 孔 形 成 於環管 與 節點 介電 層 上 半 部 的 m 渡 帶 因 此 9 溝 渠 底 部 具有直 徑 W 2 的寛 度 9 其 牵 少 約 等 於 上 半 部 的 直 徑 寬 度 W 1 〇 如 此， 將可 減 少 漏 電 流 並 增 加 電 容 量 0 第 3 闞 表 示 根 據 本 發 明 之 第 一實施 例 之完 成於 DRAH DO 単 元 1 0 〇中的溝渠電容器1 60 0 在 非限制 威 測中 ，該 DRAM Ua 単 元 1 0 0俗為具有埋入帶1 6 2的 HI NT記億 胞 (Μ I NT = α 併 的 隔 離 節 點 溝 渠 ) 〇 諸 如 使 用 表 而帶的 其 他記 億胞 組 態 亦 可 使 用 〇 使 用 0 . 2 5 Μ B設計_則之完成於諸如2 5 6 Mh * 1 1 ~ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 讀 背 面 之 注 意， 事 項 r 寫 本 頁 A7 經濟部智慧財產局員工消費合作杜印製 448564 _B7_ 五、發明說明（） DRAM晶片中的溝渠108的典型尺寸大約為7-8#Β深，而 溝渠窗則約為〇.25/i ΒΧ 0.5只·。 如第3圖所示，溝渠電容器160係形成於基板1Q1中。 該莪板偽以諸如具有第一種電氣形式的摻質檝最摻雜。 亦可使用大最摻雜P型基板（P + h例如，可使用P + /P 一 磊晶苺板。該基板具有約1019 cm3 。設置一 P型井（未 示於圖中）以隔離該陣列裝置。P井的摻質濃度約5x II)17 -8X10 17 ce3 0 在本實施例中，相對於以二階段溝渠蝕刻法所形成之 上逑溝渠電容器，溝渠底部具有《2 的直徑寬度，其係 約等於或大於溝渠上半部的直徑寬度Wi a埋入板165環 嬈在溝渠1(38底部周圍。如所示，埋入板165與溝渠上半 部部份重《。該埋入板165傜作為電容器電極。該溝渠 包含以具有第二種電氣形式的摻質所摻雜的多晶矽161 。例如，該多晶矽係以η型摻質（n+)大量摻雜，諸如 As或P ^在一實施例中，該多晶矽161俗以As大量摻雜 。As的濃度約為 1 0 19 - 102e cb3 。 節點介電質164將隔離電容器電極。在本實施例中， 該節點介電質164將襯墊環筲168内壁及溝渠底部的溝渠 孽。節點介電質164包含諸如氮化物或氮化物/氣化物 。氣化物/氮化物/氣化物或其他適當的介電層或層堆 ® ,諸如氣化物、氮化的氣化物或Μ 0 Ν 0亦可使用。 電容器之埋入板165輿DRAM陣列中之其他電容器的連 接傜以包含第二種導電度之援質的埋入井170所而達成 -1 2 - 本紙張尺度適用中國固家標準（CNS)A4規格（210 x 297公釐）
(請先閱讀背面之注意事項#填寫本頁) * 裝·-------訂--------- A7 448564 B7_ 五、發明說明（) (請先閱讀背面之注意事項寫本頁) 〇在本實施例中，埋入井170偽以η型摻質的植入而形 成。埋入井170的濃度約為1017 - lO^ca3 。埋入井170 亦可以η犁磊晶層形成，並連接至參考電壓。藉由將 DRAM陣列中之電容器的埋入板165連接至一共同的參考 電賭，刖可使介電層164中的最大電場減小，而改良可 靠度。在本實施例中，參考電壓俗位於位元線電壓的高 低限中間，通常被稱為V /2。諸如接地位勢等其他參 考電壓亦可使用。 設置帶162於摻雜多晶矽161上。來自摻雜多晶矽161 的摻質將擴散入矽，而形成節點接而擴散區125或節點 接面，而建接電晶醱110與電容器160 設置環管168於溝渠lf)8上半部並延伸至埋入板165 頂端。如所示，環管168係輕撤地凹陷於基板101表面 下，以順應埋入帶162 。環管168包含介電材料。在本 實施例中，先行形成一熱氣化層並隨後沈積一 T EOS層於 其上β環管168可避免或減少由節點接面至埋入板的漏 電流》在一實施例中，環管約為1.2；«*深及2 0 - 9 0 n*厚。 經濟部智慧財產局員工消費合作社印制衣 設置STI 180於溝渠108頂端，而將BRAM單元與陣列 中的其他記億胞隔離並避免相鄰電容器間的帶形成。如 所示，STI 180與部份的溝渠108重叠，而殘留的部份 可避免電流在電晶醱110與電容器160間流動。在本實 施例中，ST 1180名莪上輿約半數的溝渠寬重叠。該STI 可避免或喊少帶對帶的漏電流。STI的深度約0.25/iB。 本實施例的埋入帶162包含以200表示之多晶矽填充 -13-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 448564 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） /埋入帶界阇以及以2Q1標示之埋入帶/基板界而，其 將於下逑的實施中詳細説明。 電晶體lit)包含閘樺堆¢112及汲極/源搔擴散區 113與114 。該擴散區113, 114包含諸如As或P等II塑 摻質。擴散區114僳連接於節點接面125 連接至字元 線120的閘掙堆《112包含一多晶矽層。該多晶矽係以 η或p型摻質摻雜。一金屬矽化物層（未示於圔中）像形 成於該多晶矽層上，以減少閘極堆《 1 1 2的片電阻。該 多晶矽與矽化物有時被稱為 '多晶矽化金屬”。 閛檁堆#112偽以氮化層覆蓋，以做為隔離字元線的 蝕刻遮罩。此外，壁面氣化物（未示於圖中）及襯墊被用 以隔離字元線120 。該襯墊包含諸如氪化物或其他適雷 的材料。該襯塾亦作為無邊際接觴1 8 3形成時的蝕刻阻 絶。該無邊際接觸提供擴散匾113與位元線185間的建 接。諸如BPS G或氣化物等其他介電材料之介電層183將 位元線185與擴散區113, 11 4隔離。 形成穿過字元線12(Γ於STI溝渠180上。該穿過字元 線120'以STI 120及一厚覆蓋氧化物與溝渠108隔離。 在本實施例中，穿過字元線的遴緣完全與溝渠邊緣對齊 «該組態被稱為摺#位元線結構〇諸如開放或開放摺* 結構等其他Μ態亦可使用。 如所逑，第一種電氣形式為Ρ型，而第二種電氣形式 為η犁。本發明亦可應用於具有ρ塱多晶矽形成於η塱 基板中的溝渠電容器。此外，得以用雜質原子大量或徹 14" 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------裝--------訂·--- I I 1 J ' {請先閱讀背面之注意事項#填寫本頁) A7 448564 __B7_ 五、發明說明（） :摻雜基板、井、埋入板以及DRAM單元的其他元件，以 穫得所欲之電性。 雖然第一種電氣形式為P犁而第二種電氣形式為η型 ,但亦可使用以Ρ型多晶矽镇充溝渠形成D R A Μ單元於η 型基板中。此外，垂直電晶體或其他形式的單元佈局亦 可使闬。 第4a-g阔表示用以製造第3圖之DRAH記憶胞的本發明 的第一個實施例。 參考第4a鬭，提供DRAH記億胞製造於其上的基板101 。基板的主表商並不重要，而諸如（100)(110)或（111) 等任何適當的取向皆可使用。在本實施例中，基板101 像以P型摻質微量摻雜，諸如Β β B濃度約1-2X 1 0 16 c » 3 β 基板101亦包含η型埋入井170 。埋入井170包含Ρ 或As等摻質。在本實施例中，刻劃遮罩以形成埋入井區 。其次，Ν型摻質被植入基板101的埋入井匾。該埋入 井170用以隔離Ρ井與基板101 ,並形成電容器之埋入 板i65間的電橋^植入的湊度與能量傜在約1.5HeV> 10 13 cm2 ^此外，以檀入並接著成長一磊晶矽層於基板 表而上而形成埋入井17(^該技術傷於Bronner等人所發 表的美國專利第5,250，829號中說明。 形成襯墊堆#107於基板101表商。該襯塾堆叠107 包含諸如襯墊氣化層104及襯墊阻绝層105 ^諸如氤化 物之該襯墊阻絶層105偽作為後缠製程的抛光或蝕刻阻 — 15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------!_裝-------- 訂---------線 '» (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 448564 A7 _B7_ 五、發明說明（） 絶物。硬式遮罩層1 〇 6位於咀絶襯墊層1 0 5上。該硬式 遮罩_1(U包含TEOS。諸如BSG等其他材料亦可使用為 硬式遮罩層。此外，抗反射塗覆（ARC)可用以改良撤影 解析度。 使用傳統撤影技術刻劃硬式罩幕層1 0 6 ，以形成溝渠 形成於其中的區域1G2 。這些步驟包含沈積一光阻層竑 選擇性地以所欲的圖案曝光《其次將光陏顯影，而移除 已曝光或未曝光的部份，依所使用者為正或負光阻而定 。其次，已曝光的襯墊堆《107部份會蝕刻至基板101 表面〇其次，以反窸離子蝕刻（RIE)來形成深溝渠108。 沈積一多晶矽半導體層152於晶圔上，而埴充溝渠lfl8 ，亦可使用非晶質矽，在約1(350至1100°C的溫度仍具有 穩定件並可對氮化物或氣化物有選擇性地移除的其他種 類材料亦可被使用，該多晶矽152稱為犧牲多晶矽層， 因為其將完ΐ被移除，在以多晶矽152埔充溝渠之前， 襯墊溝渠壁的一原始氣化物151會形成，該氧化層151約 0 . 3 - 51181厚 β 如第4b鼸所示，接箸使多晶矽152凹陷至約環管168底 部，使多晶矽152凹陷包含諸如以CMP(化學機械抛光Η吏 其平坦化，化學乾式蝕刻（CDE)或RIE來形成共表面的溝 渠108多晶矽頂端與襯墊堆藿107頂端β進行RIE ,而使 溝渠108中的多晶矽152凹陷β使用CDE亦可使溝渠108中 的多晶矽152凹陷。然而，多晶矽152最好以單一步驟的 CDE或RIE平坦化及凹陷，其典型具基板表面0.5-2#·。 -1 6 - 本紙張尺度適用令國國家標準（CNS)A4規格（210 x 297公釐） ---.-----i I---裝------f — 訂-------J·線 <請先閱讀背面之注意事項再填寫本頁) A7 448564 Π7 五、發明說明（） (請先閱讀背面之注意事項尹填寫本頁) 接箸沈積一介電層於晶圓上，而覆蓋襯墊堆#10及溝 编筚。使用介電層形成環管168 ^該介電層包含諸如氣 化物。在本實施例中，形成該介電層俗藉由首先成長一 層熱氣化物，祐接箸以諸如電漿輔肋CVD(PECVD)或低壓 CVD(LPCVD)等化學氣相沈積（CVD)而沈稹一锢氣化層。 C V D氣化物可以退火使其緻密化。約1 0 - 5 G ΠΒ厚的氣化蘑 係足以避免垂直漏電流《此外，該介電層包含一倨熱氣 化層。 在另一實施例中，該介電層傺以CVD氧化物形成。在 形成C V D氣化物後，可進行退火而使氧化物緻密。該退 火偽於諸如Ar，》i2，〇2，H2 〇,N2 0，H0或NH3氣氛中進 行。諸如〇 2或Η 2 0等氧化性氣氛可被用以形成一熱氧 化層於CVD氣化物下方。來自氣氛中的氣氣將擴散進入 CVD氣化物，而形成一熱氣化層於半導髑表面&此係有 利於熱氧化物的形成，且若必要的話，在CVD氣化物沈 積前無須熱氧化步驟。該退火係於約io〇〇-ii〇〇°c的溫 度進行約0 . 5 - 3小畤。 經濟部智慧財產局員工消費合作社印製 再參考第4 b圖，介電層俗以諸如RIE蝕刻，而開啓環 管168 。反應離子蝕刻用的化學裝置將被選擇，而使得 氣化物對多晶矽152及氮化物106有蝕刻選擇RIE將 由襯墊推璺表商及窗口底部移除介電層。該介電層留置 於矽壁上，而形成瓌管468 。如第4b圖所述，撤置腐蝕 環管168的頂端部份，而形成錐形頂端。 參考第4c阐，自溝渠108底部移除犧牲多晶矽層152 -1 7 - 本紙張反度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 A7 448 5 6 4 B7_ 五、發明說明（） 。犧牲多晶矽層152的移除最好以C!)E逹成。薄的原始 氣化層151俗呈現於曝置的溝渠壁上。該薄的原始氧化 層151足以作為CDE蝕刻阻絶。使用諸如^3+012等 化學物質的CDE可在對氣化物有高度蝕刻選擇性的情況 下蝕刻矽或多晶矽，而使用該薄的原始氣化物151作為 蝕刻陌絶移除多晶矽。例如，約4 0 0 Q : 1的選擇性在使 用原始氣化物1 Εί 1作為蝕刻阻絶層下，由溝渠1 0 8移除 多晶矽偽相當有效。 在另一個實施例中，使用具有髙Cl2含最的CDE步驟 ，而增加矽或多晶矽對氣化物的蝕刻題擇性^約12scca 的流速將使氧化物蝕刻速率為零，而多晶矽的蝕刻速率 約為2# »/«itu此使原始氣化層151可作為移除犧牲多 晶矽用的有效蝕刻阻絶。原始氣化物151的厚度應為0.5 至 lnn0 此外，使用諸如KOH或HF: HK03 : CH3C00H的濕式 蝕刻亦可用於移除多晶矽。然而，使用Κ0Η會在溝渠壁 産生K污染，而需要額外的清洗步驟。RIE亦可用於移 除多晶矽，因其傺非等向性。以R I E移除多晶矽用的適 當化學物質包含SF6/NH3/HBr 。可蝕刻多晶矽並對氣 化物或氡化物有選擇性的其他化學物質亦適用，諸如 N F 3 /HBr或 CF4 /0 a 或 CF4 /〇 2 /Cl 2。 多晶矽對氣化物或氤化物的R I E蝕刻Μ擇性在平坦表 面上約小於1 fl 0 :〗，而在垂直表商上則因在β I Ε蝕刻期 間之離子移動以垂直方向為主，故將增加至約大於 -18- 本紙張尺度適用中囤國家標準（CNS)A4規格（210x 297公釐） ---------- I---裝-----！f 訂-------—線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 448564 _B7_ 五、發明說明（） 2000:1 。因在垂直表商上之多晶矽對氣化物或氮化物 的高度選擇，僅環管168的上半部被腐蝕。然而，此並 非問題，因為環管1 β 8不會被腐蝕至基板表面下。 移除多晶矽後，包含諸如As或Ρ等η型摻質的埋入板 1 W形成作為第二電極。環肯1 6 8做為隔離遮罩，而僅允 許瑗管〗6 8以下的區域被摻雜。摻質濃度約為 1019- lnmcn3 。為形成埋入板，使用PH3或AsH3, 電漿摻雜或潛電漿離子植人（PIIU的氣相擦雜傜被使用 。該技術係説明於諸如Eansom等人所發表之 J. Electrocheaical . Soc. V ο 1 . 14 1, No. 5(1994), PP. 1378;美國專利第5,344,381號；以及美國專利第 4 , 9 3 7,2 {]5號，在此併入本案作參考。 使用環管168做為隔離遮罩的離子植入亦可使用。此 外，埋入板165俗使用諸如ASG等摻質矽酸鹽玻璃作為 摻質源而被形成。使用摻雜矽酸鹽玻璃作為摻質源傜説 明於諸如Becker等人所發表的J. Electrocheaical. Soc., Vol. 136U 989), pp. 3033,在此併入本案作參 考^使用擦雜矽酸铙玻璃畤，該層傺於埋入板形成後被 移除。 參考第4d圖，一節點介電層164傷沈積於晶圓上，而 覆蓋襯塾堆獯107的表而及溝渠108内緣。節點介電層 164傜作為用以隔離電容器的電極板的節點介電質。在 一實施例中，該介電層包含N0層堆蠹。該N0層堆叠傺藉 由沈積一於後序被再氧化的氤化層而形成。該氤化層係 -1 9- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -----------裝--------訂--------，線r •· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 448 56 4 A7 B7 五、發明說明（） (諳先閱讀背面之注意事項茗填寫本頁) 铋由諸如熱氮化法或CVD氮化而形成約5nB的厚度e該 氮化層傜於約90(TC的溫度再氣化β該氮化層的再氣化 將增加氮化物的厚度。諸如氧化物-氤化物-氧化物 { 0 Nil)或氣化物-氮化物-氣化物-氮化物（〇 (ί Ο Ν )等其他種 類的介電層堆蠱亦可使用》此外，亦可使用薄氣化物、 氮化物或氮氣化物》 以CVD或其他熟知的技術，沈積另—多晶矽層ι61於晶 _表商，而读充溝渠108並覆蓋襯墊堆ftl〇7 。如所示 ，多晶矽層181偽相似的以諸如As或p等^型摻質摻雜 。在一實施例中，多晶矽層161傈以/^_雜。As的濃度 約為】Xlfla-lXlO2^·3 。該揆雑多晶矽161係作為電 容器的電楔。此外，該層可由非晶質矽製成β該材料可 於及時或後序被接雜》 參考第4e_,藉由使用諸用（^3/012或〇3/〇1·或 SFe等適當化學物質的CDE或RIE ,而使多晶矽層161 變凹。在另一實施例中•該多晶矽161傜凹陷至約襯墊 焐化物的水平。此偽有利於在後序濕式蝕刻期間， 保護襯塾氧化物105 β若下凹非問題，則該多晶矽可被 a陷至埋入帶的深度。 經濟部智慧財產局員工消費合作社印製 在第4f圖中，在多晶矽161上所殘留的節點介電層164 係以諸如DHF及H F/甘油等濕式蝕刻移除。硬式遮罩層 106傺於後序以使用諸如BHF的濕式蝕刻法剝除。亦可使 拐CD Ε移除硬式遮罩層106。該硬式遮罩層亦可在先前的 製程階段中被移除，諸如形成深溝渠108後。如所示， -20 -本紙張又度適用中國國家標準（CNS)A4規格（210x297公釐） A7 B7 448564 五、發明說明（） 溝榘t〇8中的環管168與介電層164亦輕微地凹陷。 (請先閱讀l面之注意事項声填寫本頁) 如第4 g _所示，埋入帶1 6 2形成，藉由諸如蝕刻巨使 溝渠中的揍雜多晶矽1 6 1凹陷，而形成埋入帶1 6 2 ^該蝕 刻傜典型地為RI E 。單元的非主動區係以傅統微影技術 及諸如R I Ε等非等方向性蝕刻而形成c非主動區傺為 S ΐ ϊ 1 8 0形成於其中的匾域。 再次參考第3鬮，STI 180與部份的溝渠重璺，並切 除部份的帶162 。在後序的退火中，來自多晶矽層161 的摻質將穿經帶1δ2而向上及向外擴散，而形成擴散區 1 2 5 β S I) I的深度約為0 . 2 5 # Μ 。該非主動區係典犁地蝕 刻牵低於環管168氣化物頂端。在一實施例中，該非主 動區蝕刻至低於基板表面下約〇.25ju η。 在非主動區蝕刻後，移除光阳層及ARC層。為確保無 殘留光明或ARC ,可進行清洗步驟。為避免氣氣擴戢進 入矽及多晶矽壁，可設置一襯墊物（未示於圖中），而保 護非ΐ動區。該襯墊物包含諸如氤化物〇在形成氮化襯 墊物前，一鈍化氧化物俗熱成長於曝置的矽上。該氤化 襯墊物傷以諸如低壓化學氣相沈積（LPCVD)形成。 經濟部智慧財產局員工消費合作杜印製
形成一介電材料於某板表而上。該介電材料包含諸如 Si02l>在另一實施例中，該介電材料為TE0S β高密度 電槳（HDP)氣化物或其他適當的隔離材料亦可被使用。 該介電IS的厚度偽足以镇充非主動區。因為該介電層係 為相似的，故可使用諸如C Η P等平坦化法。詼方法係於 例如 Nesbit等人所撰之 Α 0·6#«2 256Mb Trench DRAH -2 1 - 本紙張尺度適用+國國家標準（CNS)A4規格（210 x 297公釐） 448 56 4 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） Cftll With Self-Aligned Buried Strap(BEST), IEDM 93-G27中説明，在此併入本案以為參考資料。基板HI 的表面像於後序被拋光，故STI 180及氮化層將完全被 平坦化。 襯铋附絶層105傜於後序以諸如濕式化學蝕刻法移除 。該濕式化學蝕刻法對氧化物有選擇性》 襯墊氧化物104亦以對矽有選擇性的濕式化學蝕刻法 移除β移除襯墊氣化物後，一個氧化層倦形成於晶 圓表而。該被稱為閘楝犧牲層的氣化層傺作為後序植入 的遮罩氧化物。 為形成DRAM記憶胞之η通道電晶體11〇的P型井匾域 ，一光附層傺沈積於氣化層頂端並刻劃以曝露出Ρ井匾 。如所示，諸如Β等ρ型摻質偽植入井匾。該摻質植入 足夠深，而避免衝穿（punchthrough)並減少Κ電阻β該 摻質縱深係修整而獲得所欲的電性，諸如所欺的閘檁臨 限電賴<V t ) β 此外，ri通道支撐迴路的Ρ型井亦被形成^ η并被形 成為在互補式金鼷氣化物矽裝置（CMOS)中的互補井β η 型并的形成需要額外的撤影及植入步驟，以形成η型井 。如Ρ型井，該η型井的縱深亦被修整，以携得所欲的 電性。形成井後，移除該閘極犧牲層。 形成電晶體110之閘極112的各層係被形成。此舉包含 形成作為閛極氧化物的一閘楔氧化層，一多晶矽層及~ 覆蓋氮化層。該多晶矽層可包含諸如WSi等形成多晶矽 -22- ---------------裝--- . < ί (請先閱讀背面之注音？事項再填寫本頁) 訂- 線. 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） Λ7 448 5 6 4 B7_ 五、發明說明（） 化金屬的金鼷矽化物層，而減少片電m。各閛樺層係於 後序刻刹，而形成電晶體1 1 〇的閘極堆《 1 1 l閛楝堆《 的壁而係於後序以諸如熱氣化法隔離〇 一作為字元線12 r的穿過閘極堆#係形成於溝渠上並 以S Τ I 1 8 0隔離。源楝/汲極擴散區U 3與1 1 4傜以植入 諸如P或As等η型摻質而形成。在一實施例中，P傜植 入源楝與汲楝區113， 114。選擇劑量與能量，而製作可 獲得所欲之操作性的摻質縱深。為改良擴散及源極與汲 栎對閘極的對齊，可使用氮化間物（未示於圈中）。擴散 匾114連接至擴散區425，而形成節點接面。 介電層189傜形成於晶圓表面上，而覆蓋閘榷112與基 板表而。介電層包含諸如BPSG»諸如TSOS等其他介電層 亦可使用^如所示，無邊際接觸窗183俱被蝕刻，而曝 置出擴散區113。該接觸窗俗以諸如η +接雜多晶矽等導 體该充，而形成接觸柱於其中。代表位元線的金屬層 185俗被形成於介電層上，而穿經接觸柱舆源择接觸。 因而獲得第3 _的結構。 第5圖説明另一個舆發明的第二値實施例有關之根據 本發明的DRAM單元的實施例。 如所示，溝渠底部16D具有W2的直徑寬度，其偽大於 溝渠上半部的直徑寬度¥1。增加Wi可增加電容器的電 容最。為獲得該結構，第4b画所述的犧牲多晶矽層152 像以使用諸如NF3 /Cl2化學物質的CDE移除c選擇性地 蝕刻矽用的其他化學物質亦可使用。此外，使用S F 6的 -2 3 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---L--------1-裝--------訂·-------1^. •· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 4 8 5 6 4 Λ7 _Β7_ 五、發明說明（） R. I E , Μ 3 / Η B r或使用Κ Ο Η化學物質的濕式蝕刻法亦可被 使用〇麻渠底部係以諸如CDE蝕刻擴張。溝渠的擴張係 説明於諸如T. Ozaki等人所發表的D.228>uid2 Trench Cell Technologies with Bottle-shaped Capacitor for 1 Gigabit DRAMs, IE D H 95, p p . 661 或 S. 0 h t s u k i 所發表的美國專利第5,33β, 912號，在此併入本案以為 參考。選擇CDE蝕刻用的蝕刻物質，而使其亦可移除位 於溝渠堅上的薄原始氣化層。藉由減少Cl2流速以滅少 對氣化物的鈾刻選擇性或變換化學物質，而達成此。 限制濕式蝕刻法或C I) E的時間，而移除犧牲多晶矽並 限定膨脹不會延伸至或接觸相鄰溝渠。溝渠底部的蟛脹 約為相鄰溝渠之最小間隔的5 0 % ,最好小於相鄰溝渠之 最小間隔的2 G - 3 0 % 。因為相鄰溝渠的間隔約等於最小 準則，故該膨脹_被限制在小於最小準則的5 0 %。此將 提供諸如瓶狀溝渠，其下直徑小於二倍的最小準則。溝 渠的膨眼最好為最小準則的約2 0 - 4 0 %。 移除犧牲多晶矽及蝕刻粗絶層後，可選擇性地形成埋 入板165 。諸如在1000-llfltTC溫度的AsH3或PH3氣相 摻雜，As或P的雜子棺入，電擬摻雜或潛電漿離子植入 等各種形成埋入板的技術亦可被使用。該摻雜多晶矽像 於後序沈積而形成節點電掙。當摻雜多晶矽填充溝渠底 部時，其將形成孔洞172於其中。因為孔洞172偽置於 溝渠底部，故其不W影鎏後序加工或裝置功能。諸如形 成半球形矽晶粒（HSG)於溝渠中或在節點介電質沈積前 -24- 本紙張尺度適用乍國國家標準（CNS)A4規格（210x 297公釐） ---L----------裝--------訂*--------線 {請先閲讀背面之注意事項再填寫本頁) 4 4 8 5 6 4 A7 ___B7五、發明說明（） 經濟部智慧財產局員工消費合作杜印製 三 结 5 表一 渠 襯矽的 8 氣除地 或化使除 第 含101而 溝薄76並晶 610墊移型 長氣。移 。的 包層10， 於太117 多17渠襯以典 成氮成在 用明 板絶板 2 積 ηδιο含層溝如用傺 熱或組或 使發 基咀基 1 沈alifliill包绝由諸於度 如物所部 可本 該墊於區 僳 HJIt堆層阻 2 ，決厚 諸化物半 亦的 ，襯成榘 墊絶刻15形取的 以氮化上 術元 示，形溝17ί_ 襯阻蝕料變度層 含，氣除 技單 所 4 係成 層 1員蓋刻該材的厚該 包物由移 他ΑΗ如1Θ7 形。絶15Ϊ 覆蝕。矽渠際。 層化好前。 R ο 時 其 D ，層 1 以中 m 層 將該料晶溝實件 絶氣最管要 的之 1 化«剃其刻化 U6 ，材多免的條 阻如層環需 最圖10氣堆刻於蝕氧117中的牲避需程W0刻諸絶成的 容 3 板墊墊偽成一始 U 層例除搛以所製5n蝕的 m 形部 電第 基襯襯 7 形，原¾¾絶施移的面化刻1-該成刻在半 渠造 供含的 1Ε 後的 Μ 阻實被積壁佳蝕約，形蝕免下 溝製 提包 6ARI0O 上 Μ 刻一地沈張最的違中所該避除 強明 ，.；10堆以10荦 ^蝕另性序擴 。2 奸例術 C於移 增説 圖 ο 層 Μ 係渠渠 U 。在澤後須凹15最施技料利後 等_Ga17罩襯 8 溝溝)il用。選使無下矽，實穐材有矽 渠-C。第井遮該10成若nM有荜有以而的晶ΠΒ一各電物晶 ρδa例考型式，渠形 。1別渠其足，下多20另等介化多 化第施黪 η 硬1:溝在上'7<特溝對度除物牲]-在 ο 等氧牲 糙 實 埤及而深 荦⑶則墊可厚移化犧為CV物用犧 <請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公t ) A7 448564 B7_ 五、發明說明（) (請先閱讀背面之注意事項再填寫本頁) 犧牲多晶矽矽層152係沈積於晶圔上，以镇充溝渠108 。該犧牲多晶矽1 5 2傜被凹陷化，亦即由溝渠上半部移 除至約所形成之溝渠】68底部。在溝渠上半部中所曝露 的部份蝕刻阳絶層傜使用諸如包含D H F的濕式蝕刻法移 除。一個氧化層1 Γ> 7係於後序被形成，而覆蓋在溝渠壁 上半部及犧杵多晶矽頂端。作為環管氣化物的介電層包 含有未於CVD氣化物下的一薄熱氣化物。進行退火，而 使環管層緻密化。此外，藉由沈積一 C V D氣化物並於氣 化件氣氛中使其緻密化，而形成環管氣化物。此舉將促 成在溝渠/ CVD氣化物界面之熱氣化物的形成，而改良 環管168的可靠度。雖然純的熱成長環管氣化物（例如 30-4flna)亦可使用，但其較易形成差排。 參考第6b圖，該環管層168俗以RIE蝕刻，而形成環 管1G8 。該犧牲多晶矽152稱於後序以RIE或CDE移除 。濕式蝕刻亦可使用於移除犧牲材料。該氣化物蝕刻阻 絶層可於移除犧牲多晶矽期間，避免蝕刻造成溝渠壁的 擴張。 經濟部智慧財產局員工消費合作社印製 參考第6c_ ,該氣化物蝕刻阻絶層176接著移除β使 用前述的技術形成埋入板165。一介電層164傑沈積於晶 圓上，而覆蓋在琛管168及溝渠底部的溝渠壁上。介電 層像作為溝渠電容器的節點介電質β接著沈積一擦雜多 晶矽1 6 1 ,以填充溝渠。用於形成該溝渠電容器與記憶 胞的製程接箸參考第4 d-g圖所述。 第7a-c圖説明製造第3圓之DRAM單元的第四健發明的 -26-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 4 8 5 6 4 A7 ____B7 五、發明說明（） 實施例。 如所示.包含襯墊氣化層1 0 4、襯墊阳絶層1 0 5及硬式 罩幕層（未示於_中）的襯墊堆驀偽形成於基板101表 商上β刻割該襯塾推(Π '而形成溝渠區1 0 2 。進行 R ί. 1ί ,以形成深溝渠1 〇 8於溝渠匾1 0 2中β亦設置一 η型 埋入井17〇於莪板101中。 形成溝壤後，將硬式遮罩層106剝除，而留下位於基 板表而上的襯墊阻絶層105及襯墊氣化層104。形成一触 刻m絶層176，以作為由溝渠移除犧牲多晶矽152用的独 刻阻絶。形成蝕刻附絶層後，沈積犧牲多晶矽152 ，而 填充溝渠1Q8。該犧牲多晶矽152係凹陷至所欲的深度， 約為環管168的底部β所曝露的部份鈾刻咀绝層176可以 以諸如濕式DHF·蝕刻或CDE法移除。移除曝露部份的蝕刻 附絶層176亦可移除溝渠的RIE損傷及污染物，而改良後 序形成之環管168的可靠度。接箸沈積一介電層167,而 覆蓊表商及溝渠壁。該介電層係用以形成環管168β 進行退火，而使介電層167餓密化。此外，一 CVD氣化 物傺沈積並於氣化件氣氛中退火，以使該CVD氣化物组 密化並以一軍一熱加工步驟形成一熱氣化物於該CVD氣 化物下方。 參考第7b闻，進行RIR而形成環管168。在βΙΕ後，移 除該犧杵多晶矽152及蝕刻附絶層176。 參考第7c_ ,使用前述的技術形成埋入板165 。節酤 介電質16 4形成，接著以N摻雜多晶矽埔充該溝渠β -2 7 - 本紙張尺度適用中®國家標準（CNS)A4規格（210 X 297公釐） ----L-------裝--------訂·!丨丨I -線 •·· {請先閱讀背面之注意事項再填寫本頁) A7 448564 B7_ 五、發明說明（） 接箸使多晶矽1 6 1填充凹陷，而形成第4 g圖所示之根 據本製程步驟的埋入帶162。移除節點介電質164及環管 氣化物1 (! 8，而埋入帶1 6 2的多晶矽或非晶質矽將沈積、 平坦化並凹陷化。至此，本方法延續第4 g圖所説明者。 接續第四實施例，應注意地是，對於適當薄的蝕刻阻 絶層〗76 ,亦即具有諸如As及P等摻質可擴散穿過的厚 度，則埋入板165可將犧牲多晶矽152向外擴散摻雜（亦 即以As或P )而形成。 第8a-e画説明製造第3漏之DRAM單元的第五餡發明的 實施例。 在此第五實施例中，不採用根據第三及第四實施例的 未摻雑鈾刻附絶層1 7 6或第一及第二實施例的原始氧化 物1 5 1 ,而使用摻雜蝕刻阳絶層1 7 7 (例如A S G，P S G ...)其 可作為埋入板1 6 5形成的摻質源。 如第8 a鬪所示，首先形成溝渠108 ,如上述。其次， 移除位於襯墊阻絶_ 105舆溝渠108壁上的硬式遮罩層 1B6後，沈稹一厚度為1Ε)-20ηΗ之作為蝕刻阻絶層177的 ASG層。除了 ASG以外，諸如以PLAD或離子植人法摻雜As 或P的PSG或CVD氣化物亦可被使用。 諸如PECVf]-TEOS或氤化矽等厚度為0.5-20ΠΒ的一覆蓋 層（未示於阔中）傜被形成於A S G蝕刻阳絶層1 7 7的表面上 ，以避免擦質穿過A S G蝕刻阳絶層1 7 7進入設置於溝渠 1D8中的犧牲多晶矽152。其次，將犧牲多晶矽152沈積 於溝渠中及晶圓表面上。該犧牲多晶矽152不必被摻雜 -28- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------t I I I I -----1--訂·1ιιιιι1· I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 B7 4 48 5 6 4 五、發明說明（） ,因為在第五實施例中，其不具有摻質源的功能，但暱 為未摻雜以允許較高的沈積速率。 通常，摻雜A S G蝕刻阻絶層1 ? 7的厚度依材料及溝渠尺 寸而定可在2-80nBi的範園中，目.應具有一平坦表面及一 諸如5 Q %的階梯覆蓋^藉由減少沈積懕力，甚至可獲得 更佳的階梯覆蓋。 如第8b圖所示，該犧牲多晶矽152傜被挖掘革基板101 表而下而形成環管區。其次，以諸如BHF濕 式蝕刻或C D E蝕刻移除該A S G蝕刻阳絶層1 7 7 。若使用氪 化覆蓋層.則必須在移除A S G層之前，以諸如C D E (化學 乾式蝕刻）或濕式蝕刻（諸如HF/乙二醇）移除。 以CVD氧化物形成法形成厚度為10-60nia的氣化物於溝 渠壁及基板表而或以5-10na厚的墊氧化法並接著 10-Gf)nHi厚的CVD氣化物形成法，而沈積環管氣化物層 167。 如第8c圖所示，接替在一單一製程步驟中，於諸如 1 0 0 Q°C的溫度一小時，將該環管氣化物層1 6 7緻密化， 並由ASG鈾刻阳.絶層177將埋人板165外擴散。若該環管 氣化物1 fi ?僅以C V D沈積法形成，則首先在諸如9 0 Q°C 進 行五分鏡的熱氣化法（氣氣擴散穿過CVD氣化物），而形 成一熱氣化物於矽基板/環管界面，以改良所形成之環 管〗68的可靠度。當然，該熱氣化法可於與環管緻密化 及埋入板1G5擴散相同的高溫製程步驟中進行β 其次，如第8d圖所示，進行形成環管168的反應離子 -2 9- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） ----1---.------裳 I ------訂·----- (請先閱讀背，面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 A7 448564 _B7_ 五、發明說明（） 蝕刻。 最後，如第8e_所示，以RIE，CDE或濕式蝕刻法移除 犧牲多晶矽1 5 2，並以Η B F濕式蝕刻或C D E蝕刻法移除A S G 蝕刻附絶層1 ? 7。 其次，沈積節點介電質164及馆充多晶矽161，以獲得 第7c圖所示的狀態。其次，為穫得第4g圖所示的製程階 段，該堉充多晶矽〗61係挖掘而形成埋入帶162。移除該 節點介電質164及環管氣化物168,而埋入帶162用的多 晶矽或非晶質矽將沈積、平坦化並挖掘。 至此，該方法延鑛第4g圖所述者β 應注意地是，根據第五範例的製程顒序當然可用於具 有增強溝渠電容（見第5圖）的瓶狀溝渠。 該製稈最好以摻雜蝕刻阳絶層及未摻雜犧牲多晶矽進 行，相似於第f» _所述者。該硬式遮罩層並未如第7 a圖 所示，在犧牲多晶矽161被挖掘後立卽被移除，而是在 第4e阃所述的犧牲多晶矽Ιδί被挖堀後及曝置的節點介 電質被挖掘後。若該多晶矽蝕刻（特別是犧牲多晶矽 J fU的剝除）可使襯墊氡化物大量移除，則該程序傺為有 利的。然而，該程序需要額外的蝕刻步驟，而增加製造 成本。 此外，在更進一步的實施例中，該硬式罩幕層106可 於深溝渠蝕刻後被移除，或箸如第4圖所述，在犧牲多 晶矽16 1的第一道挖掘步驟（第4 e圏）以及在為蝕刻所曝 置之節酤介電層164的移除後而被移除之。 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------[I---------II — 訂·-------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 Λ7 448564 _B7_ 五、發明說明（） 第五傾實施例的優點係為同時形成環管1 6 8與埋人板 1 G 5的簡易製程》相對於牵今所使用之埋入板1 6 5在氣化 物環管形成前以光m凹槽製程（H e s b i t等人，如上述）形 成的製程，該埋入板1R 5偽自行校準於環管1B8底部，其 次，在Neshit等人所逑的改良中，該環管儀以多晶矽凹 槽形成，其將使埋入板與氧化物環管未相互校準的狀況 發生（例如埋入板太深或太高而使電晶體短路 >。在本發 明中，該問題稱以自行校準製程解決。 因為蝕刻阴絶層1 7 7為埋入板1 6 6的摻質源，故無須顧 慮厚度以及減少多晶矽挖掘製程與犧牲多晶矽移除製程 的嚴格選擇性要求（多晶矽對氣化物）等限制。因此，這 些練刻製程相當容易控制β 第9 a-f_説明製造第3圈之DR AM單元的本發明的第六 實施例； 在第六實施例中亦然，該節點介電質係於環管及埋入 板形成後被形成，並由溝渠底部延伸至環管上端，而避 免針孔形成於下環管端。 待別地是，第六桓實施例使用複層的蝕刻阻絶層及犧 牲多晶矽層。最奸的順序係一第一蝕刻阻絶層181, — 第·犧牲多晶矽層182, —第二蝕刻阻絶層183及一第二 犧牲多晶矽層1 8 4。 此舉可滅緩有關蝕刻阻絶層與挖掘犧牲多晶矽步驟或 移除犧牲多晶矽步驟中之多晶矽蝕刻選擇性的駸格要求 。雖然其可能會稍微增加製诰成本，但本方法傺更為可 -3 1- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) I --------訂---------線 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作社印製 448 5 6 4 A7 B7 五、發明說明（） 靠允許使用僅有低蝕刻選擇件的蝕刻製程及設備。 如第9 a圖所示，首先以所述的方法形成溝渠1 Q 8 ,接 ㈣移除相對應的硬式遮罩層1G6,而僅留下襯墊氣化層 104於襯塾堆# 1G7的襯墊阳絶層105。 其次，移除第一蝕刻胆絶層181。其可形成諸如未摻 雜原始氣化物（0.3-inm)，未摻雜熱氣化物（0.5-lnm), 由濕式化學製程所形成的未摻雜氧化物（〇.6γιβ)或未摻 雜 CVD氣化物（0.5-lnn)。 第一蝕刻阻絶層181亦可被摻雜，祓使用為埋入板165 的摻質源（如第五實施例所述）。
其次，沈積一第一犧牲多晶矽層182於該第一蝕刻阻 絶層181上，亦即摻雜或未摻雜者，最好為摻雜。若該 第一犧牲多晶矽層182被摻雜，則最好使用As或P作為 埋人板1(5 5的摻質源，所沈積的層具有10-40n*的厚度。 該摻雜最奸為卽時地。此外，亦可在未摻雜多晶矽沈積 後使用離子植入或電漿摻雜（PLADK 如第9b國所示，接著沈積一第二蝕刻咀絶® 183於該 第一犧牲多晶矽層182上，亦卽未摻雜，若該第一犧牲 多晶矽層182或第一蝕刻阻絶層被接雜，以及摻雜（例 如八86,?3 6...)，若該第一犧牲多晶矽層182未被摻雜， 其中該層具有厚度為5-5 Onra的平坦表面以及諸如4 0 - 5 0 % 的階梯覆蓋。 若使用未摻雜的第二蝕刻I：目絶層1 8 3 ,則其可能為下
列材料：熱氣化物（5n*),濕式化學製程氣化物（0.6-InsO -32 - 本紙張尺度適用t囷國家標準（CNS)A4規格（210x 297公釐） ---------------------訂 *-----— II ί <請先閱讀背面之注意事項再填寫本頁) Λ7 448564 _______B7______ 五、發明說明（） 或v η 氧化物（1 -1 〇 n b )。 接箸沈積一第二犧牲多晶矽層18 3於第二独刻阳絶層 18 3上，亦即捞雜或未摻雜者，最好為未摻雜，且其具 有200-30ί)ηβ的厚度以埔充溝渠若使用未摻雜層， 則可穫得較高的沈積速率β摻雜並非必要的，因為内層 在對瞎的退火步驟中對於外擴散進入埋入板165的貢獻 很小甚至無貢獻。 如第9c圈所示，形成環管區用的第二犧牲多晶砂184 俗以諸如反應離子蝕刻（SF6或iJF3/ Hlir)或CDE (NF3 / Cl2 )或適當的濕式蝕刻而被挖阑至低於基板表 而〇.5-2#·!。其次，以BiiF濕式蝕刻或CDE蝕刻移除該第 二拽刻陏絶層1 8 2。接著挖掘詼第一犧牲多晶砂1 8 2。 若該第一蝕刻阳絶層I82較原始氣化物（〇.3UnB)為 厚，則其係在一單獨的製程步驟中以濕式姓刻或CDE独 刻移除。反之，其可於溝渠镇充的預清洗期間進行。 其次，沈積琛肯氧化層I67，如以上所詳細說明者。 如第9(1圖所示，該環管氧化物168俗被餓密化旦該埋 入板165俗被驅動，亦卽在一高溫步驟中，如第五實施 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作杜印製 第 0 * 示84 所11 層 圖* e¾ 9晶 第h 如多 极牲 8,犧 16二 管第 環除 啓移 開部 E I 底 β 8 以10 ，渠 次溝 其由 ο » 述後 所最 例 刻 0 1 第 及 0 Ζ3段 8 1 1 枰 層程 矽製 晶的 多示 牲所 犧國 f 一 9 β β , 成 83速 層 絶1’ R 8 ti 刻層 蝕絶'm. 層次-3 電其 介 0 點態 節狀 稍的 沈逑 ，所 次圖 其9C 第 填 與 達 為 -a* 充成 imcr if 成狀 達 Η 而加 ，的 G 示 IL 所 漏 β 4 矽 晶 多 本紙張又度適用中國國家標準（CNS>A4規格（210 X 297公釐） A7 448564 B7 五、發明說明（） (請先閱讀背面之注意事項再填寫本頁) 態，挖掘煩充多晶矽161而形成埋入帶162。移除節點介 電質1 6 4及環管氣化物1 6 8，並將埋人帶1 6 2用的多晶矽 或非多晶質矽沈積，平坦化與挖掘。至此，本方法延鑛 第4 g圖所述者^ 至此，_注意地是，第六實施例亦可應用於根據第5 圖所形成的瓶狀溝渠。 第六實施例特別的優點在於並無有關第二蝕刻阻絶層 厚度的限制，因為摻質（A s , P )無須擴散穿過該第二蝕刻 阻絶層。該第二蝕刻m絶層在移除第二犧牲多晶矽層的 期間為一蝕刻m絶物，而鍰和挖掘多晶矽與移除犧牲多 晶矽的鹺格選擇性要求（多晶矽對氣化物）。相對瞟的拽 刻製程因而較易控制。 第10閨說明另一偏與本發明的第t實施例有關之根據 本發明的DRAM單元的實施例； 如第3两所示，在本發明之DRAM單元的實施例中，溝 渠電容器160具有二個内部界面200,201,亦即多晶矽填 充161與埔入帶162間的第一個界而以及埋入帶162與基 板101中的節黏接而擴散區125間的第二界而。 經濟部智慧財產局員工消費合作社印製 此二界而2 Π 0 , 2 (»1將增加電闻並減少使用D R A Μ單元之 記憶體構件的讀/寫循環速度 界面2 0Q係為多晶矽/ 多晶矽界商，而界商2 01則為矽單晶/多晶矽界面。 第1[)_所示之DRAM單元的實施例僅有多晶矽镇充161 與基板101中之節點接而擴散區12 5間的界面201。在本 實施例中#未設置埋入帶162β -34 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 448 56 4 A7 _B7 五、發明說明（） 因此，本實施例在電晶體no與溝渠電容器16〇間具有 較低的過度電阻率，而在讀/寫循環中之電荷進出溝渠 期間減少故障敏感度妝提舁讀/寫循環的速度。 所留置的界而2(Π可為經濕式預淸洗的原始氣化物（例 如0.3-(1.8nm),或箸可為仟何適當的成長或沈積層，諸 如厚度為0.3- 2 η. B的熱氣化物或CVD氣化物，氣氣化物或 氣化物。可於形成界面2 0 1之前，進行使用Ιί 2 , H F蒸汽 或UHV退火的即時預清洗。 界而2fH之設計的特殊重要性在於避免在電晶體110與 溝渠電容器160間的埋入接觸界面上造成不可控制的再 結晶及缺陷形成••本實施例的一値重要的優點為其僅具 有一値單獨的埋入接觸界面2G1，因為溝渠填充俗於埋 入接觸區形成後才進行。因此，讀/寫循環的阻值將被 減少，月.製程良率將相對提舁。 第lla-(j圖説明製造第10鬮DRAH單元的本發明的第七 實施例β 如第11 a圃所示，其偽接續第7c_的製程狀態，硬式 遮罩層10 (5偽移除，沈積節點介電質1G4於溝渠108中及 基板表而上，並以光阳等犧牲材2 1 0填充溝渠1 0 8。 如第lib圃所示，首先以CDE蝕刻搭掘犧牲光咀210, 接箸挖掘環管1B8上半部及設於其上的節點介電層164, 而在界而2(11形成連接至基板1Q1的埋入接觸。此外，其 亦可以對犧牲光阻210及基板lfll有選擇性的CDE蝕刻法 或以濕式蝕刻法進行。 -35- 本紙張尺度適用中圉國家標準（CNS)A4規格（210 X 297公釐） 1 ----Γ-----!裝--------訂·!------線 i - ♦ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 448564 A7 _B7_ 五、發明說明（) 可以取代犧牲光m的為高度摻雜多晶矽層（η摻雜）或 非晶質矽層，其對於氣化物、氮化物甚至對於未摻雜的 界而2ΪΠ具有蝕刻選擇性^本狀況的優點在於較桂的凹 槽枠制性。 在挖掘環管168後，節點介電質164可由突出的犧牲光 mm g壁而移除。 如第lies所示，接著移除犧牲光阻柱210,亦即以諸 如CDE蝕刻或濕式蝕刻等方法。 其次，參考第lid圖，進行以Η 2退火或HFM汽步驟或 UHV退火步驟等方式的預清洗β亦可使用傳統濕式化學 預清洗（亦即BHF等）。 形成諸如薄氣化物或氮化物或氮氧化物等一阳障層於 界而201上，亦卽具有或不具有先前步驟的預淸洗，亦 即即時的，亦卽水並未曝置於潔淨室的氣氛中。 接著沈積用於填充溝渠10 8及用於將其連接至環管108 上端之界而201的多晶矽ifil。前已提及，該填充多晶矽 ί61通常以1010 cm3 -IB21 cm3濃度的As, P摻雜。最後， 該填充多晶矽161係被平坦化目諸如約基板表面下 以達成第圖所示的加工階段。進一步的加工步驟係 如第4g圖所示的實施例所述。 第12團說明S —健與本發明的第八實施例有關之根據 本發明的DRAM單元的實施例。相似於第5画，本發明方 法的第七實施例可用於蔽狀溝渠〗08,其傜説明於第12 _中。 -36- 本紙張尺度適用111國國家標準（CNS)A4規格（210x 297公釐） -------------裝-------訂--------- _ * <請先閱讀背面之注意事項再填寫本頁) 448564 A7 _B7五、發明說明（） 有 / 環其環地、 非 有亦 具矽 之，於性物(!,並 具程 。 於晶 前成對擇化¾¾其 以製 開 在多。成形相選氧^1但 可積 無 點如而形的其被於 _， 其沈 驟 優諸界質觸，可對 U 明。而及 步 殊一_電接附^)柑_説良，刻 工 特有二介入光ί 可U作改例蝕 加 的具置點埋代板其ES式法範的 與 例僅設節之取基 ，〇0形方為列 而 施其需於稈於及矽以的種作所 ， 實，少在製用 W 晶而例各僅。 合 八置至驟槽可 f 多矽施以料之 結 第設常步凹皆 W 雜雜實可材代 百 及元通殊 m 料(«摻摻佳而的取 相 七單則特光材質 PP 較，例料 可 第渠否的用的電或或以例舉材 亦 之溝，例使當介As雜俗施所他 例 法的而施及適、如摻明實，其 施 方觸界實以他 W 諸未發此—-是的 實 明接的個成其b#，及本這地質 的 發入砂二形何 W 除物然於別性 C 示 本埋晶這的任 Ϊ 移化雖限特當同所 一單 管中管被氮 僅 滴柙 ---------------裝·!-----訂--------- ·m <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Η消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 4 8 5 6 4 Λ7 B7 五、發明說明（） 參考符號説明 電容器DRAH記憶胞 區 氧化層 阻绝靥 罩幕層 堆® 0 8b.....溝渠 醴 擴散區 .字元線 接面擴散區 氣化物 矽層 電容器 經濟部智慧財產局員工消費合作社印製 100 . .溝 渠 1 0 K 基 板 10 2. .溝 渠 10 4. .襯 墊 10 5. •襯 墊 106. ' * 硬 式 107 . .襯 墊 108. ]0 8 a s 1 110. .電 晶 112. •閘 極 113, 114 117. • ' * .通 道 12 0, 1 20 1 12 5. • » · .節 點 15 1. 原 始 15 2. ..- •多 晶 IfiO . .溝 渠 16 1. .犧 牲 162, •埋 入 164. .節 點 16 5. .埋 人 167. .環 管 168. .環 営 (請先閱讀背面之注意事項再填寫本頁) 多晶矽填充 帶 介電質 板 氣化層 -3 8 _ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4 4 8 5 6 4 a?_B7_五、發明說明（） 170.....埋入井 172.....孔洞 17 0.....未摻雜蝕刻阳絶層 177.....摻雜蝕刻阳絶層 183.....接觸 185.....位元線 189.....介電中間層 2 0 0 .....多晶矽填充/埋入帶界面 201——.埋入帶/基板界面 2 0 2 .....第一多晶矽填充/苐二多晶矽填充界面 210.....犧牲光阻或其他適當的犧牲材料 2 5 0,2 5 0'.....植入® (請先閱讀背面之注意事項再填寫本頁) -I 1 --- 訂---------線· -39- 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐）