TW446959B - Apparatus and method for controlling data strobe signal in DDR SDRAM - Google Patents
Apparatus and method for controlling data strobe signal in DDR SDRAM Download PDFInfo
- Publication number
- TW446959B TW446959B TW088118679A TW88118679A TW446959B TW 446959 B TW446959 B TW 446959B TW 088118679 A TW088118679 A TW 088118679A TW 88118679 A TW88118679 A TW 88118679A TW 446959 B TW446959 B TW 446959B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- data
- control signal
- data strobe
- level
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
44695 9 A7 B7 五、發明說明(/ ) 發-朋镅城 (請先閱讀背面之注意事項再填寫本頁) 本發明有關一種雙倍賁料速率(DDR)之同步型動態随 懺存取記憶體(SDRAM),特刖是闞於一種在謓取DDR SDRAH 資料時,用於控制資料選通信號之裝置及方法。 HJji術說明 一般而言,傅统之SDRAM係與外部之系统時臁同步,並 作為半導«記憶«装置使用以改菩其捵作速度。傳統的 SDRAH使用時脓之上升瑾緣,但DDR SDRAM則同時使用時 脈之上升及下降邊緣。因此· DDR SDRAM可應用於高速搡 作並視為下一代之DRAM。典型的DDR SDRAH使用一資料選 通信號,使記憶髖晶Η姐之各晶片間於纊取運算時導致 之時間失真能減至最小。 經濟部智慧財產局員工消f合作社印髮 參閱第1圖,顯示有根據先前技術之DDR SDRAH於謓取 資料時之一時序圖。首先,碎橥”行位址遘通潛伏值"定 義為當_取指令已送出S資料送出Κ前所痛之時哌哌波 數。另外,辭彙"叢發長度值”定義為連續資料之數最。 如圖所示,行位址S通(CAS)之潛伏值為2且鋟發長度 值為4。於讀取DDR SDRAM之資料時.係對應於資科凿通 倍號(DQS)之一(S發狀態並於上升及下降《緣時送出資 科。 為使甬壤續資科能送出,資料選通信號D Q S具有一高 電阻吠態HI-Z,係介於高信號轚平及低信號罨平之間。 當崖料埋通信號DQS於資料送出前一届時脈脈波時處於 色電平,定義為一前置匾。資料送出時應與資料遘通 -3 - 本紙張尺度適用中困a家標準(CNS)A4規格(210 X 297公釐) 446959 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(>) 信號DQS之上升或下降邊缚同步。當資料選通信號於資 料完全送出以前半値時脈脈波時處於低電平,定義為一 後置區。Μ控制資料選通信號D Q S即可設定其前置區及 後置區。 \萝考第2圖,顯示有一資料選通信號之傳統控制法之 另一時序圖。當CAS潛伏值為2且叢發長度值為2時,於 發出一讀取指令RD1兩個時脈脈波後,將有兩筆資料連 缠送出。典型地,資料選通信號DQS係由一資料選通觸 發信號QS_ENAGLE控制β然而,當一讀取指令RD2於讀取 指令RD1發出後兩値時脈脈波後發出,資料選通信號DQS 之後置區及前置區Α及Β將為連纊。此時,資料選通觸發 信號QS_EMABLE進入區段C,並於下降邊緣至上升邊緣時 啓動。右'區段C之時間短,區段C之上升邊緣無法檢測 。由於區段C之上升邊緣無法檢測,前置區即不存在。 為使區段C之上升邊緣得以檢测,資料選通觸發信號Q S _ ENABLE由一高信號電平至一低信號電平之非啓動狀態之 時間點必需提早。否則,資料選通觸發信號Q S _ O A B L E由 一低信號電平至一高信號電平之啓動狀態之時間點必需 延後。當高信號電平至低電信電平之非啓動狀態之時間 點提早時,將影锻後置區。此外,當低信號電平至高信 號電平之啓動狀態之時間點延後時,將影蜜前置區。 依上述,由於僅使用一種控制信號以控制資料選通信 號之傳統方法未能正確地設定前置區及後置區,因此導 (請先閱讀背面之注意事項再填寫本頁) - 訂- 丨線' 本紙張尺度適用中國困家標準(CNS)A4規格(210 X 297公釐) 446959 A7 _B7_ 五、發明說明(4 ) 致DDR SDRAM之資料無法謓取。 發明概沭 {請先閱讀背面之注意事項再填寫本頁) 因此,本發明之目的在於提出一種裝置,在謓取DDR SDRAM之資料時,藉使用兩種控制信號,來控制一資料選 通信號。 因此,本發明之另一目的在於提出一種方法,於讓取 DDR SDMM之資料時,藉使用兩種控制信號,來控制一資 料摆通信號。 經濟部智慧財產局員工消費合作社印製 根撺本發明之一特性,係於一雙倍資料速率(DDR)之同 步犁動態随機存取記憶體(SDRAM)之中提供一種具有前置 及後置區之資料選通信號之控制方法,其中前置區係資 料送出之前一個時脈眤波時之資料選通信號之低電平信 號區段,且其中後置區係資料送出時段中資料送出完成 之前半個時脈哌波時之資科選通信號之一低電平信號區 段,包含步驟為:控制一高電阻狀態,包括資料選通信 號之數睡區段,但排除黄料送出區段、前置區及後置區 .且對應於第一控制信號,其中高電阻狀態係關於高電 平信號及飫電平信號之間的電平;及控制資料選通信號 之前置區對應於第二控制信號時之開啟之時間點。 根據本發明之另一特性,係提供一種控制雙倍資料速 率(DDR)之同步型動態皤機存取記憶體(SDRAH)之裝置, 包含:一第一控制信號產生器,用於接收内含CAS潛伏 值之各CAS潛伏信號,以及輸出梅發信號,其中CAS潛伏 值定義為當一讀取指令送出且資料送出之時間點之前所 * 5 - 本紙張尺度適用中國困家標準(CNS)A4規格(210 X 297公釐) 4469 5 9 A7 B7 五、發明說明(4 ) (請先閱讀背面之法意事項再填寫本頁) 需之時脈脈波數;選擇一延遲預定時脈脈波數之輸出觸 發倍號,其中預定之時脈昵波數比較一 CAS潛伏信號於 一謓取指令啓動時間點之C A S潛伏值少一個時脈脈波;及 産生與選定之輸出觸發信號相同之第一控制信號;一 1 二控制_彳1號産Jfe器,用於産生一第二控制信號,其啓動 時間傜當選定之輸出觸發信號啓動之時;及産生第二控 制信號,於響應由C A S潛伏信號選定之一上升或下降之延 遲鎖定迴路信號時,該第二控制信號解決啓動,且第一 控制信號非處於啓動狀態;及一啓始裝置,用於第二控 制信號之啓始β 圖式簡罝説明 藉以下所述之較佳實施例並配合附画之説明,本發明 之上述及其他目的與特擻卽可呈明瞭,其中: 第1画偽根據先前技術之讀取DDR SDRAM之資料時之 一時序圖; 第2圖骼説明控制一資料選通倍號之傳統方法之g — 時序圖; 第3 係一方塊圖,包含根據本發明之一種用於控制 一資料選通信號之裝置; 經濟部智慧財差局員工消費合作社印製 第4及第5圖係説明,根據本發明之一種用於控制一 資料選通倍號之方法之時序圖; 第6圖偽說明,根據本發明之用於控制一資料選通信 號之電路圖;及 第7圖係説明,根據本發明之一種用於控制一資料選 -6 - 本紙張尺度適用中囷國家標舉(CNS)A4規格(210 X 297公釐) 446 9 5 A7 B7 五、發明說明(,) 通信號之方法之時序圈。 發明眹钿甜:明 參考第3圖,控制一資料選通信號之装置200自一方 塊電路單元100接收CAS潛伏信號CL、一輸出W發信號0E 、以及一時皤信號CLK。裝置200產生一控制信號QS_ENA BLE及另一控制信號QS_PREAMBLEM控制資料選通信號驅 動器3 00。 參考第4圖,CAS潛伏值為2且叢發長度值為2。於一 _取指令RD1送出後三個時脈腯波,一謓取指令RD1陲即 送出。控制信號QS_PREAMBLE控制一寅料選通信號DQS開 始之時間點。當控制信號QS_PliEAMBLE自低電平信號至 高電平信號放動時,資料選通信號DQS之前置區即開始。 控制信號QS_EH ABLE在各區段内皆維持於資料選通信 號DOS之高電阻狀態,僅除了一賁料送出區段、前置匾 段及一後置區段。當控制信號QS_ENABLE位於低電平狀 態時,賁料薄通信號DQS處於一高電阻狀態HI-Z。 參考第5圖,CAS之潛伏值為2且叢發長度值為2。若 一讓取指令RD2送出之時間係於一讀取指令RD1送出後甬 個時脈脈波,酣後置匾及前置區即資料選通信號DQS之 匾段A與B即為埋績。一讀取指令RD1送出後兩個時脈 齦波,另一謓取指令RD2即送出。此時,資料選通信號 DQS之前置匾B係由控制信號QS_PREAMBLE之一上升邊緣 控制。 參考第6及第7矚,用於控制如第3 _所示之資料選通 -7- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) <請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 >-------- 訂---------線_ γ------------------------ 44695 9 A7 B7 五、發明說明(& ) (請先閱讀背面之注意事項再填寫本頁) 信號之裝置200包含一控制信號産生器220、另一控制信 號産生器21D及一啓始方塊電路230。控制信號産生器220 産生一控制倍號Q S _ E N A B L E。控制信號産生器2 1 0産生一 控制信號Q S _ P R E A Μ B L E。啓始方塊電路2 3 Q Μ使用一電源 啓動信號P W R U Ρ以啓始裝置2 0 (3。 一 C A S潛伏信號C L _ 1 . 5傳送資料於一讓取指令啓動後 1 . 5値時脈脈波時送出。一 C A S潛伏信號C L _ 2傳逹資料於 讀取指令啓動後2個時脈脈波時送出。一 CAS潛伏信號 CL_2. 5傳達資料於讀取指令啓動後2.5®時脈脈波時送 出。 當C A S潛伏信號C L _ 1 · 5啓動後,控制信號産生器2 1 0輸 出控制倍號Q S _ P R E A Μ B L E ,即一輸出觸發信號〇 E _ 0 . 5於讀 取指令啓動之時間點延遲半蔺時脈脈波。 當C A S潛伏信號C k 2啓動後,控制倍號産生器2 1 0輸出 控制信號QS_PREAMBLE,即一輸出觸發信號0E_1_0於讀取 指令啓動之時間點延遲一個時眤脈波。 當CAS潛伏信號CL_2.5啓動後,控制信號産生器210輸 出控制倍號QS_PREAHBLE,即一輸出觸發信號〇Em1.5於讅 取指令啓動之時間點延遲1.5値時脈脈波。 經濟部智慧財產局員工消費合作社印製 換言之,控制信號産生器210接收CAS潛伏信號CL_1.5 ,CL_2 及 CL_2.5且輸出觸發信號 OEJ.5,OE_1.0 及 0E„1.5 。而控制信號産生器220輸出控制信號QS_PREAMBLE即輸 出觸發倍號〇E_0.5,OE_1.0或0E_1.5延羥預定數目之時 脈脈波,其中預定數目之時脈脈波偽比一讀取指令啓動 -8 - 本紙張尺度適用中國國家楳準(CNS)A4規格(210x297公釐) 446959
經濟部智慧財產局員工消费合作社印製 五、發明說明(7 ) 之時間點之CAS潛伏佶號之CAS潛伏值少一。預定之時脈 脈波數偽由CAS潛伏信號CL_1.5,CL„2或CL — 2.5決定。控 制信號産生器2 1 0使用傳輸閘2 1 I , 2 1 2及2 1 3及反相器2 1 4 ,215, 216及217以傳遞控制信號QS — PREAMBLE,於回應CAS 潛伏信號時,延踁預定數目之時脈脈波。 肩輸出艏發信號啓動至高電平信號以響應CAS?f $ @ 號時,控制信號QS_ENABLE亦啓動至高電平信號》而當 控制信號QSjREAMBLE解除啓動至低電平信號時,一* 1 升之時昵延遲鎖定酒路佶號RCLK_DLL或一下降之時 羥鎖定迴路信號FCLKJLL将啓動至高電平倍號。接箸控 制信號QS_EUABLE將解除啓動至低電平信號。上升=胃 鐘延遲鋇定迴路信號RCLKJLL於一時_脈波CLK之上升 邊綠處具有一脈波,且下降之時脈延遲鎖定迺路倍$ FCLK_DLL於時脈眤波CLK之一下降邊緣處具有一脈波。 一反及閘221輸出控制佶號QS_ENABLE並逋過反相器22 及223。當反及閘221之一輸入信號OEB為低電平時*控制 信號QS_ENABLE將保持在高電平信號狀態β由CAS潛伏^言 號選定之输出觸發信號經由反相器214而完成反相》@ 號ΟΕΒΕΠ為反相後之輸出嫌發信號β當選定之輸出觸# 啓動至高電平信號時,控制信號QS_ENABLE亦啓動至胃 電平信號。另一方面,反及閘221接收經過數値反_目$ 250作用之控制信號QS_PftEAHBLE作為反及閘221之S — 端之輸入信號。傳输閘224之輪入信號為上升之時脈延 遲鎖定娌路倍號RCLK_DLL或下降之時腯延遲鎖定迴路 本紙張尺度適用中画國家標準(CNS>A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) Ύ____
· « ϋ *1 ^1 .^1 ^1 I r n I *1 HI n t I 經濟部智慧財產局員工消費合作社印製 446 9 5 S A7 _ B7_ 五、發明說明(^ ) 號FCLK .DLL。當信號OEB及控制信號QS_PREAMBLE分別保 持在高電平信號狀態及低電平信號狀態時,上升之時脈 延遲i自定酒路倍號RCLK_DLL或不降之時脈延遲鎖定迴路 信號FCLK_DLL將啟動至高電平信號。此時,控制信號QS_ ENABLE即處於非啟動之低電平信號狀態。 當CAS滑伏信號CL2為高電平時,傳輸閘224之一閘受上 升之時脈延遲鎖定娌路信號RCLK_DLL之控制。而當CAS 潛汰信號CL2為低罨平信號時,傳輸閛224之一閘受下降 之時瞰延遲鎖定迴路信號PCLK_DLL之控制。 放始方塊霣路230用於啟始反及閘221之另一输入信號 。啟始方塊電路230包含一反相器231及一反及閘232。啟 始方塊電路230接收一電源啟始信號PWRUP作為故始方塊 電路230之一输入信號,其另一輪人信號為經由傳輸閘 224傅遞之控制信號QS_PREAMBLE。 本發明已發表之最佳實_例係為說明之目的,熟習此 項枝術者將瞭解各種條飾,增加及替換均係可能,且不 致違背本發明之精神與範睹,如後附之申誚專利範圍所 提出者。 4號之說明 300 ..........資料通信信號驅動器 2 1 0.220 ......控制信號產生器 230 ..........啟始方塊踅路 211,212,213..傳输閛 214,215,216,217·..反相器 -10- 本紙張又度適用中國國家#準(CNS)A4規格(210 X 297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂- .線_ 446959 A7 _B7 五、發明說明(9 ) 22 1.2 32 .......反及閘 222.2 2 3 .......反相器 2 2 4 ...........傅輪閘 2 3 1...........反相器 250 ...........反相器組件 (請先閱讀背面之沒意事項再填寫本頁) .線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用111國國家摞準(CNS)A4規格(210x297公釐)
Claims (1)
- 5 9 6 4 ABCD 六、申請專利範圍 (诗先鬩讀背面之注意事項再填寫本頁) 1. 一種控制資料選通信號之方法,該信號於一雙倍資料 速率(DDR)之同步型動態隨機存取記憶體(SDRAM)中具有 前置及後置區,其中前置區係資料選通倍號於資料送 出以前一個時脈眤波時之低電平信號區,且其中後置 區偽資料選通信號於資料送出區之資料完成送出以前 半個時脈昵波時之低電平信號區,包含步驟為: 控制各區段回應第一控制信號之資料選通倍號之一 高電阻狀態,僅除了資料送出區、前置區及後置區以 外,其中高電咀狀態係有關介於高電平信號及低電平 佶號之間的倍號電平;及 控制資料選通信號之前置區於回應第二控制信號時 之開始時間點。 2. 如申謓專利範圍第1項之方法,其中當第一控制信號 為低電平時,資料選通信號具有高電阻狀態,且其中 資料選通信號之前置區開始之時間點偽當第二控制信 號自一低電平信號啓動至一高電平佶號。 3·—種用於控制雙倍資料速率(DDR)之同步型劻態隨機存 取記億體(SDRAM)之資料選通信號之裝置,包含: 經濟部智慧財邊局員工"費合作社印製 一第一控制信號産生器,用於接收内含CAS潛伏值之 各CAS潛伏信號,及輸出觸發信號,其中CAS潛伏值定 義為當一讀取指令送出且資料送出之時間點之前所需 之時脈脈波數;選擇一延遲預定時脈脈波數之输出觸 發倍號,其中預定之時脈脈波數比較一 CAS潛伏信號於 一讀取指令啓動時間點之CAS潛伏值少一値時脈眤波; 及産生與選定之輸出觸發信號相同之第一控制信號, -1 2 - 本紙张尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 446959 AS B8 C8 D8 六、申請專利範圍 一第二控制信號產生器,用於產生一第二控制信號 ,其啟動時間係當選定之輪出觸發信號啟動之時;及 紊生第二控制信號,於W應由CAS潛伏信號選定之一 上升或下降之延遲鎖定埵路信號時,該第二控制信號 即解除啟動.旦第一控制信號非處於啟動狀態,以及 一啟始裝置,用於第二控制信號之開始。 4. 如申請專利範圍第3項之装置,其中該第一控制信號 齑生器包含: 一第一傳蝓閛,用於傳送對應CAS潛伏信號之輸出 觸發信號;及 反相器組,用於級衡該第一傳输閘之一輸出信號, 其中該反相器組係串接方式且反相器之數目為一偶數。 5. 如申誚專利範圈第4項之裝置,其中該第二控制信號 產生器包含: —第二傳輪閘,用於傳送W應由CAS潛伏信號選定 之上升或下降之時脈延遅鎖定迺路信號時之第一控制 信號;及 —第一反及閛,用於將一反相後之第一控制信號及 一反相後之輪出觭發信號紈行反及埋輯浬算。 6. 如申謫専利範園第5項之裝置,其中該啟始裝置包含*· —第二反及閛,用於一電源啟動信號及输出觸發信 號之反及«輯蓮算;及 一反相器,用於執行反相後第一控制信號之反相蓮 算。 -13- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱> I --------t· —------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980045297A KR100303775B1 (ko) | 1998-10-28 | 1998-10-28 | 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW446959B true TW446959B (en) | 2001-07-21 |
Family
ID=19555714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088118679A TW446959B (en) | 1998-10-28 | 1999-10-28 | Apparatus and method for controlling data strobe signal in DDR SDRAM |
Country Status (4)
Country | Link |
---|---|
US (1) | US6215710B1 (zh) |
JP (1) | JP4293691B2 (zh) |
KR (1) | KR100303775B1 (zh) |
TW (1) | TW446959B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397911B (zh) * | 2008-06-30 | 2013-06-01 | Hynix Semiconductor Inc | 用於半導體記憶裝置之輸出啟用信號產生電路 |
Families Citing this family (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6615345B1 (en) * | 1999-07-29 | 2003-09-02 | Micron Technology, Inc. | System and method for regulating data capture in response to data strobe using preamble, postamble and strobe signature |
GB2393004B (en) * | 1999-09-02 | 2004-06-23 | Micron Technology Inc | Apparatus for analogue information transfer |
JP4683690B2 (ja) * | 1999-11-05 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US6615331B1 (en) * | 2000-02-22 | 2003-09-02 | Micron Technology, Inc. | System and method to reduce cycle time by performing column redundancy checks during a delay to accommodate variations in timing of a data strobe signal |
KR100389919B1 (ko) * | 2000-05-22 | 2003-07-04 | 삼성전자주식회사 | 데이터 입출력 방법 및 데이터 입출력 회로, 및 이를구비하는 반도체 메모리장치를 채용하는 시스템 |
US6625081B2 (en) * | 2001-08-13 | 2003-09-23 | Micron Technology, Inc. | Synchronous flash memory with virtual segment architecture |
US6570791B2 (en) | 2001-08-30 | 2003-05-27 | Micron Technology, Inc. | Flash memory with DDRAM interface |
EP1421105B1 (en) * | 2001-08-31 | 2010-10-06 | Btg International Limited | Anti-cancer cyclopenta¬g quinazoline compounds |
US6512704B1 (en) | 2001-09-14 | 2003-01-28 | Sun Microsystems, Inc. | Data strobe receiver |
KR100480598B1 (ko) * | 2002-05-25 | 2005-04-06 | 삼성전자주식회사 | 프리앰블 기능을 갖는 반도체 메모리 장치 |
US6944091B2 (en) * | 2002-07-10 | 2005-09-13 | Samsung Electronics Co., Ltd. | Latency control circuit and method of latency control |
KR100510516B1 (ko) * | 2003-01-23 | 2005-08-26 | 삼성전자주식회사 | 이중 데이터율 동기식 반도체 장치의 데이터 스트로브신호 발생 회로 |
US7177379B1 (en) | 2003-04-29 | 2007-02-13 | Advanced Micro Devices, Inc. | DDR on-the-fly synchronization |
US6922367B2 (en) * | 2003-07-09 | 2005-07-26 | Micron Technology, Inc. | Data strobe synchronization circuit and method for double data rate, multi-bit writes |
KR100535649B1 (ko) * | 2004-04-20 | 2005-12-08 | 주식회사 하이닉스반도체 | 디디알 메모리 소자의 디큐에스 신호 생성 회로 및 생성방법 |
US7184341B2 (en) * | 2004-07-26 | 2007-02-27 | Etron Technology, Inc. | Method of data flow control for a high speed memory |
JP2006059046A (ja) | 2004-08-19 | 2006-03-02 | Nec Computertechno Ltd | メモリの制御方式およびメモリ制御回路 |
KR100568546B1 (ko) * | 2004-10-19 | 2006-04-07 | 삼성전자주식회사 | 메모리 시스템, 반도체 메모리 장치, 및 이 시스템과장치의 출력 데이터 스트로우브 신호 발생 방법 |
KR100574989B1 (ko) * | 2004-11-04 | 2006-05-02 | 삼성전자주식회사 | 데이터 스트로브 버스라인의 효율을 향상시키는메모리장치 및 이를 구비하는 메모리 시스템, 및 데이터스트로브 신호 제어방법 |
DE102004057232B4 (de) * | 2004-11-26 | 2013-04-11 | Qimonda Ag | Verfahren zum Betreiben einer Halbleiterspeichervorrichtung und Halbleiterspeichersystem |
US7082073B2 (en) * | 2004-12-03 | 2006-07-25 | Micron Technology, Inc. | System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices |
US7466783B2 (en) * | 2004-12-13 | 2008-12-16 | Lexmark International, Inc. | Method and system to implement a double data rate (DDR) interface |
KR100559737B1 (ko) * | 2005-03-14 | 2006-03-10 | 삼성전자주식회사 | 반도체 장치, 반도체 메모리 장치 및 반도체 장치의 데이터스트로브 제어 방법 |
US7280417B2 (en) * | 2005-04-26 | 2007-10-09 | Micron Technology, Inc. | System and method for capturing data signals using a data strobe signal |
KR100755371B1 (ko) * | 2005-05-03 | 2007-09-04 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 데이터 스트로우브 신호발생방법 |
KR100805004B1 (ko) * | 2006-06-15 | 2008-02-20 | 주식회사 하이닉스반도체 | 조절 가능한 프리앰블 값에 기초하여 데이터 스트로브신호를 발생하는 데이터 스트로브 신호 발생기 및 이를포함하는 반도체 메모리 장치 |
KR100800483B1 (ko) * | 2006-09-06 | 2008-02-04 | 삼성전자주식회사 | 고주파수 동작을 위한 동기식 반도체 메모리 장치 |
JP4959264B2 (ja) * | 2006-09-15 | 2012-06-20 | 株式会社リコー | メモリ制御装置 |
US7457175B1 (en) * | 2006-10-23 | 2008-11-25 | 3Par, Inc. | Dual data rate memory strobe checker |
JP4837586B2 (ja) * | 2007-01-30 | 2011-12-14 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100868252B1 (ko) * | 2007-03-29 | 2008-11-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
KR100883140B1 (ko) * | 2007-11-02 | 2009-02-10 | 주식회사 하이닉스반도체 | 데이터 출력 제어회로, 반도체 메모리 장치 및 그의 동작방법 |
US8140778B1 (en) | 2010-09-10 | 2012-03-20 | Spansion Llc | Apparatus and method for data capture using a read preamble |
US9223726B2 (en) | 2010-09-10 | 2015-12-29 | Cypress Semiconductor Corporation | Apparatus and method for programmable read preamble with training pattern |
US9355051B2 (en) | 2010-09-10 | 2016-05-31 | Cypress Semiconductor Corporation | Apparatus, method, and manufacture for using a read preamble to optimize data capture |
US8990605B2 (en) | 2010-09-10 | 2015-03-24 | Spansion Llc | Apparatus and method for read preamble disable |
JP5633297B2 (ja) * | 2010-10-18 | 2014-12-03 | 富士通セミコンダクター株式会社 | 受信回路、システム装置及び半導体記憶装置 |
KR101188264B1 (ko) | 2010-12-01 | 2012-10-05 | 에스케이하이닉스 주식회사 | 반도체 시스템, 반도체 메모리 장치 및 이를 이용한 데이터 출력 방법 |
US8630131B1 (en) | 2012-07-30 | 2014-01-14 | Altera Corporation | Data strobe enable circuitry |
TWI582790B (zh) * | 2015-10-02 | 2017-05-11 | 智原科技股份有限公司 | 雙倍資料率閘控方法與裝置 |
US10692555B2 (en) | 2016-06-29 | 2020-06-23 | Samsung Electronics Co., Ltd. | Semiconductor memory devices enabling read strobe mode and related methods of operating semiconductor memory devices |
US10186309B2 (en) | 2016-06-29 | 2019-01-22 | Samsung Electronics Co., Ltd. | Methods of operating semiconductor memory devices and semiconductor memory devices |
KR20210062499A (ko) * | 2019-11-21 | 2021-05-31 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그 동작 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6061292A (en) * | 1998-08-21 | 2000-05-09 | Winbond Electronics Corporation | Method and circuit for triggering column select line for write operations |
-
1998
- 1998-10-28 KR KR1019980045297A patent/KR100303775B1/ko not_active IP Right Cessation
-
1999
- 1999-10-28 TW TW088118679A patent/TW446959B/zh not_active IP Right Cessation
- 1999-10-28 US US09/428,535 patent/US6215710B1/en not_active Expired - Lifetime
- 1999-10-28 JP JP30776999A patent/JP4293691B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI397911B (zh) * | 2008-06-30 | 2013-06-01 | Hynix Semiconductor Inc | 用於半導體記憶裝置之輸出啟用信號產生電路 |
Also Published As
Publication number | Publication date |
---|---|
US6215710B1 (en) | 2001-04-10 |
JP2000173267A (ja) | 2000-06-23 |
KR100303775B1 (ko) | 2001-09-24 |
JP4293691B2 (ja) | 2009-07-08 |
KR20000027381A (ko) | 2000-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW446959B (en) | Apparatus and method for controlling data strobe signal in DDR SDRAM | |
JP4787988B2 (ja) | ダブルデータレートダイナミックランダムアクセスメモリ用出力回路、及びダブルデータレートダイナミックランダムアクセスメモリ | |
KR102435438B1 (ko) | 반도체 메모리를 위한 메모리 명령을 포함하는 장치 및 방법 | |
US7710799B2 (en) | Circuit for generating data strobe in DDR memory device, and method therefor | |
US7440340B2 (en) | Output buffer of a semiconductor memory device | |
KR100936806B1 (ko) | 도메인 크로싱 회로 및 방법 | |
JP3763083B2 (ja) | 半導体メモリ装置とその読出及び書込方法 | |
TWI279680B (en) | Power reduction in a memory bus interface | |
US8582392B2 (en) | Non-volatile memory devices for outputting data using double data rate (DDR) operations and methods of operating the same | |
KR100933257B1 (ko) | 반도체 메모리 장치 | |
US6708263B2 (en) | Data transfer memory having the function of transferring data on a system bus | |
TW550596B (en) | Synchronous semiconductor memory device for controlling cell operations by using frequency information of a clock signal | |
TWI271748B (en) | Circuit for generating data strobe signal in semiconductor device and method thereof | |
CN110718248A (zh) | 半导体器件 | |
JP4027709B2 (ja) | 半導体メモリ装置の入力回路 | |
TW561481B (en) | Semiconductor memory device | |
KR100667594B1 (ko) | 프리엠퍼시스 출력버퍼와, 반도체 메모리 장치 및 데이터출력구동방법. | |
GB2355562A (en) | Memory having data switching circuits | |
KR970029812A (ko) | 컬럼 선택 신호 제어회로 | |
US6687176B2 (en) | First bit databurst firing of IO equilibrating ending signal based on column access signal | |
KR100816718B1 (ko) | 동기식 반도체 메모리 소자 | |
KR100496787B1 (ko) | 고속반도체메모리장치의억세스시간을줄이기위한제어방법및컨트롤라 | |
JPH1139870A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |