JP4837586B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4837586B2 JP4837586B2 JP2007019295A JP2007019295A JP4837586B2 JP 4837586 B2 JP4837586 B2 JP 4837586B2 JP 2007019295 A JP2007019295 A JP 2007019295A JP 2007019295 A JP2007019295 A JP 2007019295A JP 4837586 B2 JP4837586 B2 JP 4837586B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- shift amount
- register
- phase shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
Landscapes
- Dram (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Semiconductor Integrated Circuits (AREA)
- Memory System (AREA)
- Manipulation Of Pulses (AREA)
Description
図1は、図2における外部メモリ60との間でDDR方式を用いて信号の送受信を行う本発明の半導体装置50におけるDDRif(図2のメモリコントローラ40に含まれる)の構成を示した図であり、360°の位相シフト量を決定するDLL200(ディレイ・ロックド・ループ回路)、通常動作時は0/90/180/270°、テストモード時にテストモード信号に基づき位相シフト量を自由に所定位相ずらす演算回路300、所定位相ずれた位相シフト量を設定するレジスタ11〜16(第1〜6のレジスタ)、レジスタ11〜14および外部メモリ60と信号の送受信を行う端子61,62(第1,2の端子)に接続され、レジスタ11〜14に設定した位相シフト量に基づき位相シフトして信号の送受信を行う伝送回路10、レジスタ15,16に接続され、リード時のプリアンブル期間を検出するプリアンブル検出回路100より構成される。
図7は本発明の実施の形態2におけるDuty、プリアンブル期間、ポストアンブル期間を測定するテスト回路を内蔵したDDRifを示した図である。レジスタ16に設定した位相シフト量に基づき位相シフトしたDQSと、レジスタ15に設定した位相シフト量に基づき位相シフトしたDQSとを比較することによりDQSのプリアンブル期間を検出するプリアンブル検出回路100、プリアンブル検出回路100の出力を期待値と比較する比較器90を備える。
Claims (6)
- 外部メモリとの間でDDR方式を用いて信号の送受信を行う半導体装置であって、
位相シフト量を決定するDLL回路と、
前記DLL回路に接続され、テストモード時にテストモード信号に基づき前記決定した位相シフト量を所定位相ずらす演算回路と、
前記演算回路に接続され、前記所定位相ずれた前記位相シフト量を設定する第1〜第4のレジスタと、
前記第1〜第4のレジスタおよび前記外部メモリと信号の送受信を行う第1の端子および第2の端子に接続され、前記第1〜4のレジスタに設定した前記位相シフト量に基づき位相をシフトして信号の送受信を行う伝送回路と、を備え、
前記伝送回路は、
前記第1のレジスタに接続され、前記第1の端子に出力する第1の信号を前記第1のレジスタに設定した前記位相シフト量に基づき位相シフトする第1の位相シフタと、
前記第1の位相シフタおよび前記第1の端子に接続され、前記外部メモリとの間で前記第1の信号と前記外部メモリからの第2の信号の入出力を行い、または前記テストモード時に前記第1の信号をループバックする第1の双方向バッファと、
前記第1の双方向バッファに接続され、前記第1の信号または前記第2の信号を前記第2のレジスタに設定した前記位相シフト量に基づき位相シフトする第2の位相シフタと、
前記第2の端子に出力する第3の信号を前記第3のレジスタに設定した前記位相シフト量に基づき位相シフトする第3の位相シフタと、
前記第3の位相シフタおよび前記第2の端子に接続され、前記外部メモリとの間で前記第3の信号と前記外部メモリからの第4の信号の入出力を行い、または前記テストモード時に前記第3の信号をループバックする第2の双方向バッファと、
前記第2の双方向バッファおよび第4のレジスタに接続され、前記第3の信号または前記第4の信号を前記第4のレジスタに設定した前記位相シフト量に基づき位相シフトする第4の位相シフタと、
前記第2,第4の位相シフタに接続され、前記第1または第2の信号を、それぞれ前記第3または第4の信号に応じて取り出すFIFOと、を備える半導体装置。 - 前記半導体装置は、さらに前記FIFOの出力と期待値とを比較する判定回路を備えることを特徴とする請求項1記載の半導体装置。
- 前記演算回路は、テストモード時にテストモード信号に応じて前記決定した位相シフト量を所定位相ずらす請求項2記載の半導体装置。
- 外部メモリとの間でDDR方式を用いて信号の送受信を行う半導体装置であって、
位相遅延量を決定するDLL回路と、
前記DLL回路に接続され、前記決定した位相シフト量を所定位相ずらす演算回路と、
前記演算回路に接続され、前記所定位相ずれた前記位相シフト量を設定する第5のレジスタと、
前記第5のレジスタに接続され、入力信号と、前記入力信号を前記第5のレジスタに設定した位相シフト量に基づき位相シフトした信号とを比較することにより前記入力信号のプリアンブル期間を検出するプリアンブル検出回路と、
前記プリアンブル検出回路の出力を期待値と比較する比較器と、を備える半導体装置。 - 前記演算回路と前記プリアンブル検出回路とに接続され、前記所定位相ずれた前記位相シフト量を設定する第6のレジスタをさらに備え、
前記プリアンブル検出回路は、前記第6のレジスタに設定した位相シフト量に基づき位相シフトした入力信号と、前記入力信号を前記第5のレジスタに設定した位相シフト量に基づき位相シフトした信号とを比較することにより前記入力信号のプリアンブル期間を検出することを特徴とする請求項4記載の半導体装置。 - 前記演算回路は、テストモード時にテストモード信号に基づき位相シフト量を所定位相ずらすことを特徴とする請求項4または請求項5記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019295A JP4837586B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
US12/010,674 US7983112B2 (en) | 2007-01-30 | 2008-01-29 | Semiconductor device which transmits or receives a signal to or from an external memory by a DDR system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007019295A JP4837586B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008186517A JP2008186517A (ja) | 2008-08-14 |
JP2008186517A5 JP2008186517A5 (ja) | 2010-02-25 |
JP4837586B2 true JP4837586B2 (ja) | 2011-12-14 |
Family
ID=39667810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007019295A Expired - Fee Related JP4837586B2 (ja) | 2007-01-30 | 2007-01-30 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7983112B2 (ja) |
JP (1) | JP4837586B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4785465B2 (ja) * | 2005-08-24 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インタフェース回路及び半導体装置 |
US7836372B2 (en) | 2007-06-08 | 2010-11-16 | Apple Inc. | Memory controller with loopback test interface |
US8279697B2 (en) | 2009-09-11 | 2012-10-02 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd. | Circuits and methods for reducing noise in the power supply of circuits coupled to a bidirectional bus |
US8234422B2 (en) * | 2009-09-11 | 2012-07-31 | Avago Technologies Enterprise IP (Singapore) Pte. Ltd | Interfaces, circuits, and methods for communicating with a double data rate memory device |
JP5314612B2 (ja) | 2010-02-04 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
JP2012027734A (ja) * | 2010-07-23 | 2012-02-09 | Panasonic Corp | メモリコントローラおよびメモリアクセスシステム |
KR102336455B1 (ko) | 2015-01-22 | 2021-12-08 | 삼성전자주식회사 | 집적 회로 및 집적 회로를 포함하는 스토리지 장치 |
KR102371893B1 (ko) | 2017-05-18 | 2022-03-08 | 삼성전자주식회사 | 반도체 메모리 칩, 반도체 메모리 패키지, 및 이를 이용한 전자 시스템 |
EP3557786A1 (en) | 2018-04-16 | 2019-10-23 | Samsung Electronics Co., Ltd. | Method of testing rf integrated circuit |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6570944B2 (en) * | 2001-06-25 | 2003-05-27 | Rambus Inc. | Apparatus for data recovery in a synchronous chip-to-chip system |
JP3483437B2 (ja) | 1997-08-29 | 2004-01-06 | 富士通株式会社 | 半導体装置及びその試験方法 |
KR100303775B1 (ko) * | 1998-10-28 | 2001-09-24 | 박종섭 | 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치 |
JP2000187612A (ja) * | 1998-12-22 | 2000-07-04 | Nkk Corp | データフェッチタイミング切り替え回路 |
US6615345B1 (en) * | 1999-07-29 | 2003-09-02 | Micron Technology, Inc. | System and method for regulating data capture in response to data strobe using preamble, postamble and strobe signature |
US7002378B2 (en) * | 2000-12-29 | 2006-02-21 | Intel Corporation | Valid data strobe detection technique |
JP2003173290A (ja) * | 2001-12-06 | 2003-06-20 | Ricoh Co Ltd | メモリ制御装置 |
US7117382B2 (en) * | 2002-05-30 | 2006-10-03 | Sun Microsystems, Inc. | Variably controlled delay line for read data capture timing window |
KR100626375B1 (ko) * | 2003-07-21 | 2006-09-20 | 삼성전자주식회사 | 고주파로 동작하는 반도체 메모리 장치 및 모듈 |
US7259606B2 (en) * | 2004-01-27 | 2007-08-21 | Nvidia Corporation | Data sampling clock edge placement training for high speed GPU-memory interface |
JP4785465B2 (ja) * | 2005-08-24 | 2011-10-05 | ルネサスエレクトロニクス株式会社 | インタフェース回路及び半導体装置 |
JP4878215B2 (ja) * | 2006-05-26 | 2012-02-15 | ルネサスエレクトロニクス株式会社 | インタフェース回路及びメモリ制御装置 |
US7685393B2 (en) * | 2006-06-30 | 2010-03-23 | Mosaid Technologies Incorporated | Synchronous memory read data capture |
US7652932B2 (en) * | 2007-07-19 | 2010-01-26 | Mosaid Technologies Incorporated | Memory system having incorrupted strobe signals |
-
2007
- 2007-01-30 JP JP2007019295A patent/JP4837586B2/ja not_active Expired - Fee Related
-
2008
- 2008-01-29 US US12/010,674 patent/US7983112B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008186517A (ja) | 2008-08-14 |
US20080181047A1 (en) | 2008-07-31 |
US7983112B2 (en) | 2011-07-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4837586B2 (ja) | 半導体装置 | |
JP4878215B2 (ja) | インタフェース回路及びメモリ制御装置 | |
JP4786262B2 (ja) | インターフェイス回路 | |
US8198883B2 (en) | Semiconductor device, internal circuit control signal measurement circuit, and delay time measurement method | |
JP4785465B2 (ja) | インタフェース回路及び半導体装置 | |
US7385861B1 (en) | Synchronization circuit for DDR IO interface | |
JP5655555B2 (ja) | メモリインターフェース回路、メモリインターフェース方法、および電子機器 | |
JP2008210487A (ja) | Ddr−sdramインターフェース回路、その試験方法、およびその試験システム | |
US11222689B2 (en) | Multi-phase clock division | |
US10664173B2 (en) | Write level initialization synchronization | |
WO2019143395A1 (en) | Internal write adjust for a memory device | |
KR20090070555A (ko) | 데이터 판독 방법, 판독 장치 및 기록 매체 | |
WO2019083574A1 (en) | ARCHITECTURE OF TERMINATION ON CHIP | |
JP4782271B2 (ja) | 半導体デバイス試験方法・半導体デバイス試験装置 | |
US10418090B1 (en) | Write signal launch circuitry for memory drive | |
KR100624261B1 (ko) | 디디알 에스디램의 데이터 입력 장치 및 방법 | |
US20120262999A1 (en) | Semiconductor memory device and operating method thereof | |
KR101062856B1 (ko) | 스큐 검출 회로와 이를 이용한 반도체 메모리 장치 | |
JP2013109637A (ja) | メモリインターフェース回路、および、そのメモリインターフェース回路の動作方法 | |
CN114627918B (zh) | 使用写入dll电路系统对存储器装置进行写入调平 | |
CN113223576B (zh) | 写入均衡 | |
US20130329507A1 (en) | Output enable signal generation circuit | |
TWI401695B (zh) | 訊號調整系統與訊號調整方法 | |
JP5450112B2 (ja) | メモリインターフェース回路 | |
KR20230047467A (ko) | 소스 동기화 디바이스 작동을 위한 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100108 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110927 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110928 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141007 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |