TW445623B - Crack stop between neighboring fuses for protection from fuse blow damage - Google Patents
Crack stop between neighboring fuses for protection from fuse blow damage Download PDFInfo
- Publication number
- TW445623B TW445623B TW088121186A TW88121186A TW445623B TW 445623 B TW445623 B TW 445623B TW 088121186 A TW088121186 A TW 088121186A TW 88121186 A TW88121186 A TW 88121186A TW 445623 B TW445623 B TW 445623B
- Authority
- TW
- Taiwan
- Prior art keywords
- fuse
- chains
- patent application
- item
- coplanar
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 16
- 230000000903 blocking effect Effects 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 230000002079 cooperative effect Effects 0.000 claims description 7
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 3
- 239000003870 refractory metal Substances 0.000 claims description 3
- 239000012212 insulator Substances 0.000 claims 2
- 239000013014 purified material Substances 0.000 claims 1
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 18
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 5
- 230000002950 deficient Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010977 jade Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
- H01L23/5258—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive the change of state resulting from the use of an external beam, e.g. laser beam or ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Fuses (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laser Beam Processing (AREA)
Description
445 6 2 3 A7 B7 五、發明說明(1 ) 發明範園 本發明係有關積體電路之製造,且更特別地,係有關當 使用一雷射光束以燒斷所選定形成一熔絲组之熔絲時,_ 種在增加熔絲密度(亦即,每單位面積之熔絲數)之同時, 防止熔絲受損之方法。 發明背景 半導禮基材電路(semiconductor integrated circuits ,下文簡 柄1C)及其製造技術爲此項技藝所熟知。對於典型之積體 電路,大數量之半導體裝置是在矽基材上製造的。爲達到 要求之功能,典型上使用多個導體將所選定之裝置耦合在 一起。在一些積體電路中,有些導電性鏈或線可耦合至溶 絲’在使用雷射製造後可選擇性地规劃(亦即溶斷)溶絲。 舉例而言’對於動態隨機存取記憶體(dynamic rand〇m access memory ’下文簡稱;DRAM) ’在製造時可使用溶絲以防止不 愼聚積之電荷破壞某些電晶體之閘極疊層。一旦IC之製造 大致冗成時,可燒斷或切斷熔絲以容許Dram電路像在從 未存在保遵性電流路徑情況下操作。更普遍地,溶絲可用 以設定一DRAM電路中重複陣列元件之致能位元及位址位 元;或者以在晶方内或外呈現之重複替換元件適切地替換 有缺陷之元件’俾修復在DRAM中所發現之缺陷。 爲利於討論’圖1示出一包含主記憶器陣列102之典型 DRAM積體電路。爲容許主記憶器陣列102内有缺陷之主陣 列元件之替換,特提供如所示之重複替換陣列104。溶絲 陣列106中之多個熔絲經由熔絲閂陣列108及熔絲解碼器電 _ - 4 - 本紙張尺度過用中國國家標準(CNS)A4規格(21〇 <297公釐 (請先閲讀背面之注意事項再填寫本頁) 装—III---—訂---11--11 ( < 經濟部智慧財產局員工消費合作社印製 44562^ A7 B7 五、發明說明(2 ) 路110而耦合至重複陣列104 ^爲了替換有缺陷之主記憶器 (清先閱讀r面之注意事項再填寫本頁) 陣列元件,將熔絲陣列106中各個熔絲之値設定爲解碼器 電路可指認之二進制1或0,便可將其等燒斷或切斷。在此 動作期間’當電源接通時,熔絲陣列1〇6中之熔絲値典型 上疋載入溶絲閂陣列108。然後在操作時期,溶絲解碼器 電路110解碼這些値,俾利於以重複陣列1〇4其部分之特定 重複元件替換所選定有缺陷之記憶器陣列元件。以重複性 陣列元件替換故障之主記憶器陣列元件之技術爲此項技藝 所熟知’爲簡化之由將不在此詳細討論。 如先前提及者,可選擇性地以雷射光束將熔絲陣列1〇6 内之熔絲鏈燒斷或規劃。一旦燒斷後,因一規劃過之熔絲 阻止流過它的電流且對該電流之路徑呈現開路,故該熔絲 從高導狀態改變成高電阻(亦即非導電)狀態。 參照圖2a ’所示出之熔絲組200具有多個熔絲鏈,諸如 202、204、206及208(如圖1之熔絲陣列1〇6所表示者),該等 熔絲鏈是以原未燒斷(亦即導電狀態)顯示的。 於圖2b中’已使用雷射光束切斷或燒斷熔絲鏈2〇4,因 經濟部智慧財產局員工消費合作社印製 而阻止經其之電流流動。對於既定之雷射波長及點大小( 亦即用做去除熔絲),若諸熔絲放置得太靠近,在燒斷熔 絲之過程’可能不愼地燒斷或切斷一鄰近之熔絲鏈,使得 1C有缺陷,或所出現之最佳可能性是導致鄰近之熔絲受損 。此乃因從許多因素(例如電射點之大小)觀之,一燒斷之 溶絲其附近之損壞區典型上較溶絲本身爲大,以致損壞了 在熔絲之上從熔絲向外延伸之鈍化物層。很明確地,有許 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐)
經 濟 部 智 慧 財 產 局 員 X 消 費 合 作 社 印 製 ,6胃 五、發明說明(3 ) 多因素涉及到雷射光束所引起之損壞嚴重性決定,例如光 束所帶之能量,其波長及光束之直徑。 v於圖3a者爲由溶絲302、304及306組成之典型熔絲組 300。附増之構造(例如3〇8及31〇)是置於熔絲组之内其熔絲 之間。當一雷射光束(未示出)燒斷溶絲304時,這些由阻隔 材料(典型上爲鎢或鉬)所形成之構造是做爲斷裂阻斷用。 尚顯不出從熔絲304擴散且止於斷裂阻斷308及310之斷裂 320 = 從相同構造之另一面觀之(圖3b),示出了建於基材35〇上 之上述構造之頂視囷。僅顯示出兩個熔絲,亦即302及304 。斷裂阻斷係由330至340之數層組成,其層數與半導體晶 方製造過程所用之接線層數—致^再次地,斷裂32〇爲該斷 裂阻斷所阻止,而斷裂阻斷最好是由耐火金屬部分造成。 已有數個用以保護熔絲元件之其它保護熔絲之方法提出 來,以確保备溶絲燒斷開路時,溶絲仍保不受影響。分別 在1994年3月31日及1995年5月30日發給〇iimour等人之美國 專利第5,420,455號及第5,523,253號所説明之一例指出:在 熔絲間散佈著具有高於熔絲熔點之金屬沈積。此等金屬包 括鎢及鉬。這些阻隔物係抗斷裂的,其設計是要防止任何 斷裂擴散到隔鄰中其它鄰接熔絲。阻隔材料體之位置是從 含熔絲鏈層之頂部表面延伸至近似到熔絲鏈厚度中點之半 途。 &汕〇虹等人所説明之構造具有—主要之缺點,其理由是 該構造需要特殊的金屬,由於製造考量,該等金屬通常是 本紙張尺度適用帽國家標準(CNS)A4規格⑵G X 297公爱· ---------— I— i -----I ^ i -----I <請先閱讀背面之^意事項再填寫本頁) 445623 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(4 ) 非必要的’而且/或者它們具有不需要的特性,而言些特 性可能對製造積體晶方之電路完整性有不利之影響。另_ 項缺點是要有某些特定耐火金屬時所須製程變更之附加需 求,此將增加產品之成本,而顯得不經濟。尚有之缺點是 存在阻隔金屬部分所提供之導電路徑,此可能在某些特定 環境下改變形成1C晶片之電路其電氣特性。最後,因爲金 屬性斷裂阻斷本身將爲電射溶損,導致緊鄰之熔絲或電路 元件之損壞,故Gilmour等人所描述:在熔絲鏈之間引入金 屬性斷裂阻斷亦將無法在緊密間距下發生效用。 發明目的 因而本發明之目的是提供一種用以製造具有雷射溶絲鍵 之積體電路之改良式熔絲構造及方法。 本發明之另一目的是提供一種改良式熔絲鏈構造及一種 方法’因而可降低相鄰溶絲間之距離(間距),俾利於將更 多溶絲集中置入一定空間。 仍爲本發明之另一目的是防止或雷射光束之固有能量或 橡絲燒斷引起之損壞’延伸或影響何鄰近之熔絲鏈或已規 劃之熔絲鏈其隔鄰之電路元件。 尚有之目的是當一雷射光束規劃該構造内之至少—此溶 絲鏈時,可保護在數個接線層上展延之熔絲鏈。 發明概述 本發明之一項特點是利用熔絲間做爲斷裂阻止構造之縫 隙形式材料之不連續性阻制緊密封裝在一起之溶絲其周圍 區域之損壞。則這些「斷裂阻斷」可用於各種組構,以包 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) --------If---In----訂---------. (請先閲請背面之;i-t事項再填寫本頁) 4 45 6 2 3 經濟部智慧財產局員工消費合作社印製 Λ7 B7 五、發明說明(5 ) 容燒斷之熔絲附近之損壞範圍。 ,本發明之另-項特點是將積體電路包括附加<構造之設 計,其特徵爲無材料、置於溶絲間且與熔絲平行。當積體 電路製造時,雷射光束可定出雷射熔絲鏈之組構。 本發明尚有之另-項特點爲這些斷裂阻斷是定位在炫絲 鏈上緊緊圍繞熔絲燒斷之區域a 在本發明之一具體實施例中,提出一種熔絲構造,包含 :一絕緣半導體基材;一與該絕緣半導體基材合爲一體之 熔絲组,該熔絲組由多個平行之共平面型熔絲鏈組成;以 及散佈在各對熔絲鏈間之縫隙,該等缝隙是在超出共平面 型熔絲鏈界定之平面上·延伸。 在本發明之另一具體實施例中,提出一種與—半導體基 材合爲一體之熔絲構造,包含:一與該半導體基材合爲一 體之熔絲組,該熔絲組由多個共平面型熔絲鏈組成,各熔 絲鏈具有一超過熔絲鏈度而延伸之共平面區;以及定位在 該半導體基材内並散佈在共平面區周圍之各對熔絲鏈間之 缝隙。 在本發明之第三具體實施例中,提出—種與一做爲多個 疊置之絕緣線層支撐之半導體基材合爲—體之熔絲構造, 包含:一與第一疊置之絕緣線層合爲一體之熔絲組,該熔 絲組至少包含兩個共平面列之熔絲鏈;—與第二叠置之絕 緣線層合爲一體之導電匯流排,該導電匯流排定位在横過 至少兩列嫁絲鏈方向之方向;以及置於該至少兩列溶絲鏈 間並在平行於該匯流排之方向延伸之導電材料部分。 8- — — — — —— — — — If— 11 ί 11111 訂·! I ] 1111 ^ (請先閲讀背面之?i意事項再填寫本頁)
f I I I 1° 5 t I ί $ y, 4 4 5 6 2 3 A7 137 經濟部智慧財產局員工消費合作社印製 五、發明說明(6 明(另-項特點提出一種形成與支轉多個叠置之、絕 緣線層之半導體基材合爲—體之㈣構造之方法,該方法 步驟爲·對-第—疊置之絕緣線層提供—至少包各 兩個共平面㈣絲鏈之I絲組m置之絕緣㈣ 提供一定位在横過該至少兩㈣絲鏈方向之方向之導€匯 波排,以及在1¾至少兩㈣絲鏈間並在平行於該匯流排之 方向上延伸所放置之導電材料部分。 圖式簡述 在下列對較佳具體實施例與附圖同時做詳細説明後,本 發明的這些及其它特點、特色及優點將是很明顯的。 圖1 7Γ出典型dram之概要方塊圖,包含—主記憶器陣 列、一重複替換陣列、一熔絲解碼器電路、熔絲閂及一溶 絲陣列中之熔絲。 圖2a示出熔絲組之多個熔絲鏈在原未熔斷狀態之典型安 排。 圖2b顯示以一雷射光束燒斷圖2 a描述的熔絲鏈之一。 圖3a與3b分別顯示一由多個熔絲製成之傳統熔絲組之頂 視與側視圖,其中附增之構造是置於熔絲組内之熔絲間, 當以雷射燒斷熔絲時,該附增構造係做爲斷裂阻斷用。 圖4a顯示定位於雷射燒斷熔絲鏈之正確點周園區域之空 氣斷裂阻斷,根據本發明之一項特點,其中圍繞該點之區 域是變寬到超過溶絲之寬度。 圖4b爲一熔絲燒斷動作期間,打擊—點之雷射光束概要 圖。 _ - 9 - 本紙張尺度過用中國國家標準(CNS)A4規格(21〇 x 297公釐) u I^it----- 訂! — — — 1 ' 線 (請先閱讀背面之注意事項再填窵本頁) v 4456? 經濟部智慧財產局員工消費合作社印製 ' 10 A7 B7 五、發明說明(7 ) 圖5顯示該溶絲構造之橫截面圖’其中之阻斷是圍繞即 將繞斷之熔絲示出的。 圖6a- 6e顯示根據本發明製造一空氣斷裂阻斷所需之各個 製程步驟。 圖7a及7b分別顯示本發明一第二具體實施例之頂部及侧 面之表示,其中在具有多個絕緣線層之積體電路,兩列熔 絲具有一將其等分隔之斷裂阻斷壁。
較佳具體實施例銳.BFI 在圖4所示本發明之一第一具體實施例中,斷裂阻斷是 定位在即將爲雷射燒斷之熔絲鏈區域之周圍(以一黑點描 繪,例如點420)。 多個熔絲402、404及406形成熔絲組400。例如在熔絲402 周圍繪出以點420(當燒斷動作期間,雷射擊中熔絲之目標 點)附近爲中心之兩個斷列阻斷41〇及412。尚顯示蹣跚式的沿 著個別熔絲鏈長度上之點,各點爲其自身之斷裂阻斷所圍 繞。此组構表示蹣跚式的斷裂阻斷有利於降低熔絲間距之 一例。雖然該斷裂阻斷係以角形括弧之形狀顯示,不過可 想像出許多其它之形狀與位置以達相同目的。當做例子來 看,斷裂阻斷可僅由縱向部分形成而不需任何橫向部分。 如四方形425所示者,可以舶^ 乂雙·出界定熔絲鏈寬度邊界之 延伸區方便地圍繞各熔絲鏈所遝々. 硬听選疋疋正確點而修改示出之 组構。此種延伸具有吸收燒斷私你 動作期間雷射光束發出後所 增加能量之優點。然而,其缺¥上σ 、默點疋可能較無此金屬延伸物 425時更會妨礙獲取較緊密之間距。 1本紙張尺度適用中國®家標準(CNS)A.l規格(210 X 297 1---^--------^-nlll—ί (請先閱讀背面之注意事項再填寫本頁) 4 45 6¾猱nil86號專利申請案 中文說明書修正頁(90年3月) A7 B7
煩請委員明示f年、月所提之 修正本有無變更^質内容是否准予修正。 經濟部中央標率局貞工消費合作杜印裝 五、發明説明(8 ) 圖4b所示為雷射光束450擊中溶絲鏈402之點420之概要 圖。所示之各熔絲鏈具有前所提及圍繞該點之區域。為簡 化計,未示出斷裂阻斷。 對於傳統之設計,當熔絲間距(亦即,相鄰熔絲間之距 離)降至低於約3微米時,即無法很可靠地使用成一排置於 熔絲組内之熔絲鏈。此乃因典型上用來燒斷熔絲之雷射具 有1 - 1.3微米等級之波長。結果可以對焦之最小點是大於八 2.6微米》此與雷射點有關聯之基材定位相關之不確定性聯 想在一起’使得熔絲之燒斷成為不可靠之操作。對於惊絲 間距低於3微米者’當間距降低時’損壞相鄰猿絲之機率 增加。在這些緊密的間距,在熔絲鏈間引入如GUm〇ur等人 所描述之金屬性斷裂阻斷亦將無效,因為斷裂阻斷本身將 為雷射所間引入如溶損’導致與其相之熔絲或電路元件之 損壞。在此描述之發明中,由於斷裂阻斷是以移除材料做 成’故雷射光束對斷裂阻斷不會有損壞之可能性^此使得 封裝炫絲縱然降至2.2微米之間距,當熔絲燒斷期間而不損 壞相鄰之熔絲成為可能。還有,該斷裂阻斷仍能執行阻止 斷裂損壞相鄰熔絲之功能。 圖5顯示構造之橫截面圖。所示之熔絲5〇2是埋入具有兩 個最好以空氣製成之斷裂阻斷504及506之基材中,俾最少 化相關先前技藝所發現並已於先前說明之缺點。所繪示之 斷裂508為斷裂阻斷504及506阻止。 現在參考圖6a-6e,將對可應用在空氣斷裂阻斷製造之各步 鄉做說明。最初一介電質層C1 602沈積在碎基材(未示出)之 -11 - (請先閱讀背面之注意事項再填寫本頁) i^'
-IT 445 62 3 A7 B7 鲤濟部中央棣隼局貝工消費合作社印製 五、發明説明(9 頂部。其後沈積一金屬(Ml) 604。利用標準蝕刻與刻版法可 形成熔絲鏈元件Ml。接著沈積一第二電質薄膜C2 606。若 確屬必要或而要’可便利地進行化學機械研磨(chernicaj_ mechanical polishing,下文簡稱CMP)。介電質C2受到蝕刻以 接觸出現在Ml層上之其它金屬構造。 . 現在參考圖6b ’經光罩修正導致如所示空氣斷裂阻斷渠 溝608之形成。在正常上,如圖6c所示:接著是最後之金屬 化層M2 610,其中之介電質為導電材料之全面性沈積所填 塞。此意謂著金屬M2會再填塞渠溝。總之,因m2將型樣化 化且受蝕刻’所以最好從空氣斷裂阻斷渠溝移除金屬M2。 亦有可能以適當方式修正M2光罩,而不須從渠溝移除金屬 M2。使用此方法,將可形成金屬斷裂阻斷渠溝而非空氣斷 裂阻斷渠溝。 示於圖6d之晶方製造之最後程序,係由使用一介電質612 及緩衝劑塗佈614之形成保護層步驟以防止晶方刮傷或吸收 濕氣所组成》於空氣斷裂阻斷之部分,也應用形成保護層 程序以材料充填空氣斷裂阻斷渠溝。總之,如同在金屬M2 之情況’因存在用以開窗口(亦即,為了以雷射光束燒斷熔 絲所需之空氣斯裂阻斷渠溝616)之最後蚀刻步驟,故須移 除此材料(圖6e)。 現在參考圖7a及7b,其等分別示出本發明之一第二具體 實施例之頂部及侧面圖:顯示出兩排熔絲,並具有一將其 等分隔之斷裂阻斷壁。 一橡絲組700具有成一列之熔絲702、704及706,以及在 同一組700内之第二列中之熔絲708、7 10及712。所顯示之 -12- 本紙張尺度遄用中國國家標车(CNS ) A4規格(210X 297公釐) (請先聞諳背面之;}i意事項再填寫本頁} i % 訂 445623 A7 B7 五、發明說明(1〇 ) 斷裂阻斷4參考號碼爲72〇。當兩列共用一共同之電氣匯 流排组430以分隔它們(一頂部及—底部細長條)時,因須將 兩列做電氣連接,故禁止該斷裂阻斷從頂部表面下至基材 之運作。圖7b示出從號碼775所示位置取得之圖乃橫截面圖 ,熔絲702經由當做一共同電極之底層43〇連接到熔絲7〇8。 斷裂阻斷720最好是僅由在73〇以上之層製成,且這些層並 不與諸熔絲接觸。可將斷裂阻斷(例如72〇)設計成有一端與 匯流排430電氣接觸,或者必要時,斷裂阻斷可與匯流排 完全分離。 鑒於係針對數個具體實施例來描述本發明,對於熟知此 項技藝之人士而言,這些具體實施例僅是當做解説例而已 且可納入各種變更及修改而不致偏離下列申請專利範圍所 述之本發明範園都將是顯而易見的。 {請先閱讀背面之玉意事項再填寫本頁)
.丨 ί 丨 I I I 訂 I----- I 經濟部智慧財產局員工消費合作社印製 -13- 本紙張反度適用中國國家標準(CNS&丨規格<210 X 297公釐)
Claims (1)
- Α8 Β8 « < * *> t 445 623 第8812Π86號專利申請案 中文申請專利範圍修正本(90年3月)語 六、申請專利範圍 1 一種培絲之構造,包含: 一絕緣半導體基材; 一與該絕緣半導體基材整合之熔絲組,係由多個平 行之共平面型熔絲鏈所組成;以及 , 散佈在各對該熔絲鏈間之縫隙,該等縫隙在超出該 共平面型熔絲鏈所界定之平面上延伸。 2 .如申請專利範圍第!項之熔絲構造,其中該等缝隙為空 氣。 3,如申請專利範圍第1項之熔絲構造,其中該等缝隙其各 縫隙之寬度低於一雷射光束之直徑。 4 .如申請專利範圍第3項之熔絲構造,其中定位在熔絲任 一邊之該等缝隙其兩相鄰縫隙間之距離是低於該雷射 光束之直徑。 5 ·如申請專利範園第3項之熔絲構造,其中在該等熔絲鏈 之兩個相鄰熔絲鏈間之最小間距,係由該雷射光束之 直、該雷射光束定位該炫絲鏈之準確度以及該雷射 光束之能量與波長所決定。 6 ·如申請專利範圍弟1項之您絲構造,其中該半導體基材 疋以一置於該半導體基材其大部分表面上之絕緣廣做 絕緣的。 7.如申請專利範圍第6項之熔絲構造,其中該絕緣物滑尚 包含一在該絕緣基材上之純化物層。 良紙張尺度逋用中國國家揉準(CNS ) A4規格(210X297公釐) I ;^1T------4 (請先閲讀背面之注ί項再填寫本頁) 經濟部中央樣率局男工消费合作社印笨 445623 A8 B8 C8 D8申請專利範圍 8·如申請專利範圍第7項之熔絲構造,其中該熔絲鏈是沈 積在該鼓化物層上。 ;--;---4:------'玎 (請先聞讀背面之注意事項再填寫本頁) 9. 一種與一半導體基材整合之熔絲構造,包含: 一與琢丰導體基材合為一體並由多個共平面型熔絲鏈 組成之熔絲組,各個該熔絲鏈具有一延伸超出該熔絲 鏈寬度之共平面區;以及 位在該半導體基材内且散佈於園繞該共平面區之各對 該熔絲鏈間之縫隙。 10. 如申請專利範圍第9項之熔絲構造,其中該缝隙在該共 平面型炼絲鍵所界定之平面之上、下或上與下二者延 伸。 11. 如申請專利範圍第9項之熔絲構造,其中該共平面區為 踢跚式的。 12. 如申請專利範園第9項之熔絲構造,其中該縫隙為與該 嫁絲鏈平行之共平面線段’該線段在各個該熔絲鏈之 縱向延伸β 經濟部中央揉準局真工消費合作社印装_半導體基材合 Mm 13. 如申請專利範園第! 2項之熔絲構造 中該縫隙尚具 有與該縱向線段接觸之橫向部分=I 14. 一種與一做為多個疊置絕緣線層 為一體之熔絲構造,包含: 一與該+番置絕緣線層之第一層合為一體之懷絲組 該熔絲组至少包含兩個共平面列之熔絲鏈; 2- 本紙浪尺度逍用中國國家梯準(CNS M4規格(2I0X297公釐) 445623 Α8 Β8 C8 D8 C 經濟‘邓中央搮準局貞工消費合作社印東 六、申請專利範圍 一與該等疊置絕緣線層之第二層合為一體之導電匯流 排’該導電匯流排定位在横過該至少兩列熔絲鏈方向 之方向;以及 置於該至少兩列熔絲鏈間並在平行於該匯流排之方向 延伸之導電材料部分。 ' 15. 如申請專利範園第14項之熔絲構造,其中置於該至少 兩列炫絲鏈間之該導電材料部分其一端附著至電氣接 觸用之該匯流排,因而對一雷射光束引起之損壞提供 了 一斷裂阻斷。 16. 如申請專利範圍第15項之嫁絲構造,其中該斷裂阻斷 與該匯流排是分離的。 17. 如申请專利範圍第15項之溶絲構造,其中該斷裂阻斷 延伸越過多於該基材内之該絕緣線層之一層。 18‘如申請專利範圍第15項之熔絲構造,其中該斷裂阻斷 係由耐火金屬製成。 19 _如申請專利範圍第14項之嫁絲構造,其中各該溶絲鏈 具有一超出該熔絲鏈寬度延伸之共平面區。 20. 如申請專利範圍第14項之熔絲構造,其中置於該至少 兩列溶絲鍵間且在平行於該匯流排方向延伸之該導電 材料部分為空氣隙所取代。 21. —種在一積趙電路中一基材表面上形成一溶絲構造之 方法,包含之步驟為: -3- 本紙張尺度逋用中國國家橾率(CNS > A4規鼻(210X297公羡) ml .^1^1 ^1. ΚΓ— I —^r—--eJ • * (請先閱讀背面之注意事項再填寫本頁) 445 R ? 、申請專利範圍 A8 B8 C8 D8 ,修正 VfJ 7U — 經濟部中央標準局w:工消費合作社印11 少兩列嫁:絲鏈方向之方向之導電匯流徘. 在該至少兩列熔絲鏈間放置導電材料部分 於該匯流排之方向延伸。 提供一與該基材合為一體之溶絲組’該熔絲組係由多 個平行之共平面型熔絲鏈組成;以及 在各對該熔絲鏈之間散佈缝隙,該等缝隙係在超出該 共平面型熔絲鏈所界定之平面上延伸。 22. —種在一積體電路中形成與一半導體基材合為一體之 熔絲構造之方法,包含之步驟為: 提供一與該半導體基材合為一體且由多個共平面型熔 絲鏈組成之熔絲組,各該熔絲鏈具有一延伸超出該熔 絲鏈寬度之共平面區;以及 在該半導體基材内定位缝隙並將之散繞該共平 面區之各對該熔絲鏈間。 逢 23, 一種形成與一做為多個疊置絕緣線層半導禮基 材合為一體之熔絲構造之方法,包含之為: 對該等#置絕緣線層之第一層提供—至少包含兩個共 平面列熔絲鏈; 對該等疊置絕緣線層之第二層提供—定位在橫场該至 以及 並在平行 4 本紙張尺度適用中國圃家梂率(CNS )戍4说格(210 X 297公釐) I m n .^1 n n *^i --'I n T * U3-在 (请先閱ti背面之注意事項存填寫本肓)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/223,826 US6486526B1 (en) | 1999-01-04 | 1999-01-04 | Crack stop between neighboring fuses for protection from fuse blow damage |
Publications (1)
Publication Number | Publication Date |
---|---|
TW445623B true TW445623B (en) | 2001-07-11 |
Family
ID=22838115
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW088121186A TW445623B (en) | 1999-01-04 | 1999-12-03 | Crack stop between neighboring fuses for protection from fuse blow damage |
Country Status (6)
Country | Link |
---|---|
US (1) | US6486526B1 (zh) |
EP (1) | EP1018765A3 (zh) |
JP (2) | JP3454306B2 (zh) |
KR (1) | KR100319655B1 (zh) |
CN (1) | CN1291790A (zh) |
TW (1) | TW445623B (zh) |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100399411B1 (ko) * | 2001-03-09 | 2003-09-26 | 삼성전자주식회사 | 내장형 메모리 및 이 메모리의 퓨즈 배치 방법 |
JP3551944B2 (ja) * | 2001-07-25 | 2004-08-11 | セイコーエプソン株式会社 | 半導体装置 |
KR100442868B1 (ko) * | 2002-01-23 | 2004-08-02 | 삼성전자주식회사 | 반도체 소자의 퓨즈 형성방법 |
KR100480614B1 (ko) * | 2002-08-27 | 2005-03-31 | 삼성전자주식회사 | 퓨즈 뱅크의 크기를 줄이기 위한 반도체 메모리 장치의퓨즈 뱅크 |
US6872648B2 (en) * | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
KR100500458B1 (ko) * | 2003-10-07 | 2005-07-18 | 삼성전자주식회사 | 반도체 장치의 퓨즈박스 및 그 제조방법 |
US6876058B1 (en) | 2003-10-14 | 2005-04-05 | International Business Machines Corporation | Wiring protection element for laser deleted tungsten fuse |
KR101068613B1 (ko) * | 2004-05-06 | 2011-09-28 | 주식회사 하이닉스반도체 | 퓨즈를 구비한 반도체 소자 및 그 제조 방법 |
US7741715B2 (en) * | 2005-03-14 | 2010-06-22 | Infineon Technologies Ag | Crack stop and moisture barrier |
US7479447B2 (en) * | 2005-04-04 | 2009-01-20 | International Business Machines Corporation | Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses |
JP5132162B2 (ja) * | 2006-08-11 | 2013-01-30 | ルネサスエレクトロニクス株式会社 | 半導体集積回路 |
JP2008097696A (ja) * | 2006-10-11 | 2008-04-24 | Elpida Memory Inc | 半導体装置 |
KR100809708B1 (ko) * | 2006-10-17 | 2008-03-06 | 삼성전자주식회사 | 레이저 얼라인먼트 모니터링 퓨즈 구조 및 이를 구비한반도체 소자 및 레이저 얼라인먼트 모니터링회로 |
KR100817069B1 (ko) * | 2006-10-26 | 2008-03-27 | 삼성전자주식회사 | 퓨즈 박스의 퓨즈 배치 방법 및 그 방법을 사용하는 반도체메모리 장치 |
US7910408B2 (en) * | 2006-10-26 | 2011-03-22 | International Business Machines Corporation | Damage propagation barrier and method of forming |
KR100876897B1 (ko) * | 2007-08-03 | 2009-01-07 | 주식회사 하이닉스반도체 | 반도체 소자의 퓨즈 및 그의 형성방법 |
KR101310243B1 (ko) * | 2007-09-19 | 2013-09-24 | 지에스아이 그룹 코포레이션 | 고속 빔 편향 링크 가공 |
US7704804B2 (en) | 2007-12-10 | 2010-04-27 | International Business Machines Corporation | Method of forming a crack stop laser fuse with fixed passivation layer coverage |
US7892926B2 (en) * | 2009-07-24 | 2011-02-22 | International Business Machines Corporation | Fuse link structures using film stress for programming and methods of manufacture |
WO2011082065A2 (en) * | 2009-12-30 | 2011-07-07 | Gsi Group Corporation | Link processing with high speed beam deflection |
JP2011199063A (ja) * | 2010-03-19 | 2011-10-06 | Fujitsu Semiconductor Ltd | 半導体装置とその製造方法 |
US8592941B2 (en) | 2010-07-19 | 2013-11-26 | International Business Machines Corporation | Fuse structure having crack stop void, method for forming and programming same, and design structure |
JP2016213293A (ja) * | 2015-05-01 | 2016-12-15 | エスアイアイ・セミコンダクタ株式会社 | 半導体集積回路装置 |
KR102471641B1 (ko) * | 2016-02-04 | 2022-11-29 | 에스케이하이닉스 주식회사 | 퓨즈구조 및 그를 포함하는 반도체장치 |
US10910308B2 (en) | 2018-05-09 | 2021-02-02 | Globalfoundries U.S. Inc. | Dual thickness fuse structures |
CN115050411B (zh) * | 2022-08-17 | 2022-11-04 | 睿力集成电路有限公司 | 一种存储器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4197555A (en) * | 1975-12-29 | 1980-04-08 | Fujitsu Limited | Semiconductor device |
US4383165A (en) * | 1981-04-21 | 1983-05-10 | Intel Corporation | Method for aligning laser beam with fuses in integrated circuit |
JPS6065545A (ja) * | 1983-09-21 | 1985-04-15 | Hitachi Micro Comput Eng Ltd | 半導体装置の製造方法 |
US5223735A (en) | 1988-09-30 | 1993-06-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device in which circuit functions can be remedied or changed and the method for producing the same |
US5244836A (en) * | 1991-12-30 | 1993-09-14 | North American Philips Corporation | Method of manufacturing fusible links in semiconductor devices |
JP2776457B2 (ja) * | 1992-12-29 | 1998-07-16 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスのクラックストップ形成方法及び半導体デバイス |
JPH07263558A (ja) * | 1994-03-18 | 1995-10-13 | Fujitsu Ltd | 半導体装置 |
US5420455A (en) | 1994-03-31 | 1995-05-30 | International Business Machines Corp. | Array fuse damage protection devices and fabrication method |
TW279229B (en) * | 1994-12-29 | 1996-06-21 | Siemens Ag | Double density fuse bank for the laser break-link programming of an integrated-circuit |
US5589706A (en) | 1995-05-31 | 1996-12-31 | International Business Machines Corp. | Fuse link structures through the addition of dummy structures |
ATE159616T1 (de) | 1995-06-23 | 1997-11-15 | Siemens Ag | Bank von schmelzsicherungen mit esd-schutz |
US5636172A (en) * | 1995-12-22 | 1997-06-03 | Micron Technology, Inc. | Reduced pitch laser redundancy fuse bank structure |
US5776826A (en) * | 1996-05-06 | 1998-07-07 | International Business Machines Corporation | Crack stop formation for high-productivity processes |
US5851903A (en) * | 1996-08-20 | 1998-12-22 | International Business Machine Corporation | Method of forming closely pitched polysilicon fuses |
JP3186664B2 (ja) * | 1997-09-19 | 2001-07-11 | 日本電気株式会社 | 半導体装置およびその製造方法 |
-
1999
- 1999-01-04 US US09/223,826 patent/US6486526B1/en not_active Expired - Lifetime
- 1999-12-03 TW TW088121186A patent/TW445623B/zh not_active IP Right Cessation
- 1999-12-10 CN CN99126105A patent/CN1291790A/zh active Pending
- 1999-12-28 JP JP37247499A patent/JP3454306B2/ja not_active Expired - Fee Related
- 1999-12-31 KR KR1019990067693A patent/KR100319655B1/ko not_active IP Right Cessation
- 1999-12-31 EP EP99126273A patent/EP1018765A3/en not_active Withdrawn
-
2003
- 2003-03-31 JP JP2003093635A patent/JP3968045B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004006772A (ja) | 2004-01-08 |
US6486526B1 (en) | 2002-11-26 |
KR100319655B1 (ko) | 2002-01-05 |
EP1018765A2 (en) | 2000-07-12 |
JP3454306B2 (ja) | 2003-10-06 |
JP2000323578A (ja) | 2000-11-24 |
JP3968045B2 (ja) | 2007-08-29 |
KR20000052634A (ko) | 2000-08-25 |
CN1291790A (zh) | 2001-04-18 |
EP1018765A3 (en) | 2003-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW445623B (en) | Crack stop between neighboring fuses for protection from fuse blow damage | |
JP4263816B2 (ja) | 半導体デバイスとその製造方法 | |
US6368902B1 (en) | Enhanced efuses by the local degradation of the fuse link | |
US5760674A (en) | Fusible links with improved interconnect structure | |
JP3474415B2 (ja) | 半導体装置 | |
TW201444025A (zh) | 積體電路熔絲及其製造方法 | |
US20060231921A1 (en) | Micro fuse | |
US5789794A (en) | Fuse structure for an integrated circuit element | |
JP2003163269A (ja) | 低電圧ヒューズ素子として使用される矩形コンタクト | |
US9627314B2 (en) | Fuse structure and method of blowing the same | |
JP4621319B2 (ja) | ヒューズ構造体およびその製造方法 | |
TW540151B (en) | Fuse structure | |
KR100479295B1 (ko) | 터미널 비아 퓨즈 윈도우를 통과하는 배선 | |
JPH0936234A (ja) | 半導体装置およびヒューズの切断方法 | |
US8860175B2 (en) | Fuse of semiconductor device and method for forming the same | |
KR100586548B1 (ko) | 반도체 메모리소자의 퓨즈 및 리페어 방법 | |
TW540150B (en) | The structure of fuse and fuse window | |
KR100605608B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
TW554431B (en) | Fuse structure, fuse window and manufacturing method of the same | |
TW543177B (en) | Fuse structure | |
KR20100002673A (ko) | 반도체 소자의 퓨즈 및 그 형성 방법 | |
JPH11274304A (ja) | ダミー配線を有するメタルヒューズ素子 | |
KR20080029691A (ko) | 반도체 소자의 퓨즈 및 그 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |