TW444251B - Serial switch driver architecture for automatic test equipment - Google Patents
Serial switch driver architecture for automatic test equipment Download PDFInfo
- Publication number
- TW444251B TW444251B TW089102678A TW89102678A TW444251B TW 444251 B TW444251 B TW 444251B TW 089102678 A TW089102678 A TW 089102678A TW 89102678 A TW89102678 A TW 89102678A TW 444251 B TW444251 B TW 444251B
- Authority
- TW
- Taiwan
- Prior art keywords
- current
- signal level
- switch
- driver
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Description
經濟部智慧財產局員工消費合作社印製 4 442 5 1 A/ B7 五、發明說明(I ) 發明之領域 本發明一般係關於用於測試半導體元件之自動測試設 備,且更特別係關於用於半導體測試器中之串列開關驅動 器,用以測試邏輯裝置。 發明背景 半導體元件之製造商習慣於晶圓及封裝元件之層級下 測試其產品。該項測試通常藉由一個通常稱爲自動測試設 備之複雜系統所實施。該設備通常驅動波形至一或多個測 試下裝置(device — under — test,DU T),並偵測由其而來之輸出。然後,該偵測到之輸出係 與期望値比較,以決定是否該元件之功能正常。 許多邏輯元件係包括需要三個不同電壓準位之輸入/ 輸出接腳。因此,爲了測試此類元件之全部功能,半導體 製造商通常需要測試設備具備驅動三態波形。以刺激該電 壓準位之能力。當此種能力被提供時*該項能力存在於每 一個對應測試下裝置之特定接腳之通道之驅動器架構之中 〇 採用於自動測試設備之傳統驅動器架構通常係設設計 於特殊應用積體電路(A S I C 〇之上,其形成用於連接 至該測試下裝置之接腳之接腳電子裝置之一部份。該特殊 應用積體電路由於達成高元件密度之因素,典型地使用雙 極電晶體 '金氧半導體(MO S )或砷化鎵之技術。 一個採用雙極電晶體技術之傳統驅動器架構係示於第 .,. 3 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明說明(〆) ---------1 ----農___ (請L閱讀背面之注意事項再填寫本頁) 1圖,其係採用於加州阿高拉丘(A g 0 u r a H i 1 1 s)之泰拉戴公司(Ter adyne I nc.)所 製造之編號JP73 Magnu m測試器之中。該傳統 之架構包含一個A級開關結構,其由一個緩衝放大器1 〇 拉升一個可變的電流,以改變於輸出端之電壓準位V〇UT 。該緩衝放大器包括用以產生一個“高”電壓準位Vh及 由電阻R1 (典型爲5 0歐姆)所代表之輸出阻抗之內部 電路。一個差分對開關1 2及1 6之平行網路係連接至該 輸出’且包括個別的可程式化電流源1 4及1 8,以選擇 性地由緩衝放大器汲取電流。該開關包括個別的互補電晶 體Q1、Q2及Q3、Q4,其致動以回應互補之邏輯訊 號 A*、A及 B*、B。 --線 經濟部智慧財產局員工消費合作社印製 一個A級驅動器之操作特性係該可程式化電流源I1 及I 2之常數操作=典型地,該電流源係被設計成汲取特 定的電流’以造成一個期望之於R 1上之電壓降,且達成 於V 0 U T之期望電壓。對於示於第1圖之架構而言,程 式化I 1之關係通常係爲(Vh — Vl)/Rl,且對於 I 2之關係通常係爲(V h - V t ) /R 1。如果以下列 參數操作:V h = 2伏特,V t = 1伏特,V 1 = 〇伏特 ’ R 1 = 5 0歐姆,V C C = 7伏特且v E E = - 6伏特 ,則I 1及I 2之個別電流係分別對應於4 0毫安培及2 0毫安培。 於操作上,開關1 2及1 6之平行網路回應於該定時 的邏輯訊號A、A*及B、B*,以致動(ac t i va t , 4 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 4442 51
經濟部智慧財產局員工消費合作社印製 五、發明說明) e )及禁動(deact ivate)適當的電晶體,以 於該輸出端V 0 U T產生期望之三態波形。第2圖說明一 個關於電晶體Q 1至Q 4之次序,以達到三態波形2 0之 時序圖。爲了設定輸出爲Vh (2伏特),當及<33 被互補的邏輯訊號A *及B*所致動時,電晶體Q 2及Q 4 係被禁動。因此,由緩衝放大器1 〇而來之電流係被最小 化,僅有R 1上之小電壓降,使V 0 U 丁等於V h ( 2伏 特)°以邏輯訊號B致動Q4並以訊號B*禁動Q3,導致 第二個開關1 6由緩衝放大器1 0產生對應於電流流I 2 之程式化準位之2 0安培電流。因此,該輸出電壓降至V t (1伏特)。爲了達到在輸出V OUT處爲第三電壓準 位VI ’ Q4係關閉同時Q2導通,導致通過R 1之I 2 爲4 0毫安培,且V OUT電壓降爲〇伏特。 雖然傳統的平行開關驅動器架構對於達到其意欲之目 的係做得很好。熟習本項技藝人士已經觀察到在V 0 U T 由V t及V 1之輸出轉移期間之不準確。不準確之理由係 在於同時禁動Q 4及致動Q 2之困難。萬一Q 4在Q 2導 通之則關閉,如不於% 2圖,一個“前置振邊” (p r e s h ο ◦ t ) 2 2會產生,其於訊號通道中產生一個振盪 擾動’其需要時間以允許該項擾動返回一個穩定狀態。此 項不想要的因素影響該三態波形之準確性,且間接地減少 該測試器之有效速度》 上述描述之傳統之平行架構之另一個問題係牽涉到於 操作期間之功率消耗。如上文所述,A級驅動器持續地維 5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ------------I ----------------- (請先閱讀背面之注意事項再填寫本頁) 4442 5 經濟部智慧財產局員工消費合作社印$Λ A7 B7 五、發明說明(七) 持電1流1 1及I 2之操作。於上述例子中,電流總是由電 源所產生’不管是從V c C電源軌(典型爲7伏特)或由 I表'緩衝放大器1 〇而來。因此,該連續的全部電源共計達 到6 0毫安培,而對應之功率消耗爲6〇rnA*13V = 7 8 0毫瓦特。於某些情況下,測試器使用者設定V 1成 爲v t °因此,個別的由I 1及I 2從緩衝器產生之程式 化電源係皆相當高(通常爲每一個4 0毫安培),且消耗 功率於大約8〇mA*13V=1040毫瓦特之準位。 許多應用係不想要這種消牦功率準位。 迄今所需要且未取得的是:一個用於具有在狀態轉換 期間將任何前置振盪暫態最小化能力之自動測試設備之三 备驅動器結構。此外,於操作時消耗最少功率之驅動器結 構亦有其需要。本發明之串列開關架構可以滿足這些需要。 發明槪要 本發明之串列開關驅動器架構提供以高準確度傳送一 個三態波形至一個測試下裝置之接腳且同時於操作期間將 消耗功率最小化之能力。如此之優點增進測試器之可靠度 及產量,以實質上減少測試半導體裝置之成本。 爲了實現上述之優點,本發明之一個形式係包含一個 三態電路,其用以驅動三個訊號準位至一個測試下裝置之 接腳。該三態電路包括一個驅動器,其具有一個於第〜訊 號準位之輸出且適合用於連接至該接腳。一個第一開關單 元連接至該輸出,且回應於一個程式化訊號。該第一開關 本紙張尺度適用屮因國家標準(CNS>A4規格(210x297公爱) i I 11 ---------- · I I I I t I 訂-! 1111- ^^ * ' {請先閱讀背面之注意事項再填寫本頁) 4442 51 A7 B7 經濟部智慧財產局員工消费合作社印製 五、發明說明(<) 單元可操作於選擇性地改變該第一訊號準位成爲第二訊號 準位。一個第二開關單元串接於該第一開關。該第二開關 單元回應一個第二程式化訊號’且操作於與該第一開關合 作,以改變該第二訊號準位成爲一個第三訊號準位。 於另一個形式中’本發明包含一個用於一個積體電路 中之三態電路,以驅動三個電壓準位至一個測試下裝置之 接腳。該三態電路包括一個驅動器,該驅動器包含一個緩 衝放大器,其由一個電壓源供應電源且具有一個輸出阻抗 。該電壓源操作於一個定義高電壓準位之可程式電壓,且 具有一個適合於連接至該接腳之輸出。一個第一開關單元 連接至該輸出且包含一個第一電流拉升網路。該網路定義 一個第一電流路徑且回應於一個可程式化訊號,以藉由從 該驅動器沿著該第一電流路徑汲取一個第一預先決定之電 流,以改變該高電壓準位至一個中間電壓準位。一個第二 開關單元接至該第一開關單元,且包含一個定義一個第二 電流路徑之第二電流拉升網路。該第二電流拉升網路回應 於一個可程式化訊號,以藉由從該驅動器沿著該第一電流 且持續沿著第二電流路徑而汲取一個第二預先決定之電流 ,以選擇性地改變該中間電壓。 於又一個形式之中,本發明包含一種由一個驅動器切 換輸出訊號準位之方法,其係根據一個預先決定之二態波 形’以減少傳輸暫態。該方法包含之步驟爲:使用該第一 訊號準位作爲三態波形之一個第一狀態;由該驅動器沿著 一個第一電流路徑汲取一個預先決定之第一電流,以減少 7 --—If------------^ ί I I I 1 Ϊ I {請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 4 442 51 A7 _________B7____ 五、發明說明(I;) 該輸出成爲一個定義該三態波形之第二狀態之第二訊號準 位;及由該驅動器沿著該第一電流路徑且透過一個串接於 該第一路徑之第二電流路徑汲取一個預先決定之第二電流 ’以減少該輸出成爲一個定義該三態波形之第三狀態之第 三訊號準位。 當閱讀下列詳細說明連同後附圖式之後,本發明之其 他特色及優點將更淸楚。 圖式簡單說明 藉由參考下列更詳細說明及後附圖式,本發明將更易 於瞭解,其中: 第1圖係傳統結構之三態驅動器之示意圖; 第2圖係說明第1圖之傳統三態驅動器之序列之時序 圖; 第3圖係根據本發明之一個實施例之三態驅動器之示 意圖;及 第4圖係說明一個用於第3圖中之三態驅動器之程式 化序列之時序圖。 I I —.1 ------I I — — — — ——--^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 元件符號說明 10 緩衝放大器 1 2 開關 14 電壓源 16 開關 本紙張尺度適用中國國家標準(tNS)A4規格(210 X 297公釐)
S 經濟部智慧財產局員工消費合作社印製 4 44 2 5 1 A7 _B7 五、發明說明(1 ) 18 電壓源 3 0 串列開關驅動器 3 2 驅動器 3 4 開關單元 3 5 電流路徑 3 6 開關單元 3 7 電流路徑 R 1 電阻 Q 1 電晶體 Q 2 電晶體 Q 3 逼日日Μ Q 4 電晶體 發明詳細說明 現在參看第3圖,通常命名爲3 0之本發明之串列開 關驅動器結構,係包括一個驅動器3 2及一對串列連接之 開關單元3 4及3 6。該串列開關結構減少於輸出狀態轉 換期間之任何“前置振盪”,且於操作期間消耗最少之功 率。 進一步參看第3圖,該驅動器3 2包含一個已知結構 之緩衝放大器,其包括可程式化產生一個“高”電壓準位 V 3之電路。該緩衝器包括一個由電阻R 1所代表之輸出 阻抗,通常爲5 0歐姆。 該第一開關單元3 4分流該輸出V 0 U T以形成於3 9 -------------裝--------訂---------線 (請先閱讀背面之·;!.意事項再填寫本頁) 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐) 4442 5 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(3 ) 5處之第一可選擇電流路徑。於一個較佳實施例中,該第 一開關單元係設計成具有一個電子開關,該電子開關包含 一個差分對,且包括一雙極接面電晶體(B J T s ) Q 1 及Q 2互補對,該Q 1及Q 2互補對係以個別的射極連接 於節點N 1且個別的基極用以接收互補之輸入A及A*。Q 2之集極形成輸出V 0 U T之分路。一個第一可程式化電 流源I 1連接至節點N 1,以透過該差分對(不管是透過 Q 1而由功率軌V c c而來,或者透過Q 2而由該緩衝器 32而來),汲取一第一程式化之電流。由該第一電流源 汲取之電流係根據(V 3 - V 2 ) /R 1之關係式而予以 程式化,其中V 2代表一個中間準位電壓。 持續參看第3圖,該第二開關單元3 6連接至該第一 開關N 1,以於3 7處建立一個第二電流路徑,且放置該 第二開關單元於一個與該第一開關單元3 4爲串列關係之 位置。類似該第一開關單元,該第二開關單元較佳地係包 括一個電子開關,其包含建構成類似於Q 1及Q 2之電晶 體Q3及Q4差分對。Q3及Q 4之輸入回應於施加至個 別基極之邏輯訊號B及。Q 3及Q 4之共同連接之射極 形成一個第二節點N 2。一個第二可程式化之電流源I 2 係連接至節點N 2。該第二電流源係根據(V 2 — V 1 ) /R 1之關係式而程式化以汲取電流,當該電流與從第一 電流源I 1而來之電流相加時,將該輸出V 0 U T拉至一 個低準位V1。 本發明之串列開關驅動器3 0係適合於連接至一個測 10 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公笼) " ----------I--I --------訂--------- (請t閱讀背面之注意事項再填寫本頁) 4442 5 A7 B7 五、發明說明( 試下裝置之接腳(未示出)。在測試該測試下裝置之前, 該高電壓準位V 3及個別電流源I 1及I 2係被程式化, 以由該緩衝器汲取電流,以改變該輸出由V 3至其他想要 的準位V 2及V 1。該使用者亦程式化邏輯訊號A、A*及 B、B*之時序,以於準確的時間致動該特定之電晶體Q丄 至Q 4 ’藉此,定義三態波形轉變成邊緣。真正邊緣配置 之準確度及程式化的配置係成功地實施一個於邏輯裝置上 之測試之重要因素。 與本發明之串列開關架構相關之電壓準位表示係遵循 V3>V2>V1之關係式。於大多數的應用中,V3係 程式化成一個“高”準位(V h ),V 2係設定成一個“ 中”準位(V t )且V 1對應至一個“低,,準位(v 1 ) 。然而’於某些情況下,使用者需要設定v t > V h或V t < V1之彈性。於此情況下,〜個格式化器(未示出) 確認正確的對應,以確保V 3係設定成最高準位,V 2係 設定成中間準位,而V 1係設定成低電壓準位。 於一個範例中,該三態電路之操作係根據示於第4圖 之時序圖而進行。於此範例中,V 3係程式化成2伏特, 而V 2及V 1之期望電壓準位係分別對應於i伏特及〇伏 特。爲了拉引VOUT至期望之V 2或V 1準位,個別的 電流源I 1及I 2係程式化成每一個由該緩衝器汲取2 〇 毫安培電流。舉例而言,電流源〗1係程式化成根據(V 3—V2)/50 = 20毫安培之關係式而由該緩衝器汲 取一個第一電流。類似地,電流源I 2係程式化成由該緩 11 本紙張尺度遶用中國國家標準(CNS)A4規格(210x297公釐) 請- 先 閱 讀. 背 意 事 項 再 填 , 寫裝 本衣 頁 訂 經濟部智慧財產局員工消費合作杜印製 經濟部智慧財產局員工消費合作杜印製 4442 51 A7 B7 五、發明說明(V。) 衝放大器拉引一個第二電流,其係根據(V 2 - V 1 ) / 5 0 = 2 0毫安培之關係式,並與該第一電流相加。 進一步參看第4圖,於時間t 1時,電晶體Q 2係被 邏輯訊號A施加於其基極而致動,電晶體Q 1同時被禁動 (d e a c t i v a t e )。因此,至緩衝器3 2之第一 電流路徑被建立,造成2 0毫安培電流由該緩衝器3 2汲 取出。此使橫跨負載R 1 ( 5 0歐姆)上之電壓V 3 ( 2 伏特)下降至該中間準位電壓V2 ( 1伏特)。於時間t 2,電晶體Q 2關閉,消除沿著第一電流路徑上之導通, 且Q 1致動,導致電流源I 1由電力軌V c c汲取電流。 假設於該測試下裝置之接腳(未示出)係爲高輸入阻抗, 且最少的電流流經R1,使得該輸出V OUT爲高準位電 壓V 3。於t 3時,電晶體Q 1及Q 2再一次如上文所述 切換狀態,如降低電路輸出V 0 U T至V 2。 持續參看第4圖,於時間t 4時,電晶體Q 2維持於 一個操作狀態,同時電晶體Q 4導通。增加的電流(2 0 毫安培)透過Q 4導通。且被電流源I 2所汲取,該電流 與I 1而來之2 0毫安培電流,以汲取從該緩衝放大器3 2而來之總計4 0毫安培,且因此拉引該輸出V 0 U T至 VI (0伏特)。因爲Q 2所建立之第一電流路徑之預先 致動,由V 2至V 1之轉移產生,而沒有任何前置振盪問 題。藉由消除任何前置振盪之擾動,該最後的轉移邊緣係 相當準確。於時間t 5,Q 4關閉,將電路輸出V 0 U 丁 返回至該V 2狀態。 12 裝.-------訂---I---I (請知閲讀f-面之注意事項再填寫本頁) 本紙張又度適用令國國家標準(CNS)A4規格(210 X 297公釐) 444251 A7 B7 五、發明說明(丨丨) — — — —— — — —— —---· I ί (請先間讀背面之注意事項再填寫本頁) 於某些環境下,使用者可能需要程式規劃該三態波形 由V3轉移至VI。本發明之另一個特色係於高準確度而 不需要同時致動電晶體Q 2及Q 4之下實施此種轉移之能 力。這是因爲沿著由電晶體Q 4所定義之第二電流路徑之 任何導通必須依賴通過該第一電流路徑之電流導通。因此 ,於一個情形下,電晶體Q 4可以被程式化成在電晶體Q 2致動之前導通 > 而沒有任何於V 0 U T上之影響,直到 Q 2致動。於此例子中,由Q 4而來之任何暫態影響係可 忽略的,這是因爲通過Q 4之電流在Q 2致動前就會穩定 了。此外,對於Q 2及Q 4之相對時序可能會較不準確, 但是將造成較大的時序準確度。 線. 經濟部智慧財產局員工消費合作社印製 熟習本項技藝人士應可瞭解,除了上文所敘述之期待 的高準確度特色之外,該串列開關架構於操作期間比傳統 平行架構先前所達成功率消耗實質上爲小。雖然各別的第 一及第二電流源總是消耗功率,其係與一個A級驅動器之 必要條件相符合,但是如果可能的話,由電流源I 1及I 2而來之程式化電流係各別地被最小化,且設計成共同地 汲取一個總和的電流。因此,對於上述之特定例子而言, 於操作期間所消耗之總功率係總計爲大約4 0毫安培X 1 3伏特=5 2 0毫瓦特,與傳統的平行開關架構比較時, 於功率消耗上大約減少3 3%。此允許有價値的電流直接 連接至測試器中之其他電路,因而將整體功率效率最大化 〇 此外,本發明之串列開關架構使其本身適合於實施於 ϋ張尺度適用中國國家標準(CNS>A4規格(210 X 2^7公釐) 4442 5 A7 B7 五、發明說明(\>") 特定應用積體電路(A S I C )之上’且其將爲熟習本項 技藝人士認爲係一種A級開關驅動器之獨特結構。 雖然本發明已經參考上述較佳實施例而特別予以圖示 及敘述,熟習本項技藝人士將瞭解,於不偏離本發明之精 神及範疇之下,形式及細節之許多改變可以被完成。舉例 而言,雖然於此係詳述二極體技術作爲較佳實施例,但是 應瞭解的是,其他電晶體技術係在本發明之範圍之內,包 括而不受限於金氧半導體(Μ 0 S )型及砷化鎵(G a A s)型之技術。 I --------訂.! 1 — — . (涑先閱讀背面之注意事項再填寫本頁) M濟部智慧財產局員工消費合作社印製 本紙張尺度適用令國國家標準(CNS)A4規格(210 X 297公釐)
Claims (1)
- 4442 51 A8 B8 C8 D8 t、申請專利範圍 1、 一種用以驅動三個訊號準位至測試下裝置之接腳 之三態電路,該三態電路包括: 一個驅動器,其具有一個於第一訊號準位之輸出,該輸出 適合於連接至該接腳; —個第一開關單元,其係連接至該輸出,該第一開關單元 回應於一個程式化之訊號,且可操作於選擇性地改變該第 —訊號準位至一個第二訊號準位;及 —個第二開關單元,其係串列連接至該第一開關,該第二 開關回應於一個第二程式化訊號,且可操作於與該第一開 關合作,以改變該第二訊號準位至一個第三訊號準位。 2、 如申請專利範圍第1項之三態電路,其中, 該驅動器包含一個具有電路之緩衝放大器,其係可操作於 建立一個定義該第一訊號準位之可程式化電壓。 3、 如申請專利範圍第1項之三態電路,其中,該第 一開關單元包含一個第一電流拉引網路,以由該驅動器沿 著一個電流路徑汲取一個第一預先決定之電流。 4、 如申請專利範圍第3項之三態電路,其中,該第 一電流拉引網路包括: 一個第一電子開關;及 一個第一電流源,其以汲取之結構連接至該第一電子開關 〇 5、 如申請專利範圍第4項之三態電路,其中, 該第一電流源係可程式化於由該緩衝器沿著該第一電流路 徑汲取一可選擇之電流,以降低該輸出訊號準位至一個第 1 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 訂---------線— 經濟部智慧財產局員工消費合作社印*'衣 4442 5 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 二訊號準位。 6、 如申請專利範圍第4項之三態電路,其中, 該第一電子開關包含一對設置作爲差分對之雙極電晶體對 Q 7、 如申請專利範圍第1項之三態電路,其中,該第 二開關單元包含一個第二電流拉引網路,以由該驅動器汲 取一第二預先決定之電流。 8、 如申請專利範圍第7項之三態電路,其中,該第 二電流拉引網路包括: 一個第二電子開關;及 一個第二電流源,其以汲取之結構連接至該第二電子開關 0 9、 如申請專利範圍第8項之三態電路,其中, 該第二電流源係可程式化於沿著該第一電流路徑汲取一個 可選擇之第二電流,以與該第一電流相加,且降低該輸出 訊號準位至一個第三訊號準位。 1〇、如申請專利範圍第8項之三態電路,其中, 該第二電子開關係包含設置作爲差分對之一雙極電晶體對 〇 1 1、一種A級開關驅動器電路,其用於一個積體電 路之中,以驅動三個電壓準位至測試下裝置之接腳,該三 態電路包含: 一個驅動器,其包含一個具有一輸出阻抗之緩衝放大器, 該緩衝器具有電路,其可操作於產生一個定義高電壓準位 . 2 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) '----- '衣--------訂--------*線 — (請先閱讀背面之注意事項再填寫本頁) 4 442 5 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 之可程式化電壓,且具有一個適合於連接至該接腳之輸出 1 一個第一開關單元,其連接至該輸出,該第一開關單元包 含一個第一電流拉引網路,其定義一個第一電流路徑,且 回應於一個程式化訊號,以選擇性地改變該高電壓準位至 一個中間電壓準位,其係藉由從該驅動器沿著該第一電流 路徑而汲取一個第一預先決定之電流;及 一個第二開關單元,其串列連接至該第一開關單元,該第 二開關單元包含一個第二電流拉引網路,其定義一個第二 電流路徑,且回應於一個程式化訊號,以選擇性地改變該 中間電壓準位,其係藉由從該驅動器汲取一個第二預先決 定之電流,以加總沿著該第一電流路徑且持續沿著第二電 流路徑之該第一電流。 1 2、如申請專利範圍第1 1項之A級開關驅動器電 路,其中,該第一電流拉引網路包括: 一個第一雙極接面電晶體之差分對;及 一個第一電流源,其連接至該射極。 1 3、如申請專利範圍第1 2項之A級開關驅動器電 路,其中: 該第一電流源係可程式化於由該緩衝器沿著該第一電流路 徑汲取一個可選擇的電流,以降低該輸出訊號至一個第二 訊號準位。 1 4、如申請專利範圍第1 1項之A級開關驅動器電 路,其中, 本紙張尺度適用中國國家螵準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之沈意事項再填寫本頁) *4.-------訂--------I I 4 4 經濟部智慧財產局員工消費合作社印製 251 - C8 D8 六、申請專利範圍 一個第二雙極接面電晶體之差分對;及 一個第二電流源,其連接至該射極。 1 5、如申請專利範圍第1 4項之A級開關驅動器電 路,其中, 該第二電流源係可程式化於沿著該第一電流路徑汲取一個 可選擇之第二電流,以與該第一電流相加。且降低該輸出 訊號準位至一個第三訊號準位。 1 6、一種由一驅動器切換輸出訊號準位之方法,其 係根據一預先決定之三態波形以減小轉換之暫態,該驅動 器具有產生一第一訊號準位之電路,該方法包含下列步驟 利用該第一訊號準位作爲該三態波形之第一狀態; 由該驅動器沿著一第一電流路徑汲取一預先決定之第一電 流,以減少該輸出至一個第二訊號準位,該第二訊號準位 定義一個該三態波形之第二狀態;及 拉引一個預先決定之第二電流,而與由該驅動器沿著該第 一電流路徑且透過一個設置成與該第一路徑串聯之第二電 流路徑而來之第一電流相加,以降低該輸出至一個第三訊 號準位,該第三訊號準位定義該三態波形之第三狀態。 1 7、如申請專利範圍第1 6項之方法,其進一步包 括下列步驟= 禁動該第二電流路徑,以使該輸出回到該第二訊號準位。 1 8、如申請專利範圍第1 7項之方法,其進一步包 括下列步驟: t紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) ----I--- -----I--^---------線 I {請先閱讀背面之注意事項再填寫本頁) 4442 5 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 禁動該第一電流路徑,以使該輸出回到該第一訊號準位 I--— II--— — — I- - I I I {請先閱讀背面之注意事項再填寫本頁) 訂---------線— 本紙張尺度適用中固®家標準(CNS>A4規格(210 X 297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/253,175 US6137310A (en) | 1999-02-19 | 1999-02-19 | Serial switch driver architecture for automatic test equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
TW444251B true TW444251B (en) | 2001-07-01 |
Family
ID=22959186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW089102678A TW444251B (en) | 1999-02-19 | 2000-02-17 | Serial switch driver architecture for automatic test equipment |
Country Status (8)
Country | Link |
---|---|
US (1) | US6137310A (zh) |
EP (1) | EP1145433B1 (zh) |
JP (1) | JP4593791B2 (zh) |
KR (1) | KR100668250B1 (zh) |
DE (1) | DE60001095T2 (zh) |
MY (1) | MY120264A (zh) |
TW (1) | TW444251B (zh) |
WO (1) | WO2000049715A2 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7279953B2 (en) * | 2004-09-21 | 2007-10-09 | Analog Devices, Inc. | Current switch and method of driving the same |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4029971A (en) * | 1976-02-13 | 1977-06-14 | Rca Corporation | Tri-state logic circuit |
US4363978A (en) * | 1980-07-31 | 1982-12-14 | Rockwell International Corporation | Reduced power tristate driver circuit |
JPS5873881A (ja) * | 1981-10-29 | 1983-05-04 | Advantest Corp | Icテスタ |
US4572971A (en) * | 1983-03-25 | 1986-02-25 | Fairchild Camera And Instrument Corporation | Tri-state driver circuit for automatic test equipment |
US4737663A (en) * | 1984-03-01 | 1988-04-12 | Advanced Micro Devices, Inc. | Current source arrangement for three-level emitter-coupled logic and four-level current mode logic |
US4998026A (en) * | 1989-04-19 | 1991-03-05 | Hewlett-Packard Company | Driver circuit for in-circuit overdrive/functional tester |
JPH03277983A (ja) * | 1990-03-28 | 1991-12-09 | Ando Electric Co Ltd | Db型asによるdut負荷切換回路 |
US5159216A (en) * | 1990-10-25 | 1992-10-27 | Triquint Semiconductor, Inc. | Precision tristate output driver circuit having a voltage clamping feature |
JP2866750B2 (ja) * | 1991-01-28 | 1999-03-08 | 三菱電機株式会社 | 半導体試験装置および半導体装置の試験方法 |
US5146159A (en) * | 1991-02-01 | 1992-09-08 | Schlumberger Technologies, Inc. | Pin driver for in-circuit test apparatus |
US5146161A (en) * | 1991-04-05 | 1992-09-08 | Vlsi Technology, Inc. | Integrated circuit test system |
US5250860A (en) * | 1992-06-25 | 1993-10-05 | International Business Machines Corporation | Three-level cascode differential current switch |
US5323068A (en) * | 1992-11-17 | 1994-06-21 | National Semiconductor Corporation | Low power low temperature ECL output driver circuit |
US5500817A (en) * | 1993-01-21 | 1996-03-19 | Micron Technology, Inc. | True tristate output buffer and a method for driving a potential of an output pad to three distinct conditions |
EP0630113B1 (en) * | 1993-06-16 | 2001-02-21 | Koninklijke Philips Electronics N.V. | Integrated logic circuit with a single ended input logic gate |
JP3539509B2 (ja) * | 1994-03-15 | 2004-07-07 | 株式会社ルネサステクノロジ | 電流切換型論理回路 |
US5656953A (en) * | 1995-05-31 | 1997-08-12 | Texas Instruments Incorporated | Low overhead memory designs for IC terminals |
US5578941A (en) * | 1995-08-23 | 1996-11-26 | Micron Technology, Inc. | Voltage compensating CMOS input buffer circuit |
US5644258A (en) * | 1996-01-04 | 1997-07-01 | Winbond Electronics Corp. | Driver circuit, with low idle power consumption, for an attachment unit interface |
JP3734877B2 (ja) * | 1996-03-22 | 2006-01-11 | 株式会社アドバンテスト | Ic試験装置のi/o切換スイッチ回路 |
US5714892A (en) * | 1996-04-04 | 1998-02-03 | Analog Devices, Inc. | Three state logic input |
US5900744A (en) * | 1996-12-30 | 1999-05-04 | Intel Corporation | Method and apparatus for providing a high speed tristate buffer |
JP3599988B2 (ja) * | 1997-12-09 | 2004-12-08 | 日立ハイテク電子エンジニアリング株式会社 | 電子デバイスへの負荷電流出力回路およびicテスタ |
-
1999
- 1999-02-19 US US09/253,175 patent/US6137310A/en not_active Expired - Lifetime
-
2000
- 2000-02-17 TW TW089102678A patent/TW444251B/zh not_active IP Right Cessation
- 2000-02-17 MY MYPI20000565A patent/MY120264A/en unknown
- 2000-02-18 KR KR1020017010529A patent/KR100668250B1/ko active IP Right Grant
- 2000-02-18 WO PCT/US2000/004454 patent/WO2000049715A2/en active IP Right Grant
- 2000-02-18 DE DE60001095T patent/DE60001095T2/de not_active Expired - Lifetime
- 2000-02-18 JP JP2000600350A patent/JP4593791B2/ja not_active Expired - Lifetime
- 2000-02-18 EP EP00908761A patent/EP1145433B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2000049715A2 (en) | 2000-08-24 |
MY120264A (en) | 2005-09-30 |
EP1145433A2 (en) | 2001-10-17 |
DE60001095T2 (de) | 2003-11-20 |
EP1145433B1 (en) | 2003-01-02 |
JP4593791B2 (ja) | 2010-12-08 |
WO2000049715A3 (en) | 2001-02-15 |
US6137310A (en) | 2000-10-24 |
KR100668250B1 (ko) | 2007-01-12 |
KR20010110440A (ko) | 2001-12-13 |
JP2002537708A (ja) | 2002-11-05 |
DE60001095D1 (de) | 2003-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW529232B (en) | Apparatus for reducing power supply noise in an integrated circuit | |
TWI276820B (en) | Interface circuit | |
JPH07105803B2 (ja) | 同時双方向トランシーバ | |
US7375568B2 (en) | Logic circuit with restrained leak current to differential circuit | |
TW517456B (en) | Output buffer circuit with switchable common mode output level | |
TW463462B (en) | Integrated semiconductor-circuit | |
JP3119335B2 (ja) | Ic試験装置 | |
TW444251B (en) | Serial switch driver architecture for automatic test equipment | |
US4947105A (en) | Method and circuit for testing integrated circuit modules | |
US7755377B2 (en) | Driver circuit and test apparatus | |
JPH02268515A (ja) | Bicmosロジツク回路 | |
JP3599989B2 (ja) | 電子デバイスへの負荷電流出力回路およびicテスタ | |
JP2937619B2 (ja) | 半導体集積回路装置 | |
TW569533B (en) | High speed, high current and low power consumption output circuit | |
JP2912158B2 (ja) | 信号線切替回路 | |
EP2096744A1 (en) | H-Bridge circuit and method for operating such circuit | |
JP3599988B2 (ja) | 電子デバイスへの負荷電流出力回路およびicテスタ | |
JP4079671B2 (ja) | 給電装置 | |
JPS6281119A (ja) | 半導体集積回路装置 | |
JPWO2002047268A1 (ja) | ドライバ回路 | |
KR100801766B1 (ko) | 전자 회로 | |
JPH05259830A (ja) | ラッチ回路 | |
JPH1188130A (ja) | 波形整形回路 | |
CN117949808A (zh) | 一种基于电势变化的芯片引脚悬空检测电路及其检测方法 | |
JP2008182308A (ja) | 給電回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |