TW442789B - Semiconductor memory device - Google Patents

Description

經濟部智慧財產局員工.消費合作社印製 44278 9 A7 --- B7 五、發明說明（ο 發明背奈 U)發明領域 ‘ 本發明係關於一種半導體記憶裝置，特別係關於一種非 揮發性半導體記憶裝置用於依據插置於強誘電電容器電極 間的強誘電材料之偏振態儲存資訊^

I (2)相關技術説明 後文參照圖1説明習知強誘電記憶裝置， 排列成一陣列之記憶體晶胞單元MC具有電容c用於使用 強誘電#料，（後文稱作「電容器C」）及M〇S電晶體Q儲存資 訊’排列成矩陣而形成記憶體晶胞單元陣列3 〇因而可寫、 讀及消除記憶體晶胞單元MC資訊。 至於圮ft·體晶胞單元陣列3〇 ’對一字線（wl〇，WL 1…）共 同連結同一行的記憶體晶胞單元MC之電晶體Q之閘極端子 ，及對一板線（PL0，PL1…）共通連結同一行的記憶體晶 胞單元電容器C之電極之一，且字線WL與板線pLs交替排 列0 此外’位元線（BLO ’ /BL0，BL卜/BL1…）共同連結至同 一列的記憶體晶胞單元M C之電晶體Q的汲極或源極。因此 記憶體晶胞單元整體排列成一矩陣，對應位元線BL，/Β[、 字線WL及板線PL各節點。 圖1彼此於列方向平行排列的多條位元線中’顯示一對毗 鄰位；^線B L及/BL連同其附近構造。相對於成對位元線β匕 及/B L中之一條位元線B L ,另一條位元線L也稱作「互補 位元線」。後文説明（包括附圖）中作爲表示互補位元線的符 -4- 本紙張尺度適用中國國家標準（CNTS)/VJ規格（210 X 297公:g ) r[[}ll[[ttllu -------I --— 1 i I I 1 i (請先閱讀背面之注意事項再'填寫4¾) 442789 A7 B7 五'發明說明（2) 號’使用「/B L J或附有上方畫線「·-」之「B L」，但二者 意義相同3 伸展於圮憶體晶胞單元MC之列方向的位元線b L及互補 位元線/B L —瑞連結至感測放大器3丨用以放大及偵測位元線 BL與互補位元線/BL間之電位差。 此外如圖i所示，前述各位元線BL，/BL及板線pL分別連 結至位元線電位供應電路3 2及板電位供應電路3 3用以.對各 線供應選擇性預定電位，複數記憶體晶胞單元MC連結於前 述她鄰位元線B L與/B L間。 其次説明具有前述記憶體陣列構造的習知記憶體晶胞單 元寫入二進制資料1之方法，以提供選擇性電位給圖2A之板 線PL之方法爲例i

寫入資料1之方法係以下述方式進行，如圖2A所示a換言 足，正電源供應電壓Vcc供给一位元線BL ,其係對應待寫 入的記憶體晶胞單元MC ;以及同時’接地準位電位供給互 補位元線/BL。然後對應字線Wl設定爲H準位，及含括於待 寫入的記憶體晶胞單元MC之M0S電晶體91及〇2變成「〇N 經濟部智慧財產局負工消費合作社印製 J ，換言之汲極及源極連結而供给電源供應電壓Vcc給電容 器C丨之電極之一》 此處，由於電源被切至開及對應電源供應電壓Vcc準位的 電壓被外加至位元線BL，故選擇性預定電位Vp已經供給對 應板線PL ’藉此介於電容器^之二電極間產生電場evcci ，而其準位係由Vcc扣除板線PL的預定電位Vp決定。利用 此電場，對應圖3A所示偏振Psl的電荷被儲存於電容器c丨藉 本纸張尺度適用中國囷家標準（CNS)AJ規格（210 * 297公犮） ^ 442 78 9 A7 ___- B7 五、發明說明（3) 此儲存偏振態。 itt 先 閱 讀 背 面 之 注 意 事 項 再 瑣 % 頁 Έ：万面，因地電位準位的電壓已經供给互補位元線肌， 故介万；“ β C2足二電極間產生電場EVcc2，其準位係由 板線PL之選擇性預定電位Vp扣除地電位a利用此電場，圖 2A所示偏振Ps2儲存於電容扣藉此儲存偏振資，訊。 當罕線WL變成0FF時，因選擇性預定電佐&已經供給板 泉PL故肩使相反極性電位變相等。因此需要定期更新連 結於位元線BL側之電容器C1電極，以及定期更新連結於互 補位元線/B L侧之電容器C2電極。 此拽情況下’若假定電容器的兩極具有等電位，則兩極. 間之%文成〇，以及偏振pr丨（圖3 A)保持於電容器C丨，及 偏振Pr2(圖4A)保持於電容器C2。 此外β未提供電源供應電壓Vcc時（特別電源供應電壓

Vcc爲。伏時）’電容器兩極之電位爲地電位準位，而儲存偏 振Pr。 經濟部智慧財產局員工消費合作社印製 前文說明中說明資料i的寫入。資料〇的寫入可藉甴於前 述資料1案例中顚倒供給位元線6[及互補位元線/BL之電壓 準位β現。換τ之，地電位準位供給位元線B]L ’電源供應 電壓Vcc供給互補位元線/BL，因此與前述窝入資料I之案例 相反，殘餘偏振Prl保持於電容器C2，及殘餘偏振pr2保持 於電容器C1 3如此將資料〇寫於記憶體晶胞單元。 此外’寫入資料的讀取進行如後述3 首先’於邊取作業前，如圖2 B所示，位元線B L及互補位 元.泉/B L放電至地電位準位，隨後字線WI^電位變成H準位， -6 本紙張尺度適用中固西家標準（CNS>A4规格（21〇 χ 2g7公轚） 44278 9 A7 B7 五、發明說明（4) 藉此使MOS電晶體Q1及Q2變成ON而開始讀取作業=此時， 板線PL電位經常爲選擇性預定電位Vp ^ 請 先 閱 讀 背 面 之 注 意 事 項 I 寫 本 頁 然後於讀取資料1之例，MOS電晶體Q 1爲ON，及地電位 準位電壓外加至電容器C1，因而於窝入案例相反方向產生 電場介於板線PL與電容器C1之電位Vp間。.如此^含括於其中 的強誘電薄膜之偏振態被反相，因而反相於電容器C1之儲 存偏振態。 它方面，因於電容器C2形成與寫入案例同向的電場，故 含括於其中之強謗電膜之偏振未被反相。因此未造成電容 器C 2之儲存偏.振態的反相但藉外加電場，儲存偏振量略 有改變。 然後數#對應電容器C 1及C2儲存偏振變化量的電荷流入 位元線BL及互補位元線/BL。由於其中流動的電荷量差異， 位元線BL之電位變成略大於互補位元線/BL電位。藉由使用 _圖I感測放大器3 1放大與彳貞測位元線B L與互補位元線/B L間 之電位差，可讀取儲存的資料1。 ^ 經濟部智慧財產局員工消費合作社印*'< 於讀取資料0案例，與寫入案例相反方向的電場由於板線 PL之電位差而外加至電容器C2，藉此反相含括於其中之強 誘電膜之偏振，因而反相電容器C2之儲存偏振態。 它方面，因與寫入案例同向的電場外加至電容器C1，故 含括於其中之強誘電膜之偏振未被反相。但藉外加電場使 偏振儲存量略微改變。 然後數量對應電容器C 1及C2之儲存偏振變化的電荷分別 流入位元線B L及互補位元線/BL。由於流動電荷量之差異， 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） U2789 A7

五、發明說明（5) 互補位S線/BL之電位變成略大於位元線BL電位a藉由使用 圖1感測放大器31放大及憤測位元線BL與互補位元線肌間 之電位差，儲存的資料〇變成可讀取。 本但至於偏振資訊例如即使寫入丨，立殘餘偏振pH保持， 田由於某種理由（例如當電源開始，選擇性預气電位供給聯 結至記憶體晶胞單元電容器之選擇性節點）外加與t被窝入 態相反的電場Evccl，（EVcc<〇)時，遲滯曲線（圖3B)變成小 _於圖^顯示原先遲滞曲線。因此讀取時，位元線此讀取的 電荷量減少造成感測邊際劣化。 相反地，.當前述Evccr値變大時，有造成偏振反相因而寫 入相反資料的問題（圖3C)。 一即使於0窝入強誘電電容器c之例，也造成前述問題，換 言之遵滞（圖4B)變成比原先遲滞（圖4A)更小，或造成錯誤窝 入（圖4C) 〇 因此爲了解決前述問題，日本專利公開案第和8-i24379號 揭示-種半導體記憶裝置’纟中記憶體晶胞單元陣列42設 置有錯誤寫入防止電路41，其使用圖5摘述的電源開復置電 經 濟 部 智 .¾ 財 產 局 員 工 消 費 合 作 社 印 η 路40，使子線WL&位元線8£^隹有在電源開之時才具有相同 .電倍。 使用前述半導體記憶裝置，mi復置電路4G係配置成 可產生2源開信號PWR0N，其於電源開始變成H準位經歷 -段預定時間。使用電源開信號⑽⑽，位元線電位產生 電路及SSR電路(圖中未顯示)經控制，因而控制個別電位 ( νβΒ等）的出現，以及經由控制存取控制電路（圖中 本纸張尺度適用中國國家標準（CNS).A4規格（210 X 297公釐） 14278 9 A7 B7 五、發明說明（6 ) 未顯示）之作業停止與解除而防止電源開時的無意義存取。 此外錯誤寫入防止電路4 I係用於使用電源開復置電路4 〇 產生的電源開信號PWRON ’防止強誘電記憶體晶胞單元 MC之一個記憶體晶胞單元中之偏振反相及記憶資料故障’ 以及開關電晶體Q1及Q2連結於至少全部位元威pL與預定電 位節點（附圖爲Vss)間。 因此經由於電源開之時輸入電源開信號PWR〇N例如於H 準位經歷一段預定時.間，至開關電晶體Q的各個閘極端子， 相等地電位Vss透過開關電晶體Q1_q2外加至全部板線^乙及 位元線BL，因而防止於電源開之時及復置電源時強謗電記 憶體晶胞單元M C中之偏振反相及記憶資料故障。 但採用選擇性預定電位外加至板線PL或位元線BL之方法 之強绣電記憶體中’於電源開時或於由電源關模返回時， M〇S電晶體Q變成〇FF(未連結），及外部電場未外加至連結 於MOS電晶體Q之強誘電電容器C之記憶保持節點。因此唯 有偏振存在於記憶保持節點而與非揮發性資料之態無關， 其電位係處於浮動態。如此當選擇性預定電位外加至位元 BL及板線PL時，或於電源開之時或於由電源關模返回時， 以及於不小心引起雜訊造成板線PL電位達到某種準位案例. ，記憶保持節點的電位遵照板線PL電位，且因強誘電電容 器耦合而改變。但因記憶保持節點的寄生能力，介於電容 器C兩端間引起電位差’因此有造成誤寫機率。 此外如圖5所示，需要對位元線孔各侧及板線此条侧準備… 開關電晶體Q1及Q2，結果導致記憶體晶胞單元陣列面積加 -9- 本纸張尺度過用屮固國家標準（CNS)A4規格（210 X 297公釐） hi n —Lr n - - n n n n I r I (請先閲讀背面之注意事項再填k$) 訂： --線. 經濟部智慧財產局員工消費合作社印製 44278 9 經濟部智慧財產局員工清費合作社印制^ Α7 Β7 五、發明說明（7) ~大的問題。 發明概述 ' 有鑑於解決前述問題，本發明之一目的係有效提供一種 半導體記憶裝置，其可使用簡單構造防止電源開之時造成 的誤寫。 ’‘ 本發明具有下列構造來達成前述目的。 本發明之第一方面爲一種半導體記憶裝置，其中經由排 列記憶體晶胞單元形.成一記憶體晶胞單元陣列，各自具有 一記憶體電容器配合一強誘電膜及一 MOS電晶體形成一矩 陣，具有下述構造： 同一行的MOS電晶體之閘極係連結至同一條字線； 同一列的MOS電晶體之源極及汲極之一係連結至同一·條 位元線，及汲極及源極之另一係連結至記憶體電容器之一 電極； 記憶體電容器之另一電極係連結至一板線；以及 複數記憶體電容器被選定於行方向或列方向的板線； 該半導體記憶裝置包含： 一閘極電壓供應區段其於電源開時供應預定電壓給連結 至字線的Μ 0 S電晶體閘極》因而激勵Μ 0 S電.晶體且連結位 元線及記憶體電容器之一電極，故位元線及記憶體電容器 之該電極藉MOS電晶體具有等電位；以及 一電位控制區段其使位元線與板線電位變相等，因此記 憶體電容器之兩極具有等電位。 本發明之第二方面爲一種半導體記憶裝置，其中經由排 -10- ’ 本紙張尺度適用中國囤家標準（CNS).A4規恪（210 X 297公釐） 0---i------------V.裝--------訂------I---線 'η (請先閱讀背面之注意事項#,填寫本頁) 4278 9 A7 B7 五、發明說明（8 ) 列記憶體晶胞單元形成一記憶體晶胞單元陣列，各自具有 一記憶體電容器配合一強誘電膜及一 MOS電晶體形成一矩 陣，具有下述構造： 記憶體電容器之一電極係連結至一板線·； 同一行之MOS電晶體之閘極係連結至同一條字線； t 同一列之MOS電晶體之源極及汲極之一係連結至同一條 位元線，及源極及汲極之另一係連結至記憶體電容器之另 一電極；以及 於該板線於行方向或於列方向有複數記憶體電容器被選 定： 該半導體記憶裝置包含： —閘極.電壓供應區段其供應預定電壓給連結至字線的 MOS電晶體閘極因而激勵MOS電晶體且連結位元線及記憶 體電容器之一電極，因此於電源開之後，以及當被供給預 定電壓的板線或位元線由電源關模返回時俾便減少電力消 耗至再度到達選擇性預定電位爲止，位元線及記憶體電容 器電極具有相等電位，而與處於作業時或處於等候態無關 :以及 一電位控制區段其使位元線與板線電位相等，故記憶體 電容器之兩極具有等電位。 本發明之第三方面爲一種根據第1或第2方面之半導體記 憶裝置，其中該電位控制區段爲一開關電晶體用以控制電 流的導通/非導通，以及 藉由供應預定電壓給開關電晶體閘極而激勵開關電.晶體 -11 - 本紙張尺度適用中國國家標準（CNS)AO見格（210 χ 297公釐） (請先閲讀背面之迮意事項再^寫本頁) Ύ5 r 經濟部智慧財產局員工消費合作社印製 142789 A7 _____B7 _ "' ' ---------- 五、發明說明（9) ’位元線與板線連結，使位元線與板線具有等電位。 本發明之第四方面爲一種根據第}或第2方面之半導體記 憶裝置，其中該電位控制區段具有一電壓供應電路用以供 應預定電壓以及. 一開關電.晶體用以供應電壓由電壓供應電路孕位元線及/ 或板線；以及 預定電壓供給開關電晶體閘極而激勵開關電晶體，使位 元線及板線具有等電位。 本發明之第五方面爲一種根據第1或第2方面之半導體記 憶裝置’其中該電位控制區段具有一電壓供應電路，其基 於電源開之時或由電源關模返回時送出的電源開偵測信號 .心、應預.足电壓給位.元線及板線，藉此使位元線及板線電 位變相等。. 本發明之第六方面爲一種根據第i或第2方面之半導體記 憶裝置，其中藉由组合第3至第5方面所述電位控制區段形 成的電位控制區段用以使位元線與板線電位變相等。

經濟部智慧財產局員工消費合作社印M 本發明之第七方面爲—種根據第3方面之半導體記憶裝置 ，其中該閘極電壓供應區段爲一電源開復置電路，其於電 源開之時或由電源關模返回算起—段預定時間，供給預定 輸出電壓至至少一條連接於M〇s電晶體閘極的字線’激勵 MOS電晶體，因而連結該字線與記憶體電容器電極，以及 也供給預定輪出電壓至開關電晶體的閘極，激勵開關電 晶體，因而使記憶體電容器兩極電位變相等s 本發明足第八方面爲一種根據第4方面之半導體記憶裝置 -12- 本紙張尺度適用中國固家標準（CNS)A4規格（210 X 297公爱） .42789 A7 五、發明說明（10) ’其中該閘極電壓供應區段爲—電源開復置電路，其於電 源時或由電源關料回算起—段預定時間，供ς預定 輸出電壓至至少一條連接於M0S電晶體閘極的字線，激勵 讓電晶體，因而連結該字線與記憶體電容器電極，以及 也供給預定輸出電壓至開關電晶體的閘極'激勵開關電 晶體，因而使記憶體電容器兩極電位變相等。 本發明之第九方面爲-種根據第5方面之半導體記憶裝置 ’其中該閘極電壓供應區段爲—電源開復置電.路，其於電 源開之時或由電源關模返回算起—段預定時間，供^預= 輸出電壓至至少一條連接SM0S電晶體閘極的字線，激勵 MOS電晶體’因而連結財線與記憶體電容器電極，以及 也供給一電源開偵測信號给電壓供應電.路而供應預定電 壓给位元線及板線，因而二線電位變相等。 本發明之第十方面爲一種根據第7至第9方面之任—方面 之半導體記憶裝置，其中該電源開復置電路具有—增壓電 路用以增壓輸出電壓至電源供應電壓或以上。 根據本發明之第1及第2方面，於電源開時或於由電源關 模返回至再度選擇性預定電位時，預定電壓利用閘極電壓 供應區段供應連結至字線的M0S電晶體閘極，因而激勵 MOS電晶體，使連結至“⑴電晶體之源極或没極之位元線 連結至記憶體電容器之一電極。 此外’當位元線與板線電位利用電壓控制區段變成相等 時，（透過MOS電晶體）連結至記憶體電容器之—電極的位元 線與連結至另一電極的板線具有相等電位。 本纸張尺度適用f囵靣家標準規格⑵0x297公藿） 13- ----If-----I I I M ' ! I (請先閱讀背面之注意事項命填寫本頁) 訂 .線- ί42 78 9 經濟部智慧財產局員工消費合作社印製 Α7 _-- ____Β7^_____ 五、發明說明（Vi) 藉此於電源開時或於由電源關模返回至再度選擇性預定 電位時’可能被改變的的記憶體電容器之記憶體保持節濰 的電位極性被固定於等電位，因而防止記憶體電容器之偏 振方向於非期望時間反相，藉此防止記憶態故障。 根據本發明之第3方面，第丨或第2方面之電位摔制區段爲 一開關電晶體用以控制電流的導通/非導通，以及經由供應 預定電壓给閘極來激勵開關電晶體，位元線與板線容易連 結使位元線與板線變成等電位s因此於電源開之時或由電 源關模返回至再度選擇性預定電壓時，可防止記憶體電容 器之偏振方向於非期望時序反相，藉此使用簡單裝置防止 記憶態的故障》 根據本發明之第4方面，第1或第2方面之電壓控制區段有 一電壓供應電路用以供應預定電壓，及一開關電晶體用以 供應來自電壓供應的電路至位元線及/或板線，以及預定電 壓供應開關電晶體的閘極而激勵開關電晶體。如此位元線 及板線具有等電位，因此於電源開之時或由電源關模返回 至再度選擇性預定電壓時，可防止記憶體電容器之偏振方 向於非期望時序反相，因而以簡單裝置防止記憶態的故障。 根據本發明之第5方面，第丨或第2方面之電壓控制區段爲 種壓供應電路，其基於電源開之時或由電源關模返回 時送出的電源開偵測信號，供應預定電壓給位元線及板線 而使二線之電位變相等，積生於電源開之晚或於由電源關 模返回至再度選擇性預定電壓時，....防止記憶體電容器之偏 振方向於非期望時序反相，藉此以簡單裝置可防止記憶態 -14- 本紙張尺度適用令國國家標準（CNS)A4規格（210 X 297公釐） -1 ] — — — — — I--'* 1 丨 (請先閱讀背面之注意事項一寫本頁) _ -線 14278 9 A7 B7 五、發明說明（12) 的故障s 根據本發明之第6方面，藉由併用第3至第5方面所述電位 技制區&，可使位元線及板線具有通用目的的相等電位。 根據本發明之第7及第8方面，於電源開之時或由電源關 模返回經歷-段預定時間間期時，預定輸出電臀供給連結 至MOS電晶體閘極的至少-條字線因而激勵m〇s電晶體， 藉此連結位元線與記憶體電容器電極，因此M〇s電晶體可 利用既有字線藉簡單裝置激勵。 此外，MSO電晶體及開關電晶體可被同步激勵而使裝置 更有效且可控制。因此可於電源開之時或於由電源關模返 回再度選擇性決定電壓時，以高度精確防止記憶體電容器 偏振方向於非期望時序反相，因而防止記憶態的故障。 根據本發明之第9方面，預定輸出電壓係於電源開之時或 於由電源關模返回經歷一段預定時間間期時，供給至少— 條連結MOS電晶體閘極的字線俾便激勵M〇s電晶體，因此 連位元泉與1己憶體電谷器電極，如此可利用既有.字線藉 簡單裝置激勵M S 0電晶體。 經濟部智慧財產局員工消費合作社印製 此外容易同步控制供應電壓至从仍電晶體閘極，以及供 應$率於偵測信號至電壓供應電路，因此使裝置更有效且 更容易控制。如此可於電源開之時或於由電源關模返回至 再度選擇性預定電壓時，以高度精確防止記憶體電容器之 偏振方向於非期.望時序反相，因而防止記憶態故障。 艮據夸發明之第丨〇方面，經由提供增壓電路於電源開復 置電路，變成可可靠地控制M0S電晶體及/或切換電晶體或 -15- 本紙張尺度適用中〜 V ~ r Μ / y VJ X υ 1 ζ Ϊ 44278 9 A7 B7 五、發明說明（13) 電壓供應電路。如此於電源開之時或於由電源關模返回至 再度選擇性預定電壓時，記憶體電容器之二電極可可靠地 具有相等電位因而保護記憶體電容器之記憶内容。 圖式之簡單説明 圖丨爲略圖顯示非揮發性半導體記憶裝置之典梨記憶體晶 % 胞單元陣列構造。 圖2A爲略圖顯示寫入強誘電電容器之作業範例，及圖2B 爲略圖顯示讀取自強誘電電容器之作業範例。 圖3Α顯示圖2Α及2Β之強誘電電容器〇丨之遲滯，圖3Β顯示 遲滯變小之案例，及圖3C顯示誤寫案例β 圖4Α顯示圖2Α及2Β之強誘電電容sC2之遲滯’圖4Β顯示 遲滯變小之案例，及圖4C顯示誤寫案例。 圖5爲習知半導體記憶裝置之仰視圖。 圖6爲根據本發明之半導體記憶裝置之仰視圖。 圖7爲方塊圖顯示根據本發明之一具體例之半導體記憶裝 置之上游部分。 圖8爲方塊圖顯示根據本發明之一具體例之半導體記憶裝 之下游部分夕一部今„_____ _ — _ -*-** — 圖9爲於電源開時，根據本發明之—具體例之半導體記憶 裝置I電源供應電壓 '所供應的預定電壓、電源開復置電 路之輸出電壓、及字線電壓之時序圖。 圖10爲方塊圖顯示根據本發明之另—具體例之半導體記 憶裝置之下游邵分之—部分。 圖11爲方塊圖顯示根據本發明之其它具體例之半導體記 ______ -16· 本紙張尺用中國國家標準(CNS)A4H^7^fi^- • Γ n n 1Γ .—1 -—, ,—' ] ] I i ! I A n n {請先閲讀背面之注意事項Φ-填寫本頁) 訂： .線. 經濟部智慧財產局員工消費合作社印製 M2 78 9 Α7 Β7 五、發明說明（14) 憶裝置之下游部分之一部分。 圖丨2爲方塊圖顯示<根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部.分。 圖13爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖14爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖15爲方塊圖顯示根據本發明之其它具體例之半導體ΐ己 憶裝置之下游部分之一部分3 圖1 6爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖丨7爲.方塊圖顯示根據本發明之其它具.體例之半導體記 憶裝置之下游部分之一部分。 圖1 8爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖丨9爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖20爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖2 1爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分β 圖22爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖23爲方塊圖顯示根據本發明之其它具體例之半導體記 •17. 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 請 先 閱 請 背 面 之 注 意 事 項 mi I裝 頁 訂 線 經濟部智慧財產局員工消費合作社印製 442 78 9 A7 B7 五、發明說明（15) 憶裝置之下游部分之一部分。 _圖24爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部.分。 圖25爲方塊圖顯示根據本發唞之其它具體例之半導體記 憶裝置之下游部分之一部分。 圖26爲方塊圖顯示根據本發明之其它具體例之半導體記 憶裝置之下游部分之一部分。 較佳具體例之説明 以下爲參照附圖有關本發明之具體例之詳細説明。相同 參考编號標示於類似前述構造之部件而將免除其説明。 圖6所示根據本具體例之半導體記憶裝置具有類似圖1所 示半導體記憶裝置的構造，爲方便説明起見，其中複數位 元線JB L及複數排列於交又位元線B L方向之字線W L係排 於基板上，以及複數記憶體晶胞單元Μ係位在對應位元線 BL與字線WL各節點之點排列成矩陣。各記憶體晶胞單元Μ 設置有至少一電晶體Q(例如M〇S電晶體）及至少一強誘'電電 容器C包括強謗電薄膜作爲絕緣膜，因此記憶體晶胞單元Μ 形成非揮發性半導體記憶裝置，用以以強誘電膜乏偏振方 .向儲存資訊。 然後，同一行MOS電晶體Q之閘極連結至同一條字線WL ，及同一列MOS電晶體Q之源極或汲極之一連結至同一條位 元線BL，另一連結至強誘電電容器C之一電極，而強誘電 電容器C之另一電極係連結至板線PL，故於板線PL由複數 強誘電電容器C被選定。 -18- 本纸張尺度適用中國國家標準（CNS).A4規格（210 X 297公釐） ·) <請先閲讀背面之注意事項%填寫本頁.) 言 r 經濟部智慧財產局員工消費合作社印製

五、發明說明（16) 根據本具體例之半導體記憶裝置包含電源開復置電路5(圖 7)(容後詳述）’其除了圖1所示習知半導體記憶裝置外，用 以於電源開之時或於由電源關模返回時，當預定電位供給 位元線BL或板線Pl時，輸出預走電壓直至預定電位變穩定 爲止a基於源自電源開復置電路5之信號p〇N(雩7)，H準位 電壓外加至圖6所示複數字線WL之至少一線，使从〇5電晶 體Q變ON(導通）藉此連結位元線3[連結至M〇s電晶體q及強 誘電電容器C 〇 電源關模表示一種作業模，其中於電源開之後，被供給 預七寇壓的板線p L或位元線B L變成具有選擇性預定電位用 以減少電功率消耗，而與於作業中或於等候態無關。 此外開關I;晶體ST_基於來自電源開復置電路5之信號pon ，經由外加預定電位至閘極，用以電連結對應同—列記憶 體晶胞單元Μ之位元線B L及板線P L，開關電晶體對對應於 各列记憶體晶胞單元Μ之各條位元線BL及各板線PL分別設 置。 開關電晶體ST不僅限於前述配置，其構造可使全部位元 線SL及板線PL由同一開關電晶體ST電連結。 使用前述構造’當於電源開之時或於由電源關模返回時 ’供應預定電位給位元線B L或板線PL，位元線B L及強诱電 電容器C之一電極連結至預定電位變穩定爲止。此外，半導 體记憶裝置之位元線B L及板線電位變相等》如此外加於強 謗電電容器C之電場不會改變，因而防止發生偏振反相如此 防止誤寫。容後詳述。 -19- 本纸張尺度適用中國國家標準（CNS)；U規格（21〇 χ 297公釐） i --------- ---- I I---1 1 ^ 0 I----— II Γ . ,*-- (靖先閱讀背面之注意事項！^寫本頁) 經濟部智慧財產局員工消費合作社印製 42789 A7 B7 五、發明說明（17) 請 先 閲 讀 背 面 之 注 意 事 項 圖7顯示U路圓顯示電源開復置電路5之構造，其於電源 開之時或於由電源關模返回時，當預定電位供給位元線BL 或板線PL時’輸出預定電壓至預定電位變穩定爲止；及顯 示一字線驅動電路A，其隨與電源開復置電路5之輸出同步 的信號PON而定，外加H準位電壓至複數字線'匕之至少一 字線。 圖7之字線驅動電路A設置爭聯連結的列解碼器}，反相器 2，準位移相電路3及一對電晶體4。準位移相電路3之輸出 分別連結至组成電晶體對4的一對N通道電晶體QN4及P通道 電晶體QP4之閘極端子。 訂 P通道電as QP4之源極端子連結至電源供應器Vpp.，n通 道電晶體QN4之源極端子連結至一對電晶體6(容後詳述）之 輸出側’及電晶體對4之輸出端子（汲極端子）連結至字線 WL。+ 線 經濟部智¾財產局員工消費合作社印製 電源開復置雹路5爲信號輸出電路，其如前述，係於裝置 之電源開之時或於由電源關模返回時，用以輸出預定輸出 電壓信號（後文將此節點稱做PON)直至位元線BL或板線PL 具有穩定預定電位爲止。電源開復置電路5之輸出端子分別 透過反相器2連結至組成電晶體對6之一對N通道電晶體QN6 及P通道電晶體.QP6之閘極端子。 P通道電晶體QP6之源極端子連結至電源供應電壓Vcc，N 通道電晶體QN6之源極端子接地，電晶體對6之輸出端子（汲 極端子）連結至N!通道電晶體Q N 4之源極端子° 此外電源開復置電路5之輸出端子係透過兩個反相器2連 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公t ) 經濟部智慧財產局員工消費合作社印製 42789 A7 B7 五、發明說明（18) 結至準位移相電路7，及準位移 移相电路7 輪出端子連結至 開關電晶體ST之閘極，容後詳述。 ^ . 因此電源開復置電路5之輪出信號p〇N藉兩部反相器2作 時間調整’然後經由具有電壓Vpp的準位移相電路7,改變 成具有與剛信號同相位的預定電位信號（後文將此節點稱 作P0N1)，且用作開關電晶體ST(圖6)之輸人信號，其使位 讀BL及板訊於電源開時具有等電位。本具體例使用兩 '邵反相器，但本發”僅囿限於此，也可未使用反相器。 此外’經由連結増壓電路8至準位移相電路？，開關電晶 體ST可可靠地切換成QN ’雖然未顯示，外加於字線帆之 電歷也藉増壓f路增[如此增壓電位透過字線WL供给記 憶體晶胞.單元Μ ’因而可可靠地將記憶體晶胞單元M切換成 ON => 又復電源開復置電路5有一偵測電路，其於可能對強誘電 電容器Cn己憶體内容造成不良影響的電源開之時或於由電 源關模返回時，輸出Η信號至供給位元線BL或板線PL之預 定電位變穩定爲止；以及於預定電位變穩定後輸出L信號。 其次爲方便起見參照圖8所示記憶體晶胞單元Μ部分，說 明基於前述信號PON 1之記憶體陣列的作業。 首先於電源開之時或於由電源關模返回時，如圖7所示， Η信號由電源開復置電路5輸出，+ρ通路電晶體QP6藉L信號 透過反相器2切換成ON » 它方面，列解碼器！的L信號透過反相器2改成Η信號，因 此Ν通道電晶體QN4被切換成ΟΝ β如此，電源供應電壓Vcc -21 - 本纸張皮度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^'° ί請先閱讀背面之注意事項命填寫本頁)

44278 9 A7 B7 五、發明說明（19) 經由前述P通道電晶體QP6及N通道電晶體QN4連結至字線 WL。

如圖8所示’字線WL連結至組成記憶體晶胞單元Μ之MOS 閱 讀 背 面 之 注 意 事 項 再, 填 寫 本 頁 電晶體閘極端子。如前述，M〇s電晶體Q之源極或汲極 之一連結至位元線β L ,另一連結至強诱電電容器仁s當補 充電源供應電壓Vcc(圖7)經由字線WL外加至閘極端子時， MOS電晶體Q切換成〇N，藉此連結位元線B l及強謗電電容 器C 〇 如圖8所示’連結至記憶體晶胞單元％之位元線bl及板線 PL係連結至開關電晶體ST之源極及汲極，故其開關係以外 加至問極端子之P〇N I信號電壓是否存在而控制開關s若位 元線BL及板線PL係電連結，則二線BL及PL被充電至由預定 電壓彳共應電路V S供給板線P L的電位a . 相信圖8之信號電壓p〇N1與圖7之差異在於其係同步而未 透過準位移相電路4，且使用不會改變電壓準位的替代電 路。 以下爲具有前述構造之半導體記憶裝置之説明。 經濟部智.·"財產局員工消費合作社印製 首先於電源開之時或於由電源關模返回時，Η信號由電源 開復置電路5輸出，（如圖7所示）至供給位元線B l或板線P L 之預定電位變穩定爲止，Ρ通道電晶體QP6藉L信號透過反 相器2切換成ON ’藉此外加補充電源供應電壓vcc至電晶體 對4 a 它方面’經由透過反相器2將列解碼器1之L信號改成Η信 號，Ν通道電晶體QN4被切換成ON，因此電源供應電壓Vcc -22- 本纸張尺度適用中國國家標準（CNS) A4規格 (210 X 297公釐） 442 78 9 A7 B7 五、發明說明（20) 經由前述P通道電晶體PQ6及N通道電晶體QN4連結至字線 WL =然後補充電源供應電壓Vcc透過字線.WL如圖8所示例 如外加至MOS電晶體Q之閘極端子，如此MOS電晶體Q爲 ◦N，因而連结位元線BL及強诱電電容容c。 此外源自電源開復置電路5之信號電壓PON 1外加至開關 電晶體ST之閘極，使開關電晶體變導電’以及介於位元線 BL與板線PL間發生短路。如此二線BL及PL被充電至由預定 電壓供應電路VS供給板線PL的電位。 藉此可將強誘電電容器C儲存資訊的雙極維持於等電位。 於供給位元線B L或板線P L之預走電位變穩定後，作爲源 自電源開復置電路5之ΡΟΝ信號，_出L信巧，字線WL連結 至列解碼器1，開關電晶體ST被切換成OFF，藉此可作正常 讀寫等。 圖9顯示附圖中由上至下之電源供應電壓Vcc、預定供應 電壓、P0N信號電壓及字線WL電壓之時序圖。圖9所示流 程圖時間軸之時間A顯示始於電源開的時間，時間b顯示電 源供應電壓及被供應的預定電壓變充分穩定及直到前述 P0N信號被輸出而字線爲η的時間B。此外時間C爲開始電 源關模之時間，及時間D爲被供給的預定電壓放電而變成地 電位的時間。時間Ε爲由電源關模返回作業模的時間，及時 間F爲當電源供應電壓及被供應的預定電壓變充分穩定及直 到前述Ρ0Ν信號被輸出而字線爲η的時間F。 根據前述具體例，於電源開之時或於由電源關模返回時 ，Η準位電壓外加至多條字線之至少一條，藉此連結位元線 -23- 本纸張尺度適用中國國家標準（CNS),A4規格（21〇 X 297公髮） ΐ I I -----— 111----- /} (請先閱讀背面之注意事項今取寫本頁> 經濟部智慧財產局員工消費合作社印製

44278 S A7 B7 五、發明說明（21) 與強誘電電容器C之一電極，以及當預定電位供給位元線 BL及板線PL等時，位元線BL及板線pL透過開關電晶體ST 連結，因而使位元線81^及板線PL變成等電位。如此具有強 誘電電容器C之記憶保持節點電位且可能被改變的兩極維持 於等電位經歷前述時間間期β如此防止含括於強誘電電容 器C足強誘電膜之偏振方向於非期望時序反相，如此抑制儲 存爲偏被方向之非揮發性資料故障。 前述具體例中係參照本發明之較佳具體例説明，當然本 發明非僅囿，限於此。_ 例如圖1 0至25所示，更改切換電晶體ST類型、附著位置 及數目係屬業界人士可進行之設計更改範園内a例如一種 情況爲位元線β L連結至預定電壓供應電路VS，或開關電晶 體使用之NMOS類型以外也可使用PMOS類型ST2。 此外前述具體例中，開關電晶體ST，3丁2係設置於位元線 BL與板線PL間，但開關電晶體ST，ST\係供電連結位元線 BL及板線PL，因此開關電晶體ST，ST\可串聯插入位元線 BL與板線PL間而以預定電壓供應電路VS連結位元線BL及 板線P L(參考圖11，12，1 7，1 8，1 9，20及25)。此外合併 前述電路，至少二開關電晶體可設置於位元線BL與板線pl 間（參考圖17至25)。 此外前述具體例中，對位元線BL及板線PL直接藉控制開 關電晶體的開關連結案例作説明，以及.説明一種案例_其中 源自預定電壓供應電路之等電聲外加至位元線B L及板線p l ’但可未使用開關電晶體使位元線BL及板線PL具有等電壓 -24- 本紙張尺度適用中國國家標準（CNS).A4規恪（210 X 297公釐） V---N---------裝--- , (/ {請先閲堉背®之注意事項^-填寫本頁) * - ，線- 經濟部智慧財產局員工消費合作社印製 "278 9 Α7

經濟部智"·財產局員工消費合作社印*'Λ 五、發明說明（22) 。例如如圖26所示’於電源開之時或於由電源關模返回時 ，藉由輸入電源開偵測信號（例如預定電壓信號（p〇N))至預 定電壓供應電路VS，電壓供應電路vs被激勵（例如正常輸 出係於高阻抗態等），藉此供應相等電壓至位元線及板線經 歷一段預疋時間問期，如此獲得前述具體例的相同效果。 圖26顯示共通電壓供應電路¥$，但電壓供應電路vs也可對 位元線及板線分開設置。 此外前文說明中，作爲使位元線與板線具有等電位的裝 置，係就位7G線及板線直接藉開關電晶體連結（短路）之案例 説明，錢說明下列案㈣中等電㈣過開㈣電晶體由預 定電壓供應電路VS供給二線，以及一種案例其中等電位係 由預定電.壓供應電路VS(未透過開關電晶體）直接供應二線 ^考慮多種接線及方便度等條件，位元線及板線可併用此 等裝置變成具有等電位。拫據此種裝置可獲得萬用目的之 .裝置。 如前述，根據本發明，於電源.開之時或於由電源關模返 回時，位元線及記憶體電容器之—電極藉外加H準位電壓連 結至多條字線之至少-條；同時位元線及板線被連結或供 給預定電位。因此記憶體電容器之記憶保持節點電位之兩 極（該等電位可能被改變）可維持於等電位。如此防止含括於 記憶體電容器之強誘電膜之偏振方向於非期望時序被反相 ，也抑制儲存作爲偏振方向之非揮發性資料故障。 此外至於控制位元線及板線電位之電位控制區段，位元 線與板線可直接連結’或可使用.由電壓供應電路供應電壓 -25- 本紙張尺度適用+國國家標準（CNS)A4規格（210 X 297公釐） ----V--------V裝*-------訂---------線 (請先閱讀背面之庄意事項t寫本頁) · 442 78 A7 B7 五、發明說明（23) 至二線之開關電晶體，或可使用直接供應電壓經歷一段預 定時間間期之電壓供應電路，或可使用組合此等電路所得 ' 之簡單裝置，如此利用簡單裝置可防止記憶體電容器之資 料故障。. 此外經由使用電源開復置電路作爲閘極電壓供應區段， i MOS電晶體被激勵的時序，以及電位控制區段被存取而使 位元線與板線具有等電位的時序容易控制，因而可利用簡 單裝置防止記憶體電.容器之資料故障。 .. 此外，經由設置增壓電路於電源開復置電路，可可靠地 操作閘極電壓供應區段及電位控制區段，如此可可靠地防 止記憶體電容器之資料故障。 (請先閱讀背面之注意事項寫本頁) 經濟部智慧財產局員工消費合作社印制农 -26- 本纸張尺度適用中固國家標準（CNS)A4規格（210>< 297公釐）

Claims (1)

1. Α8 Β8 C8 D8 442789 t、申請專利範圍 1. 一種半導體記憶裝置，其中經由排列記憶體晶胞單元形 成一記憶體晶胞單元陣列，各自具有一記憶體電容器配 合一強誘電膜及一 MOS電晶體形成一矩陣，具有下述構 造： 同一行的MOS電晶體之閘極係連結至同一條字雄； 同一列的MOS電晶體之源極及汲極之一係連結至同一 條位元線，及汲極及源極之另一係連結至記憶體電容器 之一電極： 記憶體電容器之另一電極係連結至一板線；以及 複數記憶體電容器被選定於行方向或列方向的板線； 該半導體記憶裝置包含： 一閘極電壓供應區段其於電源開時供應預定電壓.給連 結至字線的Μ 0 S電晶體問極，因而激勵Μ 0 S電晶體.且連 結位元線及記憶體電容器之一電極，故位元線及記憶體 電容器之該電極藉MOS電晶體具有等電位；以及 一電位控制區段其使位元線與板線電位變相等，因此 記憶體電容器之兩極具有等電位= 2. —種半導體記憶裝置，其中經由排列記憶體晶胞單元形 成一記憶體晶胞單元陣列，各自具有一記憶體電容器配 合一強誘電膜及一 MOS電晶體形成一矩陣，具有下述構 造： 記憶體電容器之一電極係連結至一板線； 同一行之MOS電晶體之閘極係連結至同一條字線； 同一列之MOS電晶體之源極及汲極之一係連結至同一 -27- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ,—· ^----------裝·-------訂---------線 (請先閱讀背面之注意事項寫本頁) . . 經濟部智慧財產局員工消費合作社印别农 44278 9 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印φιπ 六、申請專利範圍 條位元線，及源極及汲極之另一係連結至記憶體電容器 之另一電極；以及 於該板線於行方向或於列方向有複數記憶體電容為被 選定； 該半導體記憶裝置包含： - 一閘極電壓供應區段其供應預定電壓給連結至字線的 MOS電晶體閘極因，而激勵MOS電晶體且連結位元線及記 憶體電容器之一電極，因此於電源開之後，以及當被供 給預定電壓的板線或位元線由電源關模返回時俾便減少 電力消耗至再度到達選擇性預定電位爲止，位元線及記 憶體電容器電極具有相等電位，而與處於作業時或處於 _等候態無關；以及 一電位控制區段其使位元線與板線電位相等，故記憶 體電容器之兩極具有等電位。 3. 如申請專利範圍第1或2項之半導體記憶裝置，其中該電 位控制區段爲一開關電晶體用以控制電流的導通/非導通 ，以及 . 藉由供應預定電壓給開關電晶體閘極而激勵開關電晶 體，位元線與板線連結，使位元線與板線具有等電位。 4. 如申請專利範圍第1或2項之半導體記憶裝置，本發明之 第四方面爲一種根據第一或第二方面之半導體記憶裝置 ，其中該電位控制區段具有一電壓供應電路用以供應預 定電壓以及 —開關電晶體用以供應電壓由電壓供應電路至位元線 -28 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） W Γ 氣 -ίιι^ι — IIIIIl — — - — — — ί — — — * — — — — — — — — (請先閱讀背面之注意事項！^寫本頁) . A8B8C8D8 44278 9 申請專利範圍 及/或板線：以及 預定電壓供给開關電晶體閘極而激勵開關電晶體，使 位元線及板線具有等電位β 5.如申請專利範園第1或2項之半導體記.憶裝置，其中該電 位控制區段具有一電壓供應電路，其基於電源開之時或 由電源.關模返回時送出的電源開偵測信號/供應預定電 壓給位元線及板線，藉此使位元線及板線電位變相等。 6_如申請專利範園第1或2項之半導體記憶裝置，其中該經 由组合如申請專利範園第3至5項所述電位控制區段形成 的電位控制區段用以使位元線及板線電位變相等。 丨7. ·如申請專利範園第3項之半導體記憶裝置，其中該閘極電 壓供應區段爲一電源開復置電路，其於電源開之時或由 電源關模返回算起一段預定時間，供.給預定輸出電壓至 至少一條連接於MOS電晶體閘極的字線，激勵1^〇$電晶 體，因而連結該字線與記憶體電容器電極，以及曰 也供給預定輸出電壓至開關電晶體的閘極，激勵開關 電晶體’因而使記憶體電容器兩極電位變相等。 8 ·如申請專利範圍第4項之半導體記憶裝置，其中該閘極電 壓供應區段爲一電源開復置電路’其於電源開之時或由 電源關模返回算起一段預定時間，供给預定輸出電壓至 至少一條連接於MOS電晶體閘極的字線，激勵从〇3電晶 體，因而連結該字線與記憶體電容器電極，以及 也供給預定輸出電壓至開關電晶體的閘極，激勵開關 電晶體，因而使記憶體電容器兩極電位變相等。 -29- 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ;_1------”裝 _! r锖先閱讀背面之注意事項c^'寫本I > 訂· 經濟部智慧財產局員工消費合作社印製 44278 9 六、申請旱利範圍 9.如申請專利範圍第5項之半導體記憶裝置，其中該閘極電 壓供應區段爲一電源開復置電路，其於電源開:二或= 電源關模返回算起一段預定時間，供给預定輸出電壓至 至少一條連接kMOS電晶體閘極的字線，激勵M〇s電晶 體，因而連結該字線與記憶體電容器電極，以及 也供給一電源開偵測信號給電壓供應電路而供應預定 電壓給位元線及板線，因而二線電位變相等。 10·如申請專利範圍第7至9項中任一項之半導體記憶裝置， . 其中該電源開復置電路具有一增壓電路用以增壓輸出電 壓至電源供應電壓或以上。 ,,---Ί---------M i ί (請先閲讀背面之注意事項·τ4.、寫本X〉 J % 經濟部智慧財產局員工消費合作社印製 •30- ‘紙張尺度適用中國國家標準（CNS)A4規格（210 297公釐）