A7 B7 435005 五、發明說明（f ) 發明領域 本發明有關用於積體電路（ic)之多重晶片外驅動器 (OCDs)之改良電路及其電源匯流排連接以用於使這些驅 動器自一類如動態隨機存取記億器（DRAM)在極高之時鐘 率及最小之同步轉換輸出時序（TS S0)錯失下提供同步之 多重二進位輸出信號（1與0 , ” 1 ' S ”及” 0 ’ S ”）。 發明背署 動態隨機存取記憶器（DRAMS)含有機百萬値記億器胞 格（Cells)於單一積體罨路（1C)晶片上，並是能蓮作在 搔髙之時鐘率。習憤上，提供一分離之積體電路上一輪 入接收器及輸出驅動器陣列以提供輸人二進位倍號至儲 存在記億器中.其後輪出這些二進位倍號至所要之其他 電路。為了要得到DRAM之高轉換速度能力之全部利益， 此表示為晶片外驅動器（OCDs)之驅動器需要能蓮作在極 高之時鐘率，例如幾百個百萬赫。 每一個在1C晶Η上之晶Η外驅動器，其本身是經過一 針腳及連接線連接至其他電路者是連接在饋電驅動器之 至少兩個電源匯流排之間。但因在晶Η上驅動器之布局 之物理限制及空間考量，有些驅動器是較接近地連接至 電源匯流排之輸入端而另外驅動器則連接在更遠地方。 即使距離可以掻短（例如幾個毫米或更小），晶Η針脚及 連接線之固有電感量及匯流排之電阻量在當時鐘率推向 更高更高時成為顯箸。沿一橱驅動器至次一個之電源匯 流排之電阻電壓降及沿一匯流排長度所聚集者可成為夠 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 £,.3¾^0 6 ； A7 __B7_ 五、發明說明（> ) 大以致令電路晶片上之値別驅動器之不諶意雜訊效窸及 在蓮作速度或時間上之不易處理之差異。這些在速度上 之差異在當幾乎全部晶片外驅動器輸出二進位 例如僅有一値或少數幾値是輸出二進位”o’s”時，是特 別顏明（度之亦然）。在當要實現高速DRAM’S之全部利益 將時鐘率推得更高更髙時，在晶片上之先前已知之晶Η 外驅動器間之値別轉換時間有更多更多之差異，而由此 造成更大更大之”TSS0”誤差，例如，此種情況能駸重的 限制一電腦之適宜蓮作。所以其是重要的去消除或至少 減少類此之雜訊效應及時序錯誤。 因此有需要滅小上述積體電路之晶片外驅動器之問題 及因而促進高速之蓮作。 發明概秫 本發明之一解說實施例中，提出一種積體電路，其具 有多重晶Η外驅動器經値別的諸端子對連接至短長度， 較高及較低電壓之一對匯流排，每一痼端子是製作在晶 Η上有一甚大於任一電壓匯流排之電阻之電阻。端子之 痼別電阻是實質上互相相等。在一典型賁施例中，毎一 驅動器包括一 η通道及_Ρ通道之場效電晶體，二者之閘 極傜共同連接至一傾二進位資料之輸人，而其汲極是共 同連接至一用於相當此二進位資料之輸出。Ρ通道電晶 體之傾別源搔是耦合至一較高電壓匯流排，而η通道電 晶體之値別源極是稱合至一較低電壓匯流排。第一電容 器亦是製作在1C晶片上並且連接一痼電晶體之源極至其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----------------I---訂--------- - . (請先閱讀背面之注意事項再填寫本頁) 五、發明說明（4 ) Α7 Β7 經濟部智慧財產局員工消費合作社印製 端動容轉 排發匯驅，充放影高 一有在並匯電 第間 對驅電之m流此壓器出壓及相較 第間，等源二 括之 I 諸二們丨匯在電動輪電電互之 括之合相電第 包排 齡 排他第他 壓。低驅至高充之能 包排縝須二於.其流 流其一至 電出較被接較之中可 其流相必第大 ，匯 匯上 。接¢,高輸至出連一反器式 ，匯而阻與質 路源 至H離連 j較至接输置以相動方 路源體電路實 電電 器晶分與 U 前接連當設並及驅行 電電導之電且 皚二 動與相上 先連置次換排之外可 體二之體在並 積第 驅作互片1 ，置設其轉流等片他 積第阻導。等 種與 接蓮而晶 時設換。由匯相晶其 種輿電一阻相 一一 連之度在e)換轉置是壓之重較 一 一 一每電須 定第 在 V 為器限作}.1 轉由預則電器多許 於第有之之必 指此 作動的製nslt由是電器高容小允 定此具間排阻 於在 與驅大是eaos是器充容較電減能 指在均排流電 在 ， 並此當亦 β(ρ器容壓電至三上卽 是，傾流匯之 態排 極使相器ng性容電電三接第質此。態排一匯源體。形流 源起至容hi正電三低第連及實。作形流毎源電導阻他匯 之一银電tc至二第較，器二^)異蓮一匯由電一 一電其源 體在解三tfi動第，一時容第 I 差靠之源經一第每之之電 晶阻作第(S驅之時被性電。 序可明電路第於之排明二 電電蓮一置所電同並負二置 時之發二電與大間流發第 一 之之及設器充之排至第預 f 及度本第傾路質排匯本及 他子器器換動已生流動而電電螌速 及多電實流源 一 -------------乂·------- 訂--------..線 I ' ' (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公1 ) A7 _B7 五、發明說明（4 ) 經濟部智慧財產局員工消費合作社印製 合容 電一此 包排網須與質及一之一出此 獲專 银電 1 此第 ，c 其流相必路實入有子之輸合 之請 俞 相二 Μ 合一間體，匯而阻電並輸具端排之锅 起申 而第 — 耩有之導路源體電在等一器一流路至 一諸 體及 Μ 至具子之電電導之。相括容第匯電合 知及 導 lffiffi合器端排體二諸體阻是包電 一 源在银 認明 諸第 π 耦容二流積第之導電要路一之電合傺 全説 之及 ^是電第匯種與阻一之必電第路一锶路 完之 阻以 路二之源 一 一電每排阻一此電第子電 之示 電 ，Η 電第路電定第有之流電每。與至端此。益圖 一出 4 此。電二指此具間匯之。器子路一 ，體利随 有輸一 ,體與第於在均排源體阻容端電第間導多伴 具一 間導子於在，値流電導電電出此一之一眾於 均及一之一端路態排一匯一 一之二輸合有子之其合 個入有子之出電形流每源第毎排第之嫌具端排與結 一 輸具端排輸此他匯由電於之流及路至器二流解文 每一器一流之合其源經一大間匯一電合容第匯瞭下 由括容第匯路银一電路第是排源第在 SS 電一源加究 經包電之源電至另二電與質流電及合偽二之電更研 。 路路一路電在合之第傾路實匯二以網路第路二之是目 電電第電一合網明及多電且源第，子電此電第明佳項 個 一此與第鑼是發一有在並電於出端此 C 與至發最圍 多毎。子於子路本第間。等二大输一 ，體子路本，範 有。器端路端電 括之合相第是一第間導端電 得利 -------------^--------訂---------線-- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 岛玉糾〇6， A7 _B7__ 五、發明說明（t ) 圓式簡堊説明 第1圖是先前技術中製作在一 1C晶片上之多重晶片外 驅動器陣列之概要解說。 第2圖是第〗圖中之晶片外驅動器陣列之槪要電路圖。 第3圖是先前技術之晶Η外驅動器之一之槪要電路圖。 第4圖是用於多重晶片外驅動器之理想定時情況之概 要解説圖。 第5圖是根據本發明製作在1C晶片上之多重晶片外驅 動器陣列之方塊圖。 第6圖是根據本發明所提供第5圓多重晶Η外驅動器 陣列之部分槪要電路及方塊圖。 第7圖是根據本發明之一晶片外驅動器之解說電路圖。 第8圖是第7 _之晶片外驅動器所靥之各種信號與其 時間關偽之槪要解說圖。 幕桂窝揄例謀紬說明 現參考第1圖，其顯示有一積體電路（1C)晶片（未顯示） 上製作之多重晶片外驅動器（〇 C D s ) 1 2 (以” 至” η ”數字 編號）之習知（先前技術）之陣列10之概要代表。一聯合 之記憶器單元（例如動態隨機存取記億器DRAM)亦未予顯 示但其是熟始於本技術中並且互連至値別驅動器12。毎 一個驅動器12是直接連接在分別標示為VDDQ及VSSQ之一 對局部電源匯流排14與16之間。晶片外驅動器编號為0CD ”1”者是最接近連接於匯流排14及16之輸入或電源端， 而晶Η外驅動器”η”是連接在這些匯流排之遠端或右端 -7 - 本纸張尺度適用_國國家標準（CNS)A4規格（210x 297公釐） . I --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員Μ消費合作杜印製 435^06 , A7 _B7__ 五、發明說明（p ) ^毎一値匯流排14及〗6具有原來包括之毎單位長度電阻 之電阻，其阻值雖小但沿匯流排1 4及1 6之長度有所累積。 這些匯流排14及16是鋁質的，其寬度是5〇!n〖cros(撤米）。 現參考第2圖，顯示有驅動器陣列10(第1圖）之槪要 電路圖20 ,每一驅動器12(编號為"1”至” η")是連接在匯流 排14與16之間。匯流排14具有一輸人端子22而匯流排16 則具有一輸入端子24,這些端子是分別連接至主電源匯 流排（未顯示}。第一驅動器12,编號為晶片外驅動器 0CD”〗”是連接至密切鄰近輸入端子22及24之匯流排14及 16。在端子22及24輿驅動器0CD"1”間之匯流排14及16之 短長度分別具有相當於這些匯流排之短長度之電阻R1。 同樣的是在連缠的諸驅動器12間之匯流排之短長度（例 如自驅動器〇CD”l”至驅動器0CD”2"並如此下去）具有相 似之電阻26(R1),這些電阻R1是累積至最後驅動器0CD ”η”。藉由實例，在1C晶片上可有20傾驅動器12(n = 20) 。因此在多重驅動器12之高速度蓮作期間，自最後驅動 器0CD”n”所視之電源電壓’12”能有些與自第1驅動器 0CD”1"所視之電源電壓” VI"不同。由於電阻R1之電鼷降 所致之此種情況導致各艏驅動器12間在蓮作速率推至頗 高以實現目前技術水準之全部利益時，有不諶意之同步 轉換输出時序（TSS0)錯誤（例如現今之DRAMs)。 現參考第3圖顯示有一熟知之驅動器12之一種概要電 路圖（此處顯示在短劃線之内）。此驅動器12包括一 P通 道場效電晶體32及一 η通道場效電晶體34連接在第1電 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） n n I 1 ϋ I υ ϋ I * ϋ ϋ ^1 f ϋ ϋ 一-&1 I n I ϋ ϋ J I {請先閱讀背面之注意事項再填寫本頁) A7 _B7_ 五、發明說明（π ) 源電壓端子36與第2電源電壓端子38之間。驅動器12典 型的是指示為一 CMOS反相器電路。端子36是連接至電源 匯流排14沿其長度上之某一點（僅潁示於第2圖中），而 端子38則連接至匯流排16沿長度上之某一點（僅顯示於 第2圖中）。雖然此圖未有顯示，但第2圖中顯示其有 —値或更多之電阻R1連接在這些端子36及38與個別匯流 排14及16之間，按驅動器12沿匯流排14及16自左自右之 位置及特定驅動器1 2之數字（” 1 "至” η ”}而定。每一健R 1 之電阻值可能有變化。 電晶體32及34之閛極是繙合在一起至输人端子40。一 輸入倍號指示為一” b-Data”（b資料）是在驅動器12之蓮 作期間施加至此端子。電晶體32及34之汲極是银合在 一起至一輸出端子44,在此端子有一輸出倍號指示為 ” 0 U T P I) TD AT A 輸出資料”）者是驅動器12之運作期間發 出。當一輸入信號（二進位” 1 ”或二進位” 0 ”）是施加至其 输入端子40時，驅動器12則在輸出端子44産生一與施加 至輸入端子40之信號邏輯反相之倍號。但是，有如在此 文後更詳細解釋者，一指定之驅動器12,按其在沿匯流 排14及16長度之位置及在有驅動器12之電路中電阻R1之 數目（見第2圖）而定，可能較其他在陣列10中之驅動器 12之轉換倍號進入其輸出時遲早在値別输出端子44上逹 到其規定之輸出信號位準。其結果在耦合於驅動器12之 電路中發生時序錯誤。 現參考第4鼷，潁示有一理想曲線圖50,以水平方向 -9 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） — ! — — — — — — — t^ I _ (請先閱讀背面之沒意事項再填寫本頁) , -線- 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 α： 3 b 0 Ο 6 α7 _Β7_ 五、發明說明（^ ) 代表時間及以垂直方向代表正性及負性之中振幅電壓， 以雙頭箭頭51指示之。曲線圖50代表多晶片外驅動器12在 理想但並非實際之情況下其輸出信號之時序。圖50柢 要解說一第一交流時序波（timing wave)52及一第二交流 時序波54,這些時序波是垂直對稱於一水平短割線軸55 及具有如所示之振幅。波52具有一負向之下向斜邊56及 一正向之上向斜邊57。相似的是波54具有一正向上向斜 邊58及一負向之下向斜邊59。斜邊56及58互相交叉於水 平軸55之一共同點60。而斜邊57及59互相交叉於水平軸 55之一共同點22。斜邊56, 57, 58及59(傾斜而不是垂 直）解說在一實際之驅動器電路（類如在第3圖中）中， 一有限時間是需要用於輸出信號自低振幅至高振幅之進 行（或反之亦然）。如在此所見，波52及54是互相時間同 步，皆因他們互相交叉與水平軸55交於一共同點60及62 。如在下文中之解釋，波52及54之時間同步是在功效上 歪曲或是退化，皆因驅動器12實際在不同之瞬時達到其 輸出位準（"l's”及/或”0’s”）。這些在時序中之差異是 相異電源電壓送至多重驅動器12産生之結果，相異電源 電壓依次由電源匯流排14及16中之電阻R1之結果，如前 文之解釋。 在第4圖中解說之理想案例中有一時間窗孔63,當在 此期間毎一多重驅動器12(見第1圖）可在其輸出端子14 (第3圖）轉換一相當於發生在其输入40之二進位信號 (或是”1”或是"0”）之一信號。窗孔63可想像為代表一理 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------- 丨丨丨丨-丨 — 丨 I 丨 — 丨丨 1 — 1 — I I-1 (請先閱讀背面之注意事項再填寫本頁) -111 I I I n ϋ ϋ ϋ n I I— . A7
必35C _B7_ 五、發明說明（9 ) 想化之時間間隔，在此期間全部二進位信號（”厂s ”及 ” 0 ' sn)在多重驅動器12之輸出44於同一瞬間同時平行出現 並有相同寬度（duration)。此理想情況供給盡可能多之 時間（在一已知之時鐘率下）用於這些信號，使其適合地 由其施加之電路所認識。担事實上如上文之解釋，在一 實際陣列10(第1圖）中之某些驅動器12將稍後産生正確 之输出信號，及其他對互相間則有稍早。此在驅動器12 之轉換時間中之歪斜在功效上縮短理想窗孔63之較多或 較少之伸延寬度。窗孔之縮短應是儘可能地縮小以利高 速之蓮作。 窗孔63具有一時間寬度以65指示。窗孔63是由其四餹 角隅指示為點66, 67, 68及69分別在波52及5 4之斜邊56 ,57, 58及59上。點66, 67, 68及69皆是大約分別在波 52及54之振幅位準之90%處，類此之位準正常是考處為 在軀動器12之轉換完成處。應注意窗孔63之寬度65,邸 使有第4圖中解說之理想化同步情況，實質是較小於在 點60與62間之時間間隔。例如在500megahertz (百萬赫） 之時鐘率下，在點6 0與6 2間之時間間隔（代表一半時鐘 周期）僅是1値nanosecond(lns,十億分之一秒），而窗 孔63之寬度實質是小於Ins。所以卽使驅動器12之同步 轉換有少量之歪斜（以Ins之分數計量）就能察知窗孔63 之時間之變窄並發生TSS0錯誤之結果。本發明能顯著滅 小此項問題，此將解釋如下。 現參考第5圖，顯示有根據本發明之一耦合在電源匯 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 -----— —訂---------------------------------- 經濟部智慧財產局員工消費合作社印製 4 35 0 0 6 ^ A7 B7 五、發明說明（^) 流排]Q6與108間多重晶Η外驅動器分別编號為 至η，，）之陣列1 0 Cl ρ陣列1 0 0及電源匯流排1 0 6和1 0 8典型 的是形成為一積體電路（未顯示）之一部份，此積體電路 包括多個與晶片外福動器耩合之電路。每一晶片外驅動 器具有一輸入及一輸出，但為簡單計其皆未顯示於第 5圖中β毎一驅動器102在1C晶片上之位置是由端子104 -1U至104-ηϋ(上方104端子）之一連接至電源匯流排106 ，並由端子104-1L至104-nL(下方104端子）之一建接至 電源匯流捵1Q8。電源匯流排1〇6及1〇8是顯示為分別播 合至端子126及128,其再分別網合至提供VDDQSVSSQ之 輪出電β位準之電壓源（未顯示）。每一個上方104端子 皆是由熟知技術製作成適宜之長度及寛度，因而使這些 端子之傾別電阻皆是必要的互相相等《每一傾下方104 端子亦是由熟知技術製作成適宜之長度及寬度，因而使 這些端子之個別電阻皆是必要的互相相等。匯流排106 是如此設計，使其電阻較毎一個上方1C4端子之電阻小 得很多（典型的是10之一個指數，或更小）β匯流 排108是如此設計，使其電阻較毎一値下方端子之電 阻小得很多（典型的是1 〇之一籲指數，1 / 10或更小）° 現參考第6圖，顯示有根據本發明之匯流排陣列 (第5圖）之概要及電路圖120。每一晶Η外驅動器102 r 1 "至，，tr )顯示為通過端子1 G 4 - 1 ϋ至1 0 4 - n I)(上方1 〇 4端 子）連接至匯流排106,及通過端子104-1L至lG4-nL(下 方104端子）連接至匯流排108。毎一上方1Q4端子具有電 -1 2 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) -n 一6'， n n n I 1 . I .^1 ϋ f— 1 I .^1 經濟部智慧財產局員工消費合作社印製 435006*4 A7 ___B7___ 五、發明說明（u ) ffiR3而匯流排106具有電阻R2。電阻R3皆是必要的互相 相等，如前所述，且毎一R3是實質大於匯流排之電 阳.R2,後者顔小因匯流排106之短長度之故。每一下方 104端子具有電阻R4而匯流排108具有電阻R5。電阻R4皆 是必要的互相相等如前所述，且每一 R 4是實質大於電阻 R5,後者因匯流排108之短長度而是頗小。匯流排1〇6及 分別耦合痼別之端子126及128至具有電壓位準VDDQ 及VSSQ之電S源（供應電源）。如將在後文詳細說明者， 電阻R3及R4根據本發明之一局面是與晶片外_動器 及匯流排106及108串勝插人有肋於在運作期間多重驅動 器102中實質地減小雜訊及其他不谋意之互相作用。 現參考第7圖，顯示有根據本發明之電路15〇。電路 150是第5圖及第6圖之晶Η外驅動器102之一最佳實施 例。電路150包括Ρ通道場效電晶體152，156及158，η 通道場效霉晶體1 54, 1 60及162,以及電容器164, 166 及 168。 電晶體152及15 4之閛極是連接在一起至一輸入端子170 ，其上施加有來自記億器（未顯示）之二進位倍號（"b-Data”） 。電晶體1 52 , 1 54，158及160之汲極是連接在一起並至 —共同输出端子172(”Data”）。電晶體152具有其源極經 —端子〗04-1 L及其組合之電阻R3連接至匯流排106及一 電壓源VDDCU因為匯流排106之電阻R2(見第6圖）對R3 是如此之小，前者可予省略故未顯示。相似作法中，電 晶體154具有其源棰經S —端子104-1U及其組合之霄阻 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------------"--------訂---------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制衣 5 ® Ο 6 .遭 A7 _B7_ 五、發明說明（^ ) R4(見第6圖）連接至匯流排108及電壓源VSSQ。匯流排 1 0 8之電I® R 5 (顙示於第6圖中）與電阻R 4比較是較小由 於其可予省略故未顯示。 電容器16 4之第一端子是耦合於電晶體152及156之獠極 並至端子174。電容器164之第二端子是耦合於電晶體154 及162之汲搔並至端子176。電晶體160及162之源極是锶 合於電容器168之第一端子並至端子184。電晶體156及 158之源極是耦合至電容器166之第一端子及至端子178。 電容器166及168之第二端子在當施加至匯流排106之電 壓是正而施加至匯流排108之電K是負時鍋合至一典型 接地之參考電匯。電晶體156之閘極是耦合至一端子190 ，其上施加有信號。電晶體158之閘極是耦合至一端 子〗94,其上施加有信號必3。電晶體160之閘極是耦合 至一端子196 ,其上施加有佶號在4。電晶體162之閛極 是耩合至一端子192,其上施加有信號必2。 當輪人端子170接收二進位信號（”b-Data”）時，一相 當之輪出信號（但相位相反）産生在輪出端子172 ( ("Data”） ，如本技術所熟知者。每一驅動器102之電路150供裝有 電容器164及與其串聯之個別電阻1?3和R4並與匯流排106 和108在陣列100之多重驅動器102(第5圖及第6圖）之 間提供顔大的解網程度在當其開始轉換時，因此有肋於 減小不需要之交互作用及雜訊干痠。另外現將解釋者是 在毎一傾别驅動器102之轉換蓮作期間，電容器166及16δ 是選擇地連接在電路中以更加滅小那些影塑。 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐） (請先閲讀背面之注意事項再填寫本頁)
--------訂----n n I 431^ 0 6 嗦 A7 B7 五、發明說明（A ) (請先閲讀背面之注意事項再填寫本頁) 現參考第S圖，其藉由實例顯示一曲線圖200以槪要 解説有閼屬於每一驅動器102之倍號，其指定為”b-Data ，决3 ,Ψ 4 2 ，必丄.及"Data”。曲線圔200之平水 軸代表時間而垂直軸是指示諸信號之傾別電壓（不成比 例）及其相關之極性。簡單解釋如下。假定分別施加至 匯流排106及108之較髙及較低電壓VDDQ及VSSQ是參考對 於零伏持接地，即是在較高與較低匯流排間之電壓差異 之中點是保持在接地電勢（零伏特）。 曲線圖200中解說之信號"b-Data”是施加至驅動器102 之輸入端子170(第7圖），信號” Data”是在输出端子172 産生，信號Φ 3是施至端子190,倍號必4是施加至端 子196,信號必2是施加至端子192,及信號0 1是施加 至端子190。這些健別信號皆是與時間相關，如曲線圖 200中由垂直短割線所指示。 經濟部智慧財產局員工消費合作社印製 信號”b-Data”是藉由實例顯示於此，其具有一位準 ( + V)202其後沿一負向進行之邊204降低至一位準（_V)206 ,其有一寬度以207指示。此間隔207代表自記億器（未 顯示）施加至输入端子170之二進位信號之寬度.並是相 等於窗孔63之寬度65(第4圖）。醮瞭解橱別二進位信號 输入至陣列10中諸驅動器102之其他驅動器者可能與曲 線圖200中顯示之”1”及”〇"之序列有異。 •’b-Data”信號自位準206升高沿正向線208至另一正位 準210,其次在S —間隔207降落，沿一負向緣212至位 準214。在此解說中，”b-Data"信號停留在位準214幾値 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ ο 0 ,： Α7 r—____Β7___ 五、發明說明（) (請先閲讀背面之注意事項再填寫本頁) (未清楚述説顯示）間隔207,其指示在此伸延時間之期 間，二進位”l，s”是連缠施加至驅動器1〇2之輸入170。 此後，位準214升高沿正向緣216至位準218(二進位”0") 。” b - D a t a "信號（在此圖解説）停留在位準2 1 8幾値間隔 2 〇 7而後降落，沿一負向緣2 2 0至位準2 2 2 (二進位” 1")。 ”b-Data”信號與其他倍號一起皆未顯示曲線圖2〇〇左侧 及右《以外之部分。 旃加至_動器102之输人170之” b-Data”信號之位準202 致成位準230之” Data"信號，産生在输出端子172上。相 似的是”b-Data"位準206, 210, 214, 218及222致成在 "Data”佶號中之相當位準232 , 234, 236, 238及240。 在驅動器102之每一轉換蓮作期間，即是當其輸入170 驅動至一位準（例如”b-Data”位準206)及其输出172轉換 至一位準（例如” Data”位準232),或反之亦然，電容器 166及168是由接通電晶體158或電晶體160而選擇地連接 至輸出端子172(”Data”>。此選擇連接至端子172之完成 是由施加至鬣晶體158之端子194之信號Φ 3或是由施加 至電晶體160之端子196之信號4 4。 經濟部智慧財產局員工消費合作社印製 簡簞言之，電容器166在瞬畤由倍號在3及電晶體158 連接至輸出端子172之前已用一電荷預置成調制 (conditioned)。因此在當一短暫傾刻期間電容器166是 如此連接至端子172時，儲存在電容器166中之能量與自 匯流排106及108取得之電力幫助驅動輸出端子172至一 位準（例如，"Data”信號之位準232)。當電容器168(亦 _ 1 6 _ 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐） A7
4 350 〇G B7_ 五、發明說明（< ) (請先閱讀背面之汪意事項再填寫本頁) 是預置）是瞬時連接至端子172,再當後者是由驅動器驅 動至負性位準時（例如"Data”位準234)時，一相當效應 就發生了。 公3信號之時序關偽於” b-Data”佶號者是解說在曲線 圓200中。在每一値” b-Data"信號之負向緣204, 212, 220期間，一短寬度之脈衝2 44産生為必3倍號。每一如 此之脈衝244依次瞬時在電晶體158之轉換，因而連接電 容器166至輸出端子172。類似的是在” b-Data”信號之各 線208, 216之期間，一短寬度正向進行脈衝2 46産生為 多4倍號。每一如此之脈衝2 46依次瞬時在電晶體160上 轉換，因此連接電容器168至輪出端子172。在電容器168 上預置之負電荷絮肋驅動端子172至一位準（例如"Data” 位準2 3 4 )。 經濟部智慧財產局員工消費合作社印製 在曲線圖2 00中將可看出與必3信號之每一傾負向脈 衝244—起，信號0 2及時出現一正向脈衝2 48。類似的 是與毎一値Φ 4信號之正向脈衝一起信號 4 i及時出 現一負向脈衝250。如此當6 3脈衝244出現及電晶體158 被接通，因此連接電容器166至端子172時，如前文所解 釋者，一决2脯衝248接通電晶體162,因此連接電容器 168通過電阻R4至匯流排108,此匯流排施加有VSSQ電壓 。此放置一負電荷在電容器168上並將其調制或重置以 作次一時間之用，使驅動輸出端子1 7 2至” D a t a ”位準2 3 4 。如此當電容器166帮助上拉输出端子172至一位準（例 如” Data"位準232)時充電電容器168並即是如此預置或 -1 7 _ 本紙張瓦度適用中國國家標準（CNS)A4規格（210 X 297公釐） A7 4 Ο 6 B7_ 五、發明說明（4 ) 備妥以連接至輸出端子172,此僳在當_動器1(32再轉換 後者至H D a t a H位準2 3 4畤，如前文之解釋β類似之作法， 電容器16 6被VDDQ匯流排經電阻R3及電晶體156由<6 1脲 衝25G再充電，在同一時間電容器168是經電晶體160連 接至端子172在其驅動至"Data”位準234時。此種將電容 器166及168相等及反相之充電及放電（及反之亦然）實質 地在陣列10Q之多重驅動器102間減小轉換交互作用及時 序差異此允許在較高速度之可靠運作，較其他方法更 為可能。産生信號9¾ 1 , Φ 2 , 0 3及多4之電路是本 技術中熟知者故未顯示。電容器164, 166及168是容易 以已知技術製作。例如這些電容器能以一場效電晶龌將 其閘極作為一端子及汲極和源搔網合在一起作為一第二 端子〇另一種可能之電容器是簡單地以一導體與一半導 體區域由一類如二氧化矽之絶緣體分離而得》在一函説 之實例中，每一傾電阻R3及R4皆是約lOohms(歐姆），電 阻R2及R5皆是約0.3ohas電容器164, 166及168之每一個 是約 150徹法拉（Picofarads)。 上面說明僳備作解說而並非本發明之限制。上述及顯 示於圖示中之本發明之驅動器及陣列之各種改變對精於本 技術之人士而言皆可發生，因此這些改變在不偏離於本 發明之精神或範圍皆可作成，如提出在伴随之申請専利 項目中者。例如本發明是不限於一陣列中之已知數目之 驅動器，或端子電阻之特定值，或電容器，或運作之特 定頻率。 -1 8 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線—ν·Λ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 A7 __B7五、發明說明（π ) 經濟部智慧財產局員工消費合作社印製 符號之説明 12,102.....多重晶Μ外驅動器/驅動器 10,100.....陣列 14,16......匯流排 20.1 20 .....概要電路圖 22.24.40.1 70 .....輸人端子 26.........電阻 34.32.1 54, 1 60 , 1 62 .....η通道場效電晶體/電晶體 36.........第一電源電懕端子/端子 38.........第二電源電壓端子/端子 44.........輸出端子 50,200 .....圖，曲線圖 51 .........雙頭箭頭 52 .........第一交流時序波/波 54 .........第二交流時序波/波 55 .........短_線軸/水平軸 56,59......下向斜邊 57,58......上向斜邊 60,62 ......共同點 63.........時間窗孔/窗孔 65.........時間寬度/寬度 (請先閱讀背面之注意事項再填寫本頁) 訂---------線！
T 66,67,68,69....點 1 06,1 08——電源匯流排/匯流排 1 04,1 26,1 28 ....端子 -19- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -111 I ϋ I I ϋ I I n I /, 4.:働 a7 _ _B7五、發明說明（α) 子子 端端 方方 上下 路 體 晶 電\ 體 晶 I 效 場 道器 通容子 P 電端 ;一出 :一輪 子 端 2 號 信 準 位 緣 向 負 隔 \t/ V 間 (-\ 準間 位期 ff 脲 向 負\ff 脈 \ 脈 緣度 準向寬 位正短 衝 脈 向 正 衝 昵 向 負 衝 0 (請先閱讀背面之注意事項再填寫本頁) 訂· --線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）