TW434895B - Electrically erasable and programmable read only memory, nonvolatile memory, memory cell and method for programming a memory cell - Google Patents

Electrically erasable and programmable read only memory, nonvolatile memory, memory cell and method for programming a memory cell Download PDF

Info

Publication number
TW434895B
TW434895B TW087105491A TW87105491A TW434895B TW 434895 B TW434895 B TW 434895B TW 087105491 A TW087105491 A TW 087105491A TW 87105491 A TW87105491 A TW 87105491A TW 434895 B TW434895 B TW 434895B
Authority
TW
Taiwan
Prior art keywords
floating gate
scope
item
patent application
well
Prior art date
Application number
TW087105491A
Other languages
English (en)
Inventor
Ting-Wah Wong
Original Assignee
Programmable Silicon Solutions
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Programmable Silicon Solutions filed Critical Programmable Silicon Solutions
Application granted granted Critical
Publication of TW434895B publication Critical patent/TW434895B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0441—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing multiple floating gate devices, e.g. separate read-and-write FAMOS transistors with connected floating gates
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Bipolar Transistors (AREA)

Description

434895 A7 B7 五、發明說明（1 ) 本發明係大致有關於非依電性記憶體，且 更特別地有關於電氣可抹除之非依電性記憶 (請先閲讀背面之注意事項再填寫本頁) 體。 非依電性記憶體晶胞為有利的，原因在於 就具至s己憶體之電力被切斷’其仍保留被記錄 之資訊。其有數種不同型式之非依電性記憶 體，包括可抹除的可程式唯讀記憶體（EPROM)、 電氣可抹除的可程式唯讀記憶體（E E P R 0 Μ )與快 閃E E P R 0 Μ記憶體。E P R 0 Μ為藉由光線曝現而為 可抹除的，但可藉由在浮動閘上之槽溝電子注 入而為可電氣式程式化的。慣用的EEPR0M具有 相同的程式化功能，但代之以被光線抹除的是 其可被電子隧穿抹除及程式化。因而，資訊可 被儲存於這些記憶體中，而當電力切斷時被保 留，且這些記憶體可用適當的技術在必要時被 抹除以便再程式化。快閃E E P R 0 Μ以塊被抹除， 典型地比普通的E E P R 0 Μ給予其較佳的讀入存取 時間。 經濟部智慧財產局員工消費合作社印製 目前，快閃記憶體已獲得相當的普遍性。 例如，快閃記憶體經常被用於微控制器、數據 機與智慧卡之類可能需要快速更新儲存碼的晶 片上記憶體。 雖然快閃記憶體與E E P R 0 Μ為緊密相關的， 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
434B9S A7 五、發明說明（2 ) 在許多實例中快閃記愴 1¾'體為較佳的，因其 的晶胞大小意即其可爭0、* 头』更經濟地被製造。然而， 快閃記憶體與EEPROM常非盤V t , ra 吊非類似的晶胞屬性。 非依電性記憶體晶胞 i在某些層面上與啻s 體不同，在於其一殺曰 、#用於稱之為邏輯裝置（如 微控制器）之電子元杜士 1¾千疋件中，此些電子與記 晶胞一起工作。邏輯裝 L铒眾置係由使用單—閘電 電晶體形成。非依電性記憶體通常包括二個閘電 習 知之控制與浮動間電極，其位置彼此相疊。由於此择構之 差異，非依電性記憶體與邏輯敦置可用不同的過程加以製 造。此會導致在處理複雜性與製造成本上有大量增加的成 因。 特別是在EEPROM中，晶胞之電氣程式化通 常需要大量的電位被施加到這些晶胞。這些電 位引發由N +區至浮動閘之電子隧穿。額外的複 雜性會因比起普通電晶體操作所需者提供實質 上較大的電壓至記憶體晶胞而發生。 雖然業界已達到了接受就邏輯與非依電性 記憶體需有分別的處理技術，但這些業界人士 亦已瞭解到有相當的電壓需用來程式化EEpR〇M 與有相當的電流需用來程式化快閃EE PROM，其 .將對非依電性記憶體有大量的需求，此可被電 氣式地抹除且為可程式化，而不需有特殊的處 私紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 11----1·! 1' -裝 i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 434895 Δ7 Ά.ί _Β7五、發明說明（3 ) 經濟部智慧財產局員工消費合作社印製 電 的 高 較 與 電 化 式 程 的 高 較 有 需 不 或 術 技。 理流 者 再 程當 氣相 晶 中 體 意 記 閃 快 的 用 貫 在 電。入 之胞注 胞晶被 些 這 於 加 施 被 流 fra ^" 高 要 需 常 通 化 式 區 乏 極 汲 由 成 變 流 子 電 之 量 數 、 微 閘低 動當 浮相 ， 到為性 率 效 入 注 其 ο 複 11 至的 ,hv Lr _ 夕 10額 如了 例加 增 求 需 之 流 ， 電 此 高 匕 因 4 的 泵 流 電 高 之 作 操 M 電 低 以 於 在 因 原 雜設 .tf 面 層 1 之 明 發 本 照 依 可 且 除 抹 可 氣 電 種 胞極 晶淡 應 一 感與 一極 括源浮 包一該 體、對 憶溝由 記槽藉 讀一於 唯、用 之極適 化電體 式閘晶 程動電 1 雙 有個 具 一 以 區 乏 溝 曹 才 過 經 閘 浮極基 。 晶 化應 式感 程該 閘為 動亦 浮極 該集 將其 。 以得區 子使乏 電成壓 應置偏 供配被 來被的 入體方 注晶下 子電溝 電極槽 熱雙之 底該胞 依 另 之 有 還 第 括 包 體 導 (請先閲讀背面之注意事項再填寫本頁) 面 層 種層 一 體 ，導 半 之 式 型 型4,¾ 士6 導井。 傳 ί 二第 第該 之。 式内 型層 導體 傳導 1 半
壓 偏 位 電 的 壓 正 S S
井 - 第 該 於 - Cul 埋 ο 皮 、不井 丼 P 晶 體 憶 記 非 憶第 記該 性於 電反 依相 式 第 該於二 於大第 設或之 被於式 井等型 一 以導 第井傳 的N 一 之晶 壓該 偏。 壓内 負井 為二 井第 二該 第於 該設 。被 内胞 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4348 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（4 ) 胞包括一浮動閘、一源極與一没極。該等源極 與汲極為第二傳導型式。 依照本發明尚有之另一層面，一記憶體晶 胞包括具有N井之半導體層。一 p井被埋於該n 井内。該感應電晶體具有一浮動閘與一雙極電 晶體被配置以注入電子至該基底。被注入（泵） 電子可在感應電晶體槽溝之電場被加速而被注 入至該浮動間上。 依照本發明尚有之另一層面，一種用於程 式化記憶體晶胞之方法包括將選擇電晶體切斷 之步驟。載子藉由基底熱載子注入被注入至浮 動閘上。 依照本發明還有之另一層面，一種用於程 式化記憶體晶胞之方法包括使用雙極電晶體產 生基底電子之步驟。基底電子在槽溝之電場加 速且被注入該記憶體晶胞之浮動閘。這些被加 速之電子被稱之為基底「熱」電子。 依照本發明又有之另一層面，一種用於形成 記憶體晶胞之方法包括在一基底之槽溝上形成一 浮動閘的步驟。一擴散在該基底内與該槽溝相隔 於該浮動閘下方且由該浮動閘下延伸而被形成。 一源極與汲極就該晶胞被形成，且對該浮動閘之 長度方向實際橫向地被配置。 本紙張尺度適用中囤國家標準（CNS)A4規格（210 X 297公釐） _丨丨！ 裝--------訂---------r. (請先閱讀背面之注意事項再填寫本頁) 434895 A7 B7 五、發明說明（5 ) 依照本發明之另一層面，一非依電性記憶體包含具 有一浮動閘之感應電晶體。一耦合電容器被形成於該浮動 閘的一端部。該耦合電容器被配置以控制在該浮動閘上的 電位。这浮動閘係免於叠在控制閘電極上。一隨穿電容$ 被形成於該浮動閘之另一端部。其亦作用成充電注入極的 —部分用於供應電子至在該感應電晶體下之槽溝區。該隨 穿電容器包括一接頭形成一侧邊雙極電晶體之射極，在該 ㈣閑下之感應電晶體槽溝的偏壓乏區作用成該側邊雙極 電晶體之集極。 第第 實 體 示 顯 形 圖 之 例 施方； 實上置 一 一配 為為的 圖圖例 '—-2 圊 面 平 顯 導 半之 圖 第 示 著 沿 致 大 中 圖 2 第 為 圖 3 第 圖 面 截 橫 的取 所 線 面 第 第 圖 第 第 為及為 圖以圖 截 橫 的 取 所 線 4 I 4 著 沿 致 大 中 圖 ---- ------r---Ύ ,裝--------訂·！ — —---r f請先閱讀背面之注$項再填寫本頁) 示
顯 形 圖 之 造 構 列 ,|& 的 胞. 晶 之 圖 _ I 經濟部智慧財產局員工消費合作社印製 圖 些 這 照 參 位 部 的 同 相於 用被 中 圖 數 字 考 參 的 同 相 中 其 浮12造 8 j 1合 器耦 容 一 電與 ^ 6 穿1 隧體 一 晶 括電 包擇 10選 閘 ί 動、 第於 示 顯 有之 所中 在圖 1£ 元 實 被 上 層 體 導 半 - 在 地 利 有 體構有 晶此置 電。上 應14其 感器在 { 容 ， ' 電施 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 434835 A7 B7_ 五、發明說明（6 ) 電氣絕緣的浮動間2 2。 (請先閱讀背面之注意事項再填寫本頁) 隨穿電容器1 8被快閃節點2 4控制，且輕合 電容器1 4被控制節點2 8控制。感應電晶體1 2之 汲極2 9被連接至汲極節點2 6且選擇電晶體1 6之 源極被連接於源極節點3 0。選擇電晶體1 6之閘 3 3被連接至選擇節點3 2。 顯示於第2圖為用於實施晶胞1 〇之配置，包 括快閃節點24，其被實施作為一接點，及一擴 散2 5，其為典型的N型擴散。浮動閘2 2在擴散2 5 上延伸以界定隧穿電容器1 8。類似地，浮動閛 22在擴散27上延伸以界定耦合電容器14。用於 耦合電容器1 4之控制節點2 8可如第2圖顯示地 被一接點實施。 經濟部智慧財產局員工消費合作社印製 汲極節點2 6可如第2圖所示地包括一接點， 其連接至擴散2 9。源極節點3 0可如圖示地被一 接點實施。感應電晶體1 2之源極與選擇電容器 16之汲極為共同的，在第2圖中以20表示。選 擇電晶體1 6之閘電極被形成作為傳導層3 3，其 連接至接點（未晝出）。單一對之源極3 0與汲極 2 6接點為插作性的^以形成二個電晶體具有分 別的閘2 2與3 3。 感應電晶體1 2與選擇電晶體1 6之關係被圖 示於第3圖。浮動閘22形成具有汲極29與共同 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4 A7 :4 8. _B7___ 五、發明說明（7 ) 接頭2 0之電晶體的閘。類似地，閘3 3作用來控 制源極3 1與共同接頭2 0間之傳導。感應電晶體 12包括一槽溝47，而選擇電晶體16包括一槽溝 35。在圖示之實施例中，槽溝47與35為P型半 導體材料且為P井34之部分。P井再於N井36中 被形成。最後，N井36被形成於P型基底38内。 P井可如在70所示地被負壓地偏壓，且N井36可 如在7 2所示地以正壓被偏壓。N井3 6可被偏壓 為等於或大於Vss正壓之電位。 現在參照第4圖，與感應電容器1 8及耦合電 容器1 4有關之浮動閘2 2的構造可被解釋。浮動 間2 2在一對場氧化物區5 0上延伸，此區以大致 平行於感應電晶體1 2與選擇感應1 6的源極至汲 極方向而延伸。在第4圖之一端中，浮動閘2 2 藉由其與其下方N +擴散之區25的相互作用而形 成隧穿電容器1 8。隧穿氧化物4 2將浮動閘2 2由 擴散2 5分出。類似地，閘氧化物4 0將浮動閛2 2 由槽溝4 7分出。最後，浮動閘2 2被氧化物5 1由 耦合電容器1 4之擴散2 7分出。因而，浮動閘2 2 為感應電晶體1 2與電容器1 4及1 8之部分。 晶胞1 0可被描述為一種快閃E E P R Ο Μ，運用 高效率基底熱電子注入用於程式化與Fowler-Nordheim隨穿以便抹除。基底熱電子注·入之處 -10- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ——-----^---裝--------訂---------r'' (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合作社印M 434895 ; 經濟部智慧財產局員工消費合作社印製 A7 _B7______ 五、發明說明（8 ) 理在1997年J. Appl. phys.期刊第48卷第286 頁 ’ Τ· H. Ning， C. M. Osburn 與 H.W· Yu 之
Emission Probability of Hot Electrons from Silicon into Silicon Dioxide，，文章、1984 年 7月 IEEE Transactions on Electron Devices, 第 ED-31 卷第 7期第 9 3 4 頁，Boaz Eitan，James L. McCreary, Daniel Amrany， Joseph Sh&ppir 之 “Substrate Hot-electron Injection EPROM，， 文章、1989年 IEDM第 263頁，I. C. Cheu， c. Kaya 與 J. Paterson 之 “Band-to-Band Tunneling induced Substrate Hot- electron(BBISHE)injection ： A New Programming Mechanism for Nonvolatile Memory Devices55 λ ΐ 、以及 1995 年 IEDM 第 283 頁，C. Y. Hu, D. L. Kencke, S. K. Bener j ee 之 ci Substrate-current-induced Hot Electron (SCIHE)Injection ： A New Convergence Scheme for FLASH Memory”文章中有很好的描述。每 一篇文章因此特別在此處採納作為參考。 程式化係藉由高效率基底熱電子注入被達 成。就如在第4圖所示者，以60表示的基底電 子以將感應電晶體1 2以場氧化物5 0 a分出之擴 散25向前偏壓而被產生。某些基底電子60經由 -π - 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） -------- ---裝--- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ... A7 B7 五、發明說明（9) 場氧化物.5 0 a下之區擴散至在感應電晶體1 2下 之槽溝區4 7 ^就必須程式化之晶胞而言，槽溝 區4 7被偏壓，使得乏區4 8被形成。當電子到達 乏區48時，其被電場Vcs加速，Vcs為槽溝47電 位（表面逆轉區之電位）與P井34電位間之差。 這些電子有些得到足夠的能量，超過有效氧化 物界限高度電位，而將被注入至浮動閘2 2上。 就不被程式化之晶胞而言，槽溝至P井電位小 於有效的氧化物界限高度。在此情形中，電子 將不會獲得足夠的能量以克服界限高度且未被 注入至浮動閘2 2上。 擴散2 5、在場氧化物5 0 a下的P區與在感應 電晶體1 2下的偏壓乏區4 8形成一側邊雙極電晶 體62。該雙極電晶體62作用成充電注入極，由 擴散2 5注入基底電子至浮動閘2 2上。在以擴散 25作為射極下，場氧化物50a下的P區作為底 座，該集極為乏區48。乏區48被N +源極20與N + 汲極29及P井34電位。由於槽溝區47作用成用 於讀取感應電晶體1 2之槽溝及在程式化之際作 用成雙極電晶體6 2之集極，所以緊密的晶胞配 置被達成。 基底熱電子注入之效率為數個特徵之函 數。考慮乏區48，電子以在某些電子平均自由 -12- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 3 'rk 裝 訂·. " A7 _B7_ 五、發明說明（10) (請先閱讀背面之注意事項再填寫本頁) 路徑漫散穿過乏區48之晶晶胞聲子漫散。某些 沒有太多漫散之這些電子獲得足夠的能量以克 服有效的限界高度，並被注入浮動閘2 2上。某 些電子獲.得小於有效限界高度之能量且未被注 入浮動閘2 2上。注入效率為摻雜濃度與槽溝至 P井電位Vcs之強函數。 由於晶胞10被置於埋在N井36內之P井34 内，浮動閘2 2在程式化之際經由耦合電容器1 4 藉著提高擴散2 7至7到1 4伏特之V p p而電容性地 被耦合至較高的電壓。浮動閘22所達到之電壓 為浮動閘在節點2 4與2 8二者為接地時的電壓加 上耦合比乘於節點2 8上之電壓的函數。第一階 段的耦合比大約等於電容器1 4之電容除以耦合 電容器14、隧穿電容器18之電容與在浮動閛22 及槽溝區4 7間之電容的和。 經濟部智慧財產局員工消費合作社印製 當選擇電晶體1 6為切斷時，感應電晶體汲 極2 9電位可被強迫接近供應電位V c c或更高。 由於選擇電晶體1 6為切斷的，源極2 0電位符合 槽溝47電位。槽溝47電位為槽溝區之表面逆轉 區的電位。當浮動閘2 2之電位為高於汲極2 9電 位之一感應電晶體1 2門檻電壓時，槽溝電位與 汲極電位相同。另一方面，當浮動閘2 2電位小 於汲極2 9電位加感應電晶體1 2門檻電壓時，槽 -13- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4346 9 5^ Λ7 A/ B7 五、發明說明（η) 溝電位為浮動閘2 2電壓與感應電晶體1 2門檻電 壓間之差d (請先閱讀背面之注意事項再填寫本頁) 井電位為施加於P井34之電壓70。由於P井34 係被埋於N井3 6内，且N井被設定為大約V s s或 更高的電壓72，P井電位Vp可以負壓被偏壓， 典型上為一至二伏特之負壓。此外，其通常小 於有效的氧化物界限高度，以避免任何電位干 擾問題。 槽溝47區與P井34電位（Vp)70間之電位差為 通過乏區4 8之電壓。就將被程式化之晶胞而 言，汲極29電壓被提高，典型上接近Vcc。在 感應電晶體12下方槽溝47中之乏區48以電壓下 降至等於槽溝電位減去P井電位70而被形成。 就將未被程式化之晶胞而言，汲極電壓2 9 被設定為零伏特。則通過乏區4 8之電壓下降便 等於V p之絕對值，其典型上小於有效的氧化物 界限高度。 經濟部智慧財產局員工消費合作社印製 晶胞1 0抹除係由浮動閘2 2至節點2 4之 Fowler-Nordheim電子隨穿達成。節點45因而 被稱為快閃節點。在抹除之際，浮動閘2 2藉由 強迫擴散2 7接地經由電容器1 4被電容性地耦合 至接近接地之電位。就擴散2 5而言，其被充電 至7到14伏特之正電位（Vpp)。通過電容器18之 -14- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 4348BS A7 B7 五、發明說明（I2) 電壓為浮動閘電位與擴散2 5電位間之差。當此 差超過8到1 0伏特時，足夠的電流被產生，且 浮動間2 2可在幾個百分之一秒的時框内被抹除 為負電位.，其視隧穿氧化物4 2之厚度而定。 讀取晶胞1 0之程式化狀態可如下列地被完 成。就被選擇之列，浮動閘2 2藉由強迫擴散2 7 為1 , 8到5伏特之電位被電容性地被耦合於較高 電位。浮動閘2 2被輕合於電位V f g，其可計算 成浮動閘2 2電位在節點2 4與2 8被維持於接地 時，加上在控制節點28上之電位乘以耦合比的 和 。 在讀取之際的汲極2 9電位被限定為小於2伏 特之電壓。此是為了避免任何讀取干擾。 就將被讀取之被選擇晶胞而言，選擇節點3 2 被強迫為V c c，且源極3 0被強迫為接地。未被 選擇之閘3 3與節點2 8，3 0及3 2亦被強迫為接 地。未被選擇之行2 6亦被強迫為接地。 當這些電位被施加於被選擇晶胞時，電流 流動穿過電晶體1 2。然後此電流被饋送至電流 感應放大器（未畫出）。若浮動閘22上之電壓大 於感應電晶體12上之門檻電壓，且或許大於20 微安培之較高電流流動時，晶胞狀態被偵測為 傳導狀態。當浮動閘之電位小於門檻電壓，且 -15- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 褒---------訂---------'r 經濟部智慧財產局員工消費合作社印製 4348S5 A7 B7 五、發明說明（的 例如小於1微安培之較低電流時，非傳導狀態 被彳貞測。 被偵測的傳導狀態可被稱之為「一狀態」。 非傳導狀態可被稱之為「零狀態」。 在解釋性實施例中，晶胞在程式化、讀取 與抹除中之作業被彙整成如下例： 晶 胞 作 業 抹 除 程式化 讀 取 選擇 未選 擇 選擇 未選擇 選擇 未選 擇 FLAS Η Vp.P V s s Vs V s 或 V s s Vss Vss ί及極 (26) 浮動 浮動 >Vcc * 0或乏V c c 〜1 . 5 V 木0或 〜1. 5V 源極 (30) 浮動 浮動 浮動 浮動 Vss Vss 選擇 (32) V s s V s s Vss Vss Vcc Vss 控制 (28) V s s Vss Vp ρ Vss 2-5 V Vss Ν井 (36) Vcc Vcc Vcc至 Vss Vcc 至 Vss Vcc Vcc Ρ井 (34) V s s Vss Vs s 至-2 V s s 至-2 Vss Vss *0為就未選擇行而言。 V S為被注入電流位準所設定之節點電壓， -16- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） {請先閲讀背面之注意事項再填寫本頁) I I VI t— 訂-------綠.， 經濟部智慧財產局員工消費合作社印製 A7 B7 — --- 五、發明說明（14) 範圍為幾個毫微安培至幾個十分之一微安培， 視所需之程式化速度而定。典型上其將為數十 個百分之一秒至數十個微秒之間。Vi) i as為在p 井34上之偏壓’其可為Vss或其可強迫為μ至一 2伏特以強化注入效率。用於產生二負壓偏壓 電位（一個用於偏壓擴散3丨且另一個以負壓偏 壓Ρ井34)之適當的晶片上電路可在Addis〇n_ ^316丫1985年12月出版，[八.（51&3以]：與1)界. DobberpuhU所著的 “The Design and Analysis of VLSI Circuits’’一書第 301_ 3 2 9 頁中找到， 其在此處明確地採納作為參考。V s s為外部接 地電位。 雖然晶胞10可如第1圖顯示地被運用為單一元件，其 亦可如第5圖顯示地被連接為一陣列。在陣列中，數個晶 胞10，10a，10b，10c，l0(^10e被顯示。快閃節點24以 藉由將同一列的晶胞之所有快閃節點連接成單一節點而形 成。此促使在相同列上之所有晶胞可同時被抹除與裎式 化。 控制節點2 8係藉由將同一列的個別晶胞之 所有控制節點連接在一起成為單一節點而形 成。此促成浮動閘2 2就所有同一列的晶胞在程 式化之際同時上揚至如7到1 4伏特之相當的電 位（Vpp)，且在讀取之際接近於Vcc。則所有同 -17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----I ---：---^ 裝--------訂---------㊉- - · (請先閱讀背面之注意事項再填寫本頁) 4348S5 A7 B7 五、發明說明（l5) (請先閱讀背面之注意事項再填寫本頁) 一列的晶胞（可為就位元組寬度或頁寬而言）可 一起.被程式化。源極節點3 6係藉由將所有同一 列的晶胞之源極線路連接在一起而形成。類似 地，選擇閘節點3 2可藉由將所有同一列的晶胞 連接在一起成為單一節點而形成。 汲極節點2 6係藉由將所有同一行的晶胞之 排節點連接在一起成為單一節點而形成。此節 點導至感應放大器（未晝出）。 陣列中之晶胞可使用如單合成物、雙重金 屬處理等慣用處理技術形成。由於並沒有控制 閘電極，與一般邏輯技術完全相容之處理技術 可被運用。 此處設立的說明性參數計晝做出具有2 . 7伏 特或較高電位V c c之0 . 3 5 μιη或較高的形狀尺 寸。若技術上允許降低的電壓與較小％形狀尺 寸，此處之參數可隨之依比例改變。 經濟部智慧財產局員工消費合作社印製 起始的基底材料可典型地為Ρ型（100)矽， 例如具有10-25 ohm~cm之電阻範圍。P井34被 埋入於以所謂三重井處理的N井36中。P井34典 型上具有之井深度例如為2至4 μιη，而具有例如 每立方公分ΙχΙΟ16至5χ1016個原子範圍之摻雜 濃度。 Ν井典型上具有4-8 μιη 之井深度。摻雜濃度 . -18-本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4348S5 A7 B7 五、發明說明（16) 可由每立方公分4xl015至lxl〇16個原子。三重 井係藉由將P井34反摻雜N井36而形成。 (請先閱讀背面之注意事項再填寫本頁) 三重井之元件的形成如下列所述。N井植入例 如以每平方公分1 . 〇至1 · 5 X 1 0 13原子型用量之磷 (P31)與以160kev至約lOOkev之能量被完成。N 井植入使用典型上6至12小時之1125至U50°C 的高溫步驟被驅動。然後N丼3 6以P井植入被逆 摻雜。P井植入之典型用量為每平方公分1.5至 2_5χ1013原子以30kev至180kev使用硼（B11)作 為種源。· N井36與P井34再典型地以1125至1150 °C被 驅動6至1 0小時。此將井設定為所欲的摻雜濃 度與深度。 經濟部智慧財產局員工消費合作社印製 在井成形後，標準的邏輯場氡化物形成與 槽溝停止形成步驟被實施。場氧化物5 0與植入 用量被調整以達成7至1 4伏特之場門檻，其被 程式化與抹除所用之Vpp位準及邏輯處理能力 所決定。在場氧化物與槽溝停止後，N +擴散使 用離子植入（如破植入）以30-60kev與每平方公 分1 . 2 X 1 0〕4至2 . 5 X 1 0 14原子之用量被形成。此 後可隨之有15至35分鐘之925至1000 °C的退火 週期^ 在N +擴散2 5與2 7形成後，閘氧化物與隧穿 -19- 本紙張尺度適用中國國家標準（CNS>A4規格（210 X 297公釐）
43489S A7 B7 五、發明說明（Π) 厂)¾雨· 氧化物形成。例如，在阻抗掩蔽步驟後， 7 0至9 乾氧化物可在晶圓上成長。此阻抗 (請先閱讀背面之注意事項再填寫本頁} 除了隧_氧化物42區與週邊N槽溝及P槽溝區外 覆蓋所有的東西。然後N與P槽溝門植調整植入 在所有未被阻抗覆蓋之區.域内被完成。缓衝氧 化物蝕刻（Β Ο E )被用於將未被阻抗覆蓋之區域 内的氧化物蝕刻去除。在阻抗去除後，乾氧化 物被成長為8 5至1 0 0埃，所使用的例如為以 900 GC之部分氧，隨後再有975至1050 °C之退火。 此形成具有典型厚度120至150埃之閘氧化物40 與85至100埃之隧穿氧化物42。 經濟部智慧財產局員工消費合作社印製 然後在氧化物4 0已成長後浮動閘2 2可由聚矽、 矽酸鹽或金屬形成。標準的閘成型被使用且隨 後有源極/汲極植入步驟。此程序形成二電容 器與二電極。隧穿氧化物被夾於二電極、N +擴 散2 5與浮動閘2 2間。此形成隧穿電容器1 8。被 夾於浮動閘2 2與N +擴散間之閘氧化物4 0形成耦 合電容器1 4。被夾於浮動閘2 2與槽溝區4 7間之 閘氧化物4 0形成感應電晶體1 2。感應電晶體1 6 被閘氧化物4 0與選擇閘3 3形成。 在完成這些電容器與電晶體構造後，接點 與相互連接層之後續處理隨後於標準邏輯後端 處理進行。 -20- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4348^5 A7 _B7五、發明說明（is) 然 述 前 在 供 熟 本 如下 JMJ. »E 。極 的M 習目偏 之與 明態 說型 數 參 些 這 度 ¥ 角 高瞭 與將 數者 參藝 個技 提為 被僅 中度 述高 ，日與 導胞 傳晶 之之 頭入 接注 雜孔 摻熱 轉底 逆基 由用 藉使 。成 施化 實變 被與 可改 造修。 構有内 利 專 請 中 使 於 欲 其 發 本 為 實 真 之 所域 蓋領 涵與 圍神 範精 (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 ΊΑ 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 經濟部智慧財產局員工消費合作社印製 43489b A7 _B7 五、發明說明（I9) 元件標號對照袅 10 記 憶 體 晶 胞， 晶胞 16 選 擇 電晶體 10a 晶 胞 18 感 應 電 容 器 1 Ob 晶 胞 2 0選 擇電晶 丨體 ，共同接頭 10c 晶 胞 2 2 浮 動 閘 1 0d 晶 胞 24 快 閃 ΛΛ- 即 點 1 Oe 晶 胞 25 擴 散 12 感 應 電 晶 體 2 6 汲 極 節 點 14 合 電 容 器 27 擴 散 28 控 制 節 點 29 汲 極 30 源 極 節 點 3 1 源 極 32 選 擇 節 點 33 閘 j 傳 導 層 34 P井 3 5 槽 溝 36 N井 38 P型基底 40閘 氧 化 物 42 隧 穿 氧 化 物 47槽 構 區 48 乏 區 5 0場 氧 化 物 區 5 0a 場 氧 化 物 5 0b 場 氧 化 物 6 0 基 底 電 子 6 2側 邊 雙 極' 電 晶體 7 0 電 位 72 電壓 22 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 4348^5 18a ,α ^
    經濟部晳惡时4局員工消費合作社印製 六、申請專利範圍 — 第87105491號申請案申請專利範圍修正本 89.10.i3 1 · 一種電氣可抹除且可規劃之唯讀記憶體，包含： 一感應晶胞，包括一浮動閘電極、一槽溝、一源 極與一汲極，該浮動閘電極界定一感應電晶體及一對電 容器；以及 一個雙極電晶體適用於藉由對該浮動閘經過槽溝 以基底熱載子注入來供應電子以規劃該浮動閘電極，該 雙極電晶體被配置成使得其集極亦為該感應晶胞之槽溝 下方的被偏壓乏區，其令該浮動閘電極亦在一對摻雜區 上延伸並形成一耦合電容器與一隧穿電容器。 2. 如申請專利範圍第1項所述之記憶體，其中該浮動閘電 極為感應晶胞所用之僅有的閘電極。 3. 如申請專利範圍第2項所述之記憶體，包括一選擇電晶 BIA 體。 4· 如申請專利範圍第3項所述之記憶體，其中該選擇電晶 體與該感應晶胞共用一共同接頭。 5· 如申請專利範圍第1項所述之記憶體，其中該雙極電晶 體之射極在規劃之際被順向偏壓。 6· —種記憶體晶胞，包含： 具有N井之半導體層； 一P井被埋於該N井内；以及 —感應電晶體具有一浮動閘與一雙極電晶體以供 基底熱電子注入來注入電子至該浮動閘，該感應電晶體 -23- 本紙張义度通用中囷國家標準（CMS ) A4規格（210X297公釐） 請 先 閱 之 注- 意 事 項 再 I 本 頁 i
    434a 3
    、申請專利範圍 被形成在該p井内。 如申研專利祀圍第6項所述之晶胞，其中該p井以負壓 被偏壓。 8，如申請專利範圍第6項所述之晶胞，包括一選擇電晶 體、一耦合電容器與一隧穿電容器。 9·如申請專利範圍第8項所述之晶胞，其中該等電容器被 形成於該半導趙層中N型區域上之浮動閘的相反端部。 1〇*如申請專利範圍第6項所述之晶胞，其中該雙極電晶體 之集極對應於該感應電晶體之槽溝的被偏壓乏區。 11. 如申睛專利範圍第6項所述之晶胞，其中該浮動閘電極 為該晶胞所用之僅有的閛電極。 12. —種非依電性記憶體，包含： 具有一浮動閘之一感應電晶體； 一耦合電容器被形成於該浮動閘的一端部；該輕 合電容器被配置以控制在該浮動閘上的電位，該浮動閘 係免於疊在控制閘電極上；以及 "'"部智慧吋是局8工消費合作社印製 一隧穿電容器被形成於該浮動閘之另一端部，其 亦作用成充電注入極的一部分用於供應電子至在該感應 電晶體下之槽溝區，該隧穿電容器包括一接頭形成一側 邊雙極電晶體之射極’在該浮動閘下之該感應電晶體具 有一偏壓乏區被配置以作用成該側邊雙極電晶體之集 〇 13. 如申請專利範圍第12項所述之記憶體，包括一選擇電 -24- 太紙張尺度適财ϋϋΥ麟（CNS ) A4規格（210X W7公赛）— - A8 B8 C8 _ D8 申請專利範圍 14. 15. 16. 17. 18. 19. 經濟部智总財4^3£消#合作社印製 20. 21. 晶體，具有與該感應電晶體之共同接頭。 如申請專利範圍第13項所述之記憶體，其中該感應電 晶體具有為第一傳導型式之一源極與汲極，該感應電晶 體被开々成於為第二傳導型式之一第一井内，該第一井内 被形成於為該第一傳導型式之一第二井内。 如申請專利範圍第14項所述之記憶體，其中該第一傳 導型式為N型且該第二傳導型式為p型 負壓被偏壓且該第二井以正壓被偏壓。 如申請專利範圍第12項所述之記憶體 容器接頭被順向偏壓以便規劃。 一種用以規劃記憶體晶胞之方法，該記憶體晶胞具有一 選擇電晶體及一浮動閘，該方法包含： 切斷該選擇電晶體之電源；以及 藉由基底熱載子注入造成載子被注入一浮動開 上。 如申請專利範圍第17項所述之方法 有該選擇電晶體之該p井。 如_請專利範圍第17項所述之方法 體没極電壓至少大约為該電源電壓。 如申請專利範圍第17項所述之方法 子。 如申請專利範圍第17項所述之方法 間而不須使用重疊控制閘之步驟。 及該第一井以 其中該隧穿電 包括負壓偏壓含 其中該選擇電晶 其中該載子為電 包括操作該浮動 -25" (CNS)A4規格（2l〇x297公釐） A8 B8 C8 D8 々、申請專利範圍 22.如申請專利範圍第21項所述之方法，包括使用形成在 該浮動閘上的一電容器來控制該晶胞之操作。 23.. —種用以規劃記憶體晶胞之方法，該記憶體晶胞具有形 成有一下方擴散的一電容器之一槽溝及一浮動閘，該方 法係包含： 以雙極電晶體產生基底電子； 使用基底熱電子注入通過該槽溝注入該等電子至 該記憶體晶胞之浮動閘上；及 使用該電容器控制該浮動閘而不需使用一重疊控 制閘* 24. 如申請專利範圍第23項所述之方法，其中該晶胞被形 成於埋在N井之P井内，該方法包括以負壓偏壓該p井 之步驟》 25. 如申請專利範圍第23項所述之方法，包括切斷一選擇 電晶體之電源的步驟。 26. 如申請專利範圍第23項所述之方法，包括就基底熱電 子注入將被用於提供電子來源之雙極電晶體的射極順向 偏壓的步驟。 經濟部智"'財-4局员工消費合作社印製 (請先閱讀"面之.ii意事項再填寫本頁) 、1T 27. _種用以規劃記憶體晶胞之方法，該記憶體晶胞係具有 一槽溝’該晶胞被形成於埋在N井之P井内，該方法係 包含： 使用基底熱電子注入通過該槽溝注入該等電子至 該記憶體晶胞之浮動閘上；及 -26-
    A8 B8 C8 D8 包括切斷一選擇 包括控制該浮動 其令該浮動閘形 六、申請專利範圍 負偏壓該p井。 28，如申請專利範圍第27項所述之方法 電晶體。 29. 如申請專利範圍第27項所述之方法 的操作而不需使用一重疊控制閘。 30. 如申請專利範圍第29項所述之方法 成具有下方擴散之電容器，該方法包括使用該電容器控 制該浮動閘。 (請先閱讀，背面之注意事項再填寫本頁) -a r 經濟郎智,¾財/4局员工消費合作社印製 -2 本坻張尺度逋用卡國國家標?^ ( CNS ) A4規格（210X297公釐）
TW087105491A 1997-04-11 1998-04-10 Electrically erasable and programmable read only memory, nonvolatile memory, memory cell and method for programming a memory cell TW434895B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/840,303 US5896315A (en) 1997-04-11 1997-04-11 Nonvolatile memory

Publications (1)

Publication Number Publication Date
TW434895B true TW434895B (en) 2001-05-16

Family

ID=25281981

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087105491A TW434895B (en) 1997-04-11 1998-04-10 Electrically erasable and programmable read only memory, nonvolatile memory, memory cell and method for programming a memory cell

Country Status (9)

Country Link
US (4) US5896315A (zh)
EP (4) EP1244111A2 (zh)
JP (1) JPH10335502A (zh)
KR (1) KR20010006137A (zh)
CN (1) CN1252155A (zh)
CA (1) CA2286193C (zh)
DE (1) DE69810096T2 (zh)
TW (1) TW434895B (zh)
WO (1) WO1998047150A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853905B2 (ja) * 1997-03-18 2006-12-06 株式会社東芝 量子効果装置とｂｌトンネル素子を用いた装置
US6026017A (en) * 1997-04-11 2000-02-15 Programmable Silicon Solutions Compact nonvolatile memory
US6091634A (en) * 1997-04-11 2000-07-18 Programmable Silicon Solutions Compact nonvolatile memory using substrate hot carrier injection
FR2769747B1 (fr) * 1997-10-15 2001-10-05 Sgs Thomson Microelectronics Perfectionnement aux memoires non volatiles programmables par effet dit "de porteurs chauds" et effacables par effet tunnel
JP3378879B2 (ja) 1997-12-10 2003-02-17 松下電器産業株式会社 不揮発性半導体記憶装置及びその駆動方法
US6055185A (en) 1998-04-01 2000-04-25 National Semiconductor Corporation Single-poly EPROM cell with CMOS compatible programming voltages
US6157574A (en) * 1998-04-01 2000-12-05 National Semiconductor Corporation Erasable frohmann-bentchkowsky memory transistor that stores multiple bits of data
US6118691A (en) * 1998-04-01 2000-09-12 National Semiconductor Corporation Memory cell with a Frohmann-Bentchkowsky EPROM memory transistor that reduces the voltage across an unprogrammed memory transistor during a read
US6081451A (en) * 1998-04-01 2000-06-27 National Semiconductor Corporation Memory device that utilizes single-poly EPROM cells with CMOS compatible programming voltages
US6141246A (en) * 1998-04-01 2000-10-31 National Semiconductor Corporation Memory device with sense amplifier that sets the voltage drop across the cells of the device
US6404006B2 (en) 1998-12-01 2002-06-11 Vantis Corporation EEPROM cell with tunneling across entire separated channels
US6294810B1 (en) 1998-12-22 2001-09-25 Vantis Corporation EEPROM cell with tunneling at separate edge and channel regions
US6215700B1 (en) * 1999-01-07 2001-04-10 Vantis Corporation PMOS avalanche programmed floating gate memory cell structure
US6294811B1 (en) 1999-02-05 2001-09-25 Vantis Corporation Two transistor EEPROM cell
US6274898B1 (en) * 1999-05-21 2001-08-14 Vantis Corporation Triple-well EEPROM cell using P-well for tunneling across a channel
US6628544B2 (en) 1999-09-30 2003-09-30 Infineon Technologies Ag Flash memory cell and method to achieve multiple bits per cell
US6307781B1 (en) * 1999-09-30 2001-10-23 Infineon Technologies Aktiengesellschaft Two transistor flash memory cell
EP1091408A1 (en) 1999-10-07 2001-04-11 STMicroelectronics S.r.l. Non-volatile memory cell with a single level of polysilicon
EP1096575A1 (en) * 1999-10-07 2001-05-02 STMicroelectronics S.r.l. Non-volatile memory cell with a single level of polysilicon and corresponding manufacturing process
KR100358068B1 (ko) * 1999-12-28 2002-10-25 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
DE10022366A1 (de) * 2000-05-08 2001-11-29 Micronas Gmbh ESD-Schutzstruktur
US6570212B1 (en) * 2000-05-24 2003-05-27 Lattice Semiconductor Corporation Complementary avalanche injection EEPROM cell
US6455915B1 (en) * 2000-05-30 2002-09-24 Programmable Silicon Solutions Integrated inductive circuits
EP1160842A3 (en) * 2000-05-30 2003-09-17 Programmable Silicon Solutions Integrated radio frequency circuits
JP3502015B2 (ja) 2000-06-05 2004-03-02 沖電気工業株式会社 半導体記憶装置
EP1178540B1 (en) 2000-07-31 2014-10-22 Micron Technology, Inc. Nonvolatile memory cell with high programming efficiency
KR100660832B1 (ko) * 2001-03-19 2006-12-26 삼성전자주식회사 플라즈마 데미지를 감소시키는 반도체 소자 및 그 제조방법
JP4859292B2 (ja) * 2001-07-02 2012-01-25 富士通セミコンダクター株式会社 半導体集積回路装置およびｎａｎｄ型不揮発性半導体装置
TW546840B (en) * 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
US6678190B2 (en) * 2002-01-25 2004-01-13 Ememory Technology Inc. Single poly embedded eprom
EP1376698A1 (en) * 2002-06-25 2004-01-02 STMicroelectronics S.r.l. Electrically erasable and programable non-volatile memory cell
US6717203B2 (en) * 2002-07-10 2004-04-06 Altera Corporation Compact nonvolatile memory using substrate hot carrier injection
US6842380B2 (en) * 2002-08-27 2005-01-11 Micron Technology, Inc. Method and apparatus for erasing memory
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US6920067B2 (en) * 2002-12-25 2005-07-19 Ememory Technology Inc. Integrated circuit embedded with single-poly non-volatile memory
TWI228800B (en) * 2003-11-06 2005-03-01 Ememory Technology Inc Non-volatile memory cell and related method
US7075127B2 (en) * 2004-01-29 2006-07-11 Infineon Technologies Ag Single-poly 2-transistor based fuse element
US6875648B1 (en) * 2004-07-09 2005-04-05 Atmel Corporation Fabrication of an EEPROM cell with emitter-polysilicon source/drain regions
US6980471B1 (en) * 2004-12-23 2005-12-27 Sandisk Corporation Substrate electron injection techniques for programming non-volatile charge storage memory cells
KR100632655B1 (ko) * 2005-05-11 2006-10-12 주식회사 하이닉스반도체 플래쉬 메모리소자 및 이의 제조방법
US7200046B2 (en) * 2005-06-14 2007-04-03 Micron Technology, Inc. Low power NROM memory devices
US7372098B2 (en) * 2005-06-16 2008-05-13 Micron Technology, Inc. Low power flash memory devices
US7817474B2 (en) * 2006-06-01 2010-10-19 Microchip Technology Incorporated Method for programming and erasing an array of NMOS EEPROM cells that minimizes bit disturbances and voltage withstand requirements for the memory array and supporting circuits
FR2904464A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Circuit eeprom de retention de charges pour mesure temporelle
US7888272B2 (en) * 2006-12-12 2011-02-15 Macronix International Co. Ltd. Methods for manufacturing memory and logic devices using the same process without the need for additional masks
US7939861B2 (en) * 2007-02-02 2011-05-10 Synopsys, Inc. Non-volatile memory devices having floating-gates FETs with different source-gate and drain-gate border lengths
US7663916B2 (en) * 2007-04-16 2010-02-16 Taiwan Semicondcutor Manufacturing Company, Ltd. Logic compatible arrays and operations
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US20090109762A1 (en) * 2007-10-31 2009-04-30 Powerchip Semiconductor Corp. Method for programming non-volatile memory
US11908899B2 (en) 2009-02-20 2024-02-20 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
CN102751243B (zh) * 2011-04-20 2014-12-17 旺宏电子股份有限公司 半导体装置及其制造方法
US9025358B2 (en) 2011-10-13 2015-05-05 Zeno Semiconductor Inc Semiconductor memory having both volatile and non-volatile functionality comprising resistive change material and method of operating
KR102154851B1 (ko) * 2013-08-26 2020-09-10 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 워드라인 전압 인가 방법
US9548119B2 (en) 2014-01-15 2017-01-17 Zeno Semiconductor, Inc Memory device comprising an electrically floating body transistor
US9496053B2 (en) 2014-08-15 2016-11-15 Zeno Semiconductor, Inc. Memory device comprising electrically floating body transistor
US10553683B2 (en) 2015-04-29 2020-02-04 Zeno Semiconductor, Inc. MOSFET and memory cell having improved drain current through back bias application
CN107592943B (zh) 2015-04-29 2022-07-15 芝诺半导体有限公司 提高漏极电流的mosfet和存储单元
KR20170030697A (ko) * 2015-09-09 2017-03-20 에스케이하이닉스 주식회사 균일한 프로그램 문턱전압값을 갖는 불휘발성 메모리장치 및 그 프로그램 방법
CN106611617B (zh) * 2015-10-22 2020-09-22 美商硅成积体电路股份有限公司 非挥发性闪存的有效编程方法
US10079301B2 (en) 2016-11-01 2018-09-18 Zeno Semiconductor, Inc. Memory device comprising an electrically floating body transistor and methods of using
CN108346659B (zh) * 2017-01-23 2021-02-23 中芯国际集成电路制造(上海)有限公司 一种可编程存储单元及电子装置
TWI821065B (zh) 2018-04-18 2023-11-01 美商季諾半導體股份有限公司 包括電性浮體電晶體的記憶裝置
US11600663B2 (en) 2019-01-11 2023-03-07 Zeno Semiconductor, Inc. Memory cell and memory array select transistor

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3764396A (en) * 1969-09-18 1973-10-09 Kogyo Gijutsuin Transistors and production thereof
NL7208026A (zh) * 1972-06-13 1973-12-17
NL7500550A (nl) * 1975-01-17 1976-07-20 Philips Nv Halfgeleider-geheugeninrichting.
US4115914A (en) * 1976-03-26 1978-09-26 Hughes Aircraft Company Electrically erasable non-volatile semiconductor memory
US4266283A (en) * 1979-02-16 1981-05-05 Intel Corporation Electrically alterable read-mostly memory
US4577295A (en) * 1983-05-31 1986-03-18 Intel Corporation Hybrid E2 cell and related array
US5216269A (en) * 1989-03-31 1993-06-01 U.S. Philips Corp. Electrically-programmable semiconductor memories with buried injector region
JP2601903B2 (ja) * 1989-04-25 1997-04-23 株式会社東芝 半導体記憶装置
US5077691A (en) * 1989-10-23 1991-12-31 Advanced Micro Devices, Inc. Flash EEPROM array with negative gate voltage erase operation
JP2504599B2 (ja) * 1990-02-23 1996-06-05 株式会社東芝 不揮発性半導体記憶装置
EP0493640B1 (en) * 1990-12-31 1995-04-19 STMicroelectronics S.r.l. EEPROM cell with single metal level gate having a (read) interface toward the external circuitry isolated from the (write/erase) interface toward the programming circuitry
US5166562A (en) * 1991-05-09 1992-11-24 Synaptics, Incorporated Writable analog reference voltage storage device
US5541878A (en) * 1991-05-09 1996-07-30 Synaptics, Incorporated Writable analog reference voltage storage device
JPH08506693A (ja) * 1992-06-19 1996-07-16 ラティス・セミコンダクター・コーポレイション 単層の多結晶シリコン層を有するフラッシュｅ▲上２▼ｐｒｏｍセル
US5301150A (en) * 1992-06-22 1994-04-05 Intel Corporation Flash erasable single poly EPROM device
KR960012303B1 (ko) * 1992-08-18 1996-09-18 삼성전자 주식회사 불휘발성 반도체메모리장치 및 그 제조방법
US5440159A (en) * 1993-09-20 1995-08-08 Atmel Corporation Single layer polysilicon EEPROM having uniform thickness gate oxide/capacitor dielectric layer
US5504706A (en) * 1993-10-12 1996-04-02 Texas Instruments Incorporated Low voltage Fowler-Nordheim flash EEPROM memory array utilizing single level poly cells
US5457652A (en) * 1994-04-01 1995-10-10 National Semiconductor Corporation Low voltage EEPROM
US5487033A (en) * 1994-06-28 1996-01-23 Intel Corporation Structure and method for low current programming of flash EEPROMS
US5627392A (en) * 1995-03-07 1997-05-06 California Institute Of Technology Semiconductor structure for long term learning
US5587949A (en) * 1995-04-27 1996-12-24 National Semiconductor Corporation Method for programming an ETOX EPROM or flash memory when cells of the array are formed to store multiple bits of data
US5742542A (en) * 1995-07-03 1998-04-21 Advanced Micro Devices, Inc. Non-volatile memory cells using only positive charge to store data
US5761121A (en) * 1996-10-31 1998-06-02 Programmable Microelectronics Corporation PMOS single-poly non-volatile memory structure
US5736764A (en) * 1995-11-21 1998-04-07 Programmable Microelectronics Corporation PMOS flash EEPROM cell with single poly
DE69610062T2 (de) * 1995-11-21 2001-05-03 Programmable Microelectronics Nichtflüchtige PMOS-Speicheranordnung mit einer einzigen Polysiliziumschicht
US5617352A (en) * 1995-12-13 1997-04-01 The United States Of America As Represented By The Secretary Of The Navy Non-volatile, bidirectional, electrically programmable integrated memory element implemented using double polysilicon
US5706228A (en) * 1996-02-20 1998-01-06 Motorola, Inc. Method for operating a memory array
US5761126A (en) * 1997-02-07 1998-06-02 National Semiconductor Corporation Single-poly EPROM cell that utilizes a reduced programming voltage to program the cell

Also Published As

Publication number Publication date
EP1235226A2 (en) 2002-08-28
US5926418A (en) 1999-07-20
US5896315A (en) 1999-04-20
JPH10335502A (ja) 1998-12-18
US6277689B1 (en) 2001-08-21
DE69810096D1 (de) 2003-01-23
EP0974146A1 (en) 2000-01-26
CA2286193C (en) 2002-03-12
CN1252155A (zh) 2000-05-03
EP0974146B1 (en) 2002-12-11
DE69810096T2 (de) 2003-07-24
US5872732A (en) 1999-02-16
EP1244111A2 (en) 2002-09-25
KR20010006137A (ko) 2001-01-26
WO1998047150A1 (en) 1998-10-22
EP1244112A2 (en) 2002-09-25
CA2286193A1 (en) 1998-10-22

Similar Documents

Publication Publication Date Title
TW434895B (en) Electrically erasable and programmable read only memory, nonvolatile memory, memory cell and method for programming a memory cell
TW508811B (en) Nonvolatile memory
US5867425A (en) Nonvolatile memory capable of using substrate hot electron injection
US6326265B1 (en) Device with embedded flash and EEPROM memories
TW432706B (en) A single-poly flash memory cell for embedded application and related methods
US6009017A (en) Floating gate memory with substrate band-to-band tunneling induced hot electron injection
JP2002533933A (ja) 読出し経路外にプログラミング機構を有する浮遊ゲート・メモリセルの構造
TW420877B (en) Electrically erasable nonvolatile memory
US6127225A (en) Memory cell having implanted region formed between select and sense transistors
US6159800A (en) Method of forming a memory cell
US6835979B1 (en) Nonvolatle memory
US5677876A (en) Flash EEPROM with impurity diffused layer in channel area and process of production of same
EP0387102A2 (en) Semi-conductor non-volatile memory and method of writing the same
JP2963882B2 (ja) フラッシュメモリセルのプログラム方法
JPH10223784A (ja) フラッシュメモリセル
US7125772B2 (en) Nonvolatile memory
JPH0260170A (ja) 半導体不揮発性メモリ
JP2001284474A (ja) 不揮発性半導体記憶装置及びその製造方法並びにデータ記憶方法
KR19980019711A (ko) 불휘발성 반도체 메모리 장치의 제조방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees