CN108346659B - 一种可编程存储单元及电子装置 - Google Patents
一种可编程存储单元及电子装置 Download PDFInfo
- Publication number
- CN108346659B CN108346659B CN201710058822.9A CN201710058822A CN108346659B CN 108346659 B CN108346659 B CN 108346659B CN 201710058822 A CN201710058822 A CN 201710058822A CN 108346659 B CN108346659 B CN 108346659B
- Authority
- CN
- China
- Prior art keywords
- well region
- region
- bipolar junction
- vertical bipolar
- junction transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003860 storage Methods 0.000 title abstract description 19
- 230000015654 memory Effects 0.000 claims abstract description 49
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000002955 isolation Methods 0.000 claims description 13
- 238000002347 injection Methods 0.000 abstract description 18
- 239000007924 injection Substances 0.000 abstract description 18
- 239000003990 capacitor Substances 0.000 abstract description 14
- 239000000969 carrier Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000001289 rapid thermal chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000003826 tablet Substances 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/92—Capacitors having potential barriers
- H01L29/94—Metal-insulator-semiconductors, e.g. MOS
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
本发明提供一种可编程存储单元及电子装置，包括：半导体衬底，包括浮置阱区；垂直双极结型晶体管和MOS变容器，所述MOS变容器的源极和漏极均设置在形成于所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区内，其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内，进而通过有载流子注入和无载流子注入使MOS变容器的电容产生高电容和低电容两种独立状态，进而实现双态电容存储。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种可编程存储单元及电子装置。
背景技术
片上系统(SOC,System On Chip)的制造主要以逻辑工艺为基础，设计人员在SOC研发设计过程中，常常需要在SOC内部集成大量的非易失性存储单元。设计人员根据所设计的SOC的不同用途，选择适当类型和功能的非易失性存储单元来作为SOC内部的存储单元。
目前，非易失性存储单元包括只读非易失性存储单元、可编程只读非易失性存储单元、可编程可擦除只读非易失性存储单元等。其中，现有可编程非易失性存储单元通常存储单元存储数据主要通过改变电阻的方式，而非改变电容的方式。然而对于一些电容敏感电路设计使用可编程电容存储器更有益。并且目前常见的MOS变容器(MOS varactor)不具有电容存储功能，它们只能作为电压控制可变电容器,不能单独用作可编程电容存储器。
因此，有必要提出一种新的可编程存储单元，以实现通过电容的方式存储数据的功能。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
针对现有技术的不足，本发明提供一种可编程存储单元，包括：
半导体衬底，包括浮置阱区；
垂直双极结型晶体管和MOS变容器，
所述MOS变容器的源极和漏极均设置在形成于所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区，所述源极、所述漏极和所述浮置阱区具有相同的导电类型。
进一步，所述垂直双极结型晶体管包括：
设置在所述半导体衬底中的第一导电类型的第一阱区，所述第一阱区作为所述垂直双极结型晶体管的集电区；
在所述第一阱区的上方设置有与所述第一阱区的部分顶面接触的第二导电类型的所述浮置阱区；
在所述浮置阱区内贴近所述半导体衬底的表面设置有第一导电类型的第一掺杂区，所述第一掺杂区作为所述垂直双极结型晶体管的发射区。
进一步，所述MOS变容器位于所述垂直双极结型晶体管的一侧，所述MOS变容器包括：
设置在所述半导体衬底表面上的栅极结构；
分别设置在所述栅极结构两侧的所述浮置阱区内的第一导电类型的源极和第一导电类型的漏极，所述源极和所述漏极贴近所述半导体衬底的表面。
进一步，在所述浮置阱区的至少一侧还设置有第一导电类型的第二阱区，所述第二阱区的底部与所述第一阱区的顶部相连接。
进一步，在所述第二阱区内还设置有第一导电类型的第二掺杂区，所述第二掺杂区的顶面与所述半导体衬底的表面齐平。
进一步，所述可编程存储单元包括分别位于所述MOS变容器两侧的所述垂直双极结型晶体管，其中，两侧的所述垂直双极结型晶体管共用所述第一阱区作为集电区，共用所述浮置阱区作为基区，每个所述垂直双极结型晶体管均包括所述第一掺杂区作为发射区。
进一步，一侧的所述垂直双极结型晶体管的第一掺杂区与所述MOS变容器的漏极相邻接，另一侧的所述垂直双极结型晶体管的第一掺杂区与所述MOS变容器的源极相邻接。
进一步，在所述第一掺杂区和所述第二掺杂区之间的所述半导体衬底中还设置有隔离结构，所述隔离结构的底部位于所述第二阱区的底部上方。
进一步，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。
本发明还提供一种电子装置，所述电子装置包括前述的可编程存储单元。
本发明的可编程存储单元包括垂直双极结型晶体管和MOS变容器(MOSvaractor)，所述MOS变容器的源极和漏极均设置在形成于所述半导体衬底中的浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区内，其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内，进而通过有载流子注入(BJT导通时)和无载流子注入(BJT不导通时)使MOS变容器的电容产生高电容和低电容两种独立状态，进而实现双态(bi-states)电容存储，这种存储单元通过使用电容状态的改变来存储数据，而非产生阻抗的方式，可在集成电路中广泛应用，尤其是一些对于电容敏感的集成电路。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1示出了本发明一个实施方式的可编程存储单元的剖面结构示意图；
图2示出了本发明另一个实施方式的可编程存储单元的剖面结构示意图；
图3示出了本发明的可编程存储单元的TCAD模拟曲线图；
图4示出了本发明一实施例中的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的结构，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
为了解决前述的技术问题，本发明提供一种可编程存储单元，主要包括：
半导体衬底，包括浮置阱区；
垂直双极结型晶体管和MOS变容器，
所述MOS变容器的源极和漏极均设置在形成于所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区，所述源极、所述漏极和所述浮置阱区具有相同的导电类型。
本发明的可编程存储单元包括垂直双极结型晶体管和MOS变容器(MOSvaractor)，所述MOS变容器的源极和漏极均设置在形成于半导体衬底中的浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区内，其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内，进而通过有载流子注入(BJT导通时)和无载流子注入(BJT不导通时)使MOS变容器的电容产生高电容和低电容两种独立状态，进而实现双态(bi-states)电容存储，这种存储单元通过使用电容状态的改变来存储数据，而非产生阻抗的方式，可在集成电路中广泛应用，尤其是一些对于电容敏感的集成电路。
下面，参考图1至图3对本发明的可编程存储单元做详细描述，其中，图1示出了本发明一个实施方式的可编程存储单元的剖面结构示意图；图2示出了本发明另一个实施方式的可编程存储单元的剖面结构示意图；图3示出了本发明的可编程存储单元的TCAD模拟曲线图。
作为示例，本发明的可编程存储单元包括半导体衬底，所述半导体衬底包括浮置阱区；以及垂直双极结型晶体管(vertical BJT)和MOS变容器，所述MOS变容器的源极和漏极均设置在形成于所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区内，所述源极、所述漏极和所述浮置阱区具有相同的导电类型，其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内。
具体地，如图1所示，在一个示例中，所述垂直双极结型晶体管包括半导体衬底100，以及设置在所半导体衬底100中的第一导电类型的第一阱区101，所述第一阱区101作为所述垂直双极结型晶体管的集电区；在所述第一阱区101的上方设置有与所述第一阱区101的部分顶面接触的第二导电类型的浮置阱区102，所述浮置阱区102作为所述垂直双极结型晶体管的基区；在所述浮置阱区102内贴近所述半导体衬底100的表面设置有第一导电类型的第一掺杂区106，所述第一掺杂区106作为所述垂直双极结型晶体管的发射区。
可选地，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。
其中，对于不同的导电类型，其相应的掺杂杂质的类型不同，例如对于N型阱区或掺杂区，其在相应的区域内掺杂有N型掺杂杂质，例如磷或者砷或者它们的组合，而对于P型阱区或掺杂区，其在相应的区域内掺杂有P型掺杂杂质，例如硼等。
本实施例中，主要以所述第一导电类型为N型，所述第二导电类型为P型为例，对本发明的可编程存储单元进行解释和说明。
半导体衬底100其可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。示例性地，半导体衬底100可以为体硅衬底，
在一个示例中，所述半导体衬底100为第二导电类型的半导体衬底，例如，所述第二导电类型为P型，则所述半导体衬底100为P型半导体衬底，所述第一阱区为N型阱区，所述浮置阱区(Floating Pwell)为P型浮置阱区，所述第一掺杂区为N型掺杂区。
其中，在所述垂直双极结型晶体管中，所述第一掺杂区106为重掺杂的掺杂区，例如，N型重掺杂的掺杂区。
在一个示例中，如图1和图2所示，在所述浮置阱区102的至少一侧还设置有第一导电类型的第二阱区103，所述第二阱区103的底部与所述第一阱区101的顶部相连接，其用于引出所述第一阱区101。
其中，可根据包括的所述垂直双极结型晶体管的数量进行合理的选择和设置第二阱区103的位置和数量，例如，如图1所示，在所述半导体衬底中形成有两个垂直双极结型晶体管时，可分别在所述浮置阱区102的两侧设置第一导电类型的第二阱区103，以分别将两个垂直双极型晶体管的集电区(也即第一阱区)引出。或者，例如，如图2所示，在所述半导体衬底中设置有一个垂直双极结型晶体管时，可只在所述浮置阱区102的一侧设置第一导电类型的第二阱区103，以将该垂直双极型晶体管的集电区(也即第一阱区)引出。
进一步地，在所述第二阱区103内还设置有第一导电类型的第二掺杂区107，所述第二掺杂区107的顶面与所述半导体衬底100的表面齐平，该第二掺杂区用于将第一阱区101引出。
其中，所述第二掺杂区107为重掺杂的掺杂区，例如，N型掺杂杂质重掺杂的掺杂区，所述第二掺杂区107的掺杂浓度大于所述第二阱区103的掺杂浓度。
在一个示例中，如图1和图2所示，在所述第一掺杂区106和所述第二掺杂区107之间的半导体衬底中还设置有隔离结构10，所述隔离结构10的底部位于所述第二阱区103的底部上方。
其中，所述隔离结构10为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。本实施例中，较佳地，所述隔离结构10为浅沟槽隔离(STI)结构。浅沟槽隔离结构中填充有隔离材料，该隔离材料可以为本领域技术人员熟知的任何适合的绝缘材料，例如氧化硅、氮氧化硅等。
进一步地，如图1和图2所示，所述MOS变容器位于所述垂直双极结型晶体管的一侧，所述MOS变容器包括：设置在所述半导体衬底100表面上的栅极结构；分别设置在所述栅极结构两侧的所述浮置阱区102内的第一导电类型的源极1051和第一导电类型的漏极1052，所述源极1051和漏极1052贴近所述半导体衬底100的表面。
其中，所述栅极结构包括设置在半导体衬底表面上的栅极介电层1041，以及设置在所述栅极介电层1041表面上的栅极层1042。
栅极介电层1041可以包括如下的任何传统电介质：SiO2、Si3N4、SiON、SiON2、诸如TiO2、Al2O3、ZrO2、HfO2、Ta2O5、La2O3的高k电介质以及包括钙钛矿型氧化物的其它类似氧化物，但不限于此。通常，高k电介质能经受高温(900℃)退火。栅极介电层也可以包括上述电介质材料的任何组合。
栅极层1042形成于栅极介电层1041上。在一实施例中，栅极层1042由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极层的材料。栅极介电层以及栅极层优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。
示例性地，所述源极和所述漏极具有与所述浮置阱区相同的导电类型，例如，所述浮置阱区为P型浮置阱区，则所述源极和所述漏极为P型源极和漏极，更进一步地，为P型掺杂杂质中掺杂的源极和漏极。
该MOS变容器用作电压控制可变电容器，该MOS变容器具有施加给栅极结构端的控制电压，该控制电压提供了对于器件的源极和/或漏极端的特定电压所获得的电容的控制，通过改变栅极结构端上的偏置电压，改变通过器件流动的电流，进而获得的有效电容为可变的并且具有电压依赖性。
示例性地，将源极和漏极连接在一起作为电容器的一极板并共同连接到位线B，栅极结构端作为另一个极板。
其中，在栅极结构上还形成有互连结构，以将栅极结构与外部电路的电连接。
进一步地，在所述半导体衬底上还形成有其他互连结构，例如，与所述第二掺杂区电连接的互连结构，以及与所述源极和漏极电连接的互连结构等。
进一步地，所述第二掺杂区与电源电压线电连接，以用于对垂直双极结型晶体管的集电区施加电压。
在一个示例中，如图1所示，所述可编程存储单元包括分别位于所述MOS变容器两侧的所述垂直双极结型晶体管，并且两侧的垂直双极结型晶体管对称设置。
进一步地，两侧的所述垂直双极结型晶体管共用所述第一阱区101作为集电区，共用所述浮置阱区102作为基区，每个所述垂直双极结型晶体管均包括一个所述第一掺杂区106作为发射区，其中，一侧的所述垂直双极结型晶体管的第一掺杂区106与所述MOS变容器的漏极1052相邻接，另一侧的所述垂直双极结型晶体管的第一掺杂区106与所述MOS变容器的源极1051相邻接。
在一个示例中，为了节省存储单元面积，如图2所示，所述可编程存储单元包括一个所述垂直双极结型晶体管，该所述垂直双极结型晶体管位于MOS变容器的一侧，包括：设置在所半导体衬底100中的第一导电类型的第一阱区101，所述第一阱区101作为所述垂直双极结型晶体管的集电区；在所述第一阱区101的上方设置有与所述第一阱区101的部分顶面接触的第二导电类型的浮置阱区102，所述浮置阱区102作为所述垂直双极结型晶体管的基区；在所述浮置阱区102内贴近所述半导体衬底100的表面设置有第一导电类型的第一掺杂区106，所述第一掺杂区106作为所述垂直双极结型晶体管的发射区。
本实施例中的可编程存储单元为一种可编程电容存储单元，其可以包括至少一个NPN型垂直双极结型晶体管和一个MOS变容器，该NPN型垂直双极结型晶体管可进一步为NPN型垂直本征双极结型晶体管(vertical intrinsic BJT)，在所述垂直双极结型晶体管的集电区接高电压，例如连接到电源电压线CI，而施加到基区(也即浮置阱区)的电压为低电压，该电压通过将源极和漏极一起电连接到位线B，再将位线连接到低电压而实现，进而施加到集电区(也即第一阱区)的电压大于基区(也即浮置阱区)的电压，而基区电压大于发射区的电压时，NPN型垂直双极结型晶体管导通，此时NPN型垂直双极结型晶体管的基区为打开状态，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子(例如，空穴)注入到浮置阱区内，与BJT不导通时而无载流子注入到所述浮置阱区时相比，有载流子注入时，在栅极结构端施加相同电压时MOS变容器的电容更大，进而通过有载流子注入(BJT导通时)和无载流子注入(BJT不导通时)使MOS变容器的电容产生高电容和低电容两种独立状态，进而实现双态(bi-states)电容存储，这种存储单元通过使用电容状态的改变来存储数据，而非产生阻抗的方式，可在集成电路中广泛应用，尤其是一些对于电容敏感的集成电路。
图3示出了本发明的可编程存储单元的TCAD模拟曲线图，其NPN型垂直双极结型晶体管时的可编程存储单元的TCAD模拟曲线图，其中示出了浮置阱区中有空穴注入时，MOS变容器的CV曲线，以及浮置阱区中无空穴注入时，MOS变容器的CV曲线，由图可以看出，在栅极结构端施加相同的偏置电压Vg时，有空穴注入时和无空穴注入时MOS变容器的电容值不同，有空穴注入时的电容高，而无空穴注入时的电容低，实现了低电容和高电容的两种独立的状态，进而通过有载流子注入和无载流子注入两种独立的状态实现双态(bi-states)电容存储。
另外，对于垂直双极结型晶体管为PNP型垂直双极结型晶体管的情况，也可实现本发明的可编程存储单元。
至此完成了对本发明的可编程存储单元的关键结构的介绍，对于完整的器件还可能包括其他的构件，在此不做一一赘述。
综上所述，本发明的可编程存储单元包括至少一个垂直双极结型晶体管和一个MOS变容器(MOS varactor)，所述MOS变容器的源极和漏极均设置在形成于半导体衬底中的浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区内，其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内，进而通过有载流子注入(BJT导通时)和无载流子注入(BJT不导通时)使MOS变容器的电容产生高电容和低电容两种独立状态，进而实现双态(bi-states)电容存储，这种存储单元通过使用电容状态的改变来存储数据，而非产生阻抗的方式，可在集成电路中广泛应用，尤其是一些对于电容敏感的集成电路。
另外，本发明的可编程存储单元的制备工艺很容易与标准的CMOS工艺兼容，制备该可编程存储单元无需其他任何额外的工艺过程或者光罩来增加制造成本。
实施例二
本发明的另一个实施例提供一种电子装置，其包括前述实施例一所述的可编程存储单元。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述可编程存储单元的中间产品，例如：具有该可编程存储单元的手机主板或者包括该可编程存储单元的存储器等。
由于包括的可编程存储单元具有更高的性能，能够实现电容编程的功能，因此该电子装置同样具有上述优点。
其中，图4示出移动电话手机的示例。移动电话手机300被设置有包括在外壳301中的显示部分302、操作按钮303、外部连接端口304、扬声器305、话筒306等。
其中所述移动电话手机包括前述的可编程存储单元，所述可编程存储单元包括：
半导体衬底，包括浮置阱区；
垂直双极结型晶体管和MOS变容器，
所述MOS变容器的源极和漏极均设置在形成于所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区，所述源极、所述漏极和所述浮置阱区具有相同的导电类型，
其中，所述MOS变容器用作电压控制可变电容器，当所述垂直双极结型晶体管导通时，所述垂直双极结型晶体管用作电容可编程载流子注入器，将载流子注入到所述浮置阱区内。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (9)
1.一种可编程存储单元，其特征在于，包括：
半导体衬底，包括浮置阱区；
垂直双极结型晶体管和MOS变容器，
所述MOS变容器的源极和漏极均设置在所述浮置阱区中，所述浮置阱区也用作所述垂直双极结型晶体管的基区，所述源极、所述漏极和所述浮置阱区具有相同的导电类型，所述垂直双极结型晶体管包括：
设置在所述半导体衬底中的第一导电类型的第一阱区，所述第一阱区作为所述垂直双极结型晶体管的集电区；
在所述第一阱区的上方设置有与所述第一阱区的部分顶面接触的第二导电类型的所述浮置阱区；
在所述浮置阱区内贴近所述半导体衬底的表面设置有第一导电类型的第一掺杂区，所述第一掺杂区作为所述垂直双极结型晶体管的发射区。
2.如权利要求1所述的可编程存储单元，其特征在于，所述MOS变容器位于所述垂直双极结型晶体管的一侧，所述MOS变容器包括：
设置在所述半导体衬底表面上的栅极结构；
分别设置在所述栅极结构两侧的所述浮置阱区内的第二导电类型的源极和第二导电类型的漏极，所述源极和所述漏极贴近所述半导体衬底的表面。
3.如权利要求1所述的可编程存储单元，其特征在于，在所述浮置阱区的至少一侧还设置有第一导电类型的第二阱区，所述第二阱区的底部与所述第一阱区的顶部相连接。
4.如权利要求3所述的可编程存储单元，其特征在于，在所述第二阱区内还设置有第一导电类型的第二掺杂区，所述第二掺杂区的顶面与所述半导体衬底的表面齐平。
5.如权利要求2所述的可编程存储单元，其特征在于，所述可编程存储单元包括分别位于所述MOS变容器两侧的所述垂直双极结型晶体管，其中，两侧的所述垂直双极结型晶体管共用所述第一阱区作为集电区，共用所述浮置阱区作为基区，每个所述垂直双极结型晶体管均包括所述第一掺杂区作为发射区。
6.如权利要求5所述的可编程存储单元，其特征在于，一侧的所述垂直双极结型晶体管的第一掺杂区与所述MOS变容器的漏极相邻接，另一侧的所述垂直双极结型晶体管的第一掺杂区与所述MOS变容器的源极相邻接。
7.如权利要求4所述的可编程存储单元，其特征在于，在所述第一掺杂区和所述第二掺杂区之间的所述半导体衬底中还设置有隔离结构，所述隔离结构的底部位于所述第二阱区的底部上方。
8.如权利要求1至7之一所述的可编程存储单元，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型，或者，所述第一导电类型为P型，所述第二导电类型为N型。
9.一种电子装置，其特征在于，所述电子装置包括权利要求1至8之一所述的可编程存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710058822.9A CN108346659B (zh) | 2017-01-23 | 2017-01-23 | 一种可编程存储单元及电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710058822.9A CN108346659B (zh) | 2017-01-23 | 2017-01-23 | 一种可编程存储单元及电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108346659A CN108346659A (zh) | 2018-07-31 |
| CN108346659B true CN108346659B (zh) | 2021-02-23 |
Family
ID=62962154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710058822.9A Active CN108346659B (zh) | 2017-01-23 | 2017-01-23 | 一种可编程存储单元及电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108346659B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1252155A (zh) * | 1997-04-11 | 2000-05-03 | 硅芯片公司 | 非易失性存储器 |
| US20010031521A1 (en) * | 1999-02-18 | 2001-10-18 | Chartered Semiconductor Manufacturing Ltd | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors |
| US20040108532A1 (en) * | 2002-12-04 | 2004-06-10 | Micron Technology, Inc. | Embedded DRAM gain memory cell |
| US20060046354A1 (en) * | 2004-09-02 | 2006-03-02 | Dwayne Kreipl | Recessed gate dielectric antifuse |
| CN101501654A (zh) * | 2006-09-07 | 2009-08-05 | 万国半导体股份有限公司 | 单次可编程存储单元的新结构与制造方法 |
| CN103367368A (zh) * | 2012-04-02 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 多次可编程存储单元及其形成方法 |
| US20160141295A1 (en) * | 2013-05-16 | 2016-05-19 | Ememory Technology Inc. | One time programmable memory cell and method for programming and reading a memory array comprising the same |
-
2017
- 2017-01-23 CN CN201710058822.9A patent/CN108346659B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1252155A (zh) * | 1997-04-11 | 2000-05-03 | 硅芯片公司 | 非易失性存储器 |
| US20010031521A1 (en) * | 1999-02-18 | 2001-10-18 | Chartered Semiconductor Manufacturing Ltd | Integration of bipolar and CMOS devices for sub-0.1 micrometer transistors |
| US20040108532A1 (en) * | 2002-12-04 | 2004-06-10 | Micron Technology, Inc. | Embedded DRAM gain memory cell |
| US20060046354A1 (en) * | 2004-09-02 | 2006-03-02 | Dwayne Kreipl | Recessed gate dielectric antifuse |
| CN101501654A (zh) * | 2006-09-07 | 2009-08-05 | 万国半导体股份有限公司 | 单次可编程存储单元的新结构与制造方法 |
| CN103367368A (zh) * | 2012-04-02 | 2013-10-23 | 台湾积体电路制造股份有限公司 | 多次可编程存储单元及其形成方法 |
| US20160141295A1 (en) * | 2013-05-16 | 2016-05-19 | Ememory Technology Inc. | One time programmable memory cell and method for programming and reading a memory array comprising the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108346659A (zh) | 2018-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10714614B2 (en) | Semiconductor device including a first fin active region and a second fin active region | |
| KR102162676B1 (ko) | 상보형 터널링 fet 디바이스와 그 형성 방법 | |
| KR101847630B1 (ko) | 반도체 소자 및 반도체 모듈 | |
| CN103839945B (zh) | 半导体器件和sram器件 | |
| TWI288472B (en) | Semiconductor device and method of fabricating the same | |
| US7345334B2 (en) | Integrated circuit (IC) with high-Q on-chip discrete capacitors | |
| US20050018380A1 (en) | Capacitor with enhanced performance and method of manufacture | |
| CN102257622B (zh) | 深沟槽变容器 | |
| US10157907B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN104518029A (zh) | 半导体器件及其制造方法 | |
| CN105609562B (zh) | 背栅连接有负电容的半导体器件及其制造方法及电子设备 | |
| US11862730B2 (en) | Top-gate doped thin film transistor | |
| CN110867482A (zh) | 一种用于ic芯片的esd保护器件及电子装置 | |
| US9337179B2 (en) | Electrostatic discharge protection circuit | |
| CN108346659B (zh) | 一种可编程存储单元及电子装置 | |
| CN108122885A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US11894039B2 (en) | Fft-dram | |
| CN109979993B (zh) | 高压mos器件及其制作方法、电子装置 | |
| WO2019132887A1 (en) | Reduced electric field by thickening dielectric on the drain side | |
| CN111149202A (zh) | 堆叠的晶体管布局 | |
| CN109148448B (zh) | 一种cmos反相器和电子装置 | |
| SE527215C2 (sv) | Integrerad omkopplingsanordning | |
| CN107482009B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| US9825141B2 (en) | Three dimensional monolithic LDMOS transistor | |
| CN217182173U (zh) | 集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |