TW423115B - Redundancy fuse block having a small occupied area - Google Patents

Description

五、發明說明（i) 〔發明背景〕 〔發明領域〕 本發明係關於一具有小佔有面積之冗餘熔絲閘，尤其 關於一具有冗餘功能之冗餘炼絲閘，其使用於一半導體記 憶裝置例如DRAM中。 〔相關技藝之說明〕 半導體記憶裝置例如DRAM通常具有冗餘功能，其中包 括一個或更多缺陷的記憶單元之一列（或行）記憶單元係由 一冗餘列（行）所取代’該冗餘列（行）包括對應於被取代的 記憶單元之數目的冗餘單元°倘若在產品測試中發現，一 記憶裝置具有一缺陷的記憶單元，則以雷射切割溶絲閑中 之複數條炼絲，使缺陷列之位址儲存於一冗餘電路中。藉 由熔絲元件之開或關狀態，熔絲閘中之每一對炼絲元件代 表列位址之一位元。 在半導體記憶裝置之操作中，倘若冗餘解碼器偵測出 —輸入列位址符合被取代列之位址，則藉由交換輸入列位 址，輸入列位址被冗餘列位址所取代，而使缺陷列被冗餘 列所取代。 圖1顯示習知的半導體裝置，具有一熔絲閘，包括由 多晶矽所製成之複數個熔絲元件33，其數目對應於列位址 之位元數目。熔絲閘係含納於矩形窗區3 1中，該矩形窗區 3 1之較長邊係垂直於每一長形熔絲元件3 3之延伸方向。在 此例子中’八個熔絲元件33係沿著平行於矩形窗區31之較

第5頁 4 2 3 Π 5 五、發明說明（2) 長邊的方向上而排列，每二個熔絲元件3 3間間隔一特定的 空間。每一個熔絲元件3 3之二個末端皆於接觸3 5與3 7處連 接於信號線3 4與3 6，該接觸係由鋁所製成，配置於窗區3丄 之外。在窗區3 1中之熔絲元件3 3係被雷射束選擇性切割， 用以偵測在冗餘位址解碼器中缺陷的列位址。 在切割熔絲元件33時，雷射束照射於圓形區域'1 a" 中，該圓形區域"A"含納單一熔絲元件33之橋段33a，使被 指定的熔絲元件33於橋段33a處被切割，而不切割相鄰的 熔絲元件3 3 =在熔絲元件3 3之排列中，圓形區域"a "係用 以確保每二個熔絲元件3 3間有足夠的空間，而對於被指定 的熔絲元件33提供安全的切割，不會誤切割相鄰的熔絲元 件。然而，熔絲元件3 3之足夠空間使信號線3 4與3 6以及相 關聯的電晶體（未圖示）之間距增長，而使半導體裝置之整 個晶片尺寸增大。專利公報JP_n31 0603說明一溶絲 m 閘，具有一降低的佔有面積，例如圖2中所示，其中每三 ，熔=元件33中之二個具有平行的補償（〇ffset)。舉例而 § ，窗區31之左側所顯示之第一對熔絲元件33，具有右向 補償，然而鄰近第一對熔絲元件33之第二對熔絲/元件33具 有左向補償，其具有被夾住之直形熔絲元件33 ◊藉由使一 對熔絲元件33之圓形區域” a"於長形熔絲33之方向上相互 偏離，窗區31之較長邊之長度會降低’較短邊會某種程度 地增加。舉例而言，圓形區域"r之半徑為3.5微来（从 n)。然而，就公報中所說明之熔絲閘而言，窗區31面積之 降低的優點係相對地有限，其中窗區31之較長邊得例如從

第6頁

35 //m 降低至29 。 〔發明概述〕 有鑑於此，本發明之一目的在於，提供一熔絲閘用之 窗區’具有降低的佔有面積，但確保安全地選擇切割其所 含納之炼絲元件。 本發明提供一種半導體裝置，包括複數條信號線與排 列於窗區中之複數個關聯的熔絲元件·，該熔絲元件係受選 擇性切割以達成該半導體裝置之冗餘功能，每—個溶絲元 件’包括一對導線段，相互平行地延伸，每一條導線段具 有一第一末端’連接於該信號線中相對應的一條，與一第 二末端’以及一橋段，連接於該對導線段之第二末端間。 依據本發明之半導體裝置，既然熔絲元件之複數個橋 段中之一個於窗區之較短邊的方向上可彼此相鄰，但域保 其間具有足夠的空間，所以含納熔絲元件之窗區的較長邊 可降低，但確保可安全地選擇性切割溶絲元件。 參照所附圖示，將更明瞭本發明之前述與其他目的、 特徵、以及優點。 Χ 〔圖示之簡單說明〕 圖1係習知的半導體裝置中之熔絲閘之頂面圖。 圖2係另一習知的半導體骏置中之熔絲閘之頂面圖。 圖3係依據本發明之半導體記憶體裝置之頂面圖，其 具有使用冗餘溶絲元件之冗餘功能。

$ 7頁 五、發明說明（4) 圖4係依據本發明第一實施例之熔絲閘之頂面圖。 圖5係依據本發明第二實施例之熔絲閘之頂面圖。 圖6係依據本發明第三實施例之熔絲閘之頂面圊。 〔較佳實施例之詳細說明〕 兹將參照圖示明碟說明本發明，其中相似的構成 係由相似的參考符號所標示。 參如圖3 ’ -具有冗餘功能之半導體記憶裝置j j使用 依據本發明之溶絲元件。 半導體記憶裝置11包含一記憶單元陣列12，其包括複 數個記憶單元，排列成一矩陣、—列位址解碼器13與一行 in:器15，用以解碼一輪入位址’以選擇在記憶單元 陣列12中之一個記憶單元、冗餘單元陣列19與2〇，每—個 =括，數個冗餘列或行的冗餘單元、冗餘位㈣碼器“ ^二一個皆用以解碼輸入位&，以便於輸入缺陷的位 址之情形下，選擇在冗餘單元陣列丨9與2〇中之一冗餘 冗餘行、-資料輸入/輸出電路21，用以執行單元資料之3 輸入/輸出、以及-控制電路22 ’肖以基於輸入控制 而控制記憶裝置1 1中之電路區塊。每—個冗餘位^ 16與2:皆有一冗餘電路，其具有偵測缺陷的列缺： 的仃位址之功能。對於冗餘單元陣列丨5盥丨g之每一 —、^ 列，冗餘電路皆包括一熔絲間。藉由在記憶裴 :， ^後選擇性切割熔絲元件，使缺陷的位址儲存於冗餘=

第8頁 在 23 " 5 i、發明說明（5) " ' --— 參照圖4，其顯示圖3所示之冗餘位址解碼器16或2〇之 冗餘電路中所包括的熔絲閘，熔絲閘包括八個熔絲元件 24，其由多晶矽所製成且在窗區23中排列成2χ4矩陣，對 應於列位址或行位址之四個位元。每一個熔絲元件24皆包 s —對導線段24a ’相互平行地延伸，以及一單一橋段 25，連接於各導線段24a之末端間。該對導線段24&之其他 末端係於端子28與29處分別連接至信號線26與27之末端。 藉此组態，每一對相互平行延伸之信號線26與27皆連接於 熔絲元件24，以形成一單一信號路徑，用以傳送信號。 各對橋段2 5相互平行地延伸’其沿著窗區2 3之較短邊 的方向相鄰地配置。四個橋段2 5沿著窗區2 3之較長邊的方 向而排成一列。每一個熔絲元件24關聯於一圓形區域 ” A'1 ，用以藉由雷射束切割熔絲元件24之橋段25，而不切 割鄰近熔絲元件24之橋段25，圓形區域"A”之中心位於橋 段2 5之中心。換言之’熔絲元件2 4係彼此分離，使得各個 惊·絲元件2 4之圓形區域"A11不會覆蓋其他的嫁絲元件2 4。 此排列使每一熔絲元件2 4之窗區2 3具有較小面積。 假設圓形區域"AM之半徑為3_ 5 "m，信號線26與27以 及導線段24a之寬度與空間為l#m，在窗區23之較長邊的 方向上，相鄰的熔絲元件24之導線段24a間之空間為2 /z m，因而溶絲元件2 4之間距係5 y m。因此，與習知窗區之 3 5 v m或2 9 # m的較長邊比較，包括八個熔絲元件2 4之熔絲 閘的窗區23具有22 #ιη的較長邊。在此例中，窗區23之較 短邊係11 β m。

第9頁 五、發明說明（6) 在本實施例之半導體記憶裝置之製造中，包括橋段 24a之炼絲元件24係沿著MOSFET之閘極電極，由多晶砂^所 形成。在記憶體測試檢測出缺陷的記憶單元後，藉由雷射 束照射橋段25之中心，選擇性切割熔絲元件。 i 參照圖5 ’依據本發明第二實施例之半導體裝置中之 炼絲閘亦包括八個炫絲元件2 4。相似於第一實施例，炫絲 元件2 4係排列成2 X 4矩陣。每一個溶絲元件2 4具有一對導' 線段24a ’以及一單一橋段25，其包括一對z形轉向 (switchback)段2 5a ’其末端經由一中心子橋段25b相互連 接’且其他的末端亦經由個別的外緣子橋段25c而連接於 一對導線段24 a之各個末端。換言之，橋段25具有四個 90。彎曲之補償（of fset)，舉例而言，沿著逆時鐘方向' 順時鐘方向、順時鐘方向、與逆時鐘方向，其他的組態皆 相似於第一實施例。 在本發明之熔絲元件2 4的組態中，沿著平行於導線段 24a之方向’提供一邊際區域作為雷射切割之區域。因 此’即使雷射束之照射偏離橋段2 5之中心，仍可確保指定 的溶絲元件2 4被切割’而非切割相鄰的溶絲元件2 4。 參照圖6 ’依據本發明第三實施例之炼絲閘，包括八 個熔絲元件’係含納於實質上為方形區域之窗區2 3内。雖 然相似於第一實施例，每一個熔絲元件24具有一對導線段 24a與一單一橋段25 ’但一對熔絲元件2七與242之排列係使 該對中之一個（第一熔絲元件21)沿著該對中之另一個（第 二熔絲元件2 42 )的内圍延伸。

4 23 1 1 5 五、發明說明（7) 精確言之，第二熔絲元件242具有一對導線段24a2，其 較第一熔絲元件2七之導線段24a!長，以及一橋段2 52，其 較第一熔絲元件2七之橋段25丨長。第二熔絲元件2 42之一對 信號線（與導線段）2 62與272夾住第一熔絲元件24,之一對信 號線（導線段）26t與27!。因此，八個熔絲元件24之橋段25 係於實質上方形窗區23中排列成4x4陣列，沿著垂直於導 線段24a之方向延伸，藉以降低窗區23之較長邊。 在前述熔絲閘之組態中，每一對熔絲元件24之橋段25 被排列於足夠遠離其他對溶絲元件2 4之橋段2 5，而不增加 信號線2 6與2 7間所關聯之空間。 藉由刖述貫施例之組態，由於嫁絲閘窗區之佔有面積 降低，且由於關聯的信號線與電晶體之空間降低，因而半 導體記憶裝置之佔有面積可降低。此外’藉由降低每一窗 區之佔有面積，在冗餘解碼器中之複數個窗區之面積可降 低’因而降低雷射束之照射面積。此提供較高的雷射束切 割之投片量（through-put)。再者，窗區佔有面積之下降 使半導體晶片之覆蓋膜中之開孔的面積降低，雷射光束係 穿過該開孔而照射，因而防止水或濕氣進入半導體晶片。 既然前述實施例僅為例示，因此本發明不限於前述實 施例，且熟悉此項技藝之人士可容易地進行各種修改或^ 換，而皆不偏離本發明之範圍。

Claims (1)

1. 4 23 Π 5 六、申請專利範圍 1. —種半導體裝置，包含複數條信號線與複數個關聯的 溶絲元件，該複數個炫絲元件排列於一窗區内，被選擇性 切割以達成該半導體裝置之冗餘功能，該複數個熔絲元件 之每一個皆包括： 一對導線段’相互平行地延伸，該對導線段之每—個 皆具有··一第一末端，連接於該複數條信號線之相對應的 一條；與一第二末端，以及 一橋段’連接於該對導線段之該第二末端間。 2. 如申請專利範圍第1項之半導體裝置，其中在該窗區中 之各該橋段皆具有一共同長度。 3. 如申請專利範圍第2項之半導體裝置，其中在該窗區中 之各該導線段皆具有一共同長度。 4. 如申請專利範圍第3項之半導體裝置，其中在該窗區之 各該橋段係排列成二列。 5. 如申請專利範圍第1項之半導體裝置，其中各該橋段包 括一對Ζ形轉向（SWitchback)段，其經由一子橋 (sub-bridge)而相互連接0 6.如申請專利範圍第丨項之半導體裝置，其中該複數個熔 絲元件之一對的排列係：該對中之一個係沿著該對中之另

   第12頁 423115 六、申請專利範圍 一個之内圍而延伸。 7. 如申請專利範圍第1項之半導體裝置，其中該熔絲元件 係由一多晶矽所製成，且該信號線係由一金屬所製成。 8. 如申請專利範圍第1項之半導體裝置，其中該半導體裝 置包括一具有該冗餘功能之一記憶裝置。

   第13頁