JPS63127549A - ヒユ−ズ内蔵型半導体装置 - Google Patents
ヒユ−ズ内蔵型半導体装置Info
- Publication number
- JPS63127549A JPS63127549A JP27468386A JP27468386A JPS63127549A JP S63127549 A JPS63127549 A JP S63127549A JP 27468386 A JP27468386 A JP 27468386A JP 27468386 A JP27468386 A JP 27468386A JP S63127549 A JPS63127549 A JP S63127549A
- Authority
- JP
- Japan
- Prior art keywords
- fuse
- aluminum
- sections
- bent sections
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 230000005611 electricity Effects 0.000 abstract description 6
- 230000003068 static effect Effects 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 3
- 235000006732 Torreya nucifera Nutrition 0.000 description 2
- 244000111306 Torreya nucifera Species 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ヒユーズ内蔵型半導体装置に関し、特に、ア
ルミニウム配線からなるヒユーズの構造に関する。
ルミニウム配線からなるヒユーズの構造に関する。
［従来の技術〕
従来、内部の抵抗などをトリミングするためのヒユーズ
や冗長回路をプログラムするためのヒユーズを内蔵した
ヒユーズ内蔵型半導体装置には多結晶シリコン配線から
なるヒユーズが使用される。
や冗長回路をプログラムするためのヒユーズを内蔵した
ヒユーズ内蔵型半導体装置には多結晶シリコン配線から
なるヒユーズが使用される。
第２図（ａ）は従来例を示す半導体チップの平面図、第
２図（ｂ）は第２図（ａ）のＡ−Ａ”線断面図である。
２図（ｂ）は第２図（ａ）のＡ−Ａ”線断面図である。
多結晶シリコン配線８の幅は、ヒユーズ部において、２
〜３μｍ程度であり、さらに熱の放散を防ぐため、ヒユ
ーズ部上の層間絶縁膜４及びバ・・ｌシベーション膜７
を、一部分除いて窓９を設けである。多結晶シリコンの
溶断電流密度は、アルミニウムのそれにくらべて２桁程
度小さく容易に切断可能であるが、逆に、パッケージに
実装されて、出荷された場合、静電気等の外部要因によ
り簡単に溶断してしまい、直接端子に接続することがで
きず、ウェーハないしは、チップ状態でのトレーニング
にしか応用できなかった。
〜３μｍ程度であり、さらに熱の放散を防ぐため、ヒユ
ーズ部上の層間絶縁膜４及びバ・・ｌシベーション膜７
を、一部分除いて窓９を設けである。多結晶シリコンの
溶断電流密度は、アルミニウムのそれにくらべて２桁程
度小さく容易に切断可能であるが、逆に、パッケージに
実装されて、出荷された場合、静電気等の外部要因によ
り簡単に溶断してしまい、直接端子に接続することがで
きず、ウェーハないしは、チップ状態でのトレーニング
にしか応用できなかった。
（発明が解決しようとする問題点〕
Ｉ−述した従来のヒユーズ内蔵型半導体装置は多結晶シ
リコン配線８からなるヒユーズを用いているので、溶断
電流は少なくてすむが、その反面、溶断し易いというこ
とで、ヒユーズをアルミニウム配線８で端子に接続する
と、静電気等により、破壊してしまうため、ウェーハな
いしは、チップ状態でのトリミング等にしか応用ができ
ず、コード等パッケージ状！ぶでの書き込みの応用には
、不向きであるという欠点がある。
リコン配線８からなるヒユーズを用いているので、溶断
電流は少なくてすむが、その反面、溶断し易いというこ
とで、ヒユーズをアルミニウム配線８で端子に接続する
と、静電気等により、破壊してしまうため、ウェーハな
いしは、チップ状態でのトリミング等にしか応用ができ
ず、コード等パッケージ状！ぶでの書き込みの応用には
、不向きであるという欠点がある。
本発明の目的は、静電気等により破壊される恐れの少な
いヒユーズ内蔵型半導体装置を提供することにある。
いヒユーズ内蔵型半導体装置を提供することにある。
本発明のヒユーズ内蔵型半導体装置は、ヒユーズ材料と
して、アルミニウムを用い、かつ、ヒユーズに一箇所以
上の屈曲部をもたせ、その屈曲部のかどに、そのかどの
内角に接するように層間絶縁膜を除去することにより段
差をもたせ、アルミニウム膜厚を部分的に薄くする手段
を有している。
して、アルミニウムを用い、かつ、ヒユーズに一箇所以
上の屈曲部をもたせ、その屈曲部のかどに、そのかどの
内角に接するように層間絶縁膜を除去することにより段
差をもたせ、アルミニウム膜厚を部分的に薄くする手段
を有している。
従って、通常のアルミニウム配線よりも溶断電流が小さ
く、かつ、多結晶シリコン配線よりも、溶断電流が大き
く、直接端子に接続しても、破壊強度は高くなる。
く、かつ、多結晶シリコン配線よりも、溶断電流が大き
く、直接端子に接続しても、破壊強度は高くなる。
〔実施例〕
次に、本発明の実施例について図面を９照して説明する
。
。
第１図（ａ＞は、本発明の一実施例の平面図、第１図（
ｂ）は、第１図（ａ）の、ｌ−Ａ′線断面図である。
ｂ）は、第１図（ａ）の、ｌ−Ａ′線断面図である。
■は、アルミニウム配線で、ヒユーズを形成している部
分は、罰ト安定に加工できる最小限度の幅、例えば１．
５〜２μｍを持っている。この配線に少なくとも、１ケ
所以上、（本例では２ケ所）の屈曲部を持たせ、屈曲部
の内角に接するように、部分的に層間絶縁膜４を除去し
た凹所としてコンタクトパターン２を配置しである。以
上の手段を用いることにより、屈曲部における電流集中
の効果と、下地段差によるアルミニウム膜厚の部分的減
少により、通常のアルミニウム溶断電流よりも、１／２
〜１／１０程度の電流にて、ヒユーズの切断を可能とし
ている。なお、フィールド絶縁［５の厚さが十分でない
場合、コンタクトパターンより十分広く、例えばコンタ
クトパターンから１０μｍ位雛れな部分に境がくるよう
に、半導体基板６と導電型の異なる拡散層（例えばＮ型
基板の場合は、Ｐウェル）を設けて眉間絶縁膜のクラッ
クなどによる絶縁不良を防止しておく。
分は、罰ト安定に加工できる最小限度の幅、例えば１．
５〜２μｍを持っている。この配線に少なくとも、１ケ
所以上、（本例では２ケ所）の屈曲部を持たせ、屈曲部
の内角に接するように、部分的に層間絶縁膜４を除去し
た凹所としてコンタクトパターン２を配置しである。以
上の手段を用いることにより、屈曲部における電流集中
の効果と、下地段差によるアルミニウム膜厚の部分的減
少により、通常のアルミニウム溶断電流よりも、１／２
〜１／１０程度の電流にて、ヒユーズの切断を可能とし
ている。なお、フィールド絶縁［５の厚さが十分でない
場合、コンタクトパターンより十分広く、例えばコンタ
クトパターンから１０μｍ位雛れな部分に境がくるよう
に、半導体基板６と導電型の異なる拡散層（例えばＮ型
基板の場合は、Ｐウェル）を設けて眉間絶縁膜のクラッ
クなどによる絶縁不良を防止しておく。
以上説明したよに、本発明は、アルミニウムをヒユーズ
の材料とし、かつ、電流の集中及び下地の段差によるア
ルミニウム膜厚の部分的削減により、多結晶シリコンを
用いたヒユーズと、下地が平坦でかつ角のないアルミニ
ウムを用いたヒユーズとの中間の溶断電流密度を持つヒ
ユーズを実現させることにより、静電気による破壊の恐
れの少ないヒユーズ内蔵型半導体装置が得られる効果が
ある。
の材料とし、かつ、電流の集中及び下地の段差によるア
ルミニウム膜厚の部分的削減により、多結晶シリコンを
用いたヒユーズと、下地が平坦でかつ角のないアルミニ
ウムを用いたヒユーズとの中間の溶断電流密度を持つヒ
ユーズを実現させることにより、静電気による破壊の恐
れの少ないヒユーズ内蔵型半導体装置が得られる効果が
ある。
第１図（ａ）は本発明の一実施例を示す半導体チップの
平面図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ′線断面
図、第２図（ａ＞は従来例を示す半導体チップの平面図
、第２図（ｂ）は第２図（ａ＞のＡ−Ａ’線断面図であ
る。 ■・・・アルミニウム配線、２・・・コンタクＩ−パタ
ーン、３・・・拡散層、４・−・層間絶縁膜、５・・・
フィールド絶縁膜、６・・・半導体基板、７・・・パッ
シベーション膜、８・・・多結晶シリコン配線、９・・
・窓。 （・、！′ 茅／ Ｍ （ａ−） （Ｉ）） 茅 ２ 回
平面図、第１図（ｂ）は第１図（ａ＞のＡ−Ａ′線断面
図、第２図（ａ＞は従来例を示す半導体チップの平面図
、第２図（ｂ）は第２図（ａ＞のＡ−Ａ’線断面図であ
る。 ■・・・アルミニウム配線、２・・・コンタクＩ−パタ
ーン、３・・・拡散層、４・−・層間絶縁膜、５・・・
フィールド絶縁膜、６・・・半導体基板、７・・・パッ
シベーション膜、８・・・多結晶シリコン配線、９・・
・窓。 （・、！′ 茅／ Ｍ （ａ−） （Ｉ）） 茅 ２ 回
Claims (1)
- 半導体基板の一主面上に形成されたフィールド絶縁膜及
び層間絶縁膜上に設けられたアルミニウム配線からなる
電流で溶断するヒューズを有し、前記ヒューズは一箇所
以上の屈曲部を有し、前記屈曲部の少なくとも内角部下
方において前記層間絶縁膜が除去され凹部が設けられて
いることを特徴とするヒューズ内蔵型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27468386A JPS63127549A (ja) | 1986-11-17 | 1986-11-17 | ヒユ−ズ内蔵型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27468386A JPS63127549A (ja) | 1986-11-17 | 1986-11-17 | ヒユ−ズ内蔵型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63127549A true JPS63127549A (ja) | 1988-05-31 |
Family
ID=17545106
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27468386A Pending JPS63127549A (ja) | 1986-11-17 | 1986-11-17 | ヒユ−ズ内蔵型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63127549A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215173B1 (en) | 1998-11-11 | 2001-04-10 | Nec Corporation | Redundancy fuse block having a small occupied area |
-
1986
- 1986-11-17 JP JP27468386A patent/JPS63127549A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6215173B1 (en) | 1998-11-11 | 2001-04-10 | Nec Corporation | Redundancy fuse block having a small occupied area |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW523873B (en) | Semiconductor device provided with fuse and method of disconnecting fuse | |
| JPS6248892B2 (ja) | ||
| JPH11154706A (ja) | 半導体装置 | |
| JPS58170A (ja) | 半導体装置 | |
| JP2004134594A (ja) | 半導体装置およびその製造方法 | |
| JPS63127549A (ja) | ヒユ−ズ内蔵型半導体装置 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPS6184824A (ja) | 半導体集積回路 | |
| JPH0497545A (ja) | ヒューズ内蔵型半導体装置 | |
| US20230187289A1 (en) | Semiconductor device and method of forming the same | |
| JPS6325951A (ja) | 半導体装置 | |
| JPH09129524A (ja) | 半導体装置の製造方法 | |
| JPH06112102A (ja) | 半導体装置 | |
| JPS61110447A (ja) | 半導体装置 | |
| JPS60127747A (ja) | 樹脂封止型半導体装置 | |
| JPH01154532A (ja) | 半導体装置 | |
| JPS63260149A (ja) | 半導体装置 | |
| JPS6355955A (ja) | 半導体装置 | |
| JPH02192145A (ja) | 半導体装置 | |
| JPH07183109A (ja) | トリミング素子 | |
| JPS61104637A (ja) | 半導体装置 | |
| JPH02186660A (ja) | 多層配線半導体装置 | |
| JPH0547924A (ja) | 半導体ウエーハ | |
| JPS6059755A (ja) | 半導体装置の製造方法 | |
| JPH02275656A (ja) | 樹脂封止型半導体装置 |