TW419825B - Flip-flop circuit with clock signal control function and clock control signal - Google Patents

Description

經濟部智慧財產局員工消费合作杜印製 41 9 82 5 ^ A7 · · · __B7_' 五、發明說明（1 ) 本發明係關於，具時脈信號控制機能之芷反器電路， 及時脈控制電路，特別是關於，抑制電力消耗之正反器電 路，及用以抑制電力消耗之時脈控制電路。 正反器電路要動作須要輸入時脈信號。積体電路內之 邏輯電路以平均時間來看，很多部分並不動作而成停止狀 態。惟，時脈信號係依動作頻率一定會進行遷移，因此積 体電路所消耗電力之大部分，係由正反器電路及時脈樹狀 電路所佔。第1 4圖表示1S種一般性正反器電路之例子》 從第1 4圖可以看出，在時脈信號輸入用端子之CP端子 ，交互輸入高位準與低位準之信號，而每當輸入，構成正 反器電路1 0 0之2 4個全電晶體中，一半之1 2個電晶 體之閘極端子則被充放電。 · 有一種可減低正反器電路之電力消耗之提案，掲示於 日本國特開平4 — 298 1 1 5號公報。此特開平4 — 2 9 8 1 1 5號公報所揭示之電路，係採用比較主副型正 反器電路之資料輸入信號與資料輸出信號，僅不相同時將 時脈信號供給正反器電路，相同時則將內部之時脈信號固 定在低位準之架構· 惟，揭示於日本國特開平4 — 2 9 8 1 1 5號公報之 架構，當時脈信號在高位準時，若正反器電路之輸入信號 變化，便會有誤動作之問題。亦即，假定停止向正反器電 路供應內部之時脈信號，因此內部之時脈信號保持低位準 之狀態下，至正反器電路之輸入信號發生變化。這個時候 ，若外部之時脈信號是在高位準時，供給正反器電路之內 本紙張尺度进用中Β Η家標準（CNS)A4蚬格<210 X 297公釐） — — — — — — — — — — — I· — — — — ·ΙΙ— — — — — — (锖先閲讀背面之注意事項再填寫本買) Λ 1 9 8 2 5 ‘ Α7 Β7 五、發明說明（2 ) 部之時脈信號便由低位準變化到高位準，而發生誤動作。 <11·先明讀背面之注意Ϋ項再填寫本頁) 爲了解決這種問題，Nogawa等人在1997 Symposium on VLSI Circuits Digest of Technical Paper pl01-102 提義， 藉充分縮短時脈信號之高位举之時間，以防止誤動作之方 法。但在各正反器電路設有可產生高位準時間充分短之短 脈衝之時脈信號之機構，會使正反器電路之面積變大，及 消耗電力增加，因此*將多數正反器電路作爲一群，而統 一對此等供應時脈信號。然而，脈衝狀之信號在配線中傳 輸時，劣化之傾向明顯，因此有必要慎重設計，產生這種 短脈衝之時脈信號產生電路，與正反器電路間之距離。同 時，也有考慮這種失真之影響，以設計短脈衝之脈衝寬度 之必要》 本發明係有鑑於上述課題而完成者，其目的在於，一 方面抑制電力消耗，同時*不論正反器電路之資料輸入信 號以何種定時變化，均可使正反器電路不發生誤動作。而 且是，使其不需要調整時脈信號之k衝寬度，同時不會發 生因時脈信號之傳播而引起失真之問題，爲其目的》 經濟部智慧財產局貝工消费合作社印製 爲了解決上述課題，本發明之具時脈信號控制機能之 正反器電路之特徵在於，具備有：輸入資料輸入信號與內 部時脈信號，與上述內部時脈信號同步保持上述資料輸出 信號之値，而當作資料輸出信號輸出之資料保持輸出電路 :輸入上述資料保持輸出電路之上述資料輸入信號與上述 資料輸出信號，撿出此等資料输入信號與資料输出信號不 一致時，輸出不一致信號之不一致撿測電路：以及，输入 本紙張尺度適用中0國家«準（CNS)A4现格（210 X 297公釐） A] 9 82 § A7 _w_ 五、發明說明（3) <锖先《讀背面之注意事項再填寫本頁> 外部時脈信號與上述不一致信號，上述資料輸入信號與上 述資料輸出信號不一致時*與上述外部時脈信號之上升同 步，將短脈衝當作上述內部時脈信號输出，上述資料輸入 信號與上述資料輸出信號一致時•將低位準之信號當作上 述內部時脈信號輸出之時脈控制電路。 同時，其特徵在於*時脈控制電路係輸入外部時脈信 號與供應控制信號，而輸出內部時脈信號之時脈控制電路 ，上述內部時脈信號係時_脈控制信號與上述外部時脈信號 之邏輯積，上述時脈控制信號係上述供應控制信號與傳播 控制信號之邏輯積，·上述傳播控制信號係上述時脈控制信 號與上述外部時脈信號之否定之邏輯和。 同時，其特徵在於，具時脈信號控制機能之正反器電 路之上述正反器電路，彳閂鎖與路所構 成，上述宅閂复電路係由不Μ狀孽保持機能之動態-雩路構 成。 經濟部智慧财產局霣工消费合作社印製 同時，其特徵在於，具時脈信^控制機能之正反器電 路之上述閂鎖電路具備有，可將上述資料輸出信號固定在 高位準用之預設定信號之預設定输入，以及，可將上述資 料輸出信號固定在低位準用之淸除信號之淸除輸入。 而且，其特徵在於，具時脈信號控制機能之正反器電 路之上述閂鎖電路可以輸出，較上述資料輸入信號爲高電 壓之上述資料輸出信號。 (第1實施形態） · 一. ... 本紙張尺度適用中囲a家镖準（CNS)A4规格<210 X 297公釐） —---^_ 經濟部智慧财產局貝工消费合作社印製 4 1 9 82 5 - A7 ____B7_.. .五、發明說明（4 ) 本發明之第1實施形態，係在各正反器電路內配設， 僅在輸入信號變化時，向正反器電路供應內部時脈信號之 時脈控制電路，同時，此時脈控制電路係與外部時脈信號 之上升同步，供應內部時脈信號，而在撿出資料輸出信號 之變化確定後，停止供應內部時脈信號，藉此，獲得跟向 正反器電路供應短脈衝之內部時脈信號時同樣之效果》而 藉此，使其不必調整外部時脈信號之脈衝寬度•避免產生 因傳輸短脈衝之外部時脈信號而發生之失真之問題•其詳 情說明如下。 第1圖表示，本實施形態之具時脈信號控制機能之正 反器電路之電路架構之一個例子。 從第1圖可以看出•此具時脈信號控制機能之正反器 電路係由正反器電路1 0、不一致撿測電路DDC、及時 脈控制電路C C C所構成。 在正反器電路10之輸入端子D輸入資料輸入信號 D I S，從輸出端子Q輸出資料輸出信號DOS，在時脈 輸入端子輸入內部時脈信號I C L K。此正反器電路1 〇 係主副型之正反器電路，具有可以將內部時脈信號 I C LK上升時之資料输入信號D I S之値，保持到下一 次內部時脈信號I CLK上升時乏·機能- 在不一致撿測電路DD C輸入有正反器電路1 〇之資 料輸入信號D I S，與資料輸出信號DO S，而輸出不一 致信號D S。不一致撿測電路DD C係用以撿出，此等資 料輸入信號DIS與資料輸出信號DOS是否相互一致之 請 先 Η η 背- 由 之 注 項 再 填 ·I裝 頁 訂 線 本紙張尺度適用中國國家標準（CNS)A4规格（210 X 297公釐） 經濟部智慧財產局貝Η消费合作社印製 419 825 ^ A7 _^_.. 五、發明說明（5 > 電路，當撿出資料輸入信號D I S與資料輸出信號D〇S 不一致時，生成不一致信號D S。此不一致信號D S係輸 入時脈控制電路CCC。 本實施形態係從資料輸入信號D I S，及資料輸出信 號DOS生成不一致信號DS，但也可以從正反器電路 1 0內部之與資料輸入信號D I S等效之信號，或與資料 輸出信號D 0 S等效之信號生成不一致信號D S。而要生 成不一致信號D S時，使用互斥邏輯和（EXOR)電路 較有效率。 在時脈控制電路_C C C除了此不一致信號D S之外， 另從外部輸入有外部時脈信號E C L K，而將上述內部時 脈信號I C LK輸出到正反器電路1 0 »此時脈控制電路 CCC，係由NOT電路12、AND電路14、OR電 路16及AND電路18所構成。外部時脈信號ECLK 係輸入到NOT電路1 2與AND電路1 4。NOT電路 12之輸出信號，輸入到OR電路16。此OR電路16 之輸出信號之傳播控制信號TCS，係輸入到AND電路 1 8。此AND電路1 8也從不一致撿測電路DDC輸入 不一致信號D S，而將其輸出信號之時脈控制信號C C S ，輸出到AND電路1 4與OR €路1 6。亦即，藉不一 致信號D S與傳播控制信號T C S之邏輯積，生成時脈控 制信號C C S。而傳播控制信號T C S係由外部時脈信號 E C LK之否¥，與時脈控制信號C C S之邏輯和而生成 。在AND電路1 4輸入有此時脈控制信號C C S，與上 ——. .. . _ -ft . 本紙張尺度適用中國8家標準(CNS>A4提格<210 297公釐） — illii!裝.！1!1 訂·1 •I It I I 線 <請先Mtftlr-面之注意事項再瑱寫本I) 經濟部令慧财產局貝工消费合作社印製 A7 B7 五、發明說明（6) 述外部時脈信號ECLK，而以內部時脈信號I CLK當 作輸出信號，輸出到正反器電路1 0。亦即，藉時脈控制 信號CCS與外部時脈信號ECLK，生成內部時脈信號 I C L K。 其次，再參照第2圖及第3圖·說明本實施形態之具 時脈信號控制機能之正反器電路之動作。第2圖表示外部 時脈信號E C LK在低位準時，資料輸入信號D I S發生 變化時之定時圖，第3圖表示外部時脈信號E C LK在高 位準時，資料輸入信號D I S發生變化時之定時圖》 首先依第2圖說明，外部時脈信號E C LK在低位準 時，資料輸入信號D I S發生變化時之動作。 從此第2圖可以看出，假設資料輸入信號D I S在時 間t 1從低位準切換到高位準。於是，在正反器電路1 〇 之資料輸入信號DIS與資料輸出信號DOS會變成不一 致，因此，不一致撿測電路DD C之不一致信號D S從低 位準切換到高位準。在此時間t 1時，傳播控制信號 T C S也是在高位準，因此時脈控制信號C C S也從低位 準切換到高位準。但因外部時脈信號E C L K在低位準， 因此內部時脈信號I C L K維持低位準。 然後在時間t 2，外部時脈信號E C LK從低位準切 換到高位準。於是，因爲時脈控制信號C C S在高位準， 因此內部時脈信號I C L K也從低位準切換到高位準β此 內部時脈信號ICLK輸入在正反器電路1〇，而正反器 電路10則與此內部時脈信號ICLK之上升同步而動作 --- -· .. _ — ___-9- 本紙張尺度適用t國國家標準<CNS)A4規格（210 X 297公« ) --------------裝--- {請先《讚»·面之注$項再填寫本買> 訂· -線 41 9825 A7 B7 五、發明說明（7 > {諳先Η讀背面之i意事項再填寫本頁> 。亦即，正反器電路1 0將此內部時脈信號Ϊ C LK之上 升時之資料輸入信號D I S之値，當作資料輸出信號 DOS而输出。但在這時須要有正反器電路1〇之動作延 遲時間Δ T。因此在從時間t 2經過么丁之時間丨3，資 料輸出信號D 0 S從低位準切換到高位準。 在此時間t 3，資料输出信號DOS與資料輸入信號 D I S會一致，因此不一致信號D S由高位準切換到低位 準。因此，時脈控制信號X C S由高位準切換到低位準· 內部時脈信號I C L K也由高位準切換到低位準。 其次·再依第3圖說明，外部時脈信號E CLK在高 位準時，資料輸入信號D I S發生變化時之動作。 經濟部智慧財產局貝工消费合作社印製 從第3圖可以瞭解|假設在時間t1資料輸入信號 D I S由低位準切換到高位準》於是，在正反器電路1 〇 之資料輸入信號DIS與資料輸出信號DOS會不一致， 因此，不一致撿測電路DD C之不一致信號D S由低位準 切換到高位準。但在此時間t 1，傳播控制信號T C S是 在低位準狀態，因此時脈控制信號C C S也維持低位準。 因此，內部時脈信號I C LK也維持低位準· 接著，在時間t 2，外部時脈信號ECLK從高位準 切換到低位準，傳播控制信號T'G S由低位準切換到高位 準因傳播控制信號T C S與不一致信號D S均爲高位準 時脈控制信號C C S也由低位準切換到高位準•但因外部 時脈信號E C LK維持低位準因此在時間t 2內部時脈信 號ICLK也維持低位準。 ^ 10- 本纸張尺度適用中困國家標準（CNS)A4規格（210 X 297公釐> 經濟部智慧財產局貝工消費合作社印製 41 9825 a? _B7_.. 五、發明說明（8 ) 接著，在時間t 3外部時脈信號ECLK從低位準切 換到高位準。於是，因時脈控制信號C C S也在高位準， 因此內部時脈信號I CLK也由低位準切換到高位準。此 內部時脈信號I CLK輸入在正反器電路10，正反器電 路10則與此內部時脈信號ICLK同步而動作。亦即， 正反器電路1 0將此內部時脈信號I C LK之上升時之資 料輸入信號D I S之値，當作資料輸出信號DOS而輸出 。但在這時須要有正反器電路1 0之動作延遲時間AT » 因此在從時間t 3經過ΔΤ之時間t 4，資料輸出信號 D◦S從低位準切換到高位準。 在此時間t 4，資料輸出信號DOS與資料輸入信號 D I S會一致，不一致信號D S由高位準切換到低位準。 因此，時脈控制信號C C S由高位準切換到低位準，內部 時脈信號I C L K也由高位準切換到低位準。 如以上所述，依據本實施形態之具時脈信號控制機能 之正反器電路時，資料輸入信號D I S與資料輸出信號 DOS—致時，將內部時脈信號ICLK固定在低位準， 僅在資料輸入信號DIS與資料輸出信號DOS不一致時 ，方將內部時脈信號I CLK供給正反器電路1 〇，因此 可以抑制電力消耗。尤其是資料'輸入信號沒有很大變化之 資料遷移機率低時，可以大幅度抑制電力消耗》 而且，因配設時脈控制電路C C C，使內部時脈信號 I CLK與外部時脈信號ECLK之上升同步而上升，因 此•不論資料輸入信號D I S在外部時脈信號E C LK在 —· * - - ___ ___- 11 - __ 表紙張尺度適用中國國家樣準（CNS)A4規格（210 X 297公釐） - ---- - - - - - ! — II 訂·1!!! J (锖先閱讀背面之注$項再秦寫本買> A7 B7 419825 五、發明說明（9 ) 低位準時或高位準時發生變化，均可以使此具時脈信號控 制機能之正反器電路不發生誤動作。 C烽先閱讀背面之注意Ϋ項再瑱寫本頁) 而且是使內部時脈信號I C L K與外部時脈信號 E C L K之上升同步而上升，撿出資料輸出信號D 0 S發 生變化時下降|其結果，可獲得短脈衝之內部時脈信號 I CLK。而此內部時脈信號I CLK之脈衝寬度，係由 直到資料輸出信號D 0 S發生變化之時間而決定，因此可 以避免發生因脈衝寬度太窄，致使正反器電路1 0不動作 之事故。因此，較之傳統之使用脈衝狀之時脈作爲外部時 脈信號時，在設計時可以不必太意識到在配線中之傳輸過 程發生之劣化。 (第2實施形態） 本發明之第2實施形態係以邏輯位準表示，第1實施 形態之具時脈信號控制機能之正反器電路之主副型之正反 器電路，及不一致撿測電路之具体架構。 第4圖係表示，此第2實施形態之具時脈信號控制機 能之正反器電路之圖。 經濟部智慧財產局貝工消f合作社印製 正反器電路1 0係由串聯之時鐘反相器1 0 a、 NOT電路1 Ob、傳輸閘1 O'e、NOT電路1 Od及 NOT電路1 0 e所構成。同時，正反器電路1 0備有與 NOT電路1 Ob並聯之時鐘反相器1 0 f ，及與NOT 電路10d並聯之時鐘反相器10g >在這些中間，時鐘 反相器1 0 f與傳輸閘1 0 c在內部時脈信號I CLK於 本纸張尺度適用中國國家櫺準（CNS)A4现格（210 X 297公釐） -1?· 經濟部智慧財產局貝工消费合作社印製 9 82 5 A7 _；_B7_ . 五、發明說明（10 ) 高位準時成爲通過狀態*而時鐘反相器l〇a、l〇g則 在反轉內部時脈信號/ I C L K呈高位準時，成爲通過狀 態。在時鐘反相器1 0 a輸入有此正反器電路1 〇之輸入 之資料輸入信號D I S，從NOT電路1 〇 e輸出此正反 器電路1 0之輸出之資料輸出信號DOS » 不一致撿測電路DD C具備有η型MO S電晶體 NM1、NM2 及 p 型M0S 電晶體 PM1、PM2 » 此 不一致撿測電路D D C在擒出資料輸入信號D I S之資料 輸出信號D 0 S之不一致時，可輸出低位準之不一致信號 / D S。 在η型M 0S電晶體NM1之控制端子，輸入有資料 輸入信號D I S。η型M0S電晶體ΝΜ1之輸入端子， 連接在NOT電路1 0 d之输入側。因此，在η型MOS 電晶體ΝΜ1之輸入端子，輸入有與資料輸出信號DOS 等效之信號。η型MOS電晶體NM1之輸出端子，係連 接在時脈控制電路C C C 2。 p型MOS電晶體PM1之控制端子，連接在NOT 電路1 Ob之輸入側•因此，在p型MOS電晶體PM1 之控制端子，輸入有與資料輸入信號D I S之反轉信號等 效之信號β P型M0S電晶體P Ml之輸入端子，連接在 NOT電路1〇d之輸入側。因此，在P型M0S電晶體 PM 1之輸入端子，輸入有與資料輸出信號DO S等效之 信號。P型M0S電晶體PM1之輸出端子’連接在時脈 控制電路CCC2· 一 -13-_______ 本紙張尺度適用中國國家標準（CNS)A4規•格（210 X 297公釐） — — — —— — — — — — — — — * — — — — — — — — — — — — — — (請先明讀f面之沒$項再填寫本頁> 41 9 82 5 ___B7_____ 五、發明說明（11 ) <請先明讀背面之注意事項再填寫衣頁) η型MO S電晶體NM2之控制端子，連接在NOT 電路1 Ob之輸入側。因此，在η型MOS電晶體NM2 之控制端子•輸入有與資料輪入信號DIS之反轉信號等 效之信號β 11型^10 S電晶_ΝΜ2之輸入端子，連接在 NOT電路1 〇 e之輸入側。因此，在！！型1^05電晶體 NM2之輸入端子，輸入有與資料輸出信號DO S之反轉 信號等效之信號。η型MOS電晶體NM2之輸出端子， 連接在時脈控制電路CCC2。 在ρ型MO S電晶體ΡΜ2之控制端子，輪入有資料 輸入信號D I S。ρ型MOS電晶體ΡΜ2之輪入端子， 連接在NOT電路1 〇 e之輸入側。因此，ρ型MOS電 晶體PM2之輸入端子，輸入有與資料輸出信號DOS之 反轉信號等效之信號。ρ型MOS電晶體PM2之輸出端 子，係連接在時脈控制電路CCC2。 經濟部智慧財產局員工消费合作社印製 時脈控制電路C C C 2進行邏輯變換，使電路架構較 有效率。但邏輯上是與第1圖所示之時脈控制電路C C C 等效。並結合生成反轉內部時脈信號/ I C L Κ之NOT 電路，與時脈控制電路之2輸入之AND電路1 4 |使成 2輸入之NAND電路，藉以減少電晶體之數目。因此， 時脈控制電路CCC2係由NOT電路1 1、AND電路 1 3、NOR電路1 5、NAND電路1 7及NOT電路 1 9所構成。 在AND電‘路1 3輸入外部時脈信號ECLK，與反 轉時脈控制信號C C S之信號，而輸出傳播控制信號/ -14- 本纸張尺度適用中Η0家標準（CNS)A4规格（210 X 297公蹵） 經濟部智慧財產局貝工洧费合作社印菜 41 9825 A7 B7 五、發明說明（12) TC S。在NOR電路1 5輸入不一致信號/D S與傳播 控制信號/TCS，而輸出時脈控制信號CCS。在 NAND電路1 7輸入時脈控制信號C C S與外部時脈信 號ECLK |而輸出反轉內部時脈信號/1 CLK。在 NOT電路1 9輸入反轉內部時脈信號/1 CLK *而輸 出內部時脈信號I C L K。 此第2實施形態之具時脈信號控制機能之正反器電路 之動作與上述第1實施形態相同，其說明從略》 (第3實施形態） 本發明之第3實施形態，係以動態電路構成正反器電 路之主閂鎖電路部分，藉此設法減少電晶體之數目。 第5圖係本實施形態之具時脈信號控制機能之正反器 電路之電路架構之一個例子之圖。 從第4圖可以瞭解，上述第2實施形態係以動態電路 構成主副型之正反器電路1 0。對此，從第5圖可以瞭解 ，第3實施形態之時脈控制電路CCC、CCC2之內部 時脈信號I C LK呈高位準之時間很短，因此以動態電路 構成正反器電路2 0之主閂鎖電路。亦即*以串聯NOT 電路1 0 h、傳输閘1 0 I及與补Ο T電路1 〇 j ，構成 主閂鎖電路。如此，以動態電路構成正反器電路2 0之主 閂鎗電路，即可減少電晶體之數目。 (第4實施形態） 本紙張尺度適用中囲B家揉準(CNS>A4规格（210 * 297公羞） ---------------1111^. (锖先《讀背面之沒意事項再填寫本頁) 經濟部智慧財產局興工消費合作社印製 41 9 a? B7 五、發明說明（13) 本發明之第4實施形態，係著眼於內部時’脈信號 I CLK在高位準之時間很短，而以閂鎖電路取代第1實 施形態之正反器電路，藉此減少電晶體之數目。 第6圖係第4實施形態之具時脈信號控制機能之正反 器電路之電路架構之一個例子之圖。 從此第6圖可以看出，此具時脈信號控制機能之正反 器電路備有閂鎖電路2 2 ·亦即•如第6圖所示，配設閂 鎖電路2 2以取代第1圖所示，第1實施形態之具時脈信 號控制機能之正反器電路之正反器電路1 0。這是因爲， 內部時脈信號I C L K在高位準之時間很短，因此以閂鎖 電路2 2置換正反器電路1 0也可以獲得邊緣觸發型之正 反器動作之故》 此第6圖所示之閂鎖電路2 2，係在內部時脈信號 I C L K成高位準期間，將輸入端子D之資料輸入信號 D I S之値傳給输出端子Q之輸出，而當作資料輸出信號 DOS輸出。另一方面，內部時脈信號I CLK在低位準 期間*則保持內部時脈信號I C L K之下降時之輸出端子 Q之値，當作資料輸出信號DO S輸出。 如此構成具時脈信號控制機能之正反器電路，即可減 少電晶體之數目。亦即•本實施形態之架構較之上述第3 實施形態之架構，雖然正反器電路之一項特性之保持時間 特性會惡化，但可進一步減少電晶體之數目。亦即，雖然 保持時間特性惡化，內部時脈信號I c L K之脈衝寬度有 變大之傾向，但可進一步減少電晶體之數目。 本紙張尺度適用中國Η家棵準(CNS)A4规格(210 * 297公釐） !ι!Ί -裝·！！！訂!! — Ϊ 線 (#先«璜背面之注意事項再填寫本頁) A7 41 9825 -— ·. · · _ _B7 _-. 五、發明說明（14 ) (第5實施形態） 本發明之第5實施形態係以邏輯元件位準表示，第4 實施形態之具時脈信號控制機能之正反器電路之閂鎖電路 ，及不一致撿測電路之具体架構。 第7圖表示此第4實施形態之具時脈信號控制機能之 正反器電路之圖。閂鎖電路2 2係由串聯連接之NOT電 路22a、傳輸閘22b及NOT電路22c所構成。並 備有與NOT電路2 2 a並聯之時鐘反相器2 2 d。 在此第7圖，係對脈控制電路C C C 2進行邏輯變換 ，使其電路成較有效率，但在邏輯上是與第6圖所示之時 脈控制電路C C C等效。並結合生成反轉內部時脈信號/ ICLK之NOT電路，與時脈控制電路CCC之2輸入 之NAND電路，以減少電晶體之數目。 (第6實施形態） 本發明之第6實施形態表示時脈控制電路之變形例子 。第8圖係表示此第6實施形態之時脈控制電路之電路架 構之一個例子之圖。從此第8圖可以看出，第6實施形態 之時脈控制電路CCC3，係配疫 3輸入之AND電路 14A以取代上述第1實施形態之時脈控制電路CCC ( 參照第1圖）及第4實施形態之時脈控制電路CCC (參 照第6圖）之2輸入AND電路1 4。在此AND電路 AND電路14a，除了输入從AND電路18送出之時 一 — 一 -17- 本紙張尺度適用令0國家揉準(CNS)A4蚬格（210 * 297公釐） --— — — —— — 喔 — I i — I (諳先Η讀1r-面之it意事項再填寫本霣) 經濟邨智慧财產局貝工消费合作社印氧 經濟部智慧財產局貝工洧费合作社印製 4 1 A7 B7 五、發明說明（15) 脈控制信號C C S，與外部時脈信號E C LK以外*另輸 入有不一致撿測電路D DC之不一致信號DS。 如以上述方式構成時脈控制電路C C C 3，則可在不 一致信號D S從高位準切換到低位準時，迅速將內部時脈 信號ICLK從高位準切換到低位準。亦即，因爲加上， 將不一致信號D S直接輸入產生內部時脈信號I C LK之 AND電路1 4 a之路徑，因此可以旁通在AND電路 18產生之延遲，直接將內部時脈信號ICLK從高位準 切換到低位準。 尤其是，上述第4實施形態係組合時脈控制電路 C C C與閂鎖電路2 2，使其進行正反器動作之結果，雖 然保持時間特性惡化，但使用本實施形態之時脈控制電路 C_C C 3則可改善保持時間特性。亦即，在上述第4實施 形態，因爲內部時脈信號I C L K之高位準之時間會變長 ，而有保持時間特性惡化之傾向，但若使用本實施形態之 時脈控制電路CCC，則可以縮短內部時脈信號I CLK 之高位準狀態。亦即，可使內部時脈信號I C LK之脈衝. 寬度變狹窄，藉以改善保持時間特性。 (第7實施形態） '· 本發明之第7實施形態表示時脈控制電路之另一變形 例子β第9圖係表示此第7實施形態之時脈控制電路.之電 路架構之一個例子之圖。從此第9圖可以看出，第7實施 形態之時脈控制電路C C C 4，係配設3輸入之AND電 本紙張尺度適用中國國家標準（CNS)A4規格<210 X 297公t) --HI — —— — — — — — — — — — — — — — — — {諳先《讀背面之;i意事項再瑱寫本頁) 419825 A7 E! 五、發明說明（16 ) 路1 8A ’以取代上述第1實施形態之時脈控制電路 C C C (參照第1圖）及第4實施形態之時脈控制電路 C C C之2輸入AND電路1 8。而經由一個或多數 NOT電路（反相器）i 9 a將and電路14之內部時 脈信號I C L K回授到此AND電路1 8。本實施形態需 要配設奇數個這種NOT電路1 9。 如上述方式構成時脈控制電路C C C 4，則可調整內 部時脈信號I CLK之脈·®寬度。亦即，因爲將內部時脈 信號I CLK之遷移回授到AND電路18A，因此，可 以很容易控制內部時脈信號I C LK之脈衝寬度。而且， 此脈衝寬度可以藉改變NOT電路1 9A之級數，而加以 調整》 而與上述第6實施形態之時脈控制電路C C C 3 —樣 ，使用本實施形態之時脈控制電路C C C 4作爲改善第4 實施形態之保持時間特性之對策時，十分有效。 請 先 « 讀 背- 面 之 注 項 辱 填 *S裝 本, 頁 訂 線 經濟部智慧财產局貝工消费合作社印製 (第8實施形態） 第8實施形態係將前面之時脈控制電路予以變形，使 其能以其他控制信號取代不一致信號，或在不一致信號再 輸入其他控制信號，具体上是加上輸出保持信號，將其輸 入時脈控制電路，藉此使正反器電路具有資料保持機能。 第10圖表示此第8實施形態之時脈控制電路之電路架構 之一個例子* 從此第1 0圖可以看出，第8實施形態之時脈控制電 _--二 ’ _一 - 1Q-_ 本纸張尺度適用中0國家楳準（CNS>A4规格(210 * 297公爱） A7 41 9825 m_" 々 五、發明說明（17) 路CC C 5係配設3输入之AND電路1 8B，以取代上 述第1實施形態之時脈控制電路CCC(參照第1圖）及 第4實施形態之時脈控制電路C C C之2輸入AND電路 1 8。而在此AND電路1 8 B輸入，输出保持信號 ◦ HS。此输出保持信號OHS係在希望保持具時脈信號 控制機能之正反器電路之資料輸出信號D 0 S時，成爲低 位準，沒有必要保持時，成爲髙位準之信號。 以上述方式構成第1實施形態，或第4實施形態之時 脈控制電路C C C，則可實現附加有資料保持機能之具時 脈信號控制機能之正反器電路。亦即，輸出保持信號 OH S在低位準時，不論不一致信號D S之値爲何，正反 器電路10或閂鎖電路22之資料輸出信號DOS之均値 被保持下來。另一方面，輸出保持信號OHS在高位準時 ，則僅不一致信號D S在高位準時，亦即，資料輸入信號 D I S與資料輸出信號DOS不一致時，由正反器電路 1 0或閂鎖電路2 2讀進資料輸入信號D I S之値。 而且，僅在第1實施形態或第4實施形態之時脈控制 電路C C C追加兩個電晶體，便可以實現與傳統之具時脈 信號控制機能之正反器電路等效之機能。亦即，將2輸入 之AND電路1 8改成3輸入之And電路1 8B，則可 實現。 C第9實施形態j 本發明之第9實施形態，係在上述之第4實施形態附 本紙張尺度適用中國國家標準（CNS)A4規格（210 * 297公釐） lull — — — — — — —; I H I I I I ^0 —— — — — — — f諝先Μ讀背面之沒意事項再填寫本5> 經濟部智慧財產局貝工消费合作杜印製 經濟部智慧財產局員工消費合作社印製 41 9Bzb A7 B7 五、發明說明（18) 加可將資料輸出信號固定在高位準或低位準之機能。 第11圖係表示·本實施形態之具資料保持機能之正 反器電路之具体電路架構之一個例子。從此第1 1圖可以 看出，本實施形態之具時脈fi號控制機能之正反器電路| 具備有不依資料輸入信號D I S，將資料輸出信號DOS 固定在高位準或低位準之機能。亦即，除了上述第4 5實 施形態之閂鎖電路2 2之架構以外，另配設有輸入預設定 信號PR及淸除信號C L之機構。 預設定信號PR加在NAND電路2 2 e之一方之輸 入。此NAND電路2 2 e係用以取代第7圖所示第5實 施形態之NOT電路2 2 c »淸除信號C L加在時鐘 NAND電路2 2 f之一方之輸入。此時鐘NAND電路 2 2 f係用以取代第7圖所示第5實施形態之時鐘反相器 2 2 d ° 在本實施形態，正反器電路在平常動作時，使預設定 信號P R與淸除信號C L均在高位準。於是，此閂鎖電路 2 2便進行與內部時脈信號I CLK，及反轉內部時脈信 號/ I C L K同步之正反器動作*另一方面，將資料輸出 信號DO S固定在高位準時，使預設定信號PR爲低位準 。於是，此閂鎖電路2 2之資料輸出信號DO S便固定在 高位準。而將資料輸出信號DO S固定在低位準時，使淸 除信號C L爲低位準。於是，此閂鎖電路2 2之資料輸出 信號DO S便固定在低位準》 依據上述架構之具資料保持機能之正反器電路時，只 本紙張尺度適用中0 0家標準（CNS)A4規格(210 X 297公釐） !!!-- * n I I I I I ^ i I I I I I I I I (請先H讀#面之注意事項再填寫本頁) 經濟部if慧財產局具工消费合作社印製 4. Ί 9 82 5 A7 B7 五、發明說明（19) 要增設四個電晶體，便可以附加可將資料輸出信號DO S 固定在高位準或低位準之機能。亦即’一般之主副型之正 反器電路要附加此機能時，需要增設八個電晶體，但本實 施形態之架構則僅需增設四fi電晶體即可。 (第1 0實施形態） 本發明之第1 0實施形態，係使具時脈信號控制機能 之正反器電路之資料輸入信號及外部時脈信號在使用電壓 振幅低之VD D L時，亦能輸出較此電壓VDD L爲高之 電壓VD D之資料輸出信號D 0 S者。 第12圖係表示本實施形態之具時脈信號控制機能之 正反器電路之具体電路架構之一個例子β從此第1 2圖可 以看出，在時脈控制電路C C C 2輸入有外部時脈信號 E C LK »此外部時脈信號E C LK之振幅在接地電壓與 電壓VDD L之間。時脈控制電路C C C 2輸出內部時脈 信號I CLK，與反轉內部時脈信號/1 CLK。此等內 部時脈信號I CLK，與反轉內部時脈信號/1 CLK之 振幅在接地電壓與電壓VDD 1之間。此電壓VDD 1等 於電壓VDDL，或較低之電壓即可。 在正反器電路24 *除了此等內部時脈信號I CLK ，與反轉內部時脈信號/ I C L Κ之外，另輸入有資料輸 入信號D I S。此資料輸入信號D I S之振幅在接地電壓 與電壓VD D L之間。而圖上雖看不出，但在正反器電路 24之NOT電路24a施加有電壓VDD1。在此 本紙張尺度適用中B國家標準（CNS)A4规格（210 X 297公釐） --— — — — — — — — — - J ·1111111 — — — — — — — t <請先Η讀背面之注意事項再瑱寫本頁) -92 經濟部帑慧财產局負工消费合作杜印製 4 19 825 ' 4 a? :___^… " 五、發明說明（2G ) NOT電路2 4 a以外之正反器電路2 4施加有電壓 C D D之電源β而此正反器電路2 4可以輸出振幅在接地 電壓與電壓VDD間之資料輸出信號DOS。此電壓 V D D係較電壓V D D L爲it之普通之電壓。綜合上述電 壓之關係，則成如下式β VDD>VDDL^VDD1 依據上述架構時，具時脈信號控制機能之正反器電路 之資料輸入信號D I S，及外部時脈信號E C L K使用電 壓振幅低之VDDL時，亦能輸出較此電壓V DDL爲高 之電壓VDD之資料輸出信號DOS。 再者，本實施形態係以η型MOS電晶體24b、 2 4 c構成轉換閘，但也能夠以一對η型MO S電晶體與 p型MO S電晶體組成之傳輸閘，構成此部分》 (第1 1實施形態） 本發明之第1 1實施形態，係^上述之時脈控制電路 使用在時脈樹狀電路控制用者。 第1 3圖表示，本實施形態之包含時脈控制電路之時 脈信號配線之圖=從此第1 3圖可以看出，在時脈控制電 路C C C 6輸入有外部時脈信號舆供應控制信號S C S。 而從此時脈控制電路C C C 6輸出內部時脈信號I C LK 0本實施形態之時脈控制電路C C C 6之架構，與上述第 1實施形態之時脈控制電路C C C (參照第1圖）相同。 但輸入供應控制信號S C S，取代不一致信號D S。此內 _I_____ 一 -23- 本纸張尺度適用中國B家楳準（CNS>A4规格（210 * 297公釐） ------裝！| 訂·！ •線 <請先《讀背面之注$項再填寫本頁) 經濟部智慧財產局貝工消t合作社印製 419 82 5 ^ A7 B7 五、發明說明（21) 部時脈信號I c L K供給時脈樹狀電路C T。從此時脈樹 狀電路C T輸出最終的供應時脈信號，此最終的供應時脈 信號供給多數正反器電路2 6 » 供應控制信號S C S控制由此時脈控制電路C C C 6 供應之內部時脈信號I CLK »供應控制信號SCS在高 位準時，內部時脈信號I C L K與下一外部時脈信號 E C L K之上升同步上升，使時脈樹狀電路C T動作。供 應控制信號S C S變成低位準時，內部時脈信號I C L K 與時脈樹狀電路C T之輸出均立即切換至低位準。惟，在 時脈信號之上升邊緣同步之正反器電路2 6等之邏輯電路 ，與時脈樹狀電路C T之輸出上升邊緣之同步較爲重要， 下降邊緣成爲非同步時，一般都不太會成爲問題* 如以上所述，因爲使用本實施形態之時脈控制電路 C C C 6，可以抑制在時脈樹狀電路CT消耗之電力•亦 即，能夠控制是否令時脈樹狀電路CT輸出最終的供應時 脈信號。而且依據本實施形態，便k夠以較傳統爲少之電 晶體實現時脈控制電路CCC6» 再者，本發明不限定如上述實施形態，可以有各種變 形《例如，不限定爲正反器電路或閂鎖電路，只要是可以 與時脈信號同步保持資料輸入信'號當作資料輸出信號輸出 之資料保持輸出電路，即可適用本發明》 綜上所述，依據本發明時，因爲資料保持輸出電路之 資料輸入信號與資料輸出信號不一致時•與外部時脈信號 之上升同步以短脈衝作爲內部時脈信號供給資料保持輸出 本纸張尺度適用t國國家標準（CNS)A4 «格（210 * 297公釐） -------------裝 I I J I I I I — — — — — — 1· 線 <«·先《讀f·面之注意事項再填寫本頁> -94- A7 419825 -— · ·. __ _ B7........' 五、發明說明（22) {請先Μ讀背面之注$項再填寫本頁) 電路’資料輸入信號與資料輸出信號一致時，以低位準之 信號作爲內部時脈信號供給資料保持輸出電路，因此可以 一方面抑制供應時脈信號所需要之消耗電力，又可以防止 正反器動作發生錯誤。 圖式之簡單說明 第1圖係表示本發明第1實施形態之具時脈信號控制 機能之正反器電路之圖。- 第2圖係說明本發明第1實施形態之具時脈信號控制 機能之正反器電路之動作用之定時圖（外部時脈信號在低 位準時，資料輸入信號發生變化）· 第3圖係說明本發明第1實施形態之具時脈信號控制 機能之正反器電路之動作用之定時圖（外部時脈信號在高 位準時，資料輸入信號發生變化）。 第4圖係表示第2實施彤態之具時脈信號控制機能之 正反器電路之圖。 * 第5圖係表示第3實施形態之具時脈信號控制機能之 正反器電路之圖。 經濟部令慧財產局員工消费合作社印製 第6圖係表示第4實施形態之具時脈信號控制機能之 正反器電路之圖。 '· 第7圖係表示第5實施形態之具時脈信號控制機能之 正反器電路之圖》 第8圖係表示時脈控制電路之變形例子之圖（第6實 施形態）^ _ 一 ...... -25-_ 本紙張尺度適用中國Β家梯準（CNS)A4規格（210 * 297公* ) 419825 A7 — ... B7_"' 五、發明說明（23 ) 第9圖係表示時脈控制電路之變形例子之圖（第7實 施形態）。 第1 0圖係表示時脈控制電路之變形例子之圖（第8 實施形態）。 第11圖係表示第9實施形態之具時脈信號控制機能 之正反器電路之圖。 第12圖係表示第10實施形態之具時脈信號控制機 能之正反器電路之圖。 一 第13圖係表示將第1實施形態之時脈控制電路供時 脈樹狀電路控制用時之一個例子之圖（第1 1實施形態） 0 第1 4圖係表示傳統之正反器電路之圖》 主要元件對照表 1 0 :正反器電路 2 2 :閂鎖電路 DDC:不一致撿測電路 CCC:時脈控制電路 D I S :資料輸入信號 DOS :資料輸出信號 ICLK:內部時脈信號 E C L K :外部時脈信號 D S :不一致信號 T C S :傳k控制信號 CCS :時脈控制信號 _-?fi·_ 本紙張尺度適用中國國家標準<CNS)A4規格（210 X 297公董） !·! I !ι,^·ίίι·_ (請先Η讀背面之注意事項再填寫本買) 經濟部智慧財產局員工消费合作社印製

Claims (1)

1. B8 4 1 9 82 5 六、申請專利範囷 1 .—種具時脈信號控制機能之正反器電路，其特徵 在於，具備有： 輸入資料輸入信號及內部時脈信號，而與上述內部時 脈信號同步保持上述資料輸‘出信號之値，作爲資料輸出信 號輸出之資料保持輸出電路： 輸入上述資料保持輸出電路之上述資料输入信號*與 上述資料輸出信號，撿出此等資料輸入信號與資料輸出信 號之不一致，而輸出不一致信號之不一致撿測電路：以及 输入外部時脈信號與上述不一致信號，上述資料輸入 信號與上述資料輸出信號不一致時，與上述外部時脈信號 之上升同步，以短脈衝當作上述內部時脈信號而輸出，上 述資料輸入信號與上述資料輸出信號一致時，以低位準之 信號當作上述內部時脈信號而輸出之時脈控制電路。 2. 如申請專利範圍第1項之具時脈信號控制機能之 正反器電路，其特徵在於， 上述不一致信號，係上述資料無入信號與上述資料輸 出信號不一致時成爲高位準之信號， 上述時脈控制信號之輸出之上述內部時脈信號，係時 脈控制信號與上述外部時脈信號之邏輯積， 上述時脈控制信號，係上述不一致信號與傳播控制信 號之邏輯積， 上述傳播控制信號，係上述時脈控制信號與上述外部 時脈信號之否定之邏輯和。 3. 如申請專利範圍第1項之具時脈信號控制機能之 __- - · · ._·__ 本紙張尺度逍用中國國家#率（CNS ) A4洗格（210Χ»7公釐} ΙΖ <請先《讀背面之注ί項具填寫本頁) 订 經濟部智慧財產局貝工消費合作社印製 419825 B8 C8 D8 六、申請專利範囷 正反器電路，其特徵在於， (锖先《讀背面之注意事項再填寫本頁) 上述不一致信號，係上述資料輸入信號與上述資料輸 出信號不一致時成爲高位準之信號， 上述時脈控制信號之輪出之上述內部時脈信號，係時 脈控制信號、上述外部時脈信號與上述不一致信號之邏輯 積， 上述時脈控制信號，係上述不一致信號與傳播控制信 號之邏輯積， - 上述傳播控制信號，係上述時脈控制信號與上述外部 時脈信號之否定之邏緝和。 4. 如申請專利範圍第1項之具時脈信號控制機能之 正反器電路，其特徵在於， 上述不一致信號，係上述資料輸入信號與上述資料輸 出信號不一致時成爲高位準之信號， 上述時脈控制信號之輸出之上述內部時脈信號，係時 脈控制信號與上述外部時脈信號之邊輯積， 經濟部智慧財產局員工消費合作社印製 上述時脈控制信號 > 係上述不一致信號、傳播控制信. 號與對上述內部時脈信號具有一定之延遲時間之信號之邏 輯積* 上述傳播控制信號，係上述時脈控制信號與上述外部 時脈信號之否定之邏輯和。 5. 如申請專利範圍第1項之具時脈信號控制機能之 正反器電路，其特徵在於， 上述不一致信號，係上述資料輸入信號與上述資料輸 本紙張尺度逍用中國围家揉準（CNS ) A4規格(210X297公釐） -28 - 4 1 9 82 5 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 出信號不一致時成爲高位準之信號， 上述時脈控制信號之輸出之上述內部、時脈信號，係時 脈控制信號與上述外部時脈信號之邏輯稹， 上述時脈控制信號，係上述不一致信號、傳播控制信 號與輸出保持信號之邏輯積* 上述傳播控制信號，係上述時脈控制信號與上述外部 時脈信號之否定之邏輯和* 6. 如申請專利範圍第1項之具時脈信號控制機能之 正反器電路，其特徵在於， 上述不一致信號，係上述資料輸入信號與上述資料輸 出信號不一致時成爲低位準之信號 上述時脈控制信號之輸出之上述內部時脈信號，係時 脈控制信號與上述外部時脈信號之邏輯積否定之否定， 上述時脈控制信號，係上述不一致信號與傳播控制信 號之邏輯和否定， 上述傳播控制信號，係上述時Ϊ6控制信號之否定與上 述外部時脈信號之邏緝積。 7. 如申請專利範圍第6項之具時脈信號控制機能之 正反器電路，其特徵在於， 上述不一致撿測電路具備有：' 配設有輸入資料輸入信號之控制端子，輸入資料輸出 信號之輸入端子，及連接在上述時脈控制電路之輸出端子 之第1之η型MOS電晶體； 配設有輸入反轉資料輸入信號之控制端子，輸入資料 、 - · · · — 氏張尺度逍用中國國家揉率（CNS >八4規格（210X297公釐） _ 2g _ ϋ s ί I in I. ^ I n ----I (請先H讀背面之注意事項再壤寫本頁) 4 1 9 82 5 ^ g -~D8 六、申請專利範圍 輸出信號之輸入端子，及連接在上述時脈控制電路之輸出 端子之第1之p型MOS電晶體： 配設有輸入反轉資料輸入信號之控制端子，輸入反轉 資料輸出信號之輸入端子，及連接在上述時脈控制電路之 輸出端子之第2之η型MO S電晶體；以及， 配設有輸入資料輸入信號之控制端子，輸入反轉資料 输出信號之輸入端子，及連接在上述時脈控制電路之輸出 端子之第2之ρ型MOS電晶體。 8. 如申請專利範圍第1項至第7項中任一項之具時 脈信號控制機能之正反器電路，其特徵在於， 上述資料保持輸出電路，係由在上述內部時脈信號之 上升時取進上述資料輸入信號加以保持|當作上述資料輸 出信號輸出之正反器電路所構成* 9. 如申請專利範圍第1項至第7項中任一項之具時 脈信號控制機能之正反器電路，其特徵在於， 上述資料保持輸出電路，係由i上述內部時脈信號成 高位準狀態之期間取進上述資料輸入信號，當作上述資料. 輸出信號輸出之正反器電路所構成。 1 0 .—種時脈控制電路，係輸入外部時脈信號與供 應控制信號，而輸出內部時脈信'號之時脈控制電路，其特 徵在於， 上述內部時脈信號，係時脈控制信號與上述外部時脈 信號之邏輯積， 上述時脈控制信號，係上述供應控制信號與傳播控制 本紙張尺度逍用中國國家揲率（CMS ) A4洗格（210X297公釐） {請先Η讀背面之注f項再填寫本頁> 订 經濟部智慧財產局員工消費合作社印製 -30- 4 1 9 82 5 B8 六、申請專利範園信號之邏輯積，上述傳播控制信號，係上述時脈控制信號與外部時脈 信號之否定之邏輯和》 _n in— n In ^^1 ini I .^t^i n^— HD —^ϋ (請先M1*背面之注意y項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本纸》尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐） •31 -