JPH0815252B2 - フリップフロップ回路 - Google Patents
フリップフロップ回路Info
- Publication number
- JPH0815252B2 JPH0815252B2 JP3062803A JP6280391A JPH0815252B2 JP H0815252 B2 JPH0815252 B2 JP H0815252B2 JP 3062803 A JP3062803 A JP 3062803A JP 6280391 A JP6280391 A JP 6280391A JP H0815252 B2 JPH0815252 B2 JP H0815252B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- flip
- flop
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に用い
る低消費電力のフリップフロップ回路に関する。
る低消費電力のフリップフロップ回路に関する。
【０００２】
【従来の技術】従来のエッジトリガー方式Ｄ型フリップ
フロップ（以下ＦＦと記す）を図５に示す。図５におい
て、３９,４０,４３,４４,４６と４７はＮＯＴ論理素
子、３８,４１,４２と４５はスイッチ素子である。図６
（ａ）はタイミングチャート、図６（ｂ）は消費電力を
示す。以下に、図５と図６を参照してＤ型ＦＦの動作原
理を説明する。
フロップ（以下ＦＦと記す）を図５に示す。図５におい
て、３９,４０,４３,４４,４６と４７はＮＯＴ論理素
子、３８,４１,４２と４５はスイッチ素子である。図６
（ａ）はタイミングチャート、図６（ｂ）は消費電力を
示す。以下に、図５と図６を参照してＤ型ＦＦの動作原
理を説明する。
【０００３】図５において、Ｄ型ＦＦの回路は前段のマ
スタ・ラッチと後段のスレーブ・ラッチで構成される。
また、スイッチ３８,４１,４２と４５はＣＬＫ入力によ
り制御される。ＣＬＫ入力が"Ｌ"の時、マスタ・ラッチ
は透過状態、スレーブ・ラッチは保持状態になる。ＣＬ
Ｋ入力が"Ｈ"の時、マスタ・ラッチは保持状態、スレー
ブ・ラッチは透過状態になる。従って、ＣＬＫ入力が"
Ｌ"から"Ｈ"に遷移する立上がりエッジで、Ｄ入力の状
態がＱ出力に伝搬し、Ｄ入力の反転状態がＱ＿出力に伝
搬する。
スタ・ラッチと後段のスレーブ・ラッチで構成される。
また、スイッチ３８,４１,４２と４５はＣＬＫ入力によ
り制御される。ＣＬＫ入力が"Ｌ"の時、マスタ・ラッチ
は透過状態、スレーブ・ラッチは保持状態になる。ＣＬ
Ｋ入力が"Ｈ"の時、マスタ・ラッチは保持状態、スレー
ブ・ラッチは透過状態になる。従って、ＣＬＫ入力が"
Ｌ"から"Ｈ"に遷移する立上がりエッジで、Ｄ入力の状
態がＱ出力に伝搬し、Ｄ入力の反転状態がＱ＿出力に伝
搬する。
【０００４】図６（ａ）は、Ｄ型ＦＦの動作をタイミン
グチャートで図示したものである。図６（ｂ）は、図６
（ａ）のタイミングチャートに対応する消費電力と平均
消費電力を図示したものである。
グチャートで図示したものである。図６（ｂ）は、図６
（ａ）のタイミングチャートに対応する消費電力と平均
消費電力を図示したものである。
【０００５】
【発明が解決しようとる課題】従来のエッジトリガー方
式のＤ型ＦＦは、図６から明らかなようにＤ入力とＱ出
力が同一状態である場合の消費電力が全体の消費電力に
占める割合が大きく、このため平均消費電力が大きいと
いう問題があった。
式のＤ型ＦＦは、図６から明らかなようにＤ入力とＱ出
力が同一状態である場合の消費電力が全体の消費電力に
占める割合が大きく、このため平均消費電力が大きいと
いう問題があった。
【０００６】本発明は、消費電力が非常に小さく、高集
積化に適したフリップフロップ回路を提供することを目
的とする。
積化に適したフリップフロップ回路を提供することを目
的とする。
【０００７】
【課題を解決するための手段】本発明のフリップフロッ
プ回路は、エッジトリガー方式Ｄ型フリップフロップに
おいて、フリップフロップのＤ入力とＱ出力又はＱ＿出
力の状態を監視し、一致又は不一致の情報を出力する状
態監視回路と、この状態監視回路の出力によりＣＬＫ入
力のフリップフロップ内部への伝搬を制御するクロック
制御回路とを備えたものである。
プ回路は、エッジトリガー方式Ｄ型フリップフロップに
おいて、フリップフロップのＤ入力とＱ出力又はＱ＿出
力の状態を監視し、一致又は不一致の情報を出力する状
態監視回路と、この状態監視回路の出力によりＣＬＫ入
力のフリップフロップ内部への伝搬を制御するクロック
制御回路とを備えたものである。
【０００８】
【作用】本発明は、上述の回路構成により、エッジトリ
ガー方式Ｄ型ＦＦのＤ入力とＱ出力が同一状態である場
合のＣＬＫ入力の変化による消費電力を減少させる。
ガー方式Ｄ型ＦＦのＤ入力とＱ出力が同一状態である場
合のＣＬＫ入力の変化による消費電力を減少させる。
【０００９】
【実施例】本発明のフリップフロップ回路の実施例を図
１,図２,図３の回路図、図４（ａ）のタイミングチャー
トの図、図４（ｂ）の消費電力の図を参照して説明す
る。
１,図２,図３の回路図、図４（ａ）のタイミングチャー
トの図、図４（ｂ）の消費電力の図を参照して説明す
る。
【００１０】本発明のフリップフロップ回路は、その基
本部分で一般のエッジトリガー方式Ｄ型ＦＦと同じであ
る。しかし、図１に示す様に、Ｑ出力に、ゲートがＤ入
力により制御される第１ＮＭＯＳ Ｔｒ１１の入力を接
続し、Ｑ＿出力に、ゲートがＤ入力により制御される第
２ＮＭＯＳ Ｔｒ１０の入力を接続し、第１ＮＭＯＳＴ
ｒ１１の出力と第２ＮＭＯＳ Ｔｒ１０の出力を接続し
たものを出力とする状態監視回路５０を備え、状態監視
回路５０の出力を、ＣＬＫ入力と入力が接続したＮＡＮ
Ｄ素子１２よりなるクロック制御回路５１の他の入力に
接続する点で従来のものと異なる。
本部分で一般のエッジトリガー方式Ｄ型ＦＦと同じであ
る。しかし、図１に示す様に、Ｑ出力に、ゲートがＤ入
力により制御される第１ＮＭＯＳ Ｔｒ１１の入力を接
続し、Ｑ＿出力に、ゲートがＤ入力により制御される第
２ＮＭＯＳ Ｔｒ１０の入力を接続し、第１ＮＭＯＳＴ
ｒ１１の出力と第２ＮＭＯＳ Ｔｒ１０の出力を接続し
たものを出力とする状態監視回路５０を備え、状態監視
回路５０の出力を、ＣＬＫ入力と入力が接続したＮＡＮ
Ｄ素子１２よりなるクロック制御回路５１の他の入力に
接続する点で従来のものと異なる。
【００１１】また、図２に示す様に、Ｄ入力に、ゲート
がＱ＿出力により制御される第１ＮＭＯＳ Ｔｒ２３の
入力を接続し、Ｄ入力の反転信号Ｄ＿に、ゲートがＱ出
力により制御される第２ＮＭＯＳ Ｔｒ２４の入力を接
続し、第１ＮＭＯＳ Ｔｒ２３の出力と第２ＮＭＯＳ ２
４の出力を接続したものを出力とする状態監視回路５０
を備え、状態監視回路５０の出力を、ＣＬＫ入力と入力
が接続したＮＡＮＤ素子２５よりなるクロック制御回路
５１の他の入力に接続する点で従来のものと異なる。
がＱ＿出力により制御される第１ＮＭＯＳ Ｔｒ２３の
入力を接続し、Ｄ入力の反転信号Ｄ＿に、ゲートがＱ出
力により制御される第２ＮＭＯＳ Ｔｒ２４の入力を接
続し、第１ＮＭＯＳ Ｔｒ２３の出力と第２ＮＭＯＳ ２
４の出力を接続したものを出力とする状態監視回路５０
を備え、状態監視回路５０の出力を、ＣＬＫ入力と入力
が接続したＮＡＮＤ素子２５よりなるクロック制御回路
５１の他の入力に接続する点で従来のものと異なる。
【００１２】また、図３に示す様に、ＥＸＯＲ素子３５
を備え、ＥＸＯＲ素子３５の一方の入力を、Ｄ入力に接
続し、ＥＸＯＲ素子３５の他方の入力を、Ｑ出力に接続
し、ＥＸＯＲ素子３５の出力を出力とする状態監視回路
５０を備え、状態監視回路５０の出力を、ＣＬＫ入力と
入力が接続したＮＡＮＤ素子３６よりなるクロック制御
回路５１の他の入力に接続する点で従来のものと異な
る。
を備え、ＥＸＯＲ素子３５の一方の入力を、Ｄ入力に接
続し、ＥＸＯＲ素子３５の他方の入力を、Ｑ出力に接続
し、ＥＸＯＲ素子３５の出力を出力とする状態監視回路
５０を備え、状態監視回路５０の出力を、ＣＬＫ入力と
入力が接続したＮＡＮＤ素子３６よりなるクロック制御
回路５１の他の入力に接続する点で従来のものと異な
る。
【００１３】ところで、従来のフリップフロップ回路で
は、Ｄ入力とＱ出力が同一状態である場合の消費電力が
全体の消費電力に占める割合が大きく、このため平均消
費電力が大きいという問題があった。従って、Ｄ入力と
Ｑ出力が同一状態である場合の消費電力を０にすること
ができれば、消費電力の大幅な低減が可能になる。本発
明は、この点に注目したものである。
は、Ｄ入力とＱ出力が同一状態である場合の消費電力が
全体の消費電力に占める割合が大きく、このため平均消
費電力が大きいという問題があった。従って、Ｄ入力と
Ｑ出力が同一状態である場合の消費電力を０にすること
ができれば、消費電力の大幅な低減が可能になる。本発
明は、この点に注目したものである。
【００１４】図１において、Ｄ型のＦＦの回路は前段の
マスタ・ラッチと後段のスレーブ・ラッチで構成され
る。また、スイッチ４,５は内部信号ＣＫにより制御さ
れ、スイッチ１,８は内部信号ＣＫ＿により制御され
る。状態監視回路５０の出力Ｐ１が"Ｈ"の時、図１の回
路は従来のエッジトリガー方式Ｄ型ＦＦと同一の動作を
する。即ち、ＣＬＫ入力が"Ｌ"から"Ｈ"に遷移する立上
がりエッジで、Ｄ入力の状態がＱ出力に伝搬し、Ｄ入力
の反転状態がＱ＿出力に伝搬する。Ｐ１の状態は、Ｄ入
力とＱ出力及びＱ＿出力で決まる。Ｄ入力＝"Ｌ"，Ｑ出
力＝"Ｌ"の時、第１ＮＭＯＳ Ｔｒ１１はＯＮ，第２Ｎ
ＭＯＳ Ｔｒ１０はＯＦＦし、Ｐ１は"Ｌ"になる。Ｄ入
力＝"Ｌ", Ｑ出力＝"Ｈ"の時、第１ＮＭＯＳ Ｔｒ１１
はＯＮ，第２ＮＭＯＳ Ｔｒ１０はＯＦＦし、Ｐ１は"
Ｈ"になる。Ｄ入力＝"Ｈ", Ｑ出力＝"Ｌ"の時、第１Ｎ
ＭＯＳ Ｔｒ１１はＯＦＦ，第２ＮＭＯＳ Ｔｒ１０はＯ
Ｎし、Ｐ１は"Ｈ"になる。Ｄ入力＝"Ｈ"，Ｑ出力＝"Ｈ"
の時、第１ＮＭＯＳ Ｔｒ１１はＯＦＦ，第２ＮＭＯＳ
Ｔｒ１０はＯＮし、Ｐ１は"Ｌ"になる。即ち、状態監視
回路５０の出力Ｐ１はＤとＱの排他的論理和になる。
マスタ・ラッチと後段のスレーブ・ラッチで構成され
る。また、スイッチ４,５は内部信号ＣＫにより制御さ
れ、スイッチ１,８は内部信号ＣＫ＿により制御され
る。状態監視回路５０の出力Ｐ１が"Ｈ"の時、図１の回
路は従来のエッジトリガー方式Ｄ型ＦＦと同一の動作を
する。即ち、ＣＬＫ入力が"Ｌ"から"Ｈ"に遷移する立上
がりエッジで、Ｄ入力の状態がＱ出力に伝搬し、Ｄ入力
の反転状態がＱ＿出力に伝搬する。Ｐ１の状態は、Ｄ入
力とＱ出力及びＱ＿出力で決まる。Ｄ入力＝"Ｌ"，Ｑ出
力＝"Ｌ"の時、第１ＮＭＯＳ Ｔｒ１１はＯＮ，第２Ｎ
ＭＯＳ Ｔｒ１０はＯＦＦし、Ｐ１は"Ｌ"になる。Ｄ入
力＝"Ｌ", Ｑ出力＝"Ｈ"の時、第１ＮＭＯＳ Ｔｒ１１
はＯＮ，第２ＮＭＯＳ Ｔｒ１０はＯＦＦし、Ｐ１は"
Ｈ"になる。Ｄ入力＝"Ｈ", Ｑ出力＝"Ｌ"の時、第１Ｎ
ＭＯＳ Ｔｒ１１はＯＦＦ，第２ＮＭＯＳ Ｔｒ１０はＯ
Ｎし、Ｐ１は"Ｈ"になる。Ｄ入力＝"Ｈ"，Ｑ出力＝"Ｈ"
の時、第１ＮＭＯＳ Ｔｒ１１はＯＦＦ，第２ＮＭＯＳ
Ｔｒ１０はＯＮし、Ｐ１は"Ｌ"になる。即ち、状態監視
回路５０の出力Ｐ１はＤとＱの排他的論理和になる。
【００１５】図４（ａ）のタイミングチャートにおい
て、ｔ0の時、入力Ｄ＝"Ｌ"，出力Ｑ＝"Ｈ"でＰ１は"
Ｈ"になる。ｔ0→ｔ1の時、入力ＣＬＫの変化はクロッ
ク制御回路５１のＮＡＮＤ１２を伝搬し、ＮＡＮＤ素子
１２の出力ＣＫ＿は"Ｈ"から"Ｌ"に変化する。また、Ｎ
ＯＴ素子１３の出力ＣＫは"Ｌ"から"Ｈ"に変化する。Ｃ
ＫとＣＫ＿の変化により、Ｄ入力の状態"Ｌ"がＱ出力に
伝搬し、Ｄ入力の反転状態"Ｈ"がＱ＿出力に伝搬する。
Ｑ出力が"Ｈ"から"Ｌ"に変化したことによりＰ１は"Ｌ"
になる。さらに、Ｐ１が"Ｌ"になることによりＣＫ＿
は"Ｌ"から"Ｈ"になる。結果的にＣＫ＿は、"Ｈ"→"Ｌ"
→"Ｈ"と変化するが、"Ｌ"の期間は、ＣＫ＿とＣＫの変
化によりＤ入力の状態がＱ出力に伝搬する時間と、Ｑ出
力の状態が第１ＭＯＳ Ｔｒ１１を通じてＰ１に伝搬す
る時間と、Ｐ１の状態がＮＡＮＤ素子１２の出力ＣＫ＿
に伝搬する時間を合計したものになる。また上記の説明
で明らかなように、ＣＫ＿の"Ｌ"→"Ｈ"の変化はＱ出力
及びＱ＿出力の変化によって起こるため、フリッププロ
ップは安定した動作をする。
て、ｔ0の時、入力Ｄ＝"Ｌ"，出力Ｑ＝"Ｈ"でＰ１は"
Ｈ"になる。ｔ0→ｔ1の時、入力ＣＬＫの変化はクロッ
ク制御回路５１のＮＡＮＤ１２を伝搬し、ＮＡＮＤ素子
１２の出力ＣＫ＿は"Ｈ"から"Ｌ"に変化する。また、Ｎ
ＯＴ素子１３の出力ＣＫは"Ｌ"から"Ｈ"に変化する。Ｃ
ＫとＣＫ＿の変化により、Ｄ入力の状態"Ｌ"がＱ出力に
伝搬し、Ｄ入力の反転状態"Ｈ"がＱ＿出力に伝搬する。
Ｑ出力が"Ｈ"から"Ｌ"に変化したことによりＰ１は"Ｌ"
になる。さらに、Ｐ１が"Ｌ"になることによりＣＫ＿
は"Ｌ"から"Ｈ"になる。結果的にＣＫ＿は、"Ｈ"→"Ｌ"
→"Ｈ"と変化するが、"Ｌ"の期間は、ＣＫ＿とＣＫの変
化によりＤ入力の状態がＱ出力に伝搬する時間と、Ｑ出
力の状態が第１ＭＯＳ Ｔｒ１１を通じてＰ１に伝搬す
る時間と、Ｐ１の状態がＮＡＮＤ素子１２の出力ＣＫ＿
に伝搬する時間を合計したものになる。また上記の説明
で明らかなように、ＣＫ＿の"Ｌ"→"Ｈ"の変化はＱ出力
及びＱ＿出力の変化によって起こるため、フリッププロ
ップは安定した動作をする。
【００１６】ｔ1の時、Ｄ入力＝"Ｈ"，Ｑ出力＝"Ｌ"
で、Ｐ１は"Ｌ"である。ＮＡＮＤ素子１２の出力ＣＫ＿
は"Ｈ"であり、ＣＬＫ入力の変化は伝搬しない。
で、Ｐ１は"Ｌ"である。ＮＡＮＤ素子１２の出力ＣＫ＿
は"Ｈ"であり、ＣＬＫ入力の変化は伝搬しない。
【００１７】ｔ1→ｔ2の時、入力Ｄ＝"Ｈ"，出力Ｑ＝"
Ｌ"で、Ｐ１は"Ｈ"である。入力ＣＬＫの変化はＮＡＮ
Ｄ素子１２を伝搬し、ＮＡＮＤ素子１２の出力ＣＫ＿
は"Ｈ"から"Ｌ"に変化する。また、ＮＯＴ素子１３の出
力ＣＫは"Ｌ"から"Ｈ"に変化する。ＣＫとＣＫ＿の変化
により、Ｄ入力の状態"Ｈ"がＱ出力に伝搬し、Ｄ入力の
反転状態"Ｌ"がＱ＿出力に伝搬する。Ｑ出力が"Ｌ"か
ら"Ｈ"に変化したことによりＰ１は"Ｌ"になる。さら
に、Ｐ１が"Ｌ"になることによりＣＫ＿は"Ｌ"から"Ｈ"
になる。結果的に、ＣＫ＿は"Ｈ"→"Ｌ"→"Ｈ"と変化す
る。ｔ0→ｔ1の時と同様に、フリップフロップは安定し
た動作をする。
Ｌ"で、Ｐ１は"Ｈ"である。入力ＣＬＫの変化はＮＡＮ
Ｄ素子１２を伝搬し、ＮＡＮＤ素子１２の出力ＣＫ＿
は"Ｈ"から"Ｌ"に変化する。また、ＮＯＴ素子１３の出
力ＣＫは"Ｌ"から"Ｈ"に変化する。ＣＫとＣＫ＿の変化
により、Ｄ入力の状態"Ｈ"がＱ出力に伝搬し、Ｄ入力の
反転状態"Ｌ"がＱ＿出力に伝搬する。Ｑ出力が"Ｌ"か
ら"Ｈ"に変化したことによりＰ１は"Ｌ"になる。さら
に、Ｐ１が"Ｌ"になることによりＣＫ＿は"Ｌ"から"Ｈ"
になる。結果的に、ＣＫ＿は"Ｈ"→"Ｌ"→"Ｈ"と変化す
る。ｔ0→ｔ1の時と同様に、フリップフロップは安定し
た動作をする。
【００１８】ｔ2の時、Ｄ入力＝"Ｈ"，Ｑ出力＝"Ｈ"で
Ｐ１は"Ｌ"である。ＮＡＮＤ素子１２の出力ＣＫ＿は"
Ｈ"であり、ＣＬＫ入力の変化は伝搬しない。即ち、図
１のフリップフロップ回路は、基本動作は従来の回路と
同じであるが、Ｄ入力とＱ出力が同一状態の場合は、入
力ＣＬＫの変化はＮＡＮＤ素子１２によりフリップフロ
ップの内部に伝搬しない。
Ｐ１は"Ｌ"である。ＮＡＮＤ素子１２の出力ＣＫ＿は"
Ｈ"であり、ＣＬＫ入力の変化は伝搬しない。即ち、図
１のフリップフロップ回路は、基本動作は従来の回路と
同じであるが、Ｄ入力とＱ出力が同一状態の場合は、入
力ＣＬＫの変化はＮＡＮＤ素子１２によりフリップフロ
ップの内部に伝搬しない。
【００１９】スタティック動作のＣＭＯＳ論理回路の場
合、全体の消費電流は、論理素子がスイッチングする時
の負荷容量を充電または放電する電流と電源からアース
への貫通電流である。従って、図１のフリップフロップ
回路は、Ｄ入力とＱ出力が同一状態の場合、消費電力が
０になる。また、Ｄ入力とＱ出力が異なる状態の場合の
消費電力は、従来の回路と比較すると増加するが、ＮＯ
Ｔ素子９による消費電力のみであり小さい。
合、全体の消費電流は、論理素子がスイッチングする時
の負荷容量を充電または放電する電流と電源からアース
への貫通電流である。従って、図１のフリップフロップ
回路は、Ｄ入力とＱ出力が同一状態の場合、消費電力が
０になる。また、Ｄ入力とＱ出力が異なる状態の場合の
消費電力は、従来の回路と比較すると増加するが、ＮＯ
Ｔ素子９による消費電力のみであり小さい。
【００２０】ところで、従来の回路において、ＣＬＫ入
力が"Ｌ"→"Ｈ"→"Ｌ"又は"Ｈ"→"Ｌ"→"Ｈ"と変化した
ことによる消費電力を５０μＷ、Ｑ出力が"Ｌ"→"Ｈ"
→"Ｌ"又は"Ｈ"→"Ｌ"→"Ｈ"と変化したことによる消費
電力を２５μＷとすると、図６のタイミングチャートの
場合の消費電力は、５０×８＋２５＝４２５μＷとな
る。図６（ｂ）は、この様子を図示している。一方、本
発明の回路において、ＣＬＫ入力が"Ｌ"→"Ｈ"→"Ｌ"又
は"Ｈ"→"Ｌ"→"Ｈ"と変化したことによる消費電力を５
０μＷ、Ｑ出力が"Ｌ"→"Ｈ"→"Ｌ"又は"Ｈ"→"Ｌ"→"
Ｈ"と変化したことによる消費電力を、５０μＷとする
と、図６のタイミングチャートの場合の消費電力は、５
０×２＋５０＝１５０μＷとなる。図４（ｂ）は、この
様子を図示している。即ち、ＣＬＫ入力の周波数（以下
ｆCLKと記す）＝Ｄ入力の周波数（以下ｆdと記す）×８
の場合、（本発明の回路の消費電力）／（従来の回路の
消費電力）（以下Ｐrと記す）＝０.３５（１５０／４２
５）となる。同様に、ｆCLK＝ｆd×４の場合はＰr＝０.
６７（１５０／２２５）となり、ｆCLK＝ｆd×２の場合
はＰr＝１.２０（１５０／１２５）となる。仮にある論
理回路のフリップフロップの１／３がｆCLK＝ｆd×８で
動作し、１／３がｆCLK＝ｆd×４で動作し、残りの１／
３のフリップフロップがｆCLK＝ｆd×２で動作する場
合、Ｐr＝０.７４となり、消費電力は低減する。また、
ｆCLK＝ｆd×８とｆCLK＝ｆd×４の部分にのみ選択的に
本発明の回路を用い、ｆCLK＝ｆd×２の場合は従来の回
路を用いるとすると、Ｐr＝０.６７となり、消費電力は
さらに低減する。以上は、図１の回路の説明であるが、
図２,図３の場合も同様である。
力が"Ｌ"→"Ｈ"→"Ｌ"又は"Ｈ"→"Ｌ"→"Ｈ"と変化した
ことによる消費電力を５０μＷ、Ｑ出力が"Ｌ"→"Ｈ"
→"Ｌ"又は"Ｈ"→"Ｌ"→"Ｈ"と変化したことによる消費
電力を２５μＷとすると、図６のタイミングチャートの
場合の消費電力は、５０×８＋２５＝４２５μＷとな
る。図６（ｂ）は、この様子を図示している。一方、本
発明の回路において、ＣＬＫ入力が"Ｌ"→"Ｈ"→"Ｌ"又
は"Ｈ"→"Ｌ"→"Ｈ"と変化したことによる消費電力を５
０μＷ、Ｑ出力が"Ｌ"→"Ｈ"→"Ｌ"又は"Ｈ"→"Ｌ"→"
Ｈ"と変化したことによる消費電力を、５０μＷとする
と、図６のタイミングチャートの場合の消費電力は、５
０×２＋５０＝１５０μＷとなる。図４（ｂ）は、この
様子を図示している。即ち、ＣＬＫ入力の周波数（以下
ｆCLKと記す）＝Ｄ入力の周波数（以下ｆdと記す）×８
の場合、（本発明の回路の消費電力）／（従来の回路の
消費電力）（以下Ｐrと記す）＝０.３５（１５０／４２
５）となる。同様に、ｆCLK＝ｆd×４の場合はＰr＝０.
６７（１５０／２２５）となり、ｆCLK＝ｆd×２の場合
はＰr＝１.２０（１５０／１２５）となる。仮にある論
理回路のフリップフロップの１／３がｆCLK＝ｆd×８で
動作し、１／３がｆCLK＝ｆd×４で動作し、残りの１／
３のフリップフロップがｆCLK＝ｆd×２で動作する場
合、Ｐr＝０.７４となり、消費電力は低減する。また、
ｆCLK＝ｆd×８とｆCLK＝ｆd×４の部分にのみ選択的に
本発明の回路を用い、ｆCLK＝ｆd×２の場合は従来の回
路を用いるとすると、Ｐr＝０.６７となり、消費電力は
さらに低減する。以上は、図１の回路の説明であるが、
図２,図３の場合も同様である。
【００２１】ところで、本実施例の構成（図１の回路
図）は従来の図６の回路と比較すると、トランジスタ数
で６個の増加であるが、トランジスタのファンアウトが
小さいため、トランジスタのサイズを小さくでき、集積
回路にした場合の面積の増加は小さい。Ｄ入力と同時
に、その反転状態であるＤ＿も入力として存在する場
合、トランジスタ数は４個の増加であり、さらに面積の
増加は小さくなる。また、従来のフリップフロップ回路
と入力及び出力端子が同一であり、かつ入力及び出力端
子から見た場合の動作が同一であるため、極めて実用性
が高いという特徴を持つ。
図）は従来の図６の回路と比較すると、トランジスタ数
で６個の増加であるが、トランジスタのファンアウトが
小さいため、トランジスタのサイズを小さくでき、集積
回路にした場合の面積の増加は小さい。Ｄ入力と同時
に、その反転状態であるＤ＿も入力として存在する場
合、トランジスタ数は４個の増加であり、さらに面積の
増加は小さくなる。また、従来のフリップフロップ回路
と入力及び出力端子が同一であり、かつ入力及び出力端
子から見た場合の動作が同一であるため、極めて実用性
が高いという特徴を持つ。
【００２２】なお、本実施例では、クロック制御回路と
してＮＡＮＤ素子を用いたが、ＡＮＤ素子を用いること
もできる。さらに、状態監視回路の出力の極性が本実施
例と逆の場合は、ＮＯＲ素子又はＯＲ素子を用いること
ができる。さらに、本実施例では、状態監視回路の第一
ＭＯＳ Ｔｒと第二ＭＯＳ ＴｒはＮＭＯＳ Ｔｒを用い
たが、ＰＭＯＳ Ｔｒを用いることができることは言う
までもない。
してＮＡＮＤ素子を用いたが、ＡＮＤ素子を用いること
もできる。さらに、状態監視回路の出力の極性が本実施
例と逆の場合は、ＮＯＲ素子又はＯＲ素子を用いること
ができる。さらに、本実施例では、状態監視回路の第一
ＭＯＳ Ｔｒと第二ＭＯＳ ＴｒはＮＭＯＳ Ｔｒを用い
たが、ＰＭＯＳ Ｔｒを用いることができることは言う
までもない。
【００２３】
【発明の効果】本発明のフリップフロップ回路によれ
ば、Ｄ入力とＱ出力の状態が同一の場合の消費電力を０
にでき、ひいては平均消費電力を低減させ、かつ安定し
たスタティック動作が可能で、チップ面積の小さいフリ
ップフロップを構成することができるという効果が奏さ
れる。
ば、Ｄ入力とＱ出力の状態が同一の場合の消費電力を０
にでき、ひいては平均消費電力を低減させ、かつ安定し
たスタティック動作が可能で、チップ面積の小さいフリ
ップフロップを構成することができるという効果が奏さ
れる。
【図１】本発明のフリップフロップ回路の回路図であ
る。
る。
【図２】本発明のフリップフロップ回路の回路図であ
る。
る。
【図３】本発明のフリップフロップ回路の回路図であ
る。
る。
【図４】本発明の回路の動作説明図である。
【図５】従来のフリップフロップ回路の回路図である。
【図６】従来のフリップフロップ回路の動作説明図であ
る。
る。
１,４,５,８ スイッチ素子 ２,３,６,７,９ ＮＯＴ素子 １０,１１ エンハンスメント型ＮＭＯＳ Ｔr １２ ＮＡＮＤ素子 １３ ＮＯＴ素子 ５０ 状態監視回路 ５１ クロック制御回路
Claims (4)
- 【請求項１】エッジトリガー方式Ｄ型フリップフロップ
において、フリップフロップのＤ入力とＱ出力又はＱ＿
出力の状態を監視し、一致又は不一致の情報を出力する
状態監視回路と、この状態監視回路の出力によりＣＬＫ
入力のフリップフロップ内部への伝搬を制御するクロッ
ク制御回路とを備えたフリップフロップ回路。 - 【請求項２】請求項１において、状態監視回路は、フリ
ップフロップのＱ出力に、ゲートがフリップフロップの
Ｄ入力により制御される第１電界効果形トランジスタの
入力を接続し、フリップフロップのＱ＿出力に、ゲート
がフリップフロップのＤ入力により制御される第２電界
効果形トランジスタの入力を接続し、前記第１電界効果
形トランジスタの出力と前記第２電界効果形トランジス
タの出力を接続したものを出力とすることを特徴とする
フリップフロップ回路。 - 【請求項３】請求項１において、状態監視回路は、フリ
ップフロップのＤ入力に、ゲートがフリップフロップの
Ｑ＿出力又はＱ出力により制御される第１電界効果形ト
ランジスタの入力を接続し、フリップフロップのＤ入力
の反転信号Ｄ＿に、ゲートがフリップフロップのＱ出力
又はＱ＿出力により制御される第２電界効果形トランジ
スタの入力を接続し、前記第１電界効果形トランジスタ
の出力と前記第２電界効果形トランジスタの出力を接続
したものを出力とすることを特徴とするフリップフロッ
プ回路。 - 【請求項４】請求項１において、状態監視回路は、ＥＸ
ＯＲ素子又はＥＸＮＯＲ素子を備え、前記ＥＸＯＲ素子
又はＥＸＮＯＲ素子の一方の入力を、フリップフロップ
のＤ入力に接続し、前記ＥＸＯＲ素子又はＥＸＮＯＲの
他方の入力を、フリップフロップのＱ出力又はＱ＿出力
に接続し、前記ＥＸＯＲ素子又はＥＸＮＯＲの出力を出
力とすることを特徴とするフリップフロップ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062803A JPH0815252B2 (ja) | 1991-03-27 | 1991-03-27 | フリップフロップ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3062803A JPH0815252B2 (ja) | 1991-03-27 | 1991-03-27 | フリップフロップ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04298115A JPH04298115A (ja) | 1992-10-21 |
| JPH0815252B2 true JPH0815252B2 (ja) | 1996-02-14 |
Family
ID=13210863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3062803A Expired - Fee Related JPH0815252B2 (ja) | 1991-03-27 | 1991-03-27 | フリップフロップ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0815252B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04306013A (ja) * | 1991-04-03 | 1992-10-28 | Mitsubishi Electric Corp | ラッチ回路装置 |
| ES2078173B1 (es) * | 1993-12-30 | 1998-01-16 | Alcatel Standard Electrica | Arquitectura de circuitos integrados digitales. |
| KR100478675B1 (ko) * | 1995-11-08 | 2005-05-16 | 마츠시타 덴끼 산교 가부시키가이샤 | 신호처리회로및신호처리방법 |
| TW419825B (en) | 1998-08-26 | 2001-01-21 | Toshiba Corp | Flip-flop circuit with clock signal control function and clock control signal |
| JP4497708B2 (ja) * | 2000-12-08 | 2010-07-07 | 三菱電機株式会社 | 半導体装置 |
| KR100487654B1 (ko) * | 2002-10-22 | 2005-05-03 | 삼성전자주식회사 | 저전력 플립플롭 회로 |
| JP4606810B2 (ja) * | 2003-08-20 | 2011-01-05 | パナソニック株式会社 | 半導体集積回路 |
| KR100532477B1 (ko) * | 2003-10-24 | 2005-12-01 | 삼성전자주식회사 | 입력 신호의 트랜지션 구간에서 안정적으로 동작하는 패스게이트 회로와 이를 구비하는 셀프 리프레쉬 회로 및 패스게이트 회로의 제어방법 |
| JP4814561B2 (ja) * | 2004-07-27 | 2011-11-16 | パナソニック株式会社 | 半導体集積回路 |
| US7282957B2 (en) * | 2004-07-27 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit |
| KR100571647B1 (ko) * | 2005-03-31 | 2006-04-17 | 주식회사 하이닉스반도체 | 반도체 장치의 데이터 래치회로 |
| JP5309915B2 (ja) * | 2008-11-17 | 2013-10-09 | サンケン電気株式会社 | レベルシフト回路 |
| JP5257122B2 (ja) * | 2009-02-17 | 2013-08-07 | 富士通株式会社 | クロック生成回路 |
| WO2011074050A1 (ja) * | 2009-12-18 | 2011-06-23 | 富士通株式会社 | ラッチ回路及びクロック制御回路 |
-
1991
- 1991-03-27 JP JP3062803A patent/JPH0815252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04298115A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kong et al. | Conditional-capture flip-flop for statistical power reduction | |
| US5498988A (en) | Low power flip-flop circuit and method thereof | |
| US5250852A (en) | Circuitry and method for latching a logic state | |
| JP3552972B2 (ja) | スタティッククロックパルス発振器、空間光変調器、およびディスプレイ | |
| JPH0815252B2 (ja) | フリップフロップ回路 | |
| JP3653170B2 (ja) | ラッチ回路およびフリップフロップ回路 | |
| JP3621619B2 (ja) | プリセット／クリアの論理が内蔵されているゲート付きインバータ・フィードバック構造を有するフリップフロップ | |
| US6573775B2 (en) | Integrated circuit flip-flops that utilize master and slave latched sense amplifiers | |
| CN111600577A (zh) | 反相输出动态d触发器 | |
| CN114567297B (zh) | D触发器以及包括d触发器的处理器和计算装置 | |
| US6762637B2 (en) | Edge-triggered d-flip-flop circuit | |
| JP4589496B2 (ja) | 省電力用条件付き捕獲フリップフロップ | |
| JP2004064557A (ja) | フリップフロップ回路およびシフトレジスタ | |
| US5930322A (en) | Divide-by-4/5 counter | |
| JPH09312553A (ja) | 論理回路 | |
| US6448862B1 (en) | Single event upset immune oscillator circuit | |
| US6236240B1 (en) | Hold-time latch mechanism compatible with single-rail to dual-rail conversion | |
| US6078196A (en) | Data enabled logic circuits | |
| US20080030250A1 (en) | Flip-flop circuit | |
| US6252449B1 (en) | Clock distribution circuit in an integrated circuit | |
| US20210184657A1 (en) | Apparatus for Asynchronous Latch with Improved Performance and Associated Methods | |
| JP3024397B2 (ja) | ダブル・エッジトリガ・フリップフロップ | |
| JPH10335992A (ja) | 半導体集積回路装置 | |
| JPS63313222A (ja) | キ−入力装置 | |
| US6940312B2 (en) | Low switching power limited switch dynamic logic |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080214 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090214 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100214 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |