TW418492B - Method of manufacturing a semiconductor integrated circuit device - Google Patents
Method of manufacturing a semiconductor integrated circuit device Download PDFInfo
- Publication number
- TW418492B TW418492B TW087106611A TW87106611A TW418492B TW 418492 B TW418492 B TW 418492B TW 087106611 A TW087106611 A TW 087106611A TW 87106611 A TW87106611 A TW 87106611A TW 418492 B TW418492 B TW 418492B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon oxide
- oxide film
- film
- groove
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 423
- 238000004519 manufacturing process Methods 0.000 title claims description 92
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 491
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 486
- 230000003647 oxidation Effects 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 33
- 238000010438 heat treatment Methods 0.000 claims abstract description 25
- 238000006073 displacement reaction Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 312
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 174
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 173
- 238000002955 isolation Methods 0.000 claims description 120
- 238000000034 method Methods 0.000 claims description 104
- 238000005530 etching Methods 0.000 claims description 56
- 238000011049 filling Methods 0.000 claims description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 230000001590 oxidative effect Effects 0.000 claims description 25
- 238000005245 sintering Methods 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 230000002079 cooperative effect Effects 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 239000004576 sand Substances 0.000 claims description 9
- 230000008859 change Effects 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 238000005121 nitriding Methods 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 7
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 claims description 5
- 230000008439 repair process Effects 0.000 claims description 5
- -1 sand nitride Chemical class 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 210000000988 bone and bone Anatomy 0.000 claims 2
- OTZGYUUQQRXJMY-UHFFFAOYSA-N $l^{2}-bismuthanylidenesilicon Chemical compound [Bi]=[Si] OTZGYUUQQRXJMY-UHFFFAOYSA-N 0.000 claims 1
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims 1
- 239000008186 active pharmaceutical agent Substances 0.000 claims 1
- 238000004140 cleaning Methods 0.000 claims 1
- 230000008030 elimination Effects 0.000 claims 1
- 238000003379 elimination reaction Methods 0.000 claims 1
- 230000005284 excitation Effects 0.000 claims 1
- 238000009434 installation Methods 0.000 claims 1
- 239000010977 jade Substances 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000010408 film Substances 0.000 description 591
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 17
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 10
- 239000012535 impurity Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 235000015170 shellfish Nutrition 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 230000009931 harmful effect Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000000047 product Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 206010021703 Indifference Diseases 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
- H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
- H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
4 184 9 2 A7 B7 五、發明説明(】) 本發明之背景: {請先W讀背面之注意事項再填寫本頁) 本發明係有關半導體積體電路裝置的製造技術,尤指 有效於在半導體基板中元件隔離凹槽之形成方法方面的技 術。 L 0 C 0 S (區域性矽片氧化)的技術乃一般所知之 元件隔離技術,而且根據半導體元件的尺寸縮減,已經提 昇用以取代L 0 C 0 S技術之新的元件隔離技術之硏發* 透過藉由在半導體基板上所形成之凹槽中埋入像矽氧 化物膜或與其性質相同之物一樣的絕綠膜而被形成之元件 隔離凹槽可以獲得下列絕佳的優點。 (a )能夠減小介於元件隔離凹槽之間的元件隔離間 (¾ β ΓΤΠ (b )能夠幫助元件隔離膜之膜厚的控制並且能夠很 容易地實施場強反轉電壓的設定。 (c )藉由將雜質分開噴注至凹槽的側壁及底部能夠 爲元件隔開反強反轉層與擴散層及通道區域,使得能夠維 持次臨界特性並且能夠有利地減小連接漏泄及反閘極效應 經濟部中央樣準局貝工消費合作社印裝 〇 爲了在半導體基板中形成元件隔離凹槽,半導體基板 容易受到熱處理而形成薄矽氧化物膜(或者墊氧化物膜) |當於稍後的步驟中燒結一層在凹槽中所埋入之矽氧化物 膜時,爲了減輕在基板上之應力,以及當去除由於氧化而 被用來當作遮罩的矽氮化物膜時,爲了保護主動區域的目 的而形成該墊氧化物膜· i紙張尺度逍用中國S家榇準(CNS ) A4规格(210X297公釐) -4- 經濟部中央樣隼局負工消费合作社印製 4 1849 2 A7 B7 五、發明説明(2 ) 其次,一層矽氮化物膜藉由CVD (化學氣相沈積) 法而被沈積在墊氧化物膜之上,而藉由蝕刻以便從具有一 光阻之遮罩的元件隔離區域上去除矽氮化物膜,因爲矽氮 化物膜具有幾乎不被蝕刻的特性,所以矽氮化物膜被用來 當作遮罩用來防止在該膜的下面之基板表面的氧化,除此 之外,當蝕刻基板以形成凹槽時,矽氮化物膜也被用來當 作遮罩。 接著,藉由蝕刻而以矽氮化物膜當作遮罩在半導體基 板中形成凹槽,而其後基板被氧化於溫度爲1 0 〇 ot或 者更高之蒸氣環境中,以便在凹槽的內壁上形成一層薄矽 氧化物膜,該氧化物膜的形成係爲了去除在凹槽之內壁上 所造成之蝕刻損害的目的,以及爲了減輕於稍後的步驟中 在凹槽中所埋入之矽氧化物膜上的應力之目的。 隨後,使用CVD方法,藉由沈積一層矽氧化物膜於 半導體基板上而在凹槽中埋入一層矽氧化物膜,而其後在 凹槽中所埋入之矽氧化物膜易於受到燒結,燒結係一用以 改善在凹槽中所埋入之矽氧化物膜的膜品質之步驟。 接下來,一種化學機械硏磨法或與其性質相同的方法 被用來去除在矽氮化物膜上面的矽氧化物膜的部分,使得 在凹槽中僅剩下矽氧化物膜,於是形成一個以矽氧化物膜 來塡補的元件隔離凹槽,其後,藉由蝕刻去除由於氧化而 被用來當作遮罩的矽氮化物膜,而進一步在主動區域中形 成一半導體元件。 如果藉由上述方法所形成之元件隔離凹槽的肩膀部分 本紙浪尺度適用中國國家標準(CNS) A4洗格(210X297公釐) ^^1 n^— ^^1 ·-1 ^^1 m ^^1 I ^ tn {诗先閲讀背面之注意事項再填寫本頁) 訂 1. ! -5 - A7 4 184 9 2 B7 五、發明説明(3 ) (請先閱讀背面之注意事項再填寫本頁) 係有角的,那麼於稍後的步驟中在元件隔離凹槽的上面所 形成之閘極氧化物膜在該肩膀部分的地方被局部地薄化, 而造成汲極電流即使具有低電壓仍流動的問題(圓丘特性 ),因此•已經提出用以圓化元件隔離凹槽之肩膀部分的 技術· 雖然濕式或蒸氣氧化對燒結在凹槽中所埋入之矽氧化 物膜被認爲係有效的,但是如果實施濕式氧化,凹槽的內 部(或者尤其是側壁)很容易就被氧化(也就是凹槽的底 部相當難被氧化,因爲氧化從凹槽的表面開始),如果側 壁被如此氧化1那麼出現一個問題在於主動區域被窄化, 除此之外,如果氧化物膜係厚的,那麽在與基板的介接處 產生大的應力而且該大的應力造成曾經被圓化之肩膀部分 再次變得有角的問題,因此•已經提出以矽氮化物膜覆蓋 凹槽的內壁來防止凹槽的側壁被氣化之技術。 經濟部中央樣準局負工消费合作杜印装 日本專利公開第2 — 260660號案揭示一種技術 ,在該技術中,藉由配合在半導體基板之主動區域的表面 上所形成之熱氧化物膜灰矽氮化物膜之遮罩的使用來蝕刻 而在半導體基板之元件隔離區域形成一凹槽,而其後從凹 槽之端面所露出之墊氧化物膜被濕式蝕刻而向後凹陷 〇 . 1微米(//m),使得在氧化期間鳥嘴更容易進入, 隨後,在凹槽的內壁上形成一層熱氧化物膜以圓化該凹槽 的肩膀部分,依照此法,能夠藉由圓化凹槽的肩膀部分來 限制寄生通道效應,而使得能夠獲得具有良好之截止特性 的MO S積體電路。 本纸浪尺度逋用中國國家棋準(CNS ) A4規格(210X297公釐) -6· 經濟部中央樣準局貝工消费合作社印製 4 18 4-9 2. A7 B7 五、發明説明(4 ) 在日本專利公開第4 — 3 0 3 9 4 2號案中所說明的 凹槽形成方法中,藉由以熱氧化物膜,矽氮化物膜,以及 在半導體基板之主動區域的表面上所形成之P S G膜的遮 罩之使用來蝕刻而在半導體基板的元件隔離區域形成凹槽 ,而其後藉由濕式蝕刻去除該P S G膜(其中在矽氮化物 膜下面的熱氧化物膜被向下切割大約5 0 0到1 〇 〇 〇埃 ),接著,該半導體基板被氧化以形成一層熱氧化物膜於 底部,側壁,以及向下切割的部分之上,藉以圓化肩膀部 分,其後,一層絕緣膜被埋在凹槽之中,依照此方法,向 下切割的部分以一層熱氧化物膜來塡補,藉以去除下凹的 部分,因此,一層絕緣膜被完全埋在凹槽之中而且能夠防 止孔洞的形成。 如下係在日本專利公開第8 — 9 7 2 7 7號案中所說 明之凹槽形成的方法,首先,在基板中彤成凹槽,並且在 該凹槽之內表面上(包括底部及側壁的表面)形成一層熱 氧化物膜,在該墊氧化物膜之上形成一層矽氮化物膜•而 更在該矽氮化物膜之上形成一層矽膜(其爲非晶矽,或多 晶矽,或單晶矽),其後,凹槽的內部塡補一餍矽氧化物 膜並且使其表面平坦,在基板的整個表面上沈積一層矽氧 化物膜,而後在實施平坦化之前,該矽膜在包含蒸汽溫度 在大約9 5 0 °C的氧化環境中被氧化並且變成爲一層矽氧 化物膜,在此狀態下,矽基板被該矽氧化物膜所保護而因 此不被氧化,依照此方法,一層矽氧化物膜能夠被埋入且 不會因形成一層薄膜(例如一層矽膜)於與矽氧化物膜具 本紙張尺度逍用中國國家橾率(CNS ) A4规格< 210X297公釐) (請先聞讀背面之注意事項再填寫本頁) t 訂 經濟部中央標準局員工消费合作杜印掣 41849 2 A7 _B7_ 五、發明说明(5 ) 有良好之相容性的凹槽之表面上而造成孔洞,雖然在凹槽 中之矽膜必須被氧化且稍後變成一層矽氧化物膜,但是當 氧化該矽膜時*因爲在矽膜與基板之間提供一層矽氮化物 膜,所以矽基板未被氧化,因此,元件特性沒有變差· 本發明之槪述: 在如上所述之傳統的凹槽形成法中,在1 0 0 ot或 者更高之高溫時實施熱處理以圓化元件隔離凹槽的肩膀部 分,但是,如果晶圓具有大的直徑,在溫度爲1 0 0 o°c 或者更高之高溫的熱處理中很容易發生錯位(其造成有缺 陷的中心),使得在將來當晶圓的直徑已經被增大時,難 以導入溫度爲1 0 0 o°c或者更髙之高溫熱處理製程,另 一方面,如果係溫度爲1 0 0 o°c或者更低之低溫熱處理 ,則有難以圓化元件隔離凹槽之肩膀部分的問題。 本發明之目的在於提供一種技術,其能夠使元件隔離 凹槽的形狀達最佳化以增進減少元件之尺寸以及改善電氣 特性。 本發明之另一目的在於提供一種技術,其能夠降低來 自由於被埋入元件隔離凹槽中之矽氧化物膜的燒結所造成 之主動菡域上的應力而對元件特性之有害的影響。 本發明之這些和其他目的以及新穎的特色將從在此說 明書中之下列敘述及伴隨之圖形而變得顯明。 在此說明書中所揭示之本發明的代表性觀點可以被簡 略地槪述於下。 本纸張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐) ^^^1 1 ^^1 {请先M讀背面之注意事項再填寫本X ) 訂 -8- 4^84 9 2 A7 B7 五、發明説明(6 ) (請先聞讀背面之注意事項再填寫本頁) 經濟部中失標準局貝工消费合作杜印掣 (1 )依據本發明的一種半導體積體電路裝置之製造 方法包括步驟:(a)熱氧化一半導體基板以便形成一層 第一矽氧化物膜於該半導體基板之主表面上|接著形成一 層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在元 件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氣化物膜 ,和半導體基扳,藉以形成一凹槽於半導體基板的主表面 上:(b)蝕刻自該凹槽之第一矽氧化物膜露出的部分以 便向後位移該第一矽氧化物膜朝向主動區域;(c)熱氧 化該半導體基板以便形成一層第二矽氧化物膜於凹槽的內 壁上:(d)形成一層第三矽氧化物膜於半導體基板之主 表面上以便用該第三矽氧化物膜塡補該凹槽;(c)該半 導體基板受到熱處理,藉以燒結在凹槽中所塡補之第三矽 氧化物膜;(f)去除位在矽氮化物膜上面之第三矽氧化 物膜的部分而使得在凹槽中僅剩下第三矽氧化物膜:以及 (g )去除位在其周邊由該元件隔離凹槽所界定之主動區 域的表面之上的矽氮化物膜的部分,而其後在主動區域處 形成一半導體元件,其中:第一矽氧化物膜的位移置被設 定爲等於或大於第二矽氧化物膜的膜厚並且等於或小於其 膜厚的兩倍;而且該第二矽氧化物膜的膜厚被設定爲大於 第一矽氧化物膜的膜厚並且等於或小於其膜厚的三倍。
(2 )在依據本發明的一個半導體積體電路裝置之製 造方法中,用以形成第一矽氧化物膜之熱氧化溫度,用以 形成第二矽氧化物膜之熱氧化溫度,以及用以燒結第三矽 氧化物膜之熱處理溫度的每一個係等於或低於1 0 0 0°C 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) -9- 經濟部智慧財產局員工消費合作社印製 8 4条?71〇6611號專利申請案 中文說明書修正頁 民國7月呈五、發明説明(7 ) 〇 (3) 在依據本發明的一個半導體積體電路裝置之製 造方法中,用以形成第二矽氧化物膜的熱氧化溫度係等於 或高於8 0 0°C並且等於或低於1 0 〇 crc。 (4) 在依據本發明的一個半導體積體電路裝置之製 造方法中,凹槽以一種等於或小於8 5 °C之傾斜角度0而 逐漸傾斜。 (5) 在依據本發明的一個半導體積體電路裝置之製 造方法中,在步驟(c )之後於步驟(d)之前,凹槽的 內壁受到氧化/氮化處理,藉以形成一層矽氮化物層在介 於在凹槽的內壁上所形成之第二矽氧化物膜與半導體基板 的主動區域間之介面的附近。 (6) 在依據本發明的一個半導體積體電路裝置之製 造方法中,在步驟(c )之後於步驟(d )之前,氮氣被 離子植入在介於在凹槽的內壁上所形成之第二矽氧化物膜 與半導體基板的元件隔離區域間之介面的附近,藉以形成 一層矽氮化物層在介於在凹槽的內壁上所形成之第二矽氧 化物膜與半導體基板的元件隔離區域間之介面的附近。 (7) 在依據本發明的一個半導體積體電路裝置之製 造方法中,在步驟(f )之後實施步驟(e )。 (8) 在依據本發明的一個半導體積體電路裝置之製 造方法中,在步驟(c)被實施於包含氮氣的環境中’藉 以形成一層具有膜厚被設定爲大於第一矽氧化膜之膜厚並 且等於或小於其膜厚的三倍之第二矽氮化物膜。 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公嫠) -10- 經濟部中央標準局me工消费合作社印製 4 1849 2 a? _B7 五、發明説明(8 ) (9 )在依據本發明的一個半導體積體電路裝置之製 造方法中,在步驟(c )之後於步騍(d )之前,一層第 二矽氮化物膜被形成於至少該第二矽氮化物膜的一個表面 之上。 (1 0 )依據本發明的一種半導體稹體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板之主表面上,接著形成 一層矽氮化物膜於該第一矽氧化物膜上*而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜及第一矽氧化物 膜;(b)自該第一矽氧化物膜露出之半導體基板的表面 部分受到等向性蝕刻;(c)在元件隔離區域中選擇性触 刻半導體基板,藉以形成一凹槽於半導體基板的主表面上 ;(d)熱氧化該半導體基板以便形成一層第二矽氧化物 膜於凹槽的內壁上:(e)形成一層第三矽氧化物膜於該 半導體基板的主表面上以便用該第三矽氧化物膜塡補該凹 槽:(ί)該半導體基板受到熱處理,藉以燒結在凹槽中 所形成之第三矽氧化物膜:(g)去除位於矽氮化物膜上 面之第三矽氧化物膜的部分而使得在凹槽中僅剩下第三矽 氧化物膜:(h)去除位在其周邊由元件隔離區域所界定 之主動區域的表面上之矽氮化物膜的部分,而其後形成一 半導體元件於該主動區域處。 (11)依據本發明的一種半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 本纸張尺度適用中國圉家標率(CNS ) A4规格(210XW7公釐) (讀先聞讀背面之注意事項再填寫本頁) -訂. -11 - 4 18 4 9 2 A7 ___B7 五、發明説明(9 ) (請先《讀背面之注意事項再填莴本頁) —層第一矽氮化物膜於該第一矽氧化物膜上,而接著進一 步在元件隔離區域上選擇性蝕刻該第一矽氮化物膜,第一 矽氧化物膜,以及半導體基板,藉以形成一凹槽於半導體 基板的主表面上:(b)蝕刻自該凹槽中露出之第一矽氧 化物膜的部分以便向後位移該第一矽氧化物膜朝向一主動 區域:(c)熱氧化該半導體基板以便形成一層第二矽氧 化物膜於凹槽的內壁上;(d)以CVD法形成一層第二 矽氮化物膜於包括該凹槽之內部的半導體基扳上:(e) 形成一層第三砂氧化物膜於該半導體基板的主表面上以便 用該第三矽氧化物膜塡補該凹槽:(f)該半導體基板受 到熱處理,藉以燒結在凹槽中所塡補之第三矽氧化物膜; 經濟部中央標率局負工消费合作杜印裝 (g )去除位於第一矽氮化物膜上面之第三矽氧化物膜及 第二矽氮化物膜而使得在凹槽中僅剩下第三矽氧化物膜及 第二矽氮化物膜;(h)藉由蝕刻來去除位在其周邊由元 件隔離區域所界定之主動區域的表面之上的第一矽氮化物 膜的部分:(i)熱氧化在元件隔離凹槽之肩膀部分處的 第三矽氧化物膜以便加厚該第三矽氧化物膜的膜厚;藉以 塡補當藉由蝕刻來去除第一矽氮化物膜時在元件隔離凹槽 的肩膀部分因去除第二矽氮化物膜所形成之凹陷:以及( j )形成一半導體元件於該主動區域,其中:該第一矽氧 化物膜的位移量被設定係等於或大於第二矽氧化物膜的膜 厚並且等於或小於其膜厚的兩倍;以及該第二矽氧化物膜 的膜厚被設定係大於該第一矽氧化物膜的膜厚並且等於或 小於其膜厚的三倍。 本紙張尺度逍用中國國家標準(CNS ) Α4规格(210X297公釐) -12- 4 1849 2 A7 B7 五、發明説明(10 ) (1 2 )依據本發明的一種半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化一半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上*接著形成 一層第一矽氮化物膜於該第一矽氧化物膜上,而接著進一 步在元件隔離區域上選擇性去除該第一矽氮化物膜,第一 矽氧化物膜,以及半導體基板,藉以在該半導體基板的主 表面上形成一凹槽;(b)蝕刻自該凹槽中露出之第一砂 氧化物膜的部分以便向後位移該第一矽氧化物膜朝向一主 動區域;(c)熱氧化該半導體基板以便形成一層第二砂 氧化物膜於該凹槽的內壁上;(d)以CVD法形成一層 第二矽氮化物膜於包括該凹槽之內部的半導體基板上:( e )形成一層第三矽氧化物膜於該半導.體基板的主表面上 以便用該第三矽氧化物膜塡補該凹槽;(f)去除位於第 一矽氮化物膜的上面之第三矽氧化物膜及第二矽氮化物膜 的部分而使得在凹槽中僅剩下第三矽氧化物膜及第二矽氮 化物膜;(g)該半導體基板受到熱處理,藉以燒結在該 凹槽中所塡補之第三矽氧化物膜,並且氣化第一矽氮化物 膜的表面以及在元件隔離凹槽的肩膀部分之第二矽氮化物 膜的表面;(h)藉由蝕刻來去除位在其周邊由元件隔離 凹槽所界定之主動區域的表面之上的第一矽氮化物膜的部 分;以及(i )形成一半導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定係等於或大於第二矽氧 化物膜的膜厚並且等於或小於其膜厚的兩倍:而且該第二 矽氧化物膜的膜厚被設定係大於第一矽氧化物膜的膜厚並 (請先閲讀背面之注意事項再填寫本頁) 訂 k 1. 經濟部中央搮率局貝工消费合作社印製 本紙乐尺度適用中國國家標準(CNS ) A4現格(210X297公釐) -13 - 4 184 9 2 a? _B7 五、發明説明(11 ) 且等於或小於其膜厚的三倍。 (1 3 )依據本發明的一種半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 一層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氣化物 膜,以及半導體基板,藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 的部分以便向後位移該第一矽氧化物膜朝向一主動區域; 經濟部中央橾準局貝工消費合作社印製 (請先W讀背面之注意事項再填寫本頁) (c )形成一層第二矽氧化物膜於該半導體基板的主表面 上以便用該第二矽氧化物膜塡補該凹槽;(d)熱氧化該 半導體基板以便燒結在凹槽中所塡補之第二矽氧化物膜, 並且形成一層第三矽氧化物膜於該凹槽的內壁上:(e) 去除位於矽氮化物膜的上面之第二矽氧化物膜的部分而使 得在該凹槽中僅剩下第二矽氧化物膜:以及(ί)去除位 在其周邊由元件隔離凹槽所界定之主動區域的表面之上的 矽氮化物膜的部分,•而其後形成一半導體元件於該主動匾 域,其中:該第一矽氧化物膜的位移量被設定係等於或大 於第二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍: 而且該第二矽氧化物膜的膜厚被設定係大於第一矽氧化物 膜的膜厚並且等於或小於其膜厚的三倍。 (1 4 )依據本發明的一個半導體稹體電路裝置之製 造方法包括步驟:(a)熱氧化一半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 本紙張尺度遢用中國國家橾準(CMS ) A4规格(210X297公釐) 經濟部中央標準局貝工消費合作社印裝 4 184 9 2 A7 __B7_ 五、發明説明(12) —層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜,以及半導體基板*藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 的部分以便向後位移該第一矽氧化物膜朝向一主動區域: (C)形成一層第二矽氧化物膜於該半導體基板的主表面 上以便用該第二矽氧化物膜塡補該凹槽:(d)去除位於 該矽氮化物膜上面之第二矽氧化物膜的部分而使得在該凹 槽中僅剩下第二矽氧化物膜:(e)熱氧化該半導體基板 以便燒結在凹槽中所塡補之第二矽氧化物膜,並且形成一 層第三矽氧化物膜於凹槽的內壁上;以及(f )去除位於 其周邊由元件隔離凹槽所界定之主動區域的表面之上的矽 氮化物膜的部分,而其後形成一半導體元件於該主動區域 ,其中:該第一矽氧化物膜的位移量被設定係等於或大於 第二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍;而 且該第二矽氧化物膜的膜厚被設定係大於第一矽氧化物膜 的膜厚並且等於或小於其膜厚的三倍。 (1 5 ) —種依據本發明之半導體積體電路裝置的製 造方法包括步騄:(a)熱氧化-半導體基扳以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 一層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜,以及半導體基板,藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 ---:---„----- ^------訂------咬 (t先Μ讀背面之注意事項再填寫本頁) 本纸張尺度適用中圉固家標準(CNS ) Α4規格(210X297公釐) -15- A7 A 1849 2 _B7__ 五、發明説明(13) 的部分以便向後移位該第一矽氧化物膜朝向一主動區域; (C )熱氧化該半導體基板以便形成一第二矽氧化物膜於 該凹槽的內壁上:(d)形成一層多晶矽膜於該半導體基 板的主表面上;(e)形成一層第三矽氧化物膜於該半導 體基板的主表面上以便用該第三矽氧化物膜塡補該凹槽: (f )該半導體基板受到熱處理,藉以燒結在凹槽中所塡 補之第三矽氧化物膜,並且氧化該多晶矽膜,藉以將至少 該多晶矽膜的部分改變成爲一層矽氧化物膜;(g)去除 位於該矽氮化物膜上面之第三矽氧化物膜及該矽氧化物膜 的部分而使得在該凹槽中僅剩下該第三矽氧化物膜及該砂 氧化物膜;以及(h )去除位在其周邊由元件隔離凹槽所 界定之主動區域的表面之上的矽氮化物膜的部分,而其後 形成一半導體元件於該主動區域,其中:該第一矽氧化物 膜的位移量被設定係等於或大於第二矽氧化物膜的膜厚並 且等於或小於其膜厚的兩倍;而且該第二矽氧化物膜的膜 厚被設定係大於第一矽氧化物膜的膜厚並且等於或小於其 膜厚的三倍》 (1 6 )—種依據本發明之半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上•接著形成 一層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜,以及半導體基板,藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 (請先閲讀背面之注意事項再填寫本頁) -丨衣. -11 經濟部中央標準局兵工消f合作杜印裴 本紙張尺度適用中國國家揉準(CNS ) A4规格(210X2?7公董) -16- 經濟部中央橾隼局員工消費合作.杜印製 4 184 9 2 a? __B7__ 五、發明説明() 14 的部分以便向後移位該第一矽氧化物膜朝向一主動區域: (C )熱氧化該半導體基板以便形成一層第二矽氧化物膜 於該凹槽的內壁上:(d)形成一層多晶矽膜於該半導體 基板的主表面上;(c)形成一層第三矽氧化物膜於該半 導體基板的主表面上以便用該第三矽氧化物膜塡補該凹槽 :(f)去除位於矽氮化物膜上面之第三矽氧化物膜及多 晶矽膜的部分而使得在該凹槽中僅剩下該第三矽氧化物膜 及多晶矽膜;(g)該半導體基板受到熱處理,藉以燒結 在凹槽中所塡'補之第三矽氧化物膜|並且氧化該多晶矽膜 ,藉以將至少該多晶矽膜的部分改變成爲一層矽氧化物膜 :以及(h )去除位在其周邊由元件隔離凹槽所界定之主 動區域的表面之上的矽氮化物膜的部分•而其後形成一半 導體元件於該主動區域*其中:該第一矽氧化物膜的位移 童被設定係等於或大於第二矽氧化物膜旳膜厚並且等於或 小於其膜厚的兩倍:而且該第二矽氧化物膜的膜厚被設定 係大於第一矽氧化物膜的膜厚並且等於或小於其膜厚的三 倍。 (1 7 ) —種依據本發明之半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化一半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 一層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜,以及半導體基板,藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 本紙張尺度適用中國國家橾準(CNS ) A4洗格(2丨0X297公釐) (請先閲讀背面之注意事項再填寫本頁) 訂 -17- 經濟部中央樣準局貝工消費合作社印装 4 1849 2 a7 B7 五、發明説明(15 ) 的部分以便向後移位該第一矽氧化物膜朝向一主動區域; (C )熱氮化該半導體基板以便形成一層第二矽氮化物膜 於該凹槽的內壁上;(d)形成一層第二矽氧化物膜於該 半導體基板的主表面上以便用該第二矽氧化物膜塡補該凹 槽:(e)該半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第二矽氧化物膜;(f)去除位於第一矽氮化物 膜的上面之第二矽氧化物膜的部分而使得在該凹槽中僅剩 下第二矽氧化物膜;以及(g )去除位在其周邊由元件隔 離凹槽所界定之主動區域的表面之上的第一矽氮化物膜的 部分*而其後形成一半導體元件於該主動區域》 (18)—種依據本發明之半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 —層矽氮化物膜於該第一矽氧化物膜上,而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜|以及半導體基板·藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 的部分以便向後移位該第一矽氧化物膜朝向一主動區域: (c )熱氧化該半導體基板以便形成一層第二矽氧化物膜 於該凹槽的內壁上,而接著氮化該第二矽氧化物膜,藉以 將至少該第二矽氧化物膜的部分改變成爲一層第二矽氮化 物膜;(d)形成一層第三矽氧化物膜於該半導體基板的 主表面上以便用該第三矽氧化物膜塡補該凹槽;(e)該 半導體基板受到熱處理,藉以燒結在凹槽中所塡補之第三 本紙張尺度通用中國國家揉牟(CNS ) A4規格{ 210X297公釐) (請先聞讀背面之注意事項再填寫本頁) 訂 彼! -18 - 經濟部中央標準局員工消费合作社印製 4 1849 2 at ____B7_ 五、發明説明(16 ) 矽氧化物膜;(f)去除位於第一矽氮化物膜上面之第三 矽氧化物膜的部分而使得在該凹槽中僅剩下第三矽氧化物 膜:以及(g )去除位在其周邊由元件隔離凹槽所界定之 主動區域的表面之上的第一矽氮化物膜的部分,而其後形 成一半導體元件於該主動區域。 (1 9 )—種依據本發明之半導體積體電路裝置之製 造方法包括步驟:(a)熱氧化-半導體基板以便形成一 層第一矽氧化物膜於該半導體基板的主表面上,接著形成 —層矽氮化物膜於該第一矽氧化物膜上*而接著進一步在 元件隔離區域上選擇性蝕刻該矽氮化物膜,第一矽氧化物 膜,以及半導體基板,藉以在該半導體基板的主表面上形 成一凹槽;(b)蝕刻自該凹槽中露出之第一矽氧化物膜 的部分以便向後移位該第一矽氧化物膜朝向一主動區域; (c )形成一層多晶矽膜於該半導體基板上,而接著氮化 該多晶矽膜,藉以將至少該多晶矽膜的部分改變成爲一層 矽氮化物膜;(d)形成一層第二矽氧化物膜於該半導體 基板的主表面上以便用該第二矽氧化物膜塡補該凹槽;( e )該半導體基板受到熱處理,藉以燒結在該凹槽中所塡 補之第二矽氧化物膜:(f)去除位於第一矽氮化物膜上 面之第二矽氧化物膜的部分而使得在該凹槽中僅剩下第二 矽氧化物膜:(g)去除位在其周邊由元件隔離凹槽所界 定之主動區域的表面之上的第一矽氮化物膜的部分,而其 後形成一半導體元件於該主動區域。 本纸浪尺度通用中國國家標準(CNS ) A4规格(210X297公釐) (請先»讀背备之注意事項再填寫本頁) 訂 -線! -19 - 4 184 9 2 A7 _B7_ 五、發明説明(1乃 附圖之簡略說明: 圖1係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖2係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖3係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖4係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖5係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖6係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖: 圖7係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖: 圖8係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖: 經濟部中央橾準局貝工消费合作社印裝 (請先《讀背面之注意事項再填寫本頁) 圖9係依據本發明之實施例1顯示半導體積體電路之 製造方法的半導體基板之主要部分的橫斷面圖; 圖1 0係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的横斷面圖; 圖1 1係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的横斷面圖: 圖1 2係依據本發明之實施例1顯示半導體積體電路 本纸張尺度連用中國國家揉準(CNS ) A4規格(210X297公釐) -20- 418492 A7 B7 五、發明説明(18) 之製造方法的半導髖基板之主要部分的橫斷面圖: (請先Μ讀背曲之注意事項再填寫本頁) 圖1 3係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的横斷面圖; 圖1 4係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的横斷面圖: 圖1 5係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖1 6係依據本發明之實施例1顯示半導通積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖1 7係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖1 8係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖1 9係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 0係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導髖基板之主要部分的橫斷面圖; 經濟部中央樣準局負工消费合作社印装 圖2 1係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 2係依據本發明之實施例1顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖2 3係依據本發明之實施例2顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖2 4係依據本發明之實施例2顯示半導體積體電路 本紙涑尺度適用中國國家梂準(CNS ) Α4規格(210Χ297公釐) -21 - 經濟部中央標準局員4消费合作社印裂 4 1849 2 A7 _B7_ 五、發明説明(19) 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 5係依據本發明之實施例2顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 6係依據本發明之實施例2顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 7係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖2 8係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖2 9係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖3 0係依據本發明之實施例3顯示半導體稹體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖3 1係依據本發明之實施例3顯示半導雔積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖3 2係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖3 3係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖3 4係依據本發明之實施例3顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖3 5係依據本發明之實施例4顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖3 6係依據本發明之實施例4顯示半導體積體電路 本紙張尺度逋用中國國家標準(CNS ) A4^格(210X297公釐)-22 - (請先《讀背面之注意事項再填寫本頁) 裝· 订 d 1 8 4 9 2 經濟部中央橾隼局員工消费合作社印装 A7 B7___五、發明说明(29 之製造方法的半導體基板之主要部分的橫斷面圖; 圖3 7係依據本發明之實施例4顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖3 8係依據本發明之實施例4顯示半導體積體電路 之製造方,法的半導體基板之主要部分的橫斷面圖: 圖3 9係依據本發明之實施例5顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖4 0係依據本發明之實施例5顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖41係依據本發明之實施例6顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖4 2係依據本發明之實施例6顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖4 3係依據本發明之實施例6顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖4 4係依據本發明之實施例6顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖4 5係依據本發明之實施例7顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖4 6係依據本發明之實施例7顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖4 7係依據本發明之實施例7顯示半導體積體電路 之製造方法的半導體基板之主要茚分的橫斷面圖; 圖4 8係依據本發明之實施例7顯示半導體積體電路 (請先閱讀背面之注意事項再填寫本頁) 本紙浪尺度逋用中國國家樣窣(CNS > A4規格(210X297公* ) -23- 經濟部中央揉準局負工消费合作社印製 r… A7 ______B7_ 五、發明説明〇21 ) 之製造方法的半導體基板之主要部分的橫斷面圖; 圖4 9係依據本發明之實施例8顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖5 0係依據本發明之實施例8顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖51係依據本發明之實施例8顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖5 2係依據本發明之實施例8顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖5 3係依據本發明之實施例8顯示半導體稹體電路 之製造方法的半導體基板之主要部分的橫斷面圖; 圖5 4係依據本發明之實施例8顯示半導體稹體電路 之製造方法的半導體基板之主要部分的橫斷面圖; \ 圖5 5係依據本發明之實施例9顯示半導體稹體電路 之製造方法的半等體基板之主要部分的橫斷面圖; 圖5 6係依據本發明之實施例9顯示半導體積體電路 之製造方法的半導體基板之主要部分的橫斷面圖: 圖5 7係依據本發明之實施例1 0顯示半導體積體電 路之製造方法的半導體基板之主要部分的橫斷面圖; 圖5 8係依據本發明之實施例1 0顯示半導體積體電 路之製造方法的半導體基板之主要部分的横斷面圖: 圖5 9係依據本發明之實施例1 1顯示半導體稹體電 路之製造方法的半導體基板之主要部分的橫斷面圖; 圖6 0係依據本發明之實施例1 1顯示半導體積體電 本紙張尺度適用中國國家樣芈(CNS ) A4规格(210X297公釐)· 24 ---II ----裝 — n I ___訂 (讀先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局κ工消費合作社印製 418492 A7 B7 五、發明説明(22 ) 路之製造方法的半導體基板之主要部分的橫斷面圖; 符號說明 1 半導體基板 2 矽氧化物膜(墊氧化物膜) 3 矽氮化物膜 4 元件隔離凹槽 4a 凹槽 5 矽氧化物膜 6 矽氮化物膜 7 矽氧化物膜 8 多晶矽膜 8 a 矽氧化物膜 9 閘極氧化物膜 10 P型井 1 1 η 型 井 1 2 閘 極 電極 1 3 頂 蓋 絕緣 膜 1 4 η 型 半導 體 區 域 ( 源 極 和 汲 極 ) 1 5 Ρ 型 半導 體 區 域 ( 源 極 和 汲 極 ) 1 6 側 壁 間隙 壁 1 7 矽 氧 化物 膜 1 8 接 觸 孔 1 9 導 線 2 0 矽 氮 化物 膜 2 1 矽 氮 化物 膜 2 2 多 晶 矽膜 2 3 矽 氧 化物 膜 2 4 矽 氮 化物 膜 2 5 矽 氧 化物 膜 2 6 矽 氮 化物 膜 2 7 多 晶 矽膜 2 8 矽 氮 化物 膜 Θ 1 傾 斜 角度 Θ 2 傾 斜 角度 d 位移 量 T P 矽 氧 化物 膜 ( 2 ) 的 膜 厚 T Γ 矽 氧 化物 膜 ( 5 ) 的 膜 厚 本紙張尺度適用中國國家標準{ CNS ) Α4規格(21〇X2S»7公釐) ---.-----‘装------ΐτ------5 (請先閲讀背面之注意事項再填寫本頁) -25- 經濟部智慧財產局員工消費合作社印製 4 184 9 2 A7 B7 五、發明説明(23 ) 較佳實施例之詳細說明: 本發明現在將藉由提出一些實施例爲例來做詳細說明 ’從頭到尾所有用於本發明之說明書的圖形中,同樣的參 考數字被指定給具有相同功能的組件並且省略對類似組件 的重複說明。 (實施例1 ) 現在將參考圖1到圖2 2而對當作本發明之實施例的 互補式MISFET (CMOSFET)做說明。 如在圖1中所顯示,舉例來說,一個由具有大約1到 10 Ω cm之電阻率的p型單晶矽所做成之半導體晶板1被 熱氧化於8 0 0到8 5 Ot並且爲了減輕應力及保護主動 區域的目的而在該半導體基板的主表面上形成一層矽氧化 物膜(或者墊氧化物膜)2,之後,在該矽氧化物膜2的 上面形成一層矽氮化物膜3。 接著,如在圖2中所顯示,藉由以一光阻當作遮罩進 行蝕刻以便從元件隔離區域上去除該矽氮化物膜3及矽氧 化物膜2。之後,如在圖3中所顯示,藉由以該矽氮化物 膜3當作遮罩進行蝕刻以便在半導體基板1的元件隔離區 域處形成一具有深度爲3 5 0到4 0 0毫微米(nm)的 凹槽4 a ,藉由調整被用來鈾刻半導體基板1之氣體的成 分來使該凹槽4 a的側壁逐漸傾斜(例如以8 5 °或少於 85°的角度01及θ2),藉由如此地逐漸傾斜之凹槽4 a 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公嫠) I--.------袭------、訂------A1 (請先閱讀背面之注意事項再填寫本頁) -26- 經濟部t央揉隼扃貝工消费合作社印裝 ___B7 五、發明説明(24) 的側壁,一層絕緣膜可以被輕易地埋入該凹槽4 a之中· 用不同的方法•藉由以一光阻當作遮罩的使用,可以 在元件隔離區域依序蝕刻該矽氮化物膜3,矽氧化物膜2 ,以及半導體基板1而形成該凹槽4 a,如果如此地以光 阻當作遮罩來飩刻半導體基板1,防止爲熱氧化而被用來 當作遮罩之矽氮化物膜3的去除,使得該矽氮化物膜3的 最初膜厚能夠被薄化係可能的。 . 接著*凹槽4 a的內部被濕式淸洗以便去除蝕刻的殘 留物,而其後藉由含有氫氟酸的蝕刻溶液來去除自凹槽 4 a的內壁露出之矽氧化物膜2的部分以便向後移位該矽 氧化物膜2朝向主動區域,該矽氧化物膜2的位移量(d )被設定爲等於或大於在稍後之熱氧化步驟中於凹槽4 a 的內壁上所形成之矽氧化物膜(5 )的膜厚(T r )並且 等於或小於其膜厚(T r )的兩倍(也就是:Tr‘dg 2 T r )的範圍)。 因爲自凹槽4 a的內壁所露出之矽氧化物膜2的部分 被向後移位一在如上所述的範圍之內的位移量’所以當在 稍後之熱氧化步騍中於凹槽4 a的內壁上形成一層矽氧化 物膜(5 )時,圓化該凹槽4 a的肩膀部分係可能的*如 果矽氧化物膜2所露出之部分並未向後移位朝向主動區域 或者該位移量小,那麼就會限制凹槽4 a之肩膀部分的氧 化而使得難以圓化該肩膀部分於1 〇 〇 〇°C或者低於 1 0 0 0 °C的熱處理溫度,如果該位移量太大,那麼該肩 膀部分也難以圓化|在此情況下’在凹槽4 a的內壁上所 本纸張尺度適用中0國家標準(CNS ) A4规格(210X297公釐)_ 27 - -II :二| ί »1. I—I « -- ^^1 ^^1 -II ?-1 a^i ^^1 ^^1 I ' (請先聞讀背面之注意事項再填寫本頁) 4 18A9 2 A7 ___B7____ 五、發明説明(25) 形成之矽氧化物膜的鳥嘴被延長而朝向主動區域並且窄化 該主動區域,因此,控制該矽氧化物膜2的位移量(d ) 在上述的範圍(T r Sd客2T r )之內係重要的。 接下來,如在圖6及圖7中(特別在圖6的放大圖中 )所顯示,半導體基板1被熱氧化於例如9 5 0°C以便形 成一層矽氧化物膜5於凹槽4 a的內壁上,此矽氧化物膜 5被形成來補償於稍後的步驟中在凹槽4 a之內壁上蝕刻 的損害並且減輕在該凹槽4 a中所埋入之矽氧化物膜(6 )上的應力「在此情況下。藉由控制熱處理時間能夠圓化 凹槽4 a的肩膀部分而使得矽氧化物膜5的膜厚(T r ) 大於矽氧化物膜(或者墊氧化物膜)2的膜厚(Tp)並 且等於或小於其膜厚(Τρ)的三倍(也就是Tp<Tr S3Tp)的範圍),在800°C或者低於800°C之熱 處理溫度時,此矽氧化物膜5難以生長•而且錯位很容易 發生於1 ο 〇 or或者高於1 ο 〇 o°c之熱處理溫度時, 尤其在具有大直徑之晶圓的情況下,必須在溫度範圍從 8 0 Ot:到1 0 0 0°C之內實施熱處理。 經濟部中央標準局貝工消费合作社印製 ί請先閲讀背面之注意事項再填寫本頁) 如果矽氧化物膜5的膜厚(ΤΓ)係等於或少於矽氧 化物膜(或墊氧化物膜)2的膜厚(T p ),則難以圓化 凹槽4 a的肩膀部分,如果矽氧化物膜5的膜厚(T r ) 係矽氧化物膜2之膜厚的三倍或高於三倍,則在介於已經 生長的矽氧化物膜5與用於熱氧化而當作遮罩的矽氮化物 膜之間產生大的應力,使得難以圓化該凹槽4 a的肩膀部 分,在此情況下,有主動區域被窄化的問題,因此,控制 本紙張尺度速用中國國家標準(CNS ) Α4规格(210X297公嫠) .28 4 1 8 A 9 2. A7 B7 五、發明説明(26) 矽氧化物膜5的膜厚(T r )在如上所述的範圍(Tp< TrS3Tp)之內係重要的* 接著,如在圖9中所顯示,一層矽氧化物膜7藉由以 C VD法來沈積一層矽氧化物膜7於半導體基板的主表面 上而被埋入凹槽4 a之中,該矽氧化物膜7使用一具有像 以例如臭氧(〇3)及四乙氧基甲矽烷 ((C2H5〇) 4S i )的使用所形成之矽氧化物膜一樣 的優異之流動性的矽氧化物材料,在此情況下,早在沈積 矽氧化物膜7的歩驟之前1如在圖8中所顯示|一層矽氣 化物膜6可以藉由CVD法而被薄薄地沈積於凹槽4 a的 內壁上,因爲當在稍後的步驟中燒結在凹槽4 a中所埋入 之矽氧化物膜7時,該矽氮化物膜6抑制在凹槽4 a之內 壁上的矽氧化物膜朝向主動區域生長,所以防止矽氧化物 膜5在主動區域處施加應力於半導體基板1上而形成漏泄 路徑的問題係可能的。 接著*半導體基板1被濕式氧化於1 ο 〇 or或 1 0 0 0 °C以下的溫度時,例如8 5 0 °C,藉以實施#燒結 來改善在凹槽4 a中所埋入之矽氧化物膜7的膜品質。 而後,如在圖1 0中所顯示,該矽氧化物膜7被硏磨 ,例如以化學機械硏磨(CMP )法,來使該矽氧化物膜 7的表面平坦,在此硏磨中’一層覆蓋主動區域的矽氮化 物膜3被用來當作阻止物,使得在凹槽4 a之內僅剩下該 矽氧化物膜7,以此方式來完成其中埋入一層矽氧化物膜 7的元件隔離凹槽4,其後,如在圖1 1中所顯示,藉由 本紙張尺度適用中國國家標準(CNS ) Α4Λ格(210X297公釐)_ 29 - I LI n I - - ^^1 Hi , ^^1 - - (請先閏讀背面之注意^項再填寫本頁) 經濟部中央樣隼局負i消费合作杜印^ 經濟部中央樣率局員工消费合作社印装 4 184 9 2 A7 A7 B7五、發明説明(2乃 例如熱磷酸的蝕刻溶液來去除覆蓋該主動區域之矽氮化物 膜3。 燒結在凹槽4 a中所埋入之矽氧化物膜7可以被’實施 在藉由化學機械硏磨法來硏磨該矽氧化物膜7之後而同時 在該凹槽4 a中僅剩下該矽氧化物膜7,在此情況下*被 燒結之矽氧化物膜7比在燒結被實施於硏磨該矽氧化物膜 7之前所燒結的矽氧化物膜7薄,而使得燒結的時間周期 能夠被縮短。 當該矽氧化物膜7在上面所述之步驟中被沈積於半導 體基板上時,如果凹槽4 a的尺寸非常小,當矽氧化物膜 7被埋入凹槽4 a之中時*在該膜中可能產生孔洞,爲了 避免這樣,首先沈稹一層具有不致造成孔洞之膜厚的矽氧 化物膜7,而後藉由CVD法沈稹一層多晶矽膜8於矽氧 化物膜7之上,使得以包含該矽氧化物膜7及該多晶矽膜 8之兩層膜來完全塡補凹槽4 a的內部,在此情況下’早 在沈積一層矽氧化物膜7的步驟之前,可以藉由CVD法 薄薄地沈積一層矽氮化物膜6於凹槽4 a的內壁及矽氮化 物膜3之上*以便在燒結期間抑制矽氧化物膜5朝向主動 區域生長。 接著,如在圖1 3中所顯示,半導體基板1在上面所 述的情況下受到熱處理以便燒結矽氧化物膜7,在此步驟 中,在顯示於圖1 4,在該矽氧化物膜7之上的多晶矽膜 8被熱氧化並且改變成爲一層矽氧化物膜8 a » 之後,如在圖1 5中所顯示,該矽氧化物膜8 a及矽 本紙張尺度通用中國國家標準(CNS ) A4规格(210X297公釐)-30 - ^^1 ^^^1 i —i- m 1 fi m m (請先w讀背面之注意事項再填寫本頁) 4 1849 2 A? B7 五、發明説明(迚) 氧化物膜7被硏磨以便獲得沒有孔洞的元件隔離凹槽4 » 接著,一互補式Μ I S F E T藉由以下的方法而被形 成於半導體基板1的主動區域處,其周邊爲上述之元件隔 離凹槽4所界定。 首先.,藉氫氟酸溶液或與其性質相同之物來去除殘留 在主動區域之表面上的矽氧化物膜(或墊氧化物膜)2 * 而其後半導體基板1被熱氧化於8 0 0到8 5 Ot的溫度 以便形成一層乾淨的閘極氧化物膜9於半導體基板1的表 面上,如在圖1 6中所顯示。在此情況下,因爲元件隔離 凹槽4的肩膀部分被圓化,所以防止該閘極氧化物膜9被 薄化於該肩膀部分之上的問題係可能的》 經濟部中央標準局負工消费合作杜印製 (請先Μ讀背面之注意事項再填寫本頁) 其次,如在圖17中所顯示,像Ρ(磷)一樣的η型 雜質被離子植入於半導體基板1的一部分之中,而像Β( 硼)一樣的Ρ型雜質被離子植入於半導體基板1的另一部 分之中,之後,半導體基板1受到熱處理於1 0 0 0°C或 者低於lOOOt的溫度,例如950 °C,藉以展開並擴 散上面所述的兩種雜質,以此方式,一 P型井1 0被形成 在形成一 η通道型MI SFET的區域中,而一 η型井1 1被形成在形成一 Ρ通道型Μ I S F ΕΤ的區域中。在這 些井被形成之後,該閘極氧化物膜9可以被形成在ρ型井 10及η型井11的表面之上。 接著,如在圖1 8中所顯示,在ρ型井1 0的上面形 成一η通道型Μ I S F Ε Τ的閘極電極1 2,並且在η型 井1 1的上面形成一Ρ通道型MI SFET的閘極電極 本紙張尺度適用中國國家揉率(CNS)A4規格(210X297公釐)· 31 _ 經潦部中央搮率扃負工消費合作社印装 A7 B7 五、發明説明(29) 1 2,爲了形成閘極電極1 2 ’藉由CVD法形成一層摻 雜P的多晶矽膜,例如一層W (鎢)金靥矽氧化物膜,和 —層頂蓋絕緣膜1 3被沈積於半導體基板1上,而後這些 膜藉由以光阻當作遮罩來蝕刻而被形成圖案|該頂蓋絕緣 膜1 3係由一層矽氧化物膜或者一層矽氮化物膜所做成。 接著·如在圔1 9中所顯示,η型雜質,例如p或與 其性質相同之物,被離子植入於Ρ型井1 0之中以便形成 η通道型Μ I S F ΕΤ的η型半導體區域(或源極和汲極 )14,而Ρ型雜質,例如Β (硼)或與其性質相同之物 ,被離子植入於η型井11之中以便形成ρ型半導體區域 (源極和汲極)15,因此,獲得一 η通道型 MISFET Qn及一ρ通道型MISFET Qp。 接下來,如在圖2 0中所顯示•在閘極電極1 2的側 壁上形成側壁間隙壁1 6,該側壁間隙壁1 6藉由CVD 法來沈積一層矽氧化物膜或一層矽氮化物膜於半導體基板 1之上並再藉由非等向性蝕刻來形成此膜的圖案而被形成 〇 之後,如在圖2 1中所顯示,一層矽氧化物膜1 7藉 由CVD法而被沈積於半導體基板1之上,其後,如在圖 22中所顯示,在位於η通道型MISFET Qn之η 型半導體區域(或源極和汲極)14的上面及位於ρ通道 型MI SFET Qp之ρ型半導體區域(或源極和汲極 )15的上面之矽氧化物膜17的部分上形成接觸孔18 |而後,藉由濺鍍法所沈積在矽氧化物膜1 7之上的一層 t- m tn i l^i m a^n n> (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標率{ CNS > A4规格(210 X 297公釐} · 32 · 五、發明説明(3〇) A 1 (鋁)合金膜被形成圖案而形成導線1 9。 (實施例2 ) (請先埘讀背面之注意事項再填寫本頁} 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖2 3 .到圖2 6來做說明。· 首先,如在圖2 3中所顯示,一半導體基板1被熱氧 化於8 0 0到8 5 0°C以便形成一層矽氧化物膜(或墊氧 化物膜)2於該半導體基板1的主表面上,之後•一層矽 氮化物膜3藉由CVD法而被沈稹於該矽氧化物膜2上* 其後|藉由以光阻當做遮罩來蝕刻以便去除在元件隔離區 域處的矽氧氮化物膜3及矽氧化物膜2。 經濟部中央梂準局黃工消费合作社印袈 接著·如在圖2 4中所顯示,在半導體基板1之元件 隔離區域處的表面被淺淺地且等向性地蝕刻以便在該半導 體基板1之元件隔離區域的末端部分處形成底切(a) » 其後,如在圖2 5中所顯示,在半導體基板1之元件 隔離區域處爲了改變其組成而以蝕刻氣體來非等向性蝕刻 ,以便在半導體基板1於元件隔離區域處形成一凹槽4 a ,接著,如在圖2 6中所顯示,該半導體基板1被熱氧化 於例如9 5 0 °C以便形成一層矽氧化物膜5於凹槽4 a的 內壁上並且同時圓化該凹槽4 a的肩膀部分》其後的步驟 和在實施例1中的步驟相同。 依據本實施例,因爲早在形成一層矽氧化物膜5於凹 槽4 a的內壁上的步驟之前在該凹槽4 a的肩膀部分形成 底切,所以能夠很容易地圓化凹槽4 a的肩膀部分而不需 本紙張尺度適用中a國家揉準(CNS > A4洗格(210X297公釐)-33- 經濟部中央標率局貝工消费合作社印装 A7 B7 五、發明説明(31) 移位自該凹槽4 a的側壁露出之矽氧化物膜2的部分朝向 主動區域•注意採取實施例1的方法|其中自凹槽4 a的 側壁露出之矽氧化物膜2的部分被移位朝向主動區域,以 及本實施例的方法,其中底切被形成在凹槽4 a的肩膀部 分,兩者.係可能的。 . (實施例3 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖2 7到圖‘3 4來做說明。 首先,如在圖2 7中所顯示,一層矽氧化物膜5被形 成於凹槽4 a的內壁上並且藉由依據實施例1或2的方法 來圓化該凹槽4 a的肩膀部分,之後•如在圖2 8中所顯 示,藉由C VD法來薄薄地沈稹一層矽氮化物膜6於半導 體基板1之上,當在稍後的步驟中燒結在凹槽4 a中所埋 入之矽氧化物膜7 *爲了抑制在凹槽4 a的內壁上之矽氧 化物膜5朝向主動區域生長的目的而形成該矽氮化物膜6 〇 接著,如在圖2 9中所顯示 > 一層矽~氧化物膜7藉由 CVD法而被沈稹於半導體基板1上,而且該矽氧化物膜 7被埋入凹槽4 a之中,之後,在上面所述的溫度條件下 濕式氧化半導體基板1,藉以實施用以改善在凹槽4 a中 所埋入之矽氧化物膜7的膜品質之燒結。 其後,如在圖3 0中所顯示,一種化學機械硏磨法被 用來硏磨矽氧化物膜7而使得在凹槽4 a中僅剩下該矽氧 本紙伕尺度通用中國國家標準(CNS ) A4规格(2IOX297公釐)-34 - I 1 1_ i ·_· · I 11 1 ' - - - nf It >n -- (請先《讀背面之注意Ϋ項再填寫本頁) A18492 A7 _ B7 五、發明説明(32) 化物膜7,藉以形成一元件隔離凹槽4,之後,如在圖 3 1中所顯示,當藉由例如熱磷酸或與其性質相同之物的 蝕刻溶液來去除覆蓋主動區域之矽氮化物膜3時》同時蝕 刻在元件隔離凹槽4之內壁上的矽氮化物膜6,因此,該 矽氮化物.膜6被向內凹陷入元件隔離凹槽4之中,而且在 該元件隔離凹槽4的肩膀部分形成凹陷,如果凹陷被形成 ,那麼在蝕刻於稍後的步驟中所沈積之像多晶矽或與其性 質相同之物一樣的閘極電極材料之後,在元件隔離凹槽4 中所埋入之砍氧化物膜7的表面可能闖入外來物質或者在 凹陷中可能產生蝕刻殘留物。 經濟部中央橾準局貝工消費合作杜印裝 (請先W讀背面之注f項再填寫本頁) 爲了避免這些缺點,舉例來說,如在圖3 2中所顯示 ,於去除矽氮化物膜3之後*在該元件隔離凹槽4之肩膀 部分處的矽氧化物膜7被再次氧化於8 5 0 °C到9 0 Ot 的溫度以便被加厚而使得該凹陷被矽氧化物膜7所覆蓋, 爲了以矽氧化物膜7來覆蓋該凹陷•其膜厚必須被增加爲 至少多於矽氮化物膜6之膜厚的兩倍。但是,如果增加的 太多*那麽主動區域被已經生長之矽氧化物膜5所窄化, 因此,必須控制氧化周期而使得膜厚被增加爲矽氮化物膜 6之膜厚的兩倍或者稍做多於兩倍。 如下係防止凹陷被形成在元件隔離凹槽4之肩膀部分 的方法,如在圖3 3中所顯示,藉由化學機械硏磨法來硏 磨矽氧化物膜7而使得在凹槽4 a的內部僅剩下該矽氧化 物膜7,並且其後實施燒結,在此情況下,藉由設定梢長 的燒結周期(或者稍髙的燒結溫度)來氧化覆蓋在元件隔 本紙張尺度適用中國國家揉準(CNS) A4II格(2丨0X297公釐)-35- 經濟部中央標率局員工消费合作社印装 4 1849 2 a| C8 D8 __ 六、申請專利範豳3 離凹槽4之肩膀部分附近的主動區域及矽氮化物膜6之砂 氮化物膜3的表面,而後,藉由蝕刻來去除在矽氮化物膜 3的表面上之氧化物膜,並且隨後藉由蝕刻來去除該矽氮 化物膜3,以此方式,防止凹陷被形成在元件隔離凹槽4 的肩膀部分係可能的。 (實施例4 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖35到圊36來做說明。 首先,如在圖3 5中所顯示,一層矽氧化物膜5被形 成於凹槽4 a的內壁上並且以先前所述的方式來圓化該凹 槽4 a的肩膀部分,之後,如在圖3 6中所顯示,凹槽 4 a的內壁受到氧化/氮化處理以便隔離氮氣於介在凹槽 4 a之內壁上所形成的矽氧化物膜5與元件隔離區域的側 壁間之交接面的附近,藉以形成矽氮化物層2 0 |爲了使 凹槽4 a的內壁受到氧化/氮化處理,一半導體基板1在 NO(氮氧化物)或者N2〇(氮氧化物)環境中受到熱處 理,在此情況下,由NO或1^2〇之熱分解所產生的氮氣與 介於矽氧化物膜5和半導體基板1的元件隔離區域間之交 接面的附近隔離,而後實施熱處理以便形成矽氮化物層 2 0。 依據本實施例,因爲矽氮化物層2 0被形成在介於矽 氧化物膜5與半導體基板1的元件隔離區域間之交接面的 附近,所以稍後當燒結在凹槽4 a中所埋入之矽氧化物膜 ^^1 n ^—l· ^^^1 ^^^1 I ^^^1 ^^^1 ^^^1 mJ (請先Η讀背面之注意事項再球寫本頁) 本纸法尺度通用中》國家揲♦( CNS ) ( 210X2S»7公釐)-36- 經濟部中央揉準局貝工消费合作社印笨 A7 B7五 '發明説明(34) 7時,難以氧化該交接面的附近,而因此抑制矽氧化物膜 5朝向主動區域生長係可能的》 如下係在介於矽氧化物膜5與半導體基板1的主動區 域間之交接面的附近形成矽氮化物層2 0的另一種方法, 如在圖3. 7中所顯示,以如先前所述之方式形成一層矽氣 化物層2 0於凹槽4 a的內壁上並且圓化該凹槽4 a的肩 膀部分,其後,如在圖3 8中所顯示,氮被離子植入於介 在矽氧化物膜5與半導體基板1的主動區域間之交接面的 附近,並且貧施熱處理。 (實施例5 ) —種依據本實施例之元件隔離凹槽4的形成方法將參 考圖39到圖40來做說明。 首先,如在圖3 9中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在半導體基板1於元件隔離區域處形 成一凹槽4 a,之後,藉由包含氫氟酸之蝕刻溶液來去除 自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後移 位該矽氧化物膜2朝向主動區域,至此狀態爲止所採取的 步驟和在實施例1中的步驟相同。 接著,如在圖4 0中所顯示,半導體基板1受到氧化 /氮化處理以便形成一層矽氮化物膜2 1於凹槽4 a的內 壁上,並且該凹槽4 a的肩膀部分被圓化,爲了使半導體 基板1受到氧化/氮化處理,該半導體基板1在例如NO 及N2的混合氣體中受到熱處理於大約9 0 0 °C *在另一種 n m ^na ^^^1 t ^^^1 ^^^1 1 fei (請先閎讀背面之注意事項再填寫本頁) 本紙張尺度逍用中國國家橾丰(CNS ) A4规格(210X297公釐) 37 - 經濟部中央樣準局身工消费合作社印製 4 1849 2 A7 _B7_五、發明説明(35) 情況下,該半導體基板1在n2〇in2的混合氣體中受到 熱處理於大約1 0 5 〇 eC。 依據本實施例,因爲一層矽氮化物膜被形成於凹槽 4 a的內壁上•所以當燒結在凹槽4 a中所埋入之矽氧化 物膜7時,難以氧化上面所述之交接面的附近,而因此抑 制該矽氧化物膜5朝向主動區域生長係可能的。 (實施例6 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖4 1到圖4 4來做說明" 首先,如在圖4 1中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在半導體基板1於元件隔離區域處形 成一凹槽4 a,之後,如在圖4 2中所顯示,藉由包含氫 氟酸之蝕刻溶液來去除自凹槽4 a的側壁露出之矽氧化物 膜2的部分以便向後移位該矽氧化物膜2朝向主動區域· 到此狀態爲止所採取的步驟和在實施例1中的步驟相同。 接著 > 如在圖4 3中所顯示,藉由C VD法沈積一層 矽氧化物膜7於半導體基板1上,藉以將該矽氧化物膜7 埋入該凹槽4 a之中,其後,如在圖4 4中所顯示,該半 導體基板1被濕式氧化以便形成該矽氧化物膜7,同時, 一層矽氧化物膜5被形成於凹槽4 a的內壁上並且圓化該 凹槽4 a的肩膀部分。 依據本實施例,同時實施矽氧化物膜7的燒結,在凹 槽4 a的內壁上之矽氧化物膜5的形成,以及該凹槽4 a (請先閩讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -38 _ 4 1849 2 經濟部中央標準局負工消费合作杜印装 A7 B7 __五、發明説明(3垮 之肩膀部分的圓化,使得能簡化元件隔離凹槽4的形成步 驟0 (實施例7 ) 一種.依據本實施例之元件隔離凹槽4的彤成方法將參 考圖4 5到圖4 8來做說明。 首先,如在圖4 5中所顯示|藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在半導體基板1於元件隔離區域處形 成一凹槽4 a ,之後,藉由包含氫氟酸之蝕刻溶液來去除 自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後移 位矽氧化物膜2朝向主動區域,到此狀態爲止所採取的步 驟和在實施例1中的步驟相同^ 接著,如在圖4 6中所顯示,一層矽氧化物膜7藉由 CVD法而被沈積於半導體基板1上,藉以將該矽氧化物 膜7埋入凹槽4 a之中,其後,如在圖4 7中所顯示,去 除在矽氮化物膜3之上的矽氧化物膜7的部分而使得在凹 槽4 a的內部僅剩下該矽氧化物膜7,藉以形成一矽氧化 物膜7被埋入其中之元件隔離凹槽4,而後,如在圖4 8 中所顯示,該半導體基板1被濕式氧化以便燒結該矽氧化 物膜7,同時,一層矽氧化物膜5被形成於凹槽4 a的內 壁上並且圓化該凹槽4 a的肩膀部分· 依據本實施例,同時實施矽氧化物膜7的燒結’在凹 槽4 a的內壁上之矽氧化物膜5的形成,以及該凹槽4 a 之肩膀部分的圓化,使得能夠簡化元件隔離凹槽4的形成 n ·11 —l·— ~ {請先閱讀背面之注項再填寫本頁) 本紙張尺度逍用中國國家標率(CNS ) A4规格(210X297公釐)-39- 4184 9 2 經濟部中央樣準局貝工消费合作社印装 A7 B7____^_五、發明説明(37) 步驟。 (實施例8 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖4 9到圖5 4來做說明。. 首先,如在圖4 9中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在一半導體基街1於元件隔離區域處 形成一凹槽4 a ,之後,藉由含有氫氟酸之蝕刻溶液來去 除自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後 移位該矽氧化物膜2朝向主動區域》 接著,如在圖5 0中所顯示,該半導體基板1被熱氧 化以便形成一層矽氧化物膜5於凹槽4 a的內壁上*並且 圓化該凹槽4 a的肩膀部分,至此狀態爲止所採取的步驟 和在實施例1中的步驟相同。 其後,如在圖5 1中所顯示,藉由CVD來薄薄地形 成一層多晶矽膜2 2於半導體基板1上,之後,如在圖 2 2中所顯示,一層矽氧化物膜7藉由CVD法而被沈積 於該多晶矽膜2 2之上•藉以將矽氧化物膜7埋入凹槽 4 a之中。 接著,如在圖5 3中所顯示*該半導體基板1被濕式 氧化以便燒結在凹槽4 a中所埋入之矽氧化物膜7,在此 狀態中,至少該多晶矽膜2 2的部分被氧化而改變成爲一 層矽氧化物膜2 3,因此,氧化被局限在介於矽氧化物膜 5與半導體基板1的主動區域間之交接面的附近,致使抑 {請先Μ讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家橾準(CNS Μ4规格(210X297公釐)-40- 4 1849 2 A7 B7 經濟部中央橾準局貝工消費合作社印«. 五、發明説明(38) 制該矽氧化物膜5朝向主動區域生長。當該多晶矽膜2 2 被氧化而改變成爲矽氧化物膜2 3時,其體積大約增加兩 倍,因此,甚至當孔洞被形成在凹槽4 a中所埋入之矽氧 化物膜7之中時*獲得由於矽氧化物膜2 3之體積的增加 而能夠縮小孔洞的優點係可能的。 而後,如在圖5 4中所顯示,位在矽氮化物膜3上面 的矽氧化物膜7及矽氧化物膜2 3的部分被去除而使得在 凹槽4 a中僅剩下該矽氧化物膜7及矽氧化物膜2 3,因 此形成一元件隔離凹槽4,在形成該元件隔離凹槽4之後 可以實施矽氧化物膜7的燒結和多晶矽膜2 2的氧化,一 非晶形矽膜可以被用來取代該多晶矽膜22。 (實施例9 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖55到圖56來做說明。 首先,如在圈5 5中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在半導體基板1中於元件隔離區域處 形成一凹槽4 a ,之後,藉由含有氫氟酸之蝕刻溶液來去 除自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後 移位該矽氧化物膜2朝向主動區域,至此階段爲止所採取 的步驟和在實施例1中的步驟相同。 接著,如在圖5 6中所顯示,該半導體基板1受到熱 處理於氮環境中,藉以形成一層矽氮化物膜2 4於凹槽 4 a的內壁上,並且圓化該凹槽4 a的肩膀部分》 ----------.裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度通用中國國家標準(CNS ) A4规格(210X297公釐} - 41 - :;',3 Α· ό ^. Α7 Β7 五、發明説明(39) 依據本實施例,因爲一層矽氮化物膜2 4被形成於凹 槽4 a的內壁上,所以稍後當燒結一層在凹槽4 a中所埋 入之矽氧化物膜7時,抑制該半導體基板之主動區域被氧 化係可能的*
I (實施例1 0 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖5 7到圖5 8來做說明· 首先,如在圖5 7中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在一半導體基板中於元件隔離區域處 形成一凹槽4 a,之後,藉由含有氫氟酸之蝕刻溶液來去 除自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後 移位該矽氧化物膜2朝向主動區域,至此階段爲止所採取 之步驟和在實施例1中所採取的步驟相同。而後,該半導 體基板1被熱氧化以便形成一層矽氧化物膜2 5於凹槽 4 a的內壁上》 經濟部中夬櫺準局負工消费合作社印装 ^^1 —^r In HV <請先閱讀背面之注意Ϋ項再填寫本頁) 接著,如在圖5 8中所顯示,該半導體基板1在氮環 境中受到熱處理,藉以將在凹槽4 .a的內壁上之矽氧化物 膜2 5改變成爲一層矽氮化物膜2 6 » 依據本實施例,因爲一層矽氮化物膜2 6被彤成於凹 槽4 a的內壁上,所以稍後當燒結一層在凹槽4 a中所埋 入之矽氧化物膜7時,抑制該半導體基板1之主動區域被 氧化係可能的。 本紙張尺度逍用中國國家樣車(CNS)A4規格(2丨〇父297公釐)·42· A7 __B7__ 五、發明説明(40) (實施例1 1 ) 一種依據本實施例之元件隔離凹槽4的形成方法將參 考圖59到圖60來做說明。 首先,如在圖5 9中所顯示,藉由以一層矽氮化物膜 3當作遮罩來蝕刻而在一半導體基板中於元件隔離區域處 形成一凹槽4 a ,之後,藉由含有氫氟酸之蝕刻溶液來去 除自凹槽4 a的側壁露出之矽氧化物膜2的部分以便向後 移位該矽氧化物膜2朝向主動區域,至此階段爲止所採取 之步驟和在實施例1中所採取的步驟相同,其後,一層薄 的多晶矽膜2 7藉由CVD法而被沈積於該半導體基板1 之上。 接著,如在圖6 0中所顯示,該半導體基板1在氮環 境中受到熱處理,藉以將該多晶矽膜2 7改變成爲一層矽 氮化物膜2 8 » 依據本實施例,因爲一層矽氮化物膜2 8被形成於凹 槽4 a的內壁上,所以當稍後燒結一層在該凹槽4 a中所 埋入之矽氧化物膜7時,抑制該半導體基板1之主動區域 被氧化係可能的》 經濟部中央橾準局Μ工消f合作社印装 n Iff· AVI 1 / (請先M讀背面之注意事項再填寫本頁) 本發明已經結合實施例來做說明,注意本發明並沒有 被限定於這些實施例,並且各種的修改可以被達成而沒有 違反本發明的精神。 本發明的一些代表性優點可以大致槪述如下。 依據本發明,藉由熱處理於1 0 0 0 t或者低於 1 0 0 0eC的溫度時能夠使元件隔離凹槽的形狀達最佳化 本紙張尺度遙用中國國家標準(CNS)A4规格(210X297公釐)-43- 4 1849 2 A7 B7五、發明説明(41) ,使得能夠發展元件的尺寸縮減以及改進其電氣特性。 依據本發明|降低來自由於燒結一層在元件隔離凹槽 中所埋入之矽氧化物膜的應力而對主動區域之有害的影響 係可能的。 (請先W讀背面之注意事項再填寫本頁) -裝- -* 經濟部中央橾準局員工消費合作社印装 本紙張尺度適用中國困家標率(CNS ) A4规格(210X297公釐)-44 -
Claims (1)
- wo κ 〇0 8 λ B c D 4 丨 849 2 六、申請專利範圍 第087 1 0661 1號專利申請案 中文申請專利範圍修正本 (請先間讀背面之注意事項再填寫本頁) 民國8 9年7月修正 1 _一種半導體積體電路裝置之製造方法,其包括步 驟: (a )熱氧化-半導體基板以便形成一層第一较氧化 物膜於該半導體基板的主表面之上,其後形成—層化 物膜於該第一矽氧化物膜上,而後進一步在—元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽露出之第一矽氧化物膜的部分以 便向後移位該第一矽氧化物膜朝向一主動區域; (c )熱氧化該半導體基板以便形成一層第二矽氧化 物膜於凹槽的內壁之上; (d )形成一層第三矽氧化物膜於半導體基板的主表 面上以便用該第三矽氧化物膜來塡補該凹槽: 經濟·部智惡时'4局a:工消骨合作灶印奴 (e )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補的第三矽氧化物膜; (f)去除位在矽氮化物膜上面之第三矽氧化物膜的 部分而使得在該凹槽中僅剩下該第三矽氧化物膜:以及 (g )去除位在其周邊由元件隔離凹槽所界定之主動 區域之表面上的矽氮化物膜的部分;而後形成一半導體元 件於該主動區域,其中: 該第一矽氧化物膜的位移景被設定爲等於或大於該第 本紙浪尺度適用中國國家標準(CNS ) Α4規格(210X 297公釐}.]. 毯濟部智葸时走局KK工消脅合作社印製 4 1849 2 bs CH D8六、申請專利範園 二矽氧化物膜的膜厚;以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物膜的膜厚並且等於或小於其膜厚的三倍。 2 .如申請專利範圍第1項的方法,其中用以形成該 第一矽氧化物膜之熱氧化溫度,用以形成該第二矽氧化物 膜之熱氧化溫度,以及用以燒結該第三矽氧化物膜的熱處 理溫度的每一個溫度被設定爲等於或低於1 〇 〇 〇°C。 3 .如申請專利範圍第1項或第2項的方法,其中用 以形成該第二矽氧化物膜的熱氧化溫度係等於或高於 8 0 0°C並且等於或低於1 0 0 CTC。 4 .如申請專利範圍第1項或第2項的方法|其中該 凹槽以一種等於或小於8 5 °的傾斜角度Θ而逐漸傾斜。 5 .如申請專利範圍第1項的方法,其中在步驟(c )之後於步驟(d )之前,該凹槽的內壁受到氧化/氮化 處理,藉以形成一層矽氮化物層於介在該凹槽的內壁上所 形成之該第二矽氧化物膜與該半導體基板的主動區域間之 交接面的附近。 6 .如申請專利範圍第1項的方法,其中在步驟(c )之後於步驟(d )之前,氮被離子植入於介在該凹槽的 內壁上所形成之該第二矽氧化物膜與該半導體基板的元件 隔離區域間之交接面的附近 > 藉以形成一層矽氮化物層於 介在該凹槽的內壁上所形成之該第二矽氧化物膜與該半導 體基板的元件隔離區域間之交接面的附近。 7 ·如申請專利範圍第1項的方法,其中步驟(e ) (汸先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標丰(CNS ) Λ4規格(2IOX297公釐) 4 18492 Λ 8 Β8 CH DM 六、申請專利範圍 被實施於步驟(f )之後。 (請先閱讀背面之;±意事項再4寫本頁) 8 .如申請專利範圍第1項的方法,其中步驟(c ) 被實施於含氮的環境中,藉以形成一層具有膜厚被設定爲 大於該第一矽氧化物膜的膜厚並且等於或小於其膜厚的三 倍之第二矽氮化物膜。 9 .如申請專利範圍第1項的方法,其中在步驟(c )之後於步驟(d )之前,一層第二矽氮化物膜被形成於 至少該第二矽氧化物膜的表面之上。 1 0 . —種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化_半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上1其後形成一層矽氮化 物膜於該第一矽氧化物膜上,而後進一歩在一元件隔離區 域上選擇性蝕刻該矽氮化物瞑及該第一矽氧化物膜; (b )使自該第一矽氧化物膜露出之半導體基板的表 面部分受到等向性蝕刻: 4i濟部皙"財是局員工消費合作社印製 (c )選擇性蝕刻在元件隔離區域中的半導體基板, 藉以形成一凹槽於該半導體基板的主表面中; (d )熱氧化該半導體基板以便形成一層第二矽氧化 物膜於該凹槽的內壁之上: (e )形成一層第三矽氧化物膜於該半導體基板的主 表面上以便用該第三矽氧化物膜來塡補該凹槽: (f )使半導體基板受到熱處耶,藉以燒結在凹槽中 所塡補之第三矽氧化物膜: 本紙張尺度適用t國國家梯準(CNS ) A4g ( 2tOX2(>7公缝) 經濟部晳慧时4总貸工消骨合作杜印製 Λ 1 B 4 9 2 Γ8 DH 六、申請專利範圍 (g)去除位在該矽氮化物膜上面之第三矽氧化物膜 的部分而使得在凹槽中僅剩下該第三矽氧化物膜:以及 (h )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面上之矽氮化物膜的部分,而後形成一半導體元 件於該主動區域。 1 1 . 一種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層第一砂 氮化物膜於該第一矽氧化物膜上,而後進一步在一元件隔 離區域上選擇性蝕刻該第一矽氮化物膜 > 第一矽氧化物膜 ,以及半導體基板,藉以形成一凹槽於該半導體基板的主 表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (c )熱氧化該半導體基板以便形成一層第二矽氧化 物膜於該凹槽的內壁之上; (d )藉以C VD法來形成一層第二矽氮化物膜於包 括該凹槽之內部的半導體基板上: (e )形成一層第三矽氧化物膜於該半導體基板的主 表面之上以便用該第三矽氧化物膜來填補凹槽; (f )使該半導體基板受到熱處理,藉以燒結在凹槽 中所塡補之第三矽氧化物膜; (g )去除位在第一矽氮化物膜上面之第三矽氣化物 本紙張尺度適用中®國i標準(CNS )\4規格(2丨〇〆297公釐)~7^7 ---------—^------5T------線 (請先閱讀背面之注意事項再填寫本頁) Ο l)S 4 1849 2 六、申請專利範圍 膜及第二矽氮化物膜的部分而使得在凹槽中剩下該第三 矽氧化物膜及第二矽氮化物膜; (h )藉由蝕刻來去除位在其周邊由元件隔離凹槽所 界定之主動區域的表面之上的第一矽氮化物膜的部分; (i)熱氧化在元件隔離凹槽之肩膀部分的第三矽氧 化物膜以便加厚該第三矽氧化物膜的膜厚,藉以塡補當藉 由蝕刻來去除該第一矽氮化物膜時由於去除在元件隔離凹 槽之肩膀部分的第二矽氮化物膜所形成之凹陷;以及 (j )形成一半導體元件於該主動區域;其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍;以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物膜的膜厚並且等於或小於其膜厚的三倍。 1 2 ,一種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層第一矽 氮化物膜於該第一矽氧化物膜上,而後進一步在一元件隔 離區域上選擇性蝕刻該第一矽氮化物膜,第一矽氧化物膜 ,以及半導體基板,藉以形成一凹槽於該半導體基板的主 表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜刟向一主励區域; (c )熱氧化該半導體基板以便形成一層第二矽氧化 本紙張尺度適用t國國家橾牟(CNS )人4規格(210X297公淹).5 —r - - ------- n In t n I fl T n _ n 1 I ! . (請先間讀背"之‘注意事項再填寫本頁) 經濟·那智慧时產局員工消骨合作社印焚 經濟部智葸时產局员工消費合作社印製 ΛΑδΑθ2* «« DH六、申請專利範圍 物膜於該凹槽的內壁之上; (d )藉由C V D法來形成一層第二矽氮化物膜於包 括該凹槽之內部的半導體基板上; (e) 形成一層第三矽氧化物膜於半導體基板的主表 面上以便用該第三矽氧化物膜來塡補凹槽; (f) 去除位在第一矽氮化物膜上面之第三矽氧化物 膜及第二矽氮化物膜的部分而使得在凹槽中僅剩下該第三 矽氧化物膜及第二矽氮化物膜; (g )使該半導體基板受到熱處理,藉以燒結在凹槽 中所塡補之第三矽氧化物膜’並且氧化在元件隔離凹槽之 肩膀部分的第一矽氮化物膜的表面及第二矽氮化物膜的表 面; (h )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的第一矽氮化物膜的部分,並且藉由蝕刻 來去除在該部分的表面處之氧化物膜;以及 (i )形成一半導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜旳膜厚並且等於或小於其膜厚的兩倍:以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物膜的膜厚並且等於或小於其膜厚的三倍。 1 3 . —種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一府矽氮化 ----------^------,訂-------▲ {請毛閱讀背面之注意事項再填窝本頁) 本紙張尺度適用中國國家標準(CNS > Λ4規格(2丨0X 297公釐> .^ . 8 8 8 8 A BCD 經濟部智"-財走局3(工^骨合作社印製 六、申請專利範圍 物膜於該第一矽氧化物膜上,而後進一歩在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (c )形成一層第二矽氧化物膜於該半導體基板的主 表面上以便用該第二矽氧化物瞑來塡補凹槽; (d )熱氧化該半導體基板以便燒結在凹槽中所塡補 之第二矽氧化物膜,並且形成一層第三矽氧化物膜於該凹 槽的內壁之上; (e )去除位在矽氮化物膜上面之第二矽氧化物膜的 部分而使得在凹槽中僅剩下該第二矽氧化物膜;以及 (f )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的矽氮化物膜的部分,並且其後形成一半 導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍;以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物的膜厚並且等於或小於其膜厚的三倍。 1 4 . 一種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層矽氮化 物膜於該第一矽氧化物膜上,而後進一步在一元件隔離區 未紙張尺度逋用中國國家標準(CNS ) A4規格(210X297公釐)_ 7 - ----------裝------訂-------/線 〈--閱讀背面之注意事項再填寫本頁) US CS l)S 4 1849 2 六、申請專利範圍 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜’以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中: (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (C )形成一層第二矽氧化物膜於半導體的主表面之 上以使用該第二矽氧化物膜來塡補凹槽; (d )去除位在矽氮化物膜上面之第二矽氧化物膜的 部分而使得在凹槽中僅剩下該第二矽氧化物膜: C e )熱氧化半導體基板以使燒結在凹槽中所塡補之 第二矽氧化物膜,並且形成一層第三矽氧化物膜於凹槽的 內壁上; (f )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的矽氮化物膜的部分,並且其後形成一半 導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍;以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物膜的膜厚並且等於或小於其膜厚的三倍》 1 5 . —種半導體積體電路裝置之製造方法,其包括 步驟= (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層矽氮化 物膜於該第一矽氧化物膜上,而後進一步在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 ---------—装------訂--------線 (-先閱讀背面之注意事項再填寫本頁) 經漓部智葸5Γ·4局貸工消骨合作社印製 本紙張尺度適用中國國家標準(CNS ) A4現格(2]〇><297公缝) * 8 - rs DS 六、申請專利範圍 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (c) 熱氧化該半導體基板以便形成一層第二矽氧化 物膜於凹槽的內壁之上; (d) 形成一層多晶矽膜於半導體基板的主表面之上 (e) 形成一層第三矽氧化物膜於半導體基板的主表 面之上以便用該第三矽氧化物膜來塡補凹槽; (f )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第三矽氧化物膜,並且氧化該多晶矽膜,藉以將 至少該多晶矽膜的部分改變成爲一層矽氧化物膜; C g )去除位在矽氮化物膜上面之第三矽氧化物膜及 該矽氧化物'膜而使得在凹槽中僅剩下該第三矽氧化物膜及 該矽氧化物膜;以及 (h )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的矽氮化物膜的部分,並且其後形成一半 導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍:以及 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氧化 物膜的膜厚並且等於或小於其膜厚的三倍。 1 6 . —種半導體積體電路裝置之製造方法,其包括 步驟: 本紙張尺度適用中國國家標準(CNS ) A4規格(210X2W公犛).9 - (請先間讀背面之注意事項再填寫本頁) 一 J _ 1 I、-=1°I In . 經濟部智慧財產局員工消f合作社印製 六、申請專利範圍 (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層矽氪化 物膜於該第一矽氧化物膜上,而後進一·步在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (c )熱氧化該半導體基板以便形成一層第二矽氧化 物膜於凹槽的內壁之上; (d )形成一層多晶矽膜於該半導體基板的主表面之 上; (e )形成一層第三矽氧化物膜於半導體基板的主表 面上以便用該第三矽氧化物膜來塡補凹槽; (f )去除位在矽氮化物膜上面之第三矽氧化物膜及 多晶矽膜的部分而使得在凹槽中僅剩下該第三矽氧化物膜 及該多晶矽膜; (g )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第三矽氧化物膜,並且氧化該多晶矽膜藉以將至 少該多晶砍膜的部分改變成爲一層砂氧化物膜;以及 (h )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的矽氮化物膜的部分,並且其後形成一半 導體元件於該主動區域,其中: 該第一矽氧化物膜的位移量被設定爲等於或大於該第 二矽氧化物膜的膜厚並且等於或小於其膜厚的兩倍;以及 本纸張尺度適用中® ®家掠準(CNSM1規格(210 X 297公笼) -10- ------------ 裝--------訂---------4Φ_ (請先闓讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消资合作社印製 4 184 9 2 | ΠΗ 六、申請專利範圍 該第二矽氧化物膜的膜厚被設定爲大於該第一矽氣化 物膜的膜厚並且等於或小於其膜厚的三倍。 1 7 —種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便形成一層第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一層矽氮化 物膜於該第一矽氧化物膜上,而後進一步在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 導體基扳,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域: (c )熱氮化該半導體基板以便形成一層第二矽氮化 物膜於凹槽的內壁之上; (d )形成一層第二矽氧化物膜於半導體基扳的主表 面上以便用該第二矽氧化物膜來塡補凹槽; (e )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第二矽氧化物膜; (ί )去除位在第一矽氮化物膜上面之第二矽氧化物 膜的部分而使得在凹槽中僅剩下該第二矽氧化物膜:以及 (g )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的第一矽氮化物膜的部分,並且其後形成 一半導體元件於該主動區域。 1 8 . —種半導體積體電路裝置之製造方法,其包括 步驟= 本紙1玉尺度適用中國國家標準(CNS)A:1規格(21ϋ X 297公境) ----,-------I I 牡衣· --- {請先閱讀背面之-意事項再填寫本頁) 訂---------續* - 經濟部智慧財產局員工"费合作社印" 4 184 9 2 g ON 々、申請專利範圍 (a )熱氧化一半導體基板以便形成一層第一矽鉍化 物膜於該半導體基板的主表面之上,其後形成一層矽氮化 物膜於該第一矽氧化物膜上,而後進一步在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜,以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域: (c )熱氧化該半導體基板以便形成一層第二矽氧化 物膜於該凹槽的內壁之上,並且隨後氮化該第二矽氧化物 膜,藉以將至少該第二矽氧化物膜的部分改變成爲一層矽 氮化物膜: (d )形成一層第三矽氧化物膜於半導體基板的主表 面上以便用該第三矽氧化物膜來塡補凹槽; (e )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第三矽氧化物膜: (ί )去除位在第一矽氮化物膜上面之第三矽氧化物 膜的部分而使得在凹槽中僅剩下該第三矽氧化物膜;以及 (g )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的第一矽氧化物膜的部分,並且其後形成 一半導體元件於該主動區域。 1 9 . 一種半導體積體電路裝置之製造方法,其包括 步驟: (a )熱氧化-半導體基板以便肜成一廇第一矽氧化 物膜於該半導體基板的主表面之上,其後形成一厨矽氮化 本纸張尺度適用中0國家標準(CNS)A.l规格(2ΐϋ X 297公釐) -12- ---·.--------- 时衣--------訂ί I 1 ^^1 ^^1 Γ ί cf fl (請先閱讀背面之注意事項再填寫本頁) AS m cs 1)8 4 1849 2 六、申請專利範圍 物膜於該第一矽氣化物膜上’而後進一步在一元件隔離區 域上選擇性蝕刻該矽氮化物膜,第一矽氧化物膜’以及半 導體基板,藉以形成一凹槽於該半導體基板的主表面中; (b )蝕刻自該凹槽中露出之第一矽氧化物膜的部分 以便向後移位該第一矽氧化物膜朝向一主動區域; (c )形成一層多晶矽膜於該半導體基扳之上,並且 隨後氮化該多晶矽膜,藉以將至少該多晶矽膜的部分改變 成爲一層砂氮化物膜; (d )形成一層第一矽氧化物膜於半導體的主表面上 以便用該第二矽氧化物膜來塡補凹槽; (e )使半導體基板受到熱處理,藉以燒結在凹槽中 所塡補之第二矽氧化物膜; (f )去除位在第一矽氮化物膜上面之第二矽氧化物 膜的部分而使得在凹槽中僅剩下該第二矽氧化物膜: (g )去除位在其周邊由元件隔離凹槽所界定之主動 區域的表面之上的第一砂氮化物膜的部分,並且宜後形成 一半導體元件於該主動區域。 -------^---------- 裝--------訂---------崎- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消费合作社印製 本紙iR尺度適用中國國家標準(CNS)A.i規格(21ϋχ 297公釐〉
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9112467A JPH10303289A (ja) | 1997-04-30 | 1997-04-30 | 半導体集積回路装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW418492B true TW418492B (en) | 2001-01-11 |
Family
ID=14587379
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087106611A TW418492B (en) | 1997-04-30 | 1998-04-29 | Method of manufacturing a semiconductor integrated circuit device |
Country Status (4)
Country | Link |
---|---|
US (1) | US6057241A (zh) |
JP (1) | JPH10303289A (zh) |
KR (1) | KR19980081825A (zh) |
TW (1) | TW418492B (zh) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4592837B2 (ja) * | 1998-07-31 | 2010-12-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2000082808A (ja) * | 1998-09-04 | 2000-03-21 | Toshiba Corp | 半導体装置及びその製造方法 |
US6599812B1 (en) * | 1998-10-23 | 2003-07-29 | Stmicroelectronics S.R.L. | Manufacturing method for a thick oxide layer |
JP3571236B2 (ja) * | 1998-11-09 | 2004-09-29 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP3955404B2 (ja) * | 1998-12-28 | 2007-08-08 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
JP4012350B2 (ja) * | 1999-10-06 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
KR100345400B1 (ko) * | 1999-10-08 | 2002-07-26 | 한국전자통신연구원 | 가장자리에 두꺼운 산화막을 갖는 트렌치 형성방법 |
JP2001144170A (ja) * | 1999-11-11 | 2001-05-25 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2001332613A (ja) * | 2000-05-24 | 2001-11-30 | Nec Corp | 半導体装置の製造方法 |
JP2001345375A (ja) * | 2000-05-31 | 2001-12-14 | Miyazaki Oki Electric Co Ltd | 半導体装置および半導体装置の製造方法 |
US6406976B1 (en) * | 2000-09-18 | 2002-06-18 | Motorola, Inc. | Semiconductor device and process for forming the same |
JP4285899B2 (ja) | 2000-10-10 | 2009-06-24 | 三菱電機株式会社 | 溝を有する半導体装置 |
US6451704B1 (en) * | 2001-05-07 | 2002-09-17 | Chartered Semiconductor Manufacturing Ltd. | Method for forming PLDD structure with minimized lateral dopant diffusion |
ITTO20011038A1 (it) * | 2001-10-30 | 2003-04-30 | St Microelectronics Srl | Procedimento per la fabbricazione di una fetta semiconduttrice integrante dispositivi elettronici e una struttura per il disaccoppiamento el |
JP4173672B2 (ja) * | 2002-03-19 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
DE10259728B4 (de) * | 2002-12-19 | 2008-01-17 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Grabenisolationsstruktur und Verfahren zum Steuern eines Grades an Kantenrundung einer Grabenisolationsstruktur in einem Halbleiterbauelement |
JP2003249546A (ja) * | 2003-01-06 | 2003-09-05 | Seiko Epson Corp | 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法 |
JP2005347636A (ja) * | 2004-06-04 | 2005-12-15 | Az Electronic Materials Kk | トレンチ・アイソレーション構造の形成方法 |
JP2006332404A (ja) * | 2005-05-27 | 2006-12-07 | Seiko Epson Corp | 半導体装置の製造方法及び半導体装置 |
KR100698085B1 (ko) * | 2005-12-29 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 트랜치 형성방법 |
JP2009283494A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2009283492A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2009283493A (ja) * | 2008-05-19 | 2009-12-03 | Seiko Epson Corp | 半導体装置の製造方法 |
WO2020098738A1 (en) * | 2018-11-16 | 2020-05-22 | Changxin Memory Technologies, Inc. | Semiconductor device and fabricating method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4576834A (en) * | 1985-05-20 | 1986-03-18 | Ncr Corporation | Method for forming trench isolation structures |
US4693781A (en) * | 1986-06-26 | 1987-09-15 | Motorola, Inc. | Trench formation process |
JPH07105436B2 (ja) * | 1986-07-18 | 1995-11-13 | 株式会社東芝 | 半導体装置の製造方法 |
US4906585A (en) * | 1987-08-04 | 1990-03-06 | Siemens Aktiengesellschaft | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches |
-
1997
- 1997-04-30 JP JP9112467A patent/JPH10303289A/ja active Pending
-
1998
- 1998-04-27 US US09/066,757 patent/US6057241A/en not_active Expired - Lifetime
- 1998-04-29 KR KR1019980015280A patent/KR19980081825A/ko not_active Application Discontinuation
- 1998-04-29 TW TW087106611A patent/TW418492B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6057241A (en) | 2000-05-02 |
JPH10303289A (ja) | 1998-11-13 |
KR19980081825A (ko) | 1998-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW418492B (en) | Method of manufacturing a semiconductor integrated circuit device | |
US5911109A (en) | Method of forming an integrated circuit including filling and planarizing a trench having an oxygen barrier layer | |
TW385538B (en) | Geometrical control of device corner threshold | |
TW388100B (en) | Semiconductor deivce and process for producing the same | |
US5719085A (en) | Shallow trench isolation technique | |
US6284623B1 (en) | Method of fabricating semiconductor devices using shallow trench isolation with reduced narrow channel effect | |
US7915173B2 (en) | Shallow trench isolation structure having reduced dislocation density | |
TWI353651B (en) | Method of forming a shallow trench isolation struc | |
JP2891205B2 (ja) | 半導体集積回路の製造方法 | |
JP3923214B2 (ja) | 半導体装置のトレンチ素子分離方法 | |
TW200428579A (en) | Manufacturing method of semiconductor device | |
TW501226B (en) | Effective isolation with high aspect ratio shallow trench isolation and oxygen or field implant | |
JPH09321132A (ja) | 半導体装置のトレンチ素子分離方法 | |
US20030049893A1 (en) | Method for isolating semiconductor devices | |
US7510927B2 (en) | LOCOS isolation for fully-depleted SOI devices | |
TWI514474B (zh) | 用於局部溶解位在絕緣底半導體型結構中的氧化物層之方法 | |
US6221733B1 (en) | Reduction of mechanical stress in shallow trench isolation process | |
US20020072196A1 (en) | Shallow trench isolation for thin silicon/silicon-on-insulator substrates by utilizing polysilicon | |
JP3972486B2 (ja) | 半導体装置の製造方法 | |
US6653182B2 (en) | Process for forming deep and shallow insulative regions of an integrated circuit | |
US20050101070A1 (en) | Method of manufacturing semiconductor device | |
JP3575408B2 (ja) | トレンチ素子分離領域を有する半導体装置の製造方法 | |
JP2007088369A (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
GB2368460A (en) | Reducing dishing related issues during the formation of shallow trench isolation structures | |
US6773975B1 (en) | Formation of a shallow trench isolation structure in integrated circuits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MM4A | Annulment or lapse of patent due to non-payment of fees |