TW409390B - Anti-fuse for programming redundancy cell, repair circuit having programming apparatus, and fabrication method of anti-fuse - Google Patents

Description

400390 五、發明說明（1) 【發明的領域 本發明係有關於一種半導體裝置，像是彩色液晶顯示 裝置（color LCD)等，其提供一主動矩陣式顯示單元及其 製造程序’更具體地說，係一種改良的半導體裝置而有關 於其與一外部驅動電路連接處之突出導線（pro jec ted wires)的連接頭（connection terminal)構造。 【習知技術】 本發明係有關於一半導體記憶裝置及其製造方法，且 特別是有關於一種反熔線，用以程式化一備用記憶格、和 一具有程式化裝置的檢修電路’以及一種製造該反熔線的 方法，其可在將半導體記憶裝置損壞的記憶格置換成備用 記憶格時簡化裎式化操作的施行。 【習知技藝說明】 一般而言，在半導體記憶裝置中，一記憶體的複數備用記 憶格係以子陣列方塊形式連接的。例如，每25記憶格陣 列均連接有額外的行與列，供損壞的記憶格以行和列為單 位置換成這些額外的記憶袼《在這樣的檢修電路中，當晶 圓的製私儿成後’即以預設的檢測方法找出損壞的記憶 格，並經由一程式化操作改變内部電路中對應於一備用"記 憶格的位址訊號，藉此當一對應於該損害線路的位址於 際使用時被輸人的話，該線路可被_對應的記憶格線路所 電子橡線方法，其可利 ;利用雷射光束燒斷熔 有關於程式化的方法已知有： 用過高的電流來炼解並切斷此炼線

第4頁

'發明說明（2) 4〇93分G 線的方法；利用雷射光束來製作接面部分短路的方法等 在這些方法中，利用雷射光述切斷熔線的方法堪稱簡。 且此一方法可很容易地製得所需的佈局圖案。 β ’ 然而’在雷射光束的程式化方法中，需使用— ^ ^ 4 修 序’八需要一昂貴的雷射裝置來將損換的記憶格置換 用記憶格。再者，雷射光束係藉一額外的熔線開口程備 照射到該熔線上而將其切斷的，接著才施行程式化和方 遵層程序’因此其檢修程序是相當複雜的。 緣 【發明之概述】 有鏗於此’本發明之目的在提供一種半導體 及其製造方法，其可克服上述習知技藝所造成的問^。置 本發明另外之目的’在提供一種反熔線用以程 用記憶袼和具有程式化裝置之檢修電路，其可藉由^ 備 介電膜的臨界電壓而不使用到昂貴的雷射裝置^易地— 壞的記憶袼置換成備用記憶格.，以增進記憶裝:損 率和可靠度。 刊生產良 本發明另外之目的，在提供一種反熔線的製造方 式化備用#己憶格，其使得利用介電膜的臨界電壓 地將損壞的記憶袼置換成備用記憶格成為可能。 R易 為了達成上述目的，本發明提供一種檢修電路，I 一半功率電壓供應器，用以供應一半功率電壓；二= 電壓供應器’用以供應一程式化電壓來將—記憔 列損壞的記憶格置換&備用記憶格； =陣 用以供應-接地電位以響應該記憶格的一個

五、發明說明（3) 40939G 反熔線，用以接收該半功率 正常操作時進行充電，並於 供應器與接地電壓供應器之 藉此施行程式化程序；以及 率電壓供應器、程式化電壓 的卽點施加的電壓，而輪出 出訊號。 電壓供應器提供的電壓，而於 程式化操作時根據程式化電壓 間的電壓差而切斷一介電膜， 一輸出單元，用以根據從半功 供應器、和反熔線所共同連接 基於反炼線程式化狀態的輪 為了達成上述目的，本發明提出一種檢修 :::式化備用記憶格’其包括：一下層電極，

夕卜：：頂峰(apex)的間隙壁；一介電膜，形成在下層電極 部分i以及一上層電極’形成在介電膜的上表面 :二二此，與下層電極間隙壁相連接的介 時被切斷。 二為了達成上述目的，本發明提出—種用以程式化備用 吞己憶格之檢修電路的反熔線製造方法，其包括下

形成下層層間絕緣膜於一半導體元件的上表面部分，該元 件包括形成在一半導體基底上的摻雜區；形成一下層電 極，其經由下層層間絕緣膜的接觸開口而與半導體元件的 摻植區連接，且其具有在外部有了頁峰（apex)的間隙壁 (spacer);形成一介電膜於下層電極的上表面部分；以及 形成一上層電極於介電膜的上表面部分。 、和其他特徵將詳細加以 部分則為熟悉此技藝人士 後所學習明瞭者。藉由後 本發明進一步的優點、目的 說明，部分見於後面的說明中， 在檢驗了後續資料或實施本發明

五、發明說明

⑷ 利範圍中所特別指㈣，以作為與習知技藝相比 '只驗結果’可認清和理解本發明之目的和優點。 【圖式之簡單說明】 ” 從以下所作的詳細說明和所附圖式可更完整地了解本 其月1該些圖式僅用以示意而非用以限制本發明的範圍， 第1圖係一電路圖’顯示根據本發明一具有反溶線之 修電路的程式化裝置’用以程式化一備用記憶格； 第2圖係一垂直剖面圖，顯示根據本發明的半導體裝 置’包括一具有程式化裝置和反炫線之檢修電路；及 第3至1 0圖均係剖面圖，顯示根據本發明製造具有反 您線之半導體裝置的方法。 【本發明的詳細說明】 本發明的較佳實施例將參照後面的圖示加以說明。 、第1圖顯示根據本發明一具有反熔線之檢修電路的程 式化裝置’用以程式化一備用記憶格。 ^ 如圖中所示者’此一檢修電路包括：一個半功率電壓-供應器10 ’用以供應一半功率電歷（l/2Vcc)而響應一驅動 訊號A; —個由複數NMOS電晶體NT1，NT2，…，NTN所形成 之接地電壓供應器30，用以供應一接地電位以響應位址訊 號Addrl, Addr2，…，AddrN ;—程式化電壓供應器4〇， 用以供應一程式化電壓Vext以響應一程式化控制訊號Pgmb 而將一損壞的記憶格置換成備用記憶格；一反炼線2 〇，其 上層電極28’係連接至半功率電壓供應器1〇的輸出端，且

第7頁

40939G 五、發明說明（5) 下層電極23係連接至接地電壓供應器3〇各個電晶體”^ NT2，…，NTN的汲極；以及—輸出單元50，其係連接至上 述半功率電壓供應器10、反熔線2〇、和程式化電壓供應器 40的輸出端所共同連接的節點f，藉此輸出一基於該反惊 線程式化狀態的輸出訊號Vrep。

此處，功率電壓供應器1 〇係由PM0S電晶體所形成，其 經由基底接收一功率電壓VCC，並經由汲極接收一半功率' 電壓（l/2Vcc)。程式化電壓供應器4〇係由：PM〇s電晶體 ρτι ’其經由没極接收程式化電壓Vext ;以及閘極與k〇s 電晶爐PT1的閘極相連接的⑽心電晶體NT，所形成。輸出單 元50包括：第一PMOS電晶體PT2，其經由汲極接收功率電 壓Vcc，並經由閘極接收輸出訊號Vrep ;以及第二”⑽電 晶體PT3和MOS電晶體NT’，，其閘極共同連接至第—pM〇s 電晶體PT2的輸出端，並在功率電壓Vcc和接地電壓之 聯。

、第2圖顯示根據本發明的半導體裝置，包括一具有程-式化裝置和反熔線之檢修電路。如圖中所示者，該半導體 裝置包括：一PMOS電晶體和一NM〇s電晶體，其由閘極導電 層1 2、32，間隙壁14、34 ,以成在一矽基底N型區和p型井 區上的摻植區16、36所構成；一下層電極23，其經由形成 在層間絕緣膜62、64中的接觸開口而與NM〇s電晶體的摻植 ，例如是汲極區相連接，上述層間絕緣膜係形成在電 晶體的上表面以提供彼此之間的電性隔離，且下層電極2 3 的外側具有鬲於内部22的頂峰（apex); 一介電膜μ，，

第8頁 _4Q&39C____ 五、發明說明（6) 形成於下層電極23的上表面部分；一反熔線，其具有一形 成在介電膜26’的上表面部分的上層電極28，；以及一金屬 線70，分別與接合至PMOS電晶體汲極區1 6和反炼線上層電 極28，的接觸插塞（plug) 18和29相連接。 根據本發明之檢修電路的操作方式，將參照第1及2圖 加以說明。

在程式化反溶線20時，藉由一高位準驅動訊號a使半 功率電壓供應器10保持在關閉（turned off)狀態。在反溶 線20中，一個用以程式化該程式化電壓供應器4〇中損壞記 憶格的控制訊號Pgmb，係從高位準轉變成低位準，而到達 半功率電壓（l/2Vcc)無法從半功率電壓供應器1〇接收、 PM0S電晶體PT1為打開（turned on)、且上層電極28，接收 到程式化電壓Vext的狀態β如此’當複數NM〇s電晶體NT1, NT2,…，NTN依據高位準位址訊號Addrl，Addr2，…，

AddrN被打開時，反熔線2〇即經由下層電極23接收到一接 地電壓。在反熔線2〇中，靠近間隙壁24，的絕緣膜26，具有 其頂峰，其因為上層電極28，與下層電極23之間巨大的電_ 壓差，成為最脆弱而易斷裂者，使得電極28，與23成為斷

並且，在根據本發明的檢修電路中，由於在正常操作 時用來程式化該程式化電壓供應器4 〇中損壞記憶格的控制 :代，b保持在高位準’因而程式化電壓以以的供應受到 ^ ^田半功率電壓供應器10的驅動訊號A由高位準轉 成低位料，共連接節點F的電壓被充電。之後，輸入位

第9頁

五、發明說明（7) 40939G =讯號Addrl’ Addr2，…，AddrN。此時，在反熔線處於 程式化的狀悲下，共連接節點F的電壓轉變成低位準並施 加到輸出單元50，使輸出訊號Vrep變成高位準。當上述電 路在非程式化情況下，共連接節點F的電壓和半功率電壓 (1/2VCC)係直接施加到輸出單元的2〇，因此輸出訊號“叩 變成低位準。 第3至10圖則顯示根據本發明製造具有反熔線之半導 體裝置的方法。 如其中所示者’形成P型井區2 型井區4於矽基底 上’並形成元件隔離區6以隔離井區2和4。在井區2和4的 上表面部分形成具有閘導電層1 2、3 2和間隙壁1 4、3 4的閘 電極。藉由佈植不同於井區中者之導電摻雜物，以於靠近 閘電極邊緣區域的部分形成掺植區丨6、3 6，例如是源極/ 没極區’藉此形成一PMOS電晶體和一NMOS電晶體。之後， 在包括有上述電晶體構造的基底上沈積一絕緣膜6 2。 如第4圖所示者，形成一接地線以連接至⑽⑽電晶體· 的源極區，且接著形成一下層層間絕緣膜64於上述所成構 造的上表面。再者，施行一光學微影和蝕刻程序以製得一 下層電極區域，其於NMOS電晶體的閘極打開時充填載子， 接著依序蝕刻下層層間絕緣膜64和絕緣膜62以露出NMOS電 晶體的汲極區，藉此形成一接觸開口 6 5。 如第5圖所示者，使兩摻雜的複晶矽層2 2覆於層間絕 緣膜6 4的上表面和填入接觸開口 6 5中，然後形成一絕緣膜 6 6於複晶矽層2 2的上表面。

第10頁 五、發明說明（8) 409390 如第6圖所示者，施行一光學微影程序以 下層電極的部分，藉此在絕緣膜66的上钱反熔線 案67。 囬小成—光阻圖 Η 之後，施行一蝕刻程序。依序堆疊的絕緣 矽層22係對齊光阻圖案67而定義成的。如第7 、66_和複晶 形成定義部分下層電極的圖案22’和66，。另外 不者， 阻圖案67之後’形成一摻雜複晶矽層“於前述所 的上表面以作為導電層。 成構造 如第8圖所示者，施行一乾蝕刻程序以蝕刻 2壁V4,然後在下層電極之圖案22,、66,的外表面形；間8隙 如第9圖所示者，去除下層電極之圖案22，、 =二t形成/層電極23 ’其具有外側頂峰高出内部 者之間隙壁24。在下層電極23的上表面形成—氧化 26當作介電層。所成構造的厚度約為3〇至1〇〇埃。再來、 ，氧化矽膜26的上表面形成一摻雜複晶矽層28。之後施 行光學微影和蝕刻程序，如此藉由定義依序堆疊之複晶矽 層28和氧化矽膜2 6的圖案，以形成上層電極28,和介電膜 2 6’。 、 、如第1 0圖所示者，在上層電極2 8，和下層層間絕緣膜 7的上表面’形成上層層間絕緣膜67和68，然後施行導線 ^程’藉此形成一金屬線70以連接到與PMOS電晶體源極區 和上層電極28’相連接的插塞18、29。 在本發明中’可以形成程式化的反惊線，如此損壞的

第11頁 五、發明說明（9) 記憶格可透過基於傳統DRAM製程的正常DRAM電容器製程而 置換成備用記憶格。因此製造程序也得到簡化。 在本發明中’具有反炼線的檢修電路係連至備用庫*己 憶格，因此可在任何需要的時刻進行檢修的操作。 再者’施加電流到與下層電極具有頂峰的間隙壁相接 觸的介電膜上’藉以將其打斷而進行反熔線程式化。 如此，在本發明中’有可能以低於介電臈的程式化電 壓或崩潰電壓之電壓來進行程式化，而不需使用昂貴的檢 修用雷射設備。

在根據本發明的製程中，由於反溶線係在製作⑽人姑電 容器期間利用間隙壁程序所形成的，因此可以簡化製程。 雖然為了說明之目的已揭示了本發明的較佳實施例， 熟悉此技術人士應理解仍有許多修改、增加、和置換等是 可能的，只要其不脫離本發明後附之申請專利範圍 (claims)所揭示的範圍和精神β

第12頁

Claims (1)

1. 案號87121856 左？ i 7月 日

   六、申請專利範圍 , 1 · 一種改良的檢修電路，係位於具有反熔線和程式化 裝置而用以將一記憶格陣列的損壞記憶格置換成備用記憶 格的檢修電路中，包括： 一半功率電壓供應器，用以供應一半功率電壓； 一程式化電壓供應器’用以供應一程式化電壓來將一 5己憶格陣列損壞的記憶格置換成備用記憶格； 一接地電壓供應器，用以供應一接地電位以響應該記 憶格的一個位址訊號； 一反溶線’用以接收該半功率電壓供應器提供的電 壓’、而於正常操作時進行充電，並於程式化操作時根據該 程式化電壓供應器與該接地電壓供應器之間的電壓差而切 斷介電膜’藉此施行程式化程序；以及 、一輸出單元，用以根據從該半功率電壓供應器、該程 ，化電壓供應器、和該反熔線所共同連接的節點施加的電 壓，而輸出一基於該反熔線程式化狀態的輪出訊號。， 2.如申請專利範圍第〗項中所述之電路，其中該反熔 f包括-上層電極’分別與該半功率電壓供應器和該程式 化電壓供應器的輸出端連接。 3如申吻專利範圍第1項中所述之電路，其中該反熔 '包括一下層電極，其與該接地電壓供應器的輸出端連 接。 4总一 J用以程式化備兩f己憶格之檢*電路㈤改良反嫁 Ϊ借：可程式化而將記憶格陣列損壞的記憶格置換 成備用記隐格的反炼線中，包括：

   下層電極，其具有在外部有頂峰（apex)的間隙壁； IMS 第13頁 案號87121856 左？ i 7月 日

   六、申請專利範圍 , 1 · 一種改良的檢修電路，係位於具有反熔線和程式化 裝置而用以將一記憶格陣列的損壞記憶格置換成備用記憶 格的檢修電路中，包括： 一半功率電壓供應器，用以供應一半功率電壓； 一程式化電壓供應器’用以供應一程式化電壓來將一 5己憶格陣列損壞的記憶格置換成備用記憶格； 一接地電壓供應器，用以供應一接地電位以響應該記 憶格的一個位址訊號； 一反溶線’用以接收該半功率電壓供應器提供的電 壓’、而於正常操作時進行充電，並於程式化操作時根據該 程式化電壓供應器與該接地電壓供應器之間的電壓差而切 斷介電膜’藉此施行程式化程序；以及 、一輸出單元，用以根據從該半功率電壓供應器、該程 ，化電壓供應器、和該反熔線所共同連接的節點施加的電 壓，而輸出一基於該反熔線程式化狀態的輪出訊號。， 2.如申請專利範圍第〗項中所述之電路，其中該反熔 f包括-上層電極’分別與該半功率電壓供應器和該程式 化電壓供應器的輸出端連接。 3如申吻專利範圍第1項中所述之電路，其中該反熔 '包括一下層電極，其與該接地電壓供應器的輸出端連 接。 4总一 J用以程式化備兩f己憶格之檢*電路㈤改良反嫁 Ϊ借：可程式化而將記憶格陣列損壞的記憶格置換 成備用記隐格的反炼線中，包括：

   下層電極，其具有在外部有頂峰（apex)的間隙壁； IMS 第13頁 409390 I s I

   層電極的上表面部分；以及 介電膜的上表面部分， 隙壁相連接的介電膜在程式化 一介電膜，形成在該下 一上層電極，形成在該 藉此，與該下層電極間 時被切斷。 5. —種用以程式化備用記憶格之檢修電路的反熔 造方法，係在形成一反熔線以經程式化而將記憶格陣列 壞的記憶格置換成備用記憶格的方法中，包括下列步驟. 形成一下層電極，其經由下層層間絕緣膜的接^開口 而與半導體元件的摻植區連接’且其具有在外部有頂峰 (apex)的間隙壁（spacer); • 形成一介電膜於該下層電極上表面部分；以及 形成一上層電極於該介電膜的上表面部分。 6. 如申請專利範圍声5項中所述之方法，其中形成該 下層電極的步驟更包括卞列的分步驟（sub_steps): 在下層層間絕緣膜中形成一接觸開口，經此以露出該 半導體元件的摻植區（dopant implantation.region); 沈積一導電層於包括該 '接觸開口之層間絕緣膜的上表 面部分， 沈積一絕緣膜於該導電層的上表面部分； 形成一供定義部分該下層電極的圖案，以定義依序相 疊的絕緣膜和導電層； ： 形成一由導電層構成的間隙壁於前面所形成圖案的侧 壁表面上；以及

   第14頁 Μ 六、申請專利範圍

   去除已定義圖案的讀絕緣膜。 7. 如申請專利範圍第5項中所述之方法 和上層電極係使用摻雜複晶石夕。 8. 如申請專利範圍第5項中所述之方法 和上層電極係使用耐火金屬。 9. 如申請專利範圍第8項中所述之方法 係一種選自於由钽（Ta)和鈦（Ti)所構成之群组。 10·如申請專利範圍第5項中所述之方法，其中該介電 膜係由氧化物膜所形成。 11·如申請專利範圍第5項中所述之方法，其中該介電 膜係由複合膜所形.成，其為依序相憂的氧化物膜、氮化物 膜、和氧化物膜（0/Ν/0)。 12.如申請專利範園第5項中所述之方法，其中該介電 膜的厚度係介於30和1〇〇埃之間。 其中該下層 其中該下層 其中該金屬

   第15頁