CN115810658A - 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件 - Google Patents

能够电控制阈值电压的晶体管和包括该晶体管的半导体器件 Download PDF

Info

Publication number
CN115810658A
CN115810658A CN202210937519.7A CN202210937519A CN115810658A CN 115810658 A CN115810658 A CN 115810658A CN 202210937519 A CN202210937519 A CN 202210937519A CN 115810658 A CN115810658 A CN 115810658A
Authority
CN
China
Prior art keywords
threshold voltage
voltage control
control line
impurity region
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210937519.7A
Other languages
English (en)
Inventor
李善行
金刚俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN115810658A publication Critical patent/CN115810658A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B20/00—Read-only memory [ROM] devices
    • H10B20/20—Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种晶体管包括：栅极结构，设置在衬底上并包括栅极绝缘层和栅电极；第一杂质区，设置在衬底的上部并与栅极结构的第一侧壁相邻；第二杂质区，设置在衬底的上部并与栅极结构的和第一侧壁相对的第二侧壁相邻；以及第一阈值电压控制线，与衬底间隔开，其中第一阈值电压控制线面向第一杂质区的至少一部分，其中第一阈值电压控制线包括导电材料，并且其中第一阈值电压控制线沿与第一杂质区延伸的方向交叉的方向延伸。

Description

能够电控制阈值电压的晶体管和包括该晶体管的半导体器件
相关申请的交叉引用
本申请要求2021年9月13日在韩国知识产权局(KIPO)递交的韩国专利申请No.10-2021-0121561的优先权，其全部公开内容通过引用合并于此。
技术领域
本发明构思的示例实施例涉及晶体管和包括该晶体管的半导体器件。更具体地，本发明构思的示例实施例涉及能够电控制阈值电压的晶体管和包括该晶体管的半导体器件。
背景技术
通常，半导体器件的修复电路或存储单元可以包括至少一个晶体管。例如，半导体器件中的修复电路可以包括反熔丝单元，该反熔丝单元包括两个晶体管。通常，反熔丝单元可以包括断裂晶体管，该断裂晶体管可以通过该断裂晶体管的栅极绝缘层的击穿来编程。然而，断裂晶体管在栅极绝缘层击穿后不能恢复电特性。此外，通常，包括至少一个晶体管的存储单元可以用于读取和写入数据。
发明内容
根据本发明构思的示例实施例，一种晶体管包括：栅极结构，设置在衬底上并包括栅极绝缘层和栅电极，其中栅极结构沿第一方向延伸；第一杂质区，设置在衬底的上部并与栅极结构的第一侧壁相邻；第二杂质区，设置在衬底的上部并与栅极结构的和第一侧壁相对的第二侧壁相邻；以及第一阈值电压控制线，与衬底间隔开，其中第一阈值电压控制线面向第一杂质区的至少一部分，其中第一阈值电压控制线包括导电材料，并且其中第一阈值电压控制线沿与第一方向交叉的方向延伸。
根据本发明构思的示例实施例，一种半导体器件，包括：衬底，包括有源区和隔离区；栅极结构，设置在衬底上并包括栅极绝缘层和栅电极，其中栅极结构跨有源区延伸；第一杂质区，设置在有源区的上部并与栅极结构的第一侧壁相邻；第二杂质区，设置在有源区的上部并与栅极结构的和第一侧壁相对的第二侧壁相邻；第一接触插塞，接触第一杂质区；第一导线，接触第一接触插塞；第二接触插塞，接触第二杂质区；第二导线，接触第二接触插塞；第三接触插塞，接触栅电极；第三导线，接触第三接触插塞；以及第一阈值电压控制线，与衬底间隔开，其中第一阈值电压控制线面向第一杂质区的至少一部分，其中第一阈值电压控制线包括导电材料，并且其中当将电压施加到第一阈值电压控制线时，在第一杂质区处产生耗尽区。
根据本发明构思的示例实施例，一种半导体器件，包括：衬底，包括有源区和隔离区；栅极结构，设置在衬底上并包括栅极绝缘层和栅电极，其中栅极结构沿第一方向延伸以跨过有源区；电荷俘获间隔物，被配置为存储电荷并设置在栅极结构的第一侧壁上；第一杂质区，与栅极结构的第一侧壁相邻设置；第二杂质区，与栅极结构的和第一侧壁相对的第二侧壁相邻设置；以及第一阈值电压控制线，与衬底间隔开，其中第一阈值电压控制线面向第一杂质区的至少一部分，其中第一阈值电压控制线包括导电材料，并且其中第一阈值电压控制线沿第一方向延伸，其中当将电压施加到第一阈值电压控制线时，电荷在电荷俘获间隔物处被俘获或释放。
附图说明
通过参考附图详细描述本发明构思的示例实施例，本发明构思的上述和其他特征将变得更加明显，在附图中：
图1和图2分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图；
图3是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图；
图4是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图；
图5和图6分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图；
图7和图8分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图；
图9和图10分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图；
图11和图12是根据本发明构思的示例实施例的在半导体器件中的修复电路中使用的反熔丝单元的电路图；
图13和图14分别是根据本发明构思的示例实施例的存储单元的截面图和透视图；
图15是示出了根据本发明构思的示例实施例的存储单元阵列的电路图；
图16是示出了根据本发明构思的示例实施例的存储单元阵列的电路图；
图17、图18和图19是示出了根据本发明构思的示例实施例的用于制造能够控制阈值电压的晶体管的方法的截面图；以及
图20、图21、图22、图23和图24是示出了根据本发明构思的示例实施例的用于制造能够控制阈值电压的晶体管的方法的截面图。
具体实施方式
在下文中，将参照附图详细描述本发明构思的示例实施例。
图1和图2分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图。图3是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图。图4是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图。
参考图1和图2，晶体管可以形成在衬底100上。晶体管可以包括栅极结构110、第一杂质区120a、第二杂质区120b、第一接触插塞140、第二接触插塞142、第三接触插塞144、第一导线150、第二导线152、第三导线154和阈值电压控制线160。此外，绝缘间层130可以形成在衬底100上。
衬底100可以分为有源区和隔离区100a。有源区可以设置在隔离区100a之间。
栅极结构110可以包括彼此堆叠的栅极绝缘层110a和栅电极110b。栅极结构110可以延伸以跨过有源区。栅极结构110可以沿平行于衬底100的上表面的第一方向延伸。
在本发明构思的示例实施例中，封盖层图案可以形成在栅电极110b上。在本发明构思的示例实施例中，间隔物可以形成在栅极结构110的侧壁上。
第一杂质区120a可以位于衬底100的与栅极结构110的第一侧壁相邻的上部。第二杂质区120b可以位于衬底100的与栅极结构110的第二侧壁相邻的上部。衬底100的在第一杂质区120a与第二杂质区120b之间的部分可以用作沟道区，并且该沟道区可以面向栅极结构110的底表面。
绝缘间层130可以覆盖栅极结构110。因此，绝缘间层130的上表面可以高于栅极结构110的上表面。绝缘间层130的上表面可以是基本平坦的。
第一接触插塞140可以接触第一杂质区120a。第二接触插塞142可以接触第二杂质区120b。第一接触插塞140和第二接触插塞142中的每一个可以穿过绝缘间层130。
在本发明构思的示例实施例中，第一接触插塞140与栅极结构110的第一侧壁之间的第一距离和第二接触插塞142与栅极结构110的第二侧壁之间的第二距离可以彼此不同。由于阈值电压控制线160设置在第一接触插塞140与栅极结构110的第一侧壁之间，所以可以增加第一接触插塞140与栅极结构110的第一侧壁之间的第一距离。例如，第一距离可以大于第二距离。
第三接触插塞144可以接触栅电极110b。第三接触插塞144可以穿过绝缘间层130。例如，第三接触插塞144可以穿过绝缘间层130的一部分。
第一导线150可以延伸以连接到第一接触插塞140的上表面。第二导线152可以延伸以连接到第二接触插塞142的上表面。第三导线154可以延伸以连接到第三接触插塞144的上表面。
阈值电压控制线160可以包括导电材料。阈值电压控制线160可以位于栅极结构110和第一接触插塞140之间。阈值电压控制线160可以与衬底100的表面(例如，上表面)间隔开，并且可以面向衬底100的第一杂质区120a的至少一部分。
在本发明构思的示例实施例中，阈值电压控制线160可以沿与栅极结构110的延伸方向相同的第一方向延伸。阈值电压控制线160可以沿与晶体管的沟道方向(例如，沟道长度的方向)基本垂直的方向延伸。阈值电压控制线160可以与第一杂质区120a间隔开，并且可以延伸以跨过第一杂质区120a。例如，绝缘间层130可以设置在阈值电压控制线160和第一杂质区120a之间。例如，阈值电压控制线160可以沿与第一杂质区120a延伸的方向相交的方向延伸。例如，阈值电压控制线160可以延伸以与第一杂质区120a的一部分重叠。
在本发明构思的示例实施例中，阈值电压控制线160可以设置在第一导线150和第三导线154之间。例如，阈值电压控制线160、第一导线150和第三导线154中的每一个可以沿相同的方向延伸。
在本发明构思的示例实施例中，一条电压控制线160可以设置在栅极结构110和第一接触插塞140之间。
在本发明构思的示例实施例中，第一导线150、第二导线152和第三导线154以及阈值电压控制线160可以位于同一平面上。例如，第一导线150、第二导线152、第三导线154以及阈值电压控制线160可以位于距衬底100的上表面相同的高度处。如图1和图2所示，第一导线150、第二导线152、第三导线154以及阈值电压控制线160的下表面可以彼此共面，并且第一导线150、第二导线152、第三导线154以及阈值电压控制线160的上表面可以彼此共面。然而，本发明构思不限于此。
在本发明的示例实施例中，如图3所示，第一导线150、第二导线152和第三导线154的下表面可以彼此共面，并且第一导线150、第二导线152和第三导线154的上表面可以彼此共面。阈值电压控制线160的下表面可能不与第一导线150、第二导线152和第三导线154的下表面共面，并且阈值电压控制线160的上表面可能不与第一导线150、第二导线152和第三导线154的上表面共面。阈值电压控制线160的下表面可以位于与第一导线150、第二导线152和第三导线154的下表面不同的平面上，并且阈值电压控制线160的上表面可以位于与第一导线150、第二导线152和第三导线154的上表面不同的平面上。例如，阈值电压控制线160可以设置在绝缘间层130上，并且第一导线150、第二导线152和第三导线154可以设置在另一绝缘间层上，该另一绝缘间层设置在绝缘间层130上。
在本发明构思的示例实施例中，如图4所示，第一导线150、第二导线152和第三导线154的下表面中的至少一个可以位于不同的平面上。例如，第三导线154可以设置在绝缘间层130上，并且第一导线150和第二导线152可以设置在另一绝缘间层上，该另一绝缘间层设置在绝缘间层130上。此外，阈值电压控制线160可以位于栅极结构110和第一接触插塞140之间，并且阈值电压控制线160在竖直方向上距衬底100的位置可以不受限制。
可以形成阈值电压控制线160以调整晶体管的阈值电压。阈值电压控制线160可以不电连接到晶体管的栅极结构110以及第一杂质区120a和第二杂质区120b。
阈值电压控制线160可以包括金属和掺杂有杂质的多晶硅。金属可以包括例如铝、铜、钨、钴等。
根据改变阈值电压控制线160的材料，可以改变阈值电压控制线160的电阻。根据改变阈值电压控制线160的材料的电阻，晶体管的阈值电压特性可以被阈值电压控制线160改变。
当将电压施加到阈值电压控制线160时，可以产生栅电极110b与阈值电压控制线160之间的电位差以及第一杂质区120a与阈值电压控制线160之间的电位差。因此，可以根据电位差在衬底100中产生电场，并且可能在第一杂质区120a的与阈值电压控制线160相对的部分处发生结耗尽现象。作为第一杂质区120a的可能发生结耗尽现象的区域的耗尽区(depletion region)170可以具有局部高电阻。例如，可能发生第一杂质区120a的结被部分破坏的结击穿。因此，当将电压施加到阈值电压控制线160时，晶体管的阈值电压可能增加。
当没有电压施加到阈值电压控制线160时，可以将第一阈值电压施加到栅电极110b使得晶体管可以导通。然而，当将电压施加到阈值电压控制线160时，晶体管的阈值电压可能增加，因此可以改变晶体管的操作特性。例如，当将第一阈值电压施加到栅电极110b时，晶体管可以被关断，而不是被导通。如果在第一杂质区120a中产生结耗尽，则晶体管可以在半导体器件在操作电压范围内的操作期间被连续关断。
如上所述，可以通过调整施加到阈值电压控制线160的电压来控制晶体管的阈值电压。
在晶体管中，由于可以改变阈值电压控制线160的数量和布置，因此可以通过改变发生结耗尽现象的区域的位置来控制晶体管的电特性。
在下文中，可以描述阈值电压控制线的数量和布置不同的本发明构思的示例实施例。
图5和图6分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图。
除了阈值电压控制线之外，晶体管可以与图1和图2中所示的晶体管基本相同。因此，主要描述阈值电压控制线，并且可以省略冗余描述。
参考图5和图6，晶体管可以包括多条阈值电压控制线160a、160b和160c。
阈值电压控制线160a、160b和160c可以位于栅极结构110和第一接触插塞140之间。阈值电压控制线160a、160b和160c可以与衬底100的表面(例如，上表面)间隔开，并且可以面向衬底100的第一杂质区120a的至少一部分。阈值电压控制线160a、160b和160c可以沿与栅极结构110的延伸方向相同的方向延伸。阈值电压控制线160a、160b和160c可以沿与晶体管的沟道方向基本垂直的方向延伸。阈值电压控制线160a、160b和160c可以与第一杂质区120a间隔开，并且可以延伸以跨过第一杂质区120a。
在本发明构思的示例实施例中，多条阈值电压控制线160a、160b和160c可以位于同一平面上。例如，阈值电压控制线160a、160b和160c的下表面可以彼此共面，并且阈值电压控制线160a、160b和160c的上表面可以彼此共面。多条阈值电压控制线160a、160b和160c可以位于距衬底100的上表面相同的高度处。例如，多条阈值电压控制线160a、160b和160c可以设置在绝缘间层130上。
例如，如图5和图6所示，第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c可以从栅极结构110的第一侧壁顺序地设置。第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的每一个可以被形成以控制晶体管的阈值电压。
可以将电压施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的至少一个。例如，可以将电压选择性地施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c，或可以将电压施加到所有的第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c。
当将电压施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的至少一个时，可以产生栅电极110b与施加电压的阈值电压控制线之间的电位差和第一杂质区120a与施加电压的阈值电压控制线之间的电位差，该施加电压的阈值电压控制线可以包括第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c。因此，可以根据电位差在衬底100中产生电场，并且可能在第一杂质区120a的与施加电压的阈值电压控制线相对的部分处发生结耗尽现象。作为第一杂质区120a的可能发生结耗尽现象的区域的耗尽区170可以具有局部高电阻。
例如，可以单独地控制施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的每一个的电压，使得可以控制耗尽区170的位置。此外，可以单独地控制施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的每一个的电压，使得可以控制晶体管的阈值电压。
图7和图8分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图。
除了阈值电压控制线之外，晶体管可以与图1和图2中所示的晶体管基本相同。因此，主要描述阈值电压控制线，并且可以省略冗余描述。
参考图7和图8，晶体管可以包括多条阈值电压控制线162a、162b和162c。多条阈值电压控制线162a、162b和162c可以位于栅极结构110和第一接触插塞140之间。
阈值电压控制线162a、162b和162c可以在竖直方向上位于距衬底100的表面(例如，上表面)彼此不同的高度处。阈值电压控制线162a、162b和162c可以与衬底100的表面间隔开，并且可以面向衬底100的第一杂质区120a的至少一部分。例如，阈值电压控制线162a、162b和162c可以在竖直方向上彼此重叠。然而，本发明构思不限于此。例如，阈值电压控制线162a、162b和162c可以在竖直方向上布置而彼此不重叠。
例如，如图7和图8所示，第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c可以从衬底100的表面以顺序次序设置。第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c中的每一个可以被形成以控制晶体管的阈值电压。
可以将电压施加到第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c中的至少一个。例如，可以将电压选择性地施加到第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c，或者可以将电压施加到所有的第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c。
当将电压施加到第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c中的至少一个时，可以产生栅电极110b与施加电压的阈值电压控制线之间的电位差和第一杂质区120a与施加电压的阈值电压控制线之间的电位差，该施加电压的阈值电压控制线可以包括第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c。因此，可以根据电位差在衬底100中产生电场，并且可能在第一杂质区120a的与阈值电压控制线162a、162b和162c相对的部分处发生结耗尽现象。作为第一杂质区120a的可能发生结耗尽现象的区域的耗尽区170可以具有局部高电阻。例如，施加到与衬底100相邻的第一阈值电压控制线162a的电压可以对结耗尽现象的影响最大。
如上所述，可以通过调整施加到第一阈值电压控制线162a、第二阈值电压控制线162b和第三阈值电压控制线162c中的每一个的电压来控制晶体管的阈值电压。
图9和图10分别是示出了根据本发明构思的示例实施例的能够控制阈值电压的晶体管的截面图和透视图。
除了阈值电压控制线之外，晶体管可以与图1和图2中所示的晶体管基本相同。因此，主要描述阈值电压控制线，并且可以省略冗余描述。
参考图9和图10，晶体管可以包括第一组阈值电压控制线160a、160b和160c和第二组阈值电压控制线164a和164b。
第一组阈值电压控制线160a、160b和160c可以位于栅极结构110和第一接触插塞140之间。第一组阈值电压控制线160a、160b和160c可以包括一个或多个阈值电压控制线。
第一组阈值电压控制线160a、160b和160c可以与衬底100的表面(例如，上表面)间隔开，并且可以面向衬底100的第一杂质区120a的至少一部分。第一组阈值电压控制线160a、160b和160c可以沿与沟道方向基本垂直的方向延伸，使得第一组阈值电压控制线160a、160b和160c可以跨过第一杂质区120a。
在本发明构思的示例实施例中，当第一组阈值电压控制线160a、160b和160c包括多条阈值电压控制线时，多条阈值电压控制线可以彼此共面。例如，多条阈值电压控制线的上表面可以彼此共面。
第二组阈值电压控制线164a和164b可以位于栅极结构110和第二接触插塞142之间。第二组阈值电压控制线164a和164b可以包括一个或多个阈值电压控制线。
第二组阈值电压控制线164a和164b可以与衬底100的表面间隔开，并且可以面向衬底100的第二杂质区120b的至少一部分。第二组阈值电压控制线164a和164b可以沿与栅极结构110的延伸方向相同的方向延伸。第二组阈值电压控制线164a和164b可以沿与晶体管的沟道方向基本垂直的方向延伸。第二组阈值电压控制线164a和164b可以与第二杂质区120b间隔开，并且第二组阈值电压控制线164a和164b可以延伸以跨过第二杂质区120b。例如，第二组阈值电压控制线164a和164b可以沿与第二杂质区120b延伸的方向相交的方向延伸。例如，第二组阈值电压控制线164a和164b可以延伸以与第二杂质区120b的一部分重叠。
在本发明构思的示例实施例中，当第二组阈值电压控制线164a和164b包括多条阈值电压控制线时，多条阈值电压控制线可以彼此共面。例如，多条阈值电压控制线的上表面可以彼此共面。
例如，如图9和图10所示，第一组阈值电压控制线可以包括第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c，并且第二组阈值电压控制线可以包括第四阈值电压控制线164a和第五阈值电压控制线164b。第一至第五阈值电压控制线160a、160b、160c、164a和164b可以被形成以控制晶体管的阈值电压。
可以将电压施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的至少一个。例如，可以将电压选择性地施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c，或者可以将电压施加到所有的第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c。
此外，可以将电压施加到第四阈值电压控制线164a和第五阈值电压控制线164b中的至少一个。例如，可以将电压选择性地施加到第四阈值电压控制线164a和第五阈值电压控制线164b，或者可以将电压施加到所有的第四阈值电压控制线164a和第五阈值电压控制线164b。
当将电压施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的至少一个时，可能在第一杂质区120a的与施加电压的阈值电压控制线相对的部分处发生结耗尽现象，该施加电压的阈值电压控制线可以包括第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c。作为第一杂质区120a的可能发生结耗尽现象的区域的耗尽区(例如，第一耗尽区)170可以具有局部高电阻。
施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的每一个的电压可以被单独地或分别地控制。因此，可以控制耗尽区170在第一杂质区120a中的位置。此外，可以单独地控制施加到第一阈值电压控制线160a、第二阈值电压控制线160b和第三阈值电压控制线160c中的每一个的电压，使得可以控制晶体管的阈值电压。
此外，当电压施加到第四阈值电压控制线164a和第五阈值电压控制线164b中的至少一个时，可能在第二杂质区120b的与施加电压的阈值电压控制线相对的部分中发生结耗尽现象，该施加电压的阈值电压控制线可以包括第四阈值电压控制线164a和第五阈值电压控制线164b。作为第二杂质区120b的可能发生结耗尽现象的区域的第二耗尽区172可以具有局部高电阻。
可以单独地控制施加到第四阈值电压控制线164a和第五阈值电压控制线164b中的每一个的电压。因此，可以控制第二耗尽区在第二杂质区120b中的位置。此外，可以单独地控制施加到第四阈值电压控制线164a和第五阈值电压控制线164b的电压，从而可以控制晶体管的阈值电压。
如上所述，可以在栅电极结构和第一接触插塞之间形成至少一条阈值电压控制线，从而可以提供能够控制阈值电压的晶体管。
能够控制阈值电压的晶体管可以用作半导体器件中的修复电路的反熔丝单元。在下文中，描述用作半导体器件中的修复电路的反熔丝单元的能够控制阈值电压的晶体管。
通常，半导体器件中的反熔丝单元可以具有用于切换的选择晶体管和编程晶体管彼此串联连接的结构。例如，反熔丝单元可以包括两个晶体管。然而，本发明构思不限于此。编程晶体管可以用作通过绝缘击穿而被编程的断裂晶体管。
当在半导体器件中的存储单元的特定地址处发生缺陷时，修复电路可以通过编程晶体管的绝缘击穿而被激活。例如，编程晶体管可能因绝缘击穿而断裂，使得编程晶体管可能无法作为切换器件来操作。当输入具有缺陷的存储单元的缺陷地址时，可以用冗余单元的地址替换缺陷地址。因此，可以操作冗余单元，使得可以不发生半导体器件的操作故障。
然而，当编程晶体管的栅极绝缘层断裂时，编程晶体管可能永久无法使用。因此，编程晶体管可能无法恢复到绝缘击穿之前的状态。冗余单元的故障可能已经被包括，或者冗余单元的特性可能不好。在这种情况下，即使用冗余单元替换具有缺陷的存储单元，也可能发生半导体器件的操作故障。
图11和图12是根据本发明构思的示例实施例的在半导体器件中的修复电路中使用的反熔丝单元的电路图。
在下文中，描述了反熔丝单元包括参照各个示例实施例描述的能够控制阈值电压的晶体管之一。
图11示出了未将电压施加到阈值电压控制线的情况，图12示出了将电压施加到阈值电压控制线的情况。
参考图11和图12，反熔丝单元可以包括能够控制阈值电压的一个晶体管。反熔丝单元可以仅包括一个晶体管，但可以操作为具有与包括两个晶体管的典型反熔丝单元相同的功能。
晶体管的第二杂质区120b可以电连接到存储单元的位线或字线。
如图11所示，可以不将电压施加到阈值电压控制线160，并且可以不驱动阈值电压控制线160。在这种情况下，栅极结构110以及第一杂质区120a和第二杂质区120b可以用作典型反熔丝单元的选择晶体管。在这种情况下，反熔丝单元可以以与典型反熔丝单元的编程晶体管相同的方式操作，该典型反熔丝单元的编程晶体管可以处于可以不发生绝缘击穿的状态。
如图12所示，当将电压施加到阈值电压控制线160以驱动阈值电压控制线160时，反熔丝单元可以以与在典型反熔丝单元中断裂的编程晶体管相同的方式操作。当阈值电压控制线160被驱动时，即使当等于或大于第一阈值电压的电压被施加到晶体管的栅电极110b时，晶体管也可能不导通。因此，反熔丝单元可以以与典型反熔丝单元的可以处于发生绝缘击穿的状态的编程晶体管相同的方式操作。
当阈值电压控制线160被驱动时，电信号可以被施加到冗余单元的位线或字线而不是存储单元的位线或字线。因此，可以用冗余单元替换存储单元，从而可以修复存储单元。
如上所述，构成修复电路的反熔丝单元可以仅包括一个晶体管；然而，本发明构思不限于此。随着反熔丝单元中包括的晶体管的数量减少，形成修复电路所需的衬底的水平面积可以减少。
晶体管可以在无晶体管的绝缘击穿的情况下被连续关断，使得可以用冗余单元替换存储单元。因此，可以在无晶体管的绝缘击穿的情况下通过电测试来检查冗余单元的故障和冗余单元的特性。
当在电测试之后确定冗余单元没有发生缺陷时，晶体管可以通过绝缘击穿来执行修复过程以永久禁用晶体管。因此，在修复过程之后，可以不发生由于冗余单元的缺陷而导致的操作故障。
此外，能够控制阈值电压的晶体管也可以用作半导体器件中的存储单元。在下文中，描述半导体器件中的包括晶体管的存储单元。
图13和图14分别是根据本发明构思的示例实施例的存储单元的截面图和透视图。
参考图13和图14，存储单元可以形成在衬底100上。存储单元可以包括栅极结构110、电荷俘获间隔物(spacer)180、第一杂质区120a、第二杂质区120b、第一接触插塞140、第二接触插塞142、第三接触插塞144、第一导线150、第二导线152、第三导线154和阈值电压控制线160。此外，第一绝缘间层130a、第二绝缘间层130b和第三绝缘间层130c可以形成在衬底100上。
衬底100可以分为有源区和隔离区100a。
栅极结构110、第一杂质区120a和第二杂质区120b可以分别与参考图1和图2描述的那些基本相同。
电荷俘获间隔物180可以形成在栅极结构110的侧壁上。电荷俘获间隔物180可以包括用于俘获或释放电荷的材料。电荷俘获间隔物180可以包括例如氮化硅。
第一绝缘间层130a可以覆盖栅极结构110和电荷俘获间隔物180。第二绝缘间层130b和第三绝缘间层130c可以形成在第一绝缘间层130a上。第一绝缘间层130a、第二绝缘间层130b和第三绝缘间层130c可以包括例如氧化硅。例如，第一绝缘间层130a、第二绝缘间层130b和第三绝缘间层130c可以包括彼此相同的材料，使得第一绝缘间层130a、第二绝缘间层130b和第三绝缘间层130c可以彼此合并以形成一个绝缘间层。
第一接触插塞140可以设置在第一杂质区120a上。例如，第一接触插塞140可以接触第一杂质区120a。第二接触插塞142可以设置在第二杂质区120b上。例如，第二接触插塞142可以接触第二杂质区120b。
在本发明构思的示例实施例中，第一接触插塞140可以穿过第三绝缘间层130c、第二绝缘间层130b和第一绝缘间层130a。在本发明构思的示例实施例中，第二接触插塞142可以穿过第二绝缘间层130b和第一绝缘间层130a。因此，第一接触插塞140的上表面和第二接触插塞142的上表面可以相对于衬底100的上表面而位于彼此不同的高度处。
在本发明构思的示例实施例中，第一接触插塞140与栅极结构110的第一侧壁之间的第一距离和第二接触插塞142与栅极结构110的第二侧壁之间的第二距离可以彼此不同。例如，第一距离可以大于第二距离。
第三接触插塞144可以设置在栅电极110b上。例如，第三接触插塞144可以接触栅电极110b。在本发明构思的示例实施例中，第三接触插塞144可以穿过第一绝缘间层130a。第三接触插塞144的上表面和第一接触插塞140的上表面可以彼此相对于衬底的上表面而位于彼此不同的高度处。
第一导线150可以延伸以连接到第一接触插塞140的上表面。第一导线150可以形成在第三绝缘间层130c上。第二导线152可以延伸以连接到第二接触插塞142的上表面。第二导线152可以形成在第二绝缘间层130b上。第三导线154可以延伸以连接到第三接触插塞144的上表面。第三导线154可以形成在第一绝缘间层130a上。
阈值电压控制线160可以位于栅极结构110和第一接触插塞140之间。阈值电压控制线160可以与衬底100的表面间隔开，并且可以面向衬底100的第一杂质区120a的至少一部分。
在本发明构思的示例实施例中，阈值电压控制线160可以设置在第一绝缘间层130a上。
阈值电压控制线160可以沿与栅极结构110的延伸方向相同的方向延伸。阈值电压控制线160可以沿与沟道方向基本垂直的方向延伸，并且可以延伸以跨过第一杂质区120a。
在存储单元中，当将电压施加到阈值电压控制线160时，可以产生栅电极110b与阈值电压控制线160之间的电位差和第一杂质区120a与阈值电压控制线160之间的电位差。因此，根据电位差在衬底100中产生电场，并且在第一杂质区120a的与阈值电压控制线160相对的部分中可能发生结耗尽现象。
当分别控制施加到阈值电压控制线160、栅电极110b和第一杂质区120a的电压时，沟道区的电荷可以在电荷俘获间隔物180中被俘获。由于在电荷俘获间隔物180中俘获的电荷，可以增加面向电荷俘获间隔件180的下表面的第一杂质区120a的电阻。因此，晶体管的阈值电压可以被电荷俘获间隔物180中的俘获电荷而改变。例如，当电荷被俘获到电荷俘获间隔物180中时，晶体管的阈值电压可以增加，因此数据可以被编程到晶体管中。
此外，当将相反方向的电压(即，负电压)施加到阈值电压控制线160时，俘获在电荷俘获间隔件180中的电荷可以被释放到衬底。因此，可以擦除存储在晶体管中的数据。
如上所述，包括电荷俘获间隔物180和阈值电压控制线160在内的晶体管可以用作能够对数据进行编程和擦除的存储单元。
根据本发明构思的示例实施例的存储单元可以具有电荷俘获间隔物还包括在参照图3至图10描述的每个晶体管中的结构。
存储单元可以被布置为具有阵列结构。在下文中，描述存储单元阵列。
图15是示出了根据本发明构思的示例实施例的存储单元阵列的电路图。
参考图15，包括栅极结构110、第一杂质区120a和第二杂质区120b在内的晶体管可以在彼此基本垂直的第一方向和第二方向上布置。
电连接到第一杂质区120a的第一导线150可以沿一个方向延伸，并且电连接到栅电极的第三导线154可以沿与第一导线150的延伸方向基本垂直的方向延伸。第一导线150和第三导线154可以沿彼此基本垂直的方向延伸。
第三导线154可以沿第一方向延伸，并且可以电连接到沿第一方向布置的栅电极。
第一导线150可以沿与第一方向基本垂直的第二方向延伸，并且可以电连接到沿第二方向与第一导线150相邻设置的第一杂质区120a。
阈值电压控制线160可以沿与晶体管的沟道方向基本垂直的方向延伸。例如，阈值电压控制线160可以沿第一方向延伸。
在本发明构思的示例实施例中，如图15所示，第二导线152可以沿第一方向延伸。此外，第二导线152可以沿第二方向延伸。
如上所述，存储器件可以包括具有阵列结构的存储单元。
图16是示出了根据本发明构思的示例实施例的存储单元阵列的电路图。
参考图16，包括栅极结构110、第一杂质区120a和第二杂质区120b在内的晶体管可以在第一方向和与第一方向基本垂直的第二方向上布置。
电连接到第一杂质区120a的第一导线150可以沿一个方向延伸，并且电连接到栅电极的第三导线154可以沿与第一导线150的延伸方向基本垂直的方向延伸。
第三导线154可以沿第二方向延伸并且可以电连接到沿第二方向布置的栅电极。
第一导线150可以沿第一方向延伸并且可以电连接到沿第一方向布置的第一杂质区120a。
阈值电压控制线160可以沿与晶体管的沟道方向基本垂直的方向延伸。例如，阈值电压控制线160可以沿第一方向延伸。
在本发明构思的示例实施例中，如图16所示，第二导线152可以沿第一方向延伸。面向彼此的第二导线152可以彼此合并以形成一个公共第二导线。
此外，第二导线152可以沿第二方向延伸。
如上所述，存储器件可以包括具有阵列结构的存储单元。
在下文中，描述了根据本发明构思的示例实施例的用于制造能够控制阈值电压的晶体管的方法。
图17至图19是示出了根据本发明构思的示例实施例的用于制造能够控制阈值电压的晶体管的方法的截面图。
参考图17，可以在衬底100上执行器件隔离工艺以形成隔离区100a。因此，衬底100可以分为有源区和隔离区。
栅极绝缘层和栅电极层可以形成在衬底100上，并且栅极绝缘层和栅电极层可以被图案化以形成栅极结构110。栅极结构110可以具有堆叠的栅极绝缘层110a和栅电极110b。
可以在栅电极层上形成封盖层图案，并且可以使用封盖层图案作为蚀刻掩模来图案化栅电极层和栅极绝缘层110a以形成栅极结构110。在这种情况下，栅极结构可以包括形成在栅电极110b上的封盖层图案。
在本发明构思的示例实施例中，电荷俘获间隔物可以形成在栅极结构110的侧壁上。在这种情况下，可以通过执行相同的后续工艺来形成图13和图14所示的存储单元。
可以将杂质注入到衬底表面的与栅极结构110两侧相邻的部分上以形成第一杂质区120a和第二杂质区120b。
参考图18，可以在衬底100上形成绝缘间层130以覆盖栅极结构110。绝缘间层130可以包括例如氧化硅。
可以蚀刻绝缘间层130的部分以形成第一接触孔、第二接触孔和第三接触孔。第一接触孔暴露第一杂质区120a，并且第二接触孔暴露第二杂质区120b。第三接触孔暴露栅电极110b的上表面。
此后，导电材料可以填充第一接触孔至第三接触孔，并且导电材料可以被平坦化直到暴露绝缘间层130的上表面，使得可以分别形成第一接触插塞140、第二接触插塞142和第三接触插塞144。在这种情况下，第一接触插塞140与栅极结构110的第一侧壁之间的第一距离和第二接触插塞142与栅极结构110的第二侧壁之间的第二距离可以彼此不同。例如，第一距离可以大于第二距离。
参考图19，可以在第一接触插塞140、第二接触插塞142和第三接触插塞144以及绝缘间层130上形成第一导线150、第二导线152、第三导线154和阈值电压控制线160。
第一导线150可以设置在第一接触插塞140的上表面上。例如，第一导线150可以接触第一接触插塞140的上表面。第二导线152可以设置在第二接触插塞142的上表面上。例如，第二导线152可以接触第二接触插塞142的上表面。第三导线154可以设置在第三接触插塞144的上表面上。例如，第三导线154可以接触第三接触插塞144的上表面。阈值电压控制线160可以设置在绝缘间层130上。阈值电压控制线160可以沿与栅极结构110的延伸方向相同的方向延伸。阈值电压控制线160可以位于栅极结构110和第一接触插塞140之间。阈值电压控制线160可以不电连接到晶体管的栅极结构110以及第一杂质区120a和第二杂质区120b。
在本发明构思的示例实施例中，可以在第一接触插塞140、第二接触插塞142和第三接触插塞144以及绝缘间层130上形成导电层，并且可以将导电层图案化以形成第一导线150、第二导线152、第三导线154和阈值电压控制线160。
在本发明构思的示例实施例中，可以在第一接触插塞140、第二接触插塞142和第三接触插塞144以及绝缘间层130上形成附加绝缘间层，并且可以蚀刻附加绝缘间层以形成沟槽。可以形成导电图案以填充沟槽，使得可以分别在沟槽中形成第一导线150、第二导线152、第三导线154和阈值电压控制线160。
在本发明构思的示例实施例中，可以形成多条阈值电压控制线160。在这种情况下，可以形成图5和图6所示的晶体管。
在本发明构思的示例实施例中，可以形成多条阈值电压控制线160，并且可以在栅极结构110和第二接触插塞142之间形成附加阈值电压控制线。在这种情况下，可以形成图9和图10所示的晶体管。
图20至图24是示出了根据本发明构思的示例实施例的用于制造能够控制阈值电压的晶体管的方法的截面图。
参考图20，可以通过执行与参考图17描述的工艺基本相同的工艺来形成栅极结构110、第一杂质区120a和第二杂质区120b。
可以在衬底100上形成绝缘间层130以覆盖栅极结构110。
可以蚀刻绝缘间层130的一部分以形成用于形成阈值电压控制线的沟槽190。由于沟槽190可以形成为不完全穿过绝缘间层130，所以沟槽190的底表面可以暴露绝缘间层130。沟槽190可以位于栅极结构110与绝缘间层130的形成第一接触插塞的部分之间。
参考图21，可以形成导电层以填充沟槽190。此后，可以回蚀导电层以在沟槽190的下部形成第一阈值电压控制线162a。
参考图22，可以形成绝缘层以填充沟槽190，并且可以蚀刻绝缘层以在第一阈值电压控制线162a上形成绝缘图案。例如，绝缘图案可以包括与绝缘间层130的材料相同的材料。当绝缘图案包括与绝缘间层130的材料相同的材料时，绝缘图案可以与绝缘间层合并。
可以在绝缘图案上形成导电层以填充沟槽190。此后，可以回蚀导电层以在沟槽190中形成第二阈值电压控制线162b。
参考图23，可以形成绝缘层以填充沟槽190，并且可以回蚀绝缘层以在第二阈值电压控制线162b上形成绝缘图案。例如，绝缘图案可以包括与绝缘间层130的材料相同的材料。当绝缘图案包括与绝缘间层130的材料相同的材料时，绝缘图案可以与绝缘间层合并。
可以蚀刻绝缘间层130的部分以形成第一接触孔、第二接触孔和第三接触孔。第一接触孔暴露第一杂质区120a，并且第二接触孔暴露第二杂质区120b。第三接触孔暴露栅电极110b的上表面。
此后，可以形成导电材料以填充第一接触孔至第三接触孔。可以平坦化导电材料直到可以暴露绝缘间层130的上表面，以形成第一接触插塞140、第二接触插塞142和第三接触插塞144。
参考图24，可以在第一接触插塞140、第二接触插塞142、第三接触插塞144以及绝缘间层130上形成第一导线150、第二导线152、第三导线154和第三阈值电压控制线162c。
在本发明构思的示例实施例中，可以在第一接触插塞140、第二接触插塞142、第三接触插塞144以及绝缘间层130上形成导电层，并且可以图案化该导电层以形成第一导线150、第二导线152、第三导线154和第三阈值电压控制线162c。
在本发明构思的示例实施例中，可以在第一接触插塞140、第二接触插塞142、第三接触插塞144和绝缘间层130上形成附加绝缘间层。可以蚀刻附加绝缘间层以形成沟槽。可以形成导电图案以填充沟槽，使得可以分别在沟槽中形成第一导线150、第二导线152、第三导线154和第三阈值电压控制线162c。
通过执行上述工艺，可以制造能够控制阈值电压的晶体管。
尽管已经参考本发明构思的示例实施例描述了本发明构思，但是本领域普通技术人员将理解的是，在不脱离本发明构思的精神和范围的情况下，可以进行形式和细节上的多种改变。

Claims (20)

1.一种晶体管，包括：
栅极结构，设置在衬底上并包括栅极绝缘层和栅电极，其中所述栅极结构沿第一方向延伸；
第一杂质区，设置在所述衬底的上部并与所述栅极结构的第一侧壁相邻；
第二杂质区，设置在所述衬底的上部并与所述栅极结构的和所述第一侧壁相对的第二侧壁相邻；以及
第一阈值电压控制线，与所述衬底间隔开，其中所述第一阈值电压控制线面向所述第一杂质区的至少一部分，其中所述第一阈值电压控制线包括导电材料，并且其中所述第一阈值电压控制线沿所述第一方向延伸。
2.根据权利要求1所述的晶体管，还包括：
第一接触插塞，设置在所述第一杂质区上；
第一导线，设置在所述第一接触插塞上；
第二接触插塞，设置在所述第二杂质区上；
第二导线，设置在所述第二接触插塞上；
第三接触插塞，设置在所述栅电极上；以及
第三导线，设置在所述第三接触插塞上。
3.根据权利要求2所述的晶体管，其中，所述第一接触插塞与所述栅极结构之间的第一距离大于所述第二接触插塞与所述栅极结构之间的第二距离。
4.根据权利要求2所述的晶体管，其中，所述第一阈值电压控制线设置在所述栅极结构与所述第一接触插塞之间。
5.根据权利要求1所述的晶体管，其中，所述第一阈值电压控制线包括金属或多晶硅。
6.根据权利要求1所述的晶体管，其中，所述第一阈值电压控制线包括多条阈值电压控制线，并且所述多条阈值电压控制线彼此位于同一平面上。
7.根据权利要求1所述的晶体管，其中，所述第一阈值电压控制线包括多条阈值电压控制线，并且所述多条阈值电压控制线相对于所述衬底的第一表面在竖直方向上位于彼此不同的高度处。
8.根据权利要求1所述的晶体管，还包括：
第二阈值电压控制线，与所述衬底间隔开，其中所述第二阈值电压控制线面向所述第二杂质区的至少一部分，其中所述第二阈值电压控制线包括导电材料，并且其中所述第二阈值电压控制线沿所述第一方向延伸。
9.根据权利要求1所述的晶体管，还包括电荷俘获间隔物，所述电荷俘获间隔物被配置为存储电荷，并且设置在所述栅极结构的侧壁上。
10.根据权利要求9所述的晶体管，其中，所述电荷俘获间隔物包括氮化硅。
11.一种半导体器件，包括：
衬底，包括有源区和隔离区；
栅极结构，设置在所述衬底上并包括栅极绝缘层和栅电极，其中所述栅极结构跨所述有源区延伸；
第一杂质区，设置在所述有源区的上部并与所述栅极结构的第一侧壁相邻；
第二杂质区，设置在所述有源区的上部并与所述栅极结构的和所述第一侧壁相对的第二侧壁相邻；
第一接触插塞，接触所述第一杂质区；
第一导线，接触所述第一接触插塞；
第二接触插塞，接触所述第二杂质区；
第二导线，接触所述第二接触插塞；
第三接触插塞，接触所述栅电极；
第三导线，接触所述第三接触插塞；以及
第一阈值电压控制线，与所述衬底间隔开，其中所述第一阈值电压控制线面向所述第一杂质区的至少一部分，其中所述第一阈值电压控制线包括导电材料，并且
其中，当将电压施加到所述第一阈值电压控制线时，在所述第一杂质区处产生耗尽区。
12.根据权利要求11所述的半导体器件，其中，所述第一阈值电压控制线沿与所述栅极结构的延伸方向相同的方向延伸，并且所述第一阈值电压控制线沿与所述第一杂质区延伸的方向交叉的方向延伸。
13.根据权利要求11所述的半导体器件，其中，所述第一阈值电压控制线设置在所述栅极结构与所述第一接触插塞之间。
14.根据权利要求11所述的半导体器件，其中，所述第一阈值电压控制线包括金属或多晶硅。
15.根据权利要求11所述的半导体器件，其中，所述第一阈值电压控制线包括多条阈值电压控制线，并且所述多条阈值电压控制线彼此位于同一平面上。
16.根据权利要求11所述的半导体器件，其中，所述第一阈值电压控制线包括多条阈值电压控制线，并且所述多条阈值电压控制线相对于所述衬底的第一表面在竖直方向上位于彼此不同的高度处。
17.根据权利要求11所述的半导体器件，还包括：
第二阈值电压控制线，与所述衬底间隔开，其中所述第二阈值电压控制线面向所述第二杂质区的至少一部分，其中所述第二阈值电压控制线包括导电材料，并且其中所述第二阈值电压控制线沿与所述栅极结构的延伸方向相同的方向延伸。
18.一种半导体器件，包括：
衬底，包括有源区和隔离区；
栅极结构，设置在所述衬底上并包括栅极绝缘层和栅电极，其中所述栅极结构沿第一方向延伸以跨过所述有源区；
电荷俘获间隔物，被配置为存储电荷并设置在所述栅极结构的第一侧壁上；
第一杂质区，与所述栅极结构的所述第一侧壁相邻设置；
第二杂质区，与所述栅极结构的和所述第一侧壁相对的第二侧壁相邻设置；以及
第一阈值电压控制线，与所述衬底间隔开，其中所述第一阈值电压控制线面向所述第一杂质区的至少一部分，其中所述第一阈值电压控制线包括导电材料，并且其中所述第一阈值电压控制线沿所述第一方向延伸，
其中，当将电压施加到所述第一阈值电压控制线时，电荷在所述电荷俘获间隔物处被俘获或释放。
19.根据权利要求18所述的半导体器件，其中，所述电荷俘获间隔物包括氮化硅。
20.根据权利要求18所述的半导体器件，其中，所述栅极结构、所述电荷俘获间隔物、所述第一杂质区和所述第二杂质区构成单元结构，并且多个所述单元结构设置在所述半导体器件中，
其中，所述半导体器件还包括：
第一导线，电连接到多个单元结构的多个第一杂质区；
第二导线，电连接到所述多个单元结构的多个第二杂质区；以及
第三导线，电连接到所述多个单元结构的多个栅极结构，
其中，所述第一导线沿与所述第三导线延伸的方向基本垂直的方向延伸。
CN202210937519.7A 2021-09-13 2022-08-05 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件 Pending CN115810658A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0121561 2021-09-13
KR1020210121561A KR20230038897A (ko) 2021-09-13 2021-09-13 트랜지스터, 트랜지스터를 포함하는 반도체 소자

Publications (1)

Publication Number Publication Date
CN115810658A true CN115810658A (zh) 2023-03-17

Family

ID=85482403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210937519.7A Pending CN115810658A (zh) 2021-09-13 2022-08-05 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件

Country Status (3)

Country Link
US (1) US20230101075A1 (zh)
KR (1) KR20230038897A (zh)
CN (1) CN115810658A (zh)

Also Published As

Publication number Publication date
US20230101075A1 (en) 2023-03-30
KR20230038897A (ko) 2023-03-21

Similar Documents

Publication Publication Date Title
US7256446B2 (en) One time programmable memory cell
US10770159B2 (en) Antifuse device and method of operating the same
KR101966278B1 (ko) 반도체 소자의 안티 퓨즈 어레이 및 그 제조 방법
KR20210152147A (ko) 수직형 구조를 갖는 메모리 장치
JP2004111478A (ja) 不揮発性半導体記憶装置およびその製造方法
US20120205805A1 (en) Semiconductor device and method of manufacturing the same
US9305786B2 (en) Semiconductor device and fabrication method
US11424252B2 (en) Small-area and low-voltage anti-fuse element and array
KR20140010273A (ko) 반도체 소자의 안티퓨즈, 그 반도체 소자를 포함하는 반도체 모듈 및 시스템 그리고 그 안티퓨즈 형성 방법
CN112713150A (zh) 存储器阵列及用于形成包括存储器单元串的存储器阵列的方法
KR20210088836A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR100634006B1 (ko) 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
KR100483588B1 (ko) 난드형 플래시 메모리 소자의 셀렉트 라인 형성 방법
CN115810658A (zh) 能够电控制阈值电压的晶体管和包括该晶体管的半导体器件
KR20100010724A (ko) 퓨즈를 구비하는 반도체 장치 및 그 제조방법
US7157333B1 (en) Non-volatile memory and fabricating method thereof
CN112992242A (zh) 一次性编程存储器装置
KR101029925B1 (ko) 플래시 메모리 소자 및 그 제조방법
KR102274881B1 (ko) 비휘발성 메모리 소자
KR100578224B1 (ko) 반도체 메모리 장치의 제조방법
KR100853478B1 (ko) 반도체 장치 및 그 제조방법
US20230232626A1 (en) Semiconductor device and fabrication method therefor
KR20130005760A (ko) 반도체 소자의 안티퓨즈 및 그 형성 방법
KR101030642B1 (ko) 비휘발성 메모리 소자의 금속 배선 형성 방법
US20230049774A1 (en) Semiconductor integrated circuit device including an electrostatic discharge protection circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination