CN1239307A - 用于编程的抗熔丝及其制作方法、带编程装置的维修电路 - Google Patents

Abstract

一种为冗余单元编程的抗熔丝和一种具有编程装置的维修电路。该电路包括半电源电压源；为存储单元阵列的故障单元与冗余单元互换提供编程电压的编程电压源；根据存储单元地址信号提供地电位的地电压源；抗熔丝，在正常工作中，该抗熔丝接收半电源电压源的电压并对其充电，而在编程操作时，根据编程电压源和地电压源之间的电压差，抗熔丝使介电膜击穿，从而执行编程；根据抗熔丝的编程状态而输出输出信号的输出单元。

Description

用于编程的抗熔丝及其制作方法、带编程 装置的维修电路

本发明涉及一种半导体存储装置及其制作方法，特别是涉及一种为冗余单元编程的抗熔丝、一种具有编程装置的维修电路、以及一种抗熔丝的制作方法，当半导体存储装置的故障单元与冗余单元互换时，其可以简单地完成编程工作。

一般来说，在常规半导体存储装置中，存储器的多个冗余单元是由子阵列形成的块连接的。例如，在每256K单元阵列连接备用的行和列，以便将故障存储单元与按行和列的单元确定的备用单元进行互换。在这种维修电路中，当一个晶片的制作工艺完成时，根据预定的测试来除去故障单元，且通过编程操作在内部电路中改变相应冗余单元的地址信号，因此，在实用过程中，当输入一个对应于故障线的地址时，该线就与相应的单元线互换。作为编程的方法，已知有这样一些方法，即能够采用过流来熔化和切断熔丝的电熔丝的方法，采用激光束烧断熔丝的方法，用激光束使结部短路的方法等等。在这些方法中，用激光束切断熔丝的方法比较简单，而且，在这种方法中，可以比较容易地实现所希望的布局。

但是，在基于激光的编程方法中，用于将故障单元与冗余单元互换所采用的维修过程需要昂贵的激光装置。另外，为了切断熔丝，激光束要通过一个附加的熔丝窗口工艺才能照射到熔丝上，然后再进行编程处理和钝化处理，因此，维修过程很复杂。

因此，本发明的目的是提供一种半导体存储装置及其制作方法，它们可以克服常规技术中所遇到的上述问题。

本发明的另一个目的是提供一种为冗余单元编程的抗熔丝和一种具有编程装置的维修电路，通过采用介电膜的阈值电压而不是采用昂贵的激光装置使故障单元与冗余单元容易地互换，可以提高制作效率和存储装置的可靠性。

本发明的另一个目的是提供一种用于为冗余单元编程的抗熔丝的制作方法，它能够采用一种介电膜的阈值电压使故障单元与冗余单元的互换比较容易。

为了达到上述目的，这里提供一种维修电路，该维修电路包括用于供给半电源电压的半电源电压源；用于供给用于为存储单元阵列的故障单元与冗余单元互换的编程电压的编程电压源；用于根据存储单元地址信号供给地电位的地电压源；一种抗熔丝，在正常工作下，它用于接收半电源电压源的电压并对其充电，而在编程过程中，用于根据编程电压源和电压源之间的电压差使介电膜击穿，从而进行编程；根据抗熔丝的编程状态来输出输出信号的输出单元，抗熔丝的编程状态是根据半电源电压源、编程电压源和抗熔丝公共连接节点的电压决定的。

为了达到上述目的，这里提供一种用于为冗余单元编程的维修电路的抗熔丝，包括：一个具有顶点在其外部的隔离层的下电极；在下电极的上部形成的介电膜；在介电膜的上部形成的上电极。由此，与下电极的隔离层接触的介电膜在编程中被击穿。

为了达到上述目的，这里提供一种用于为冗余单元编程的维修电路的抗熔丝的制作方法，该制作方法包括以下一些步骤：在半导体器件的上部形成一层下层间绝缘膜，该半导体器件包括在半导体衬底上形成的杂质注入区；形成下电极，该下电极通过下层间绝缘膜中的接触孔与半导体器件的杂质注入区相接触，下电极有一个其顶端在其外部的隔离层；在下电极的上部形成介电膜；在介电膜的上部形成上电极。

本发明另外的优点、目的和其它特点，一部分将在下面的叙述部分陈述，另一部分，对于有一般专业技术的人员来说通过下述内容就会明白，或者可以由本发明的实践来弄清楚。与常规技术相比，作为实验的结果，本发明的目的和优点可以实现和获得，正如在后附的权利要求中特别指出的。

由下面给出的详细叙述和附图将会对本发明的理解更加充分。附图只是一种说明方式，因此对本发明并无限制。其中：

图1是表示根据本发明的维修电路的编程装置的电路图，该维修电路有一种为冗余单元编程的抗熔丝；

图2是表示根据本发明一种包括维修电路的半导体装置的纵向剖面图，该维修电路具有编程装置和一种抗熔丝；

图3到图10是表示根据本发明的一种制作半导体装置的方法的横向剖面图，该半导体装置具有一种抗熔丝。

下面参考附图对本发明的一些实施例进行说明。

图1表示根据本发明的维修电路的编程装置，该维修电路具有为冗余单元编程的抗熔丝。

如图所示，该维修电路包括一个半电源电压源10，根据激励信号A，电压源10供给半电源电压(1/2Vcc)；由多个NMOS晶体管NT1，…NTN形成的地电压源30，根据地址信号Addr1，…，AddrN，地电压源供给地电位；一个编程电压源40，根据用于故障单元与冗余单元互换的编程控制信号Pgmb，编程电压源40供给编程电压Vext；一种抗熔丝20，其中上电极28’与半电源电压源10的输出端连接，下电极23与地电压源30的NMOS晶体管NT1，…，NTN的每个漏极连接；与节点F连接的输出单元50，节点F与半电源电压源10的输出端和抗熔丝20与编程电压源40的输出端共同连接在一起，从而根据抗熔丝的编程状态输出一个输出信号Vrep。

在这里，半电源电压源10由PMOS晶体管形成，PMOS晶体管通过衬底接收电源电压Vcc，而通过漏极接收半电源电压(1/2Vcc)。编程电压源40由PMOS晶体管PT1，和NMOS晶体管NT’形成，PT1通过漏极和衬底接收编程电压Vext，NMOS晶体管NT’的栅极与PMOS晶体管PT1的栅极相连接。输出单元50包括：第一PMOS晶体管PT2，它通过漏极和衬底接收电源电压Vcc，而通过栅极接收输出信号Vrep；第二PMOS晶体管PT3和NMOS晶体管NT’’，它们的栅极与第一PMOS晶体管PT2的输出端连接在一起，并且串联在电源电压Vcc和地电压之间。

图2表示根据本发明一种包括一种维修电路的半导体装置，该维修电路具有一种编程装置和一种抗熔丝。如图所示，该半导体装置包括PMOS晶体管和NMOS晶体管，这两个晶体管由栅极导电层12，32，隔离层14，34和在硅衬底的N阱2和P阱4上形成的杂质注入区16，36形成；与NMOS晶体管的杂质注入区，如漏区相连接的下电极23，连接是通过在层间绝缘膜62，64中形成的接触孔实现的，绝缘膜62，64是为了实现两个晶体管的电绝缘而在两个晶体管的上表面形成的，并具有在比内部22高的外部顶端的隔离层24；在下电极23的上部形成的介电膜26’；在介电膜26’的上部形成的具有上电极28’的抗熔丝；与栓塞18，29连接的金属线70，插头18，19分别与PMOS晶体管的漏区16和抗熔丝的上电极28’接合。

下面参考图1和图2对本发明的维修电路的工作进行说明。

在抗熔丝的编程过程中，半电源电压源10通过高电平驱动信号A保持在断开状态。在抗熔丝20中，在没有从半电源电压源10接收到半电源电压(1/2Vcc)的状态下，用于为编程电压源40的故障单元编程的控制信号Pgmb由高电平变为低电平，PMOS晶体管PT1导通，因而上电极28’接收到编程电压Vext。其后，在多个NMOS晶体管NT1，…，NTN根据高电平地址信号Addr1，…，AddrN导通时，抗熔丝20通过下电极23接收到地电压。在抗熔丝20中，在有顶端的隔离层24’附近最弱的介电膜26’由于上电极28和下电极23之间大的电压差而被击穿，从而使电极28’和23电断开。

另外，在本发明的维修电路中，在正常工作过程中，由于为编程电压源40的故障单元编程的控制信号Pgmb保持在高电平，所以中断了编程电压Vaxt的供给。当本电源电压源10的驱动信号A由高电平变为低电平时，公共连接节F的电压被充电。此后，输入地址信号Addr1，…，AddrN。这时，在抗熔丝被编程状态中，公共连接节F的电压变为低电平，并加到输出单元50，使输出信号Vrep变为高电平。当抗熔丝不编程情况下，公共连接节F的电压和半电源电压(1/2Vcc)直接加到输出单元50，使得输出信号Vrep变为低电平。

图3到图10表示根据本发明制作具有抗熔丝的半导体装置的方法。

如图所示，在硅衬底上形成N阱2和P阱4，且为了隔离阱2和阱4形成器件隔离区6。在阱2和阱4的上部形成具有栅导电层12，32的栅极和隔离层14，34。通过注入导电杂质在栅极的边缘附近部分形成杂质注入区16，36，如源/漏区，这种导电杂质不同于两个阱的杂质，从而形成PMOS晶体管和NMOS晶体管。其后，在包括上述晶体管的衬底上淀积绝缘膜62。

如图4所示，形成地线38，用于连接NMOS晶体管的源区，然后在已经得到的结构的上部形成下层间绝缘层64。另外，为了获得下电极区，进行光学处理和腐蚀处理，当NMOS晶体管导通时，下电极区注入载流子，然后依次腐蚀下层间绝缘膜64和绝缘膜62，以便暴露NMOS晶体管的漏区，从而形成接触孔65。

如图5所示，采用注入杂质的多晶硅层22，在包括接触孔65的层间绝缘膜64的前表面上把接触孔65填满，然后在多晶硅层22的前表面上形成绝缘膜66。

如图6所示，为了确定一部分抗熔丝的下电极而进行光学处理，以便在绝缘膜66的上表面形成光刻胶图形67。

随后，进行腐蚀处理，对顺序叠置的绝缘膜66和多晶硅层22构图，以与图形67对准。如图7所示，形成确定一部分下电极的图形22’和66’。此外，在除去光刻胶图形67之后，在所得到的结构的前表面上形成注入杂质的多晶硅层24，作为导电层。

如图8所示，进行干法腐蚀处理，以便对多晶硅层24进行腐蚀，然后在下电极图形22’和66’的外表面上形成隔离层24’。

如图9所示，除去下电极图形22’，66’的绝缘膜66，使得形成带有隔离层24’的下电极23，隔离层24’外部的顶端比内部高，在下电极23的上表面形成氧化膜26作为介电膜。所得到的结构的厚度为30-100。另外，在氧化膜26的上表面形成注入杂质多晶硅层28。随后进行光学处理和腐蚀处理，从而通过构图顺序叠置的多晶硅层28和氧化膜26形成上电极28’和介电膜26’。

如图10所示，在上电极28’和下层间绝缘膜64的上表面形成上层间绝缘膜67和68，然后进行布线处理，由此形成连接栓塞18，29的金属导线70，栓塞18，29与上电极28’和PMOS晶体管的源区相接触。

在本发明中可能形成这样一种编程抗熔丝，它使得通过以常规DRAM处理为基础的普通DRAM电容器处理就可以进行故障单元与冗余单元的互换。制作工艺也比较简单。

在本发明中，具有抗熔丝的维修电路连接在冗余存储单元上，使得在需要的任何时候都可以进行维修工作。

另外，给与带有下电极顶端的隔离层相接触的介电膜通以电流，以便使介电膜击穿，从而实现抗熔丝的简单编程。

因此，在本发明中，编程可以在低于编程电压或介电膜的击穿电压的电压下进行，而不必采用昂贵的维修激光装置。

在本发明的制作工艺中，由于抗熔丝是在DRAM的电容器处理过程中通过隔离层处理来制作的，所以制作工艺比较简单。

虽然为了说明起见已经公开了一些本发明的优选实施例，但是，本专业的技术人员会明白，在不离开本发明的范围和精神下可以进行各种改进、补充和变更，正如后附的权利要求所叙述的那样。

Claims (12)

1.  在具有用于存储单元阵列的故障单元与冗余单元互换的抗熔丝和编程装置的维修电路中，一种改进的维修电路，包括：

一半电源电压源，用于供给半电源电压；

一编程电压源，为存储单元阵列的故障单元与冗余单元的互换提供编程电压；

一地电压源，用于根据存储单元的地址信号供给地电位；

一抗熔丝，在正常工作情况下，它用于接收半电源电压源的电压并对其充电，在编程过程中，根据编程电压源和地电压源之间的电压差来击穿介电膜，从而实现编程；

一输出单元，根据从半电源电压源、编程电压源和抗熔丝的公共连接节点施加的电压在抗熔丝的编程状态基础上输出一输出信号。

2.  权利要求1的电路，其中所述抗熔丝包括分别与半电源电压源和编程电压源的输出端相连接的上电极。

3.  权利要求1的电路，其中所述抗熔丝包括与地电压源的输出端相连接的下电极。

4.  在为存储单元阵列的故障单元与冗余单元的互换编程的抗熔丝中，为冗余单元编程的维修电路的一种改进的抗熔丝包括：

具有隔离层的下电极，隔离层的顶端在其外部；

在下电极的上部形成的介电膜；

在介电膜的上部形成的上电极；

由此在编程过程中与下电极的隔离层相接触的介电膜被击穿。

5.  在为存储单元阵列的故障单元与冗余单元互换编程的抗熔丝的形成方法中，为冗余单元编程的维修电路的抗熔丝的制作方法包括以下步骤：

在半导体器件的上部形成下层间绝缘膜，半导体器件包括在半导体衬底上形成的杂质注入区；

形成下电极，下电极通过下层间绝缘膜中的接触孔与半导体器件的杂质注入区相接触并具有隔离层，隔离层的顶端在其外部；

在下电极的上部形成一层介电膜；

在介电膜的上部形成上电极。

6.  权利要求5的方法，其中形成下电极的所述步骤包括以下子步骤：

在下层间绝缘膜中形成接触孔，以便通过该孔暴露半导体器件的杂质注入区；

在包括接触孔的层间绝缘膜的上部淀积导电层；

在导电层的上部淀积绝缘膜；

形成确定一部分下电极的图形，以便对顺序叠置的绝缘膜和导电层构图；

在这样形成的图形的外表面上形成由导电层形成的隔离层；

除去形成图形的绝缘膜。

7.  权利要求5的方法，其中所述下电极和上电极均采用注入杂质的多晶硅。

8.  权利要求5的方法，其中所述下电极和上电极都是由耐火金属形成的。

9.  权利要求5的方法，其中所述金属是从包括钽和钛的组中选择的一种金属。

10.  权利要求5的方法，其中介电膜是由氧化膜形成的。

11.  权利要求5的方法，其中所述介电膜是由把氧化膜、氮化膜和氧化膜顺序叠置的组合膜形成的。

12.  权利要求5的方法，其中所述介电膜的厚度为30-100。

Images