CN114464595A - 电熔丝结构 - Google Patents
电熔丝结构 Download PDFInfo
- Publication number
- CN114464595A CN114464595A CN202210376494.8A CN202210376494A CN114464595A CN 114464595 A CN114464595 A CN 114464595A CN 202210376494 A CN202210376494 A CN 202210376494A CN 114464595 A CN114464595 A CN 114464595A
- Authority
- CN
- China
- Prior art keywords
- fuse
- electrode
- width
- electrical
- length
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 37
- 239000002184 metal Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000011229 interlayer Substances 0.000 claims description 8
- 230000007423 decrease Effects 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 10
- 239000000463 material Substances 0.000 description 11
- 230000006872 improvement Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000010354 integration Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007664 blowing Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000013021 overheating Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
- H10B20/20—Programmable ROM [PROM] devices comprising field-effect components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供了一种电熔丝结构，所述电熔丝结构包括：基底，位于所述基底表面的绝缘层，位于所述绝缘层表面的电熔丝，所述电熔丝包含第一电极、第二电极以及连接所述第一电极与所述第二电极的多条连接熔丝，多条所述连接熔丝并联于所述第一电极与所述第二电极之间，即使由于制程的原因造成其中一条或两条连接熔丝位于高阻状态，由于多条连接熔丝是并联关系，仍能保证第一电极和第二电极之间保持良好的连接关系，不会使得整体的电阻呈现高阻状态，由此可增加电熔丝结构的稳定性，有效预防制程不均造成的电熔丝结构失效的情况。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种电熔丝结构。
背景技术
一般来说，PMIC（Power Management IC，电源管理集成电路）、LCD（LiquidCrystal Display，液晶显示器）显示和CMOS（Complementary Metal Oxide Semiconducto，互补金属氧化物半导体）图像传感器使用的程序存储器都是polyfuse（多晶硅熔丝）存储器，通常为集成电路提供冗余功能，以增加芯片的良率，因为polyfuse可以与逻辑制程兼容，不需要额外的工艺或光罩，相比之下成本较低。通常在存储芯片上包含有冗余的存储单元（cell）, 如果发现存储电路有缺陷，可以熔断polyfuse，从而激活预留的存储单元。
Polyfuse element（多晶硅熔丝元件）通常由阳极和阴极以及fuse link（熔丝）组成，有以下两种编程机制，一种是利用小电流集中在polyfuse上，造成高密度电流集中，一段时间后fuse link会发生熔断使其尺寸减小，增加fuse link阻值，编程前的电阻大约介于50-200Ω，编程之后会大于几千欧姆，编程后的Polyfuse变成高阻状态；再通过一个传感电路使其能够感知电阻的大小，判断存储状态。另一种是将足够大的电流通过选定的fuselink, 通过高密度电流产生的高温改变fuse link的阻值，通过感知fuse link阻值的大小，来判断存储状态。
传统的Polyfuse一般存在以下几点不足：
（1）实际意义上Polyfuse一般是由上层的silicide（硅化物）和下层的polysilicon（多晶硅）两层组成，在制造过程中，由于制程本身的不稳定性，可能导致silicide的沉积不完整或者不均匀，从而产生高阻状态，这种情况下，在开始编程之前fuselink就已经被破坏。
（2）在编程的过程中，需要熔断fuse link形成高阻状态，不仅需要选择合适的初始值，另外还需要较大的编程电压以保证可提供足够大的驱动电流。否则会编程失败。
（3）Polyfuse的基本单元通常由polyfuse和读、写电路三部分组成，在对polyfuse进行写操作时需要一个较大的编程电压，此编程电压通常由NMOS驱动管产生，需要的电压越大，NMOS管的面积就会越大，整个polyfuse array（多晶硅熔丝阵列）的面积就越大。
（4）对于传统的Polyfuse存储单元，由于熔断后Polyfuse在数据保持期间内可能会由于极端恶劣的使用环境，使已经熔断的fuse link重新连接在一起，电阻降低会导致传感器无法正确判断存储状态。
发明内容
本发明的目的在于提供一种电熔丝结构，在第一电极与第二电极之间并联多条连接熔丝，以增加电熔丝结构的稳定性，可有效预防制程不均匀造成的电熔丝结构的失效情况。
为解决上述技术问题，本发明提供一种电熔丝结构，包括：
基底；
位于所述基底表面的绝缘层；
位于所述绝缘层表面的电熔丝，所述电熔丝包含第一电极、第二电极以及连接所述第一电极与所述第二电极的多条连接熔丝，多条所述连接熔丝并联于所述第一电极与所述第二电极之间。
可选的，所述电熔丝包含两条相并联的所述连接熔丝。
可选的，每条所述连接熔丝中间部分区域的宽度小于所述连接熔丝其它区域的宽度。
可选的，所述连接熔丝包含相连接的第一连接熔丝、第二连接熔丝与第三连接熔丝，所述第一连接熔丝与所述第二连接熔丝相互平行且相对设置，所述第三连接熔丝连接所述第一连接熔丝与第二连接熔丝构成之字型结构，其中所述第三连接熔丝的宽度小于所述第一连接熔丝的宽度，且所述第三连接熔丝的宽度小于所述第二连接熔丝的宽度。
可选的，所述第一连接熔丝的宽度等于所述第二连接熔丝的宽度；所述第三连接熔丝的长度小于所述第一连接熔丝的长度，且所述第三连接熔丝的长度小于所述第二连接熔丝的长度。
可选的，所述连接熔丝包含相连接的第一连接熔丝、第二连接熔丝与第三连接熔丝，所述第一连接熔丝与所述第二连接熔丝间隔设置在同一直线上，所述第三连接熔丝连接所述第一连接熔丝与所述第二连接熔丝，且所述第三连接熔丝的宽度从两侧连接端开始至中间区域不断减小。
可选的，所述第三连接熔丝的长度小于所述第一连接熔丝的长度，且所述第三连接熔丝的长度小于所述第二连接熔丝的长度。
可选的，所述连接熔丝的材质为金属、多晶硅或金属硅化物。
可选的，所述电熔丝结构还包括：
位于所述电熔丝表面的层间介质层；以及，
贯穿所述层间介质层且暴露所述第一电极与所述第二电极表面的接触孔。
可选的，所述连接熔丝的长度是宽度的5~10倍。
在本发明提供的电熔丝结构中，电熔丝包括第一电极、第二电极以及与所述第一电极、所述第二电极相连接的多条连接熔丝，多条所述连接熔丝并联于所述第一电极与所述第二电极之间，即使由于制程的原因造成其中一条或两条连接熔丝位于高阻状态，由于多条连接熔丝是并联关系，仍能保证第一电极和第二电极之间保持良好的连接关系，不会使得整体的电阻呈现高阻状态，由此可增加电熔丝结构的稳定性，有效预防制程不均造成的电熔丝结构失效的情况。
进一步的，每条所述连接熔丝中间部分区域的宽度小于所述连接熔丝其它区域的宽度，当驱动电流通过连接熔丝宽度较小的位置时，接口处的电流密度突然变化，引起局部过热，因此在此宽度较小处容易成为连接熔丝的熔断点，在编程过程中，可以以更小的电压/电流使得连接熔丝发生熔断，可提高编程效率以及连接熔丝在熔断后的稳定性，能够避免已经熔断的连接熔丝重新连接在一起。同时，由于不需要过高的编程电压，可减小NMOS驱动管的面积，从而节省整个电熔丝结构阵列的面积，提高器件的集成度。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是本发明一实施例提供的电熔丝结构的俯视图；
图2是图1在AA′方向的剖面图；
图3是本发明另一实施例提供的电熔丝结构的俯视图；
图4是N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；
图5是P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；
图6是编程电压为3V时N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；
图7是编程电压为4V时N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；
图8是编程电压为3V时P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；
图9是编程电压为4V时P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图1是本发明一实施例提供的电熔丝结构的示意图，图2是图1在AA′方向的截面示意图。请参考图1与图2所示，本发明提供一种电熔丝结构，包括：
基底10；本实施例中所述基底10为硅基底。在其他实施例中，所述基底10还可以是锗基底、锗硅基底、碳化硅基底、绝缘体上硅基底或绝缘体上锗基底等半导体基底。在其他实施例中，所述基底10内还可以形成有晶体管、二极管等半导体器件和金属互连结构。
绝缘层20，位于所述基底10表面；本实施例中，所述绝缘层20的材质为氧化硅，在其他实施例中，所述绝缘层20的材质还可以为氮化硅、氮氧化硅等其他绝缘材料。
电熔丝30，位于所述绝缘层20表面；所述电熔丝30包含第一电极31、第二电极32以及连接所述第一电极31与第二电极32的多条连接熔丝33，多条所述连接熔丝33并联于所述第一电极31与所述第二电极32之间。
所述电熔丝30的材质为金属、多晶硅或金属硅化物。当所述电熔丝30的材质为多晶硅时，所述多晶硅内掺杂有N型或P型的杂质离子。当所述电熔丝30的材质为金属硅化物时，可以在所述绝缘层20上依次形成多晶硅层和金属硅化物层，对所述金属硅化物层与所述多晶硅层进行刻蚀形成所述电熔丝30。本实施例中，以所述电熔丝30的材质为金属硅化物为例进行说明，所述电熔丝30实际上是由所述多晶硅层与所述金属硅化物层共同构成的，这两层被熔断之后所述电熔丝30才会完全被熔断。在所述多晶硅层中掺杂有N型或P型杂质离子，后续将掺杂有N型离子的多晶硅构成的电熔丝结构称为N型电熔丝结构，将掺杂有P型离子的多晶硅构成的电熔丝结构称为P型电熔丝结构。
在制作过程中，由于制程本身的不稳定性，可能导致金属硅化物的沉积不完整或者不均匀，从而产生高阻状态，而本发明提供的电熔丝结构中，由于多条所述连接熔丝33并联于所述第一电极31与所述第二电极32之间，即使由于制程的原因造成其中一条或两条连接熔丝33位于高阻状态，由于多条连接熔丝是并联关系，仍能保证第一电极31和第二电极32之间保持良好的连接关系，不会使得整体的电阻呈现高阻状态，由此可增加电熔丝结构的稳定性，有效预防制程不均造成的电熔丝结构失效的情况。
本实施例中，所述连接熔丝33的材料与所述第一电极31、所述第二电极32的材料相同，可以在同一步骤中采用一种工艺形成，但是本发明对此不作限定。在其他实施例中，所述连接熔丝33的材料与所述第一电极31、所述第二电极32的材质可以不同，例如，所述第一电极31、所述第二电极32的材料为金属，所述连接熔丝33的材料为金属硅化物。
所述电熔丝结构还包括：位于所述电熔丝30表面的层间介质层50，以及贯穿所述层间介质层50且暴露所述第一电极31与所述第二电极32表面的接触孔51。所述层间介质层50的材质可以为氧化硅、氮化硅、碳化硅、低k介质材料中的一种，本实施例中，所述层间介质层50的材质为氧化硅。在所述接触孔51内可以填充金属材料以形成金属插塞，用于将所述电熔丝结构与外电路连接。所述接触孔51可以在所述第一电极31与所述第二电极32上组成阵列，以减少金属插塞与外电路的接触电阻。
本实施例中，优选的，每条所述连接熔丝33中间部分区域的宽度小于所述连接熔丝其它区域的宽度，当驱动电流通过连接熔丝33宽度较小的位置时，接口处的电流密度突然变化，引起局部过热，因此在此宽度较小处容易成为连接熔丝33的熔断点，在编程过程中，可以以更小的电压/电流使得连接熔丝33发生熔断，可提高编程效率以及连接熔丝在熔断后的稳定性，能够避免已经熔断的连接熔丝33重新连接在一起。同时，由于不需要过高的编程电压，可减小NMOS驱动管的面积，从而节省整个电熔丝结构阵列的面积，提高器件的集成度。
所述连接熔丝33可以具有不同的结构，相同之处在于其中间部分区域的宽度小于其余区域的宽度。以下具体介绍两种结构，且以所述电熔丝30包含两条相并联的所述连接熔丝33为例进行说明。
请继续参考图1所示，所述连接熔丝33包含相连接的第一连接熔丝331、第二连接熔丝332与第三连接熔丝333，所述第一连接熔丝331与所述第二连接熔丝332相互平行且相对设置，所述第三连接熔丝333连接所述第一连接熔丝331与第二连接熔丝332构成之字型结构，其中所述第三连接熔丝333的宽度W3小于所述第一连接熔丝331的宽度W1，且所述第三连接熔丝333的宽度W3小于所述第二连接熔丝332的宽度W2。
所述第一连接熔丝331的另一端与所述第一电极31相连接，所述第二连接熔丝332的另一端与所述第二电极32相连接。
优选的，所述第一连接熔丝331的宽度W1等于所述第二连接熔丝332的宽度W2。所述第三连接熔丝333的长度L3小于所述第一连接熔丝331的长度L1，且所述第三连接熔丝333的长度L3小于所述第二连接熔丝332的长度L2。所述第一连接熔丝331的长度可以等于所述第二连接熔丝332的长度L2。
考虑到连接熔丝33的长度和宽度会决定电熔丝30的初始值，选择合适的电熔丝30初始值对于熔断时间及电压都有决定性影响，通过实验和测试，连接熔丝33的长度为宽度的5-10倍为最佳，即所述连接熔丝33的长度是宽度的5~10倍。例如，本实施例中，所述第一连接熔丝331的长度L1为1.08um，宽度W1为0.24um；所述第二连接熔丝332的长度L2为1.08um，宽度为0.24um；所述第三连接熔丝333的长度L3为0.24um，宽度为0.2um。
本实施例中，所述连接熔丝33呈之字型结构。在其他实施例中，所述连接熔丝33也可以呈多个之字型相连接的结构。本实施例中，在所述第一连接熔丝331与所述第三连接熔丝333的连接处，所述第一连接熔丝331的连接端的宽度大于所述第三连接熔丝333的连接端的宽度，所述第三熔丝333的连接端与所述第一连接熔丝331的部分连接端连接。所述第二连接熔丝332与所述第三连接熔丝333的连接方式也一样。也就是说，所述连接熔丝33在所述第一连接熔丝331与所述第三连接熔丝333以及所述第二连接熔丝332与所述第三连接熔丝333的连接处，其宽度直接由W1或W2减小至W3。在其他实施例中，所述连接熔丝33的宽度还可以逐渐减小，即所述第三连接熔丝333在两个连接端开始至中间区域逐渐减小。
图3是本发明另一实施例提供的电熔丝结构的俯视图。请参考图3所示，所述连接熔丝33包含相连接的第一连接熔丝331、第二连接熔丝332与第三连接熔丝333，所述第一连接熔丝331与所述第二连接熔丝332间隔设置在同一直线上，即所述第一连接熔丝331与所述第二连接熔丝332位于所述第一电极31与所述第二电极32之间的同一水平面上，所述第三连接熔丝333连接所述第一连接熔丝331与所述第二连接熔丝332，且所述第三连接熔丝333的宽度从两侧连接端开始至中间区域不断减小。
所述第一连接熔丝331的另一端与所述第一电极31相连接，所述第二连接熔丝332的另一端与所述第二电极32相连接。
本实施例中，所述第三连接熔丝333呈沙漏状，在中间的宽度最小，在两端的宽度最大。所述第三连接熔丝333的宽度仅在中间的某一位置处最小，在其他实施例中，最小宽度也可以位于中间的某一区域内。
所述第一连接熔丝331的宽度W1可以等于所述第二连接熔丝332的宽度W2。所述第三连接熔丝333的长度L3小于所述第一连接熔丝331的长度L1，且所述第三连接熔丝333的长度L3小于所述第二连接熔丝332的长度L2。所述连接熔丝33的长度是宽度的5~10倍。
在图1与图3中，所述第一电极31与所述第二电极32都不是规则形状，均包含与所述第一连接熔丝331或与所述第二连接熔丝332连接的端部，该端部的宽度逐渐减小至与所述第一连接熔丝331或所述第二连接熔丝的宽度相等。在其他实施例中，所述第一电极31与所述第二电极32也可以是规则形状，可以直接与所述第一连接熔丝331或所述第二连接熔丝332直接连接，而不需要进行宽度的渐变。
图4是N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图，图5是P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图。图4与图5中，Program-A（编程-A）与Program-B（编程-B）分别为改善后的电熔丝结构（本发明所提供的电熔丝结构）与传统型的电熔丝结构, 在Vdd电压为0~4V的条件下，得到的Vdd与bitline current（位线电流）之间的关系曲线，其中横坐标为Vdd电压，单位volts，纵坐标是位线电流，单位是A。
当电熔丝结构中的多晶硅为N型离子掺杂时，从图4可以看出，随着电压的增加，一开始表现出的是电阻的线性特性，以此来看，两种结构的电阻相差不大。随着小电流的堆积使电熔丝的温度逐渐升高，电流主要通过低电阻的金属硅化物层， 随之金属硅化物层会先发生熔断使得电阻逐渐增加，金属硅化物层熔断之后，电流主要集中在多晶硅层, 然后多晶硅层发生熔断，电熔丝的阻值突然增大。A结构的连接熔丝在电压到2.6V时已经完全熔断，而B结构的连接熔丝在3.2V时才发生完全熔断。
当电熔丝结构中的多晶硅为P型离子掺杂时，从图5可以看出，随着电压的增加，一开始表现出的是电阻的线性特性，以此来看，两种结构的电阻相差不大。随着小电流的堆积使电熔丝的温度逐渐升高，电流主要通过低电阻的金属硅化物层， 随之金属硅化物层会先发生熔断使得电阻逐渐增加，金属硅化物层熔断之后，电流主要集中在多晶硅层, 然后多晶硅层发生熔断，电熔丝的阻值突然增大。A结构的连接熔丝在电压到2.4V时已经完全熔断, 而B结构的连接熔丝在3.1V时才发生完全熔断。
由图4与图5可知，本发明提供的电熔丝结构，可以以更小的电压使得连接熔丝发生熔断，由此可提高编程效率。同时，由于不需要过高的编程电压，可减小NMOS驱动管的面积，从而节省整个电熔丝结构阵列的面积，提高器件的集成度。
图6是编程电压为3V时N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；图7是编程电压为4V时N型电熔丝结构在改善前后电压与位线电流的关系曲线对比图。在图6与图7中， initial代表初始阻值，Program代表编程后的阻值，A代表改善后的电熔丝结构，即本发明所提供的电熔丝结构，B代表传统型的电熔丝结构；横坐标为Vdd电压，单位volts，纵坐标是位线电流，单位是A。图6中，编程电压为3V，时间为10us，图7中，编程电压为4V，时间为10us。
电熔丝结构中的多晶硅为N型离子掺杂，从图6中可以看出，两种结构的初始阻值相差不大，当施加3V的编程电压，时间为10us时，A结构已经完全熔断，初始阻值与编程后的阻值相差很大，而B结构只发生部分熔断，编程前后的阻值相差不到10倍，不利于感应器判别存储状态。从图7中可以看出，B结构需要编程电压加到4V时才会发生熔断。
图8是编程电压为3V时P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图；图9是编程电压为4V时P型电熔丝结构在改善前后电压与位线电流的关系曲线对比图。在图8与图9中，与图6与图7一样， initial代表初始阻值，Program代表编程后的阻值，A代表改善后的电熔丝结构，即本发明所提供的电熔丝结构，B代表传统型的电熔丝结构；横坐标为Vdd电压，单位volts，纵坐标是位线电流，单位是A。图8中，编程电压为3V，时间为10us，图9中，编程电压为4V，时间为10us。
电熔丝结构中的多晶硅为P型离子掺杂，从图8中可以看出，两种结构的初始阻值相差不大，当施加3V的编程电压，时间为10us时，A结构已经完全熔断，初始阻值与编程后的阻值相差很大，而B结构只发生部分熔断，编程前后的阻值相差不到10倍，不利于感应器判别存储状态。从图9中可以看出，B结构需要编程电压加到4V时才会发生熔断。
从图6至图9可进一步得知，本发明提供的电熔丝结构，可以以更小的电压使得连接熔丝发生熔断，由此可提高编程效率。
综上所述，在本发明提供的电熔丝结构及其形成方法中，电熔丝包括第一电极、第二电极以及与所述第一电极、所述第二电极相连接的多条连接熔丝，多条所述连接熔丝并联于所述第一电极与所述第二电极之间，即使由于制程的原因造成其中一条或两条连接熔丝位于高阻状态，由于多条连接熔丝是并联关系，仍能保证第一电极和第二电极之间保持良好的连接关系，不会使得整体的电阻呈现高阻状态，由此可增加电熔丝结构的稳定性，有效预防制程不均造成的电熔丝结构失效的情况。
进一步的，每条所述连接熔丝中间部分区域的宽度小于所述连接熔丝其它区域的宽度，当驱动电流通过连接熔丝宽度较小的位置时，接口处的电流密度突然变化，引起局部过热，因此在此宽度较小处容易成为连接熔丝的熔断点，在编程过程中，可以以更小的电压/电流使得连接熔丝发生熔断，可提高编程效率以及连接熔丝在熔断后的稳定性，能够避免已经熔断的连接熔丝重新连接在一起。同时，由于不需要过高的编程电压，可减小NMOS驱动管的面积，从而节省整个电熔丝结构阵列的面积，提高器件的集成度。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种电熔丝结构，包括：
基底；
位于所述基底表面的绝缘层；
位于所述绝缘层表面的电熔丝，所述电熔丝包含第一电极、第二电极以及连接所述第一电极与所述第二电极的多条连接熔丝，多条所述连接熔丝并联于所述第一电极与所述第二电极之间。
2.如权利要求1所述的电熔丝结构，其特征在于，所述电熔丝包含两条相并联的所述连接熔丝。
3.如权利要求1所述的电熔丝结构，其特征在于，每条所述连接熔丝中间部分区域的宽度小于所述连接熔丝其它区域的宽度。
4.如权利要求1所述的电熔丝结构，其特征在于，所述连接熔丝包含相连接的第一连接熔丝、第二连接熔丝与第三连接熔丝，所述第一连接熔丝与所述第二连接熔丝相互平行且相对设置，所述第三连接熔丝连接所述第一连接熔丝与第二连接熔丝构成之字型结构，其中所述第三连接熔丝的宽度小于所述第一连接熔丝的宽度，且所述第三连接熔丝的宽度小于所述第二连接熔丝的宽度。
5.如权利要求4所述的电熔丝结构，其特征在于，所述第一连接熔丝的宽度等于所述第二连接熔丝的宽度；所述第三连接熔丝的长度小于所述第一连接熔丝的长度，且所述第三连接熔丝的长度小于所述第二连接熔丝的长度。
6.如权利要求1所述的电熔丝结构，其特征在于，所述连接熔丝包含相连接的第一连接熔丝、第二连接熔丝与第三连接熔丝，所述第一连接熔丝与所述第二连接熔丝间隔设置在同一直线上，所述第三连接熔丝连接所述第一连接熔丝与所述第二连接熔丝，且所述第三连接熔丝的宽度从两侧连接端开始至中间区域不断减小。
7.如权利要求6所述的电熔丝结构，其特征在于，所述第三连接熔丝的长度小于所述第一连接熔丝的长度，且所述第三连接熔丝的长度小于所述第二连接熔丝的长度。
8.如权利要求1所述的电熔丝结构，其特征在于，所述连接熔丝的材质为金属、多晶硅或金属硅化物。
9.如权利要求1所述的电熔丝结构，其特征在于，所述电熔丝结构还包括：
位于所述电熔丝表面的层间介质层；以及，
贯穿所述层间介质层且暴露所述第一电极与所述第二电极表面的接触孔。
10.如权利要求1所述的电熔丝结构，其特征在于，所述连接熔丝的长度是宽度的5~10倍。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210376494.8A CN114464595A (zh) | 2022-04-12 | 2022-04-12 | 电熔丝结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210376494.8A CN114464595A (zh) | 2022-04-12 | 2022-04-12 | 电熔丝结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114464595A true CN114464595A (zh) | 2022-05-10 |
Family
ID=81417988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210376494.8A Pending CN114464595A (zh) | 2022-04-12 | 2022-04-12 | 电熔丝结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114464595A (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451563A (ja) * | 1990-06-19 | 1992-02-20 | Seiko Epson Corp | 半導体装置 |
| US6271574B1 (en) * | 1998-05-14 | 2001-08-07 | Stmicroelectronics S.A. | Integrated circuit fuse with localized fusing point |
| US6501107B1 (en) * | 1998-12-02 | 2002-12-31 | Microsoft Corporation | Addressable fuse array for circuits and mechanical devices |
| US20060022300A1 (en) * | 2004-08-02 | 2006-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Self correcting multiple-link fuse |
| CN101170099A (zh) * | 2007-11-30 | 2008-04-30 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
| US20090109725A1 (en) * | 2007-10-31 | 2009-04-30 | Schulte Donald W | Data storage in circuit elements with changed resistance |
| TW201036136A (en) * | 2008-10-31 | 2010-10-01 | Globalfoundries Us Inc | Semiconductor device comprising efuses of enhanced programming efficiency |
| CN103107159A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 可编程的多晶硅熔丝器件结构以及其工艺实现方法 |
| CN103915411A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 电编程熔丝结构 |
| CN104051417A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| US20150102457A1 (en) * | 2013-10-15 | 2015-04-16 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN104617079A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN109244040A (zh) * | 2018-07-23 | 2019-01-18 | 珠海市杰理科技股份有限公司 | 芯片熔丝结构及芯片 |
-
2022
- 2022-04-12 CN CN202210376494.8A patent/CN114464595A/zh active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0451563A (ja) * | 1990-06-19 | 1992-02-20 | Seiko Epson Corp | 半導体装置 |
| US6271574B1 (en) * | 1998-05-14 | 2001-08-07 | Stmicroelectronics S.A. | Integrated circuit fuse with localized fusing point |
| US6501107B1 (en) * | 1998-12-02 | 2002-12-31 | Microsoft Corporation | Addressable fuse array for circuits and mechanical devices |
| US20060022300A1 (en) * | 2004-08-02 | 2006-02-02 | Taiwan Semiconductor Manufacturing Co., Ltd | Self correcting multiple-link fuse |
| US20090109725A1 (en) * | 2007-10-31 | 2009-04-30 | Schulte Donald W | Data storage in circuit elements with changed resistance |
| CN101170099A (zh) * | 2007-11-30 | 2008-04-30 | 上海宏力半导体制造有限公司 | 多晶硅硅化物电熔丝器件 |
| TW201036136A (en) * | 2008-10-31 | 2010-10-01 | Globalfoundries Us Inc | Semiconductor device comprising efuses of enhanced programming efficiency |
| CN103107159A (zh) * | 2011-11-11 | 2013-05-15 | 上海华虹Nec电子有限公司 | 可编程的多晶硅熔丝器件结构以及其工艺实现方法 |
| CN103915411A (zh) * | 2013-01-08 | 2014-07-09 | 中芯国际集成电路制造(上海)有限公司 | 电编程熔丝结构 |
| CN104051417A (zh) * | 2013-03-13 | 2014-09-17 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| US20150102457A1 (en) * | 2013-10-15 | 2015-04-16 | Fuji Electric Co., Ltd. | Semiconductor device |
| CN104617079A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 电熔丝结构及其形成方法 |
| CN109244040A (zh) * | 2018-07-23 | 2019-01-18 | 珠海市杰理科技股份有限公司 | 芯片熔丝结构及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20090115021A1 (en) | Antifuse element in which more than two values of information can be written | |
| US6972220B2 (en) | Structures and methods of anti-fuse formation in SOI | |
| US7269898B2 (en) | Method for making an edge intensive antifuse | |
| US6525399B2 (en) | Junctionless antifuses and systems containing junctionless antifuses | |
| US7977230B2 (en) | Rectangular contact used as a low voltage fuse element | |
| US7572724B2 (en) | Doped single crystal silicon silicided eFuse | |
| US7732892B2 (en) | Fuse structures and integrated circuit devices | |
| US9000560B2 (en) | Anti-fuse array of semiconductor device and method for forming the same | |
| US8039321B2 (en) | Electrical fuse, semiconductor device having the same, and method of programming and reading the electrical fuse | |
| US20050274966A1 (en) | Fuse and write method for fuse | |
| US7888772B2 (en) | Electronic fuse having heat spreading structure | |
| KR100896912B1 (ko) | 전기적 퓨즈를 포함하는 반도체 소자 | |
| CN114464595A (zh) | 电熔丝结构 | |
| CN110890329B (zh) | 形成半导体器件的方法 | |
| WO2024174395A1 (zh) | 反熔丝器及制作方法、反熔丝阵列及操作方法 | |
| CN101312153A (zh) | 熔丝结构及其形成方法 | |
| US20050133882A1 (en) | Integrated circuit fuse and method of fabrication | |
| US11515312B2 (en) | Memory cell and method for reading out data therefrom | |
| US9196527B2 (en) | Fuse structure for high integrated semiconductor device | |
| US8164156B2 (en) | Fuse structure for high integrated semiconductor device | |
| KR100334865B1 (ko) | 반도체소자의퓨즈형성방법 | |
| CN105762137B (zh) | 熔丝结构以及其监控方式 | |
| KR19990003718A (ko) | 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220510 |
|
| RJ01 | Rejection of invention patent application after publication |