TW406272B - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit Download PDF

Info

Publication number
TW406272B
TW406272B TW087112481A TW87112481A TW406272B TW 406272 B TW406272 B TW 406272B TW 087112481 A TW087112481 A TW 087112481A TW 87112481 A TW87112481 A TW 87112481A TW 406272 B TW406272 B TW 406272B
Authority
TW
Taiwan
Prior art keywords
potential
source
driver
node
metal
Prior art date
Application number
TW087112481A
Other languages
English (en)
Inventor
Toru Iwata
Hironori Akamatsu
Takashi Harata
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW406272B publication Critical patent/TW406272B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

A7 ------------___ 五、發明説明(1 ) 發明背景: 1 .發明領域: 本發明係關於半導體積體電路,以及更特別地關於操 作於高速下之資料輸出電路。 2 .相關技藝之說明: 爲了處理移動的影像資料’需要進一步地增加目前所 達到的高資料轉換速率。在習知上,爲了增加資料轉換速 率’業已利用以多數資料線實現同時資料轉換與以高速傳 導同時資料轉換的技術。在此技術中,對每一資料線皆需 要一個驅動電路作爲與晶片外部之介面。由於該驅動電路 驅動負載電容’所以當轉換速度增加時電流消耗會變得較 大。假如驅動電路係安裝成從與其它電路共用之電源供應 線接收電源時’則會造成不足的電源供應。如此則導致供 應電位的下降等等,同樣地也導致其它電路的不穩定操作 。爲了克服這問題,習知上即提供獨自的電源供應器 V DDQ與VS SQ予驅動電路。 無論如何,在驅動器操作中,構成驅動器的金氧半電 晶體之源極電位因金氧半電晶體之閘極與源極間的寄生電 容係數而改變。如此則不利地影響資料之訊號轉換。 圖1 4 A係用以說明前述技藝問題之電路圖。圖 1 4 B係波形圖,用以顯示由本發明之發明人所指導之圖 14A電路操作之模擬結果。 如圖1 4 A中所顯示的,驅動器5相當於由p型金氧 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) (許先閱讀背面之注意事項再填寫本頁) 丁 -5 -4- A7 A7 經7¾:-部中央«.挲而..=:工消处At作i-ι印纪 -s----------- 五、發明説明(2 ) 半電晶體1 0 1和η型金氧半電晶體1 0 2所構成的資料 單元。 在此例子中,如圖1 4 Β中所顯示的’於時間t 1期 間中輸入驅動器5的訊號從高階(Η I GH)轉換至低階 (Low),而自驅動器5輸出之訊號則從LOW至 H I GH。在這時刻中,如圖1 4B中所顯示的於時間 t 1期間中,由於金氧半電晶體1 0 1所產生的閘—源寄 生電容係數111與金氧半電晶體1◦2所產生的閘-源 寄生電容係數1 1 2而使源極電位i n t . VDDQ與 i n t . V S S Q 下降。 如前所述,供給電壓予驅動器5之電源供應供應器 V D D Q與V S S Q係個別獨立於其它電路之外。當對每 一驅動器皆供予獨立的電源供應器時,驅動器處之供應器 電容係數爲小,並且除了構成驅動器5的電晶體之外,沒 有別的元件存在驅動器5的供應器節點處。據此,當驅動 器5上同一電晶體的閘極與源極間產生寄生電容係數時, 驅動器5的電晶體源極節點處之電位隨著驅動器5的閘極 電位之改變而轉換。因此之故,在墊端P 1處,即驅動器 5之輸出端處之電位的建成時間週期與理想狀況比較之下 係延遲了時間t 2。 特別地,當驅動器5以高頻率驅動負載時,源極節點 處之電位改變會影響驅動器5之操作。如圖1 4 A所顯示 ,源極節點藉由電感係數L之連結電線以連接至電源供應 器VDDQ或VS SQ。電感係數L防止電荷供應至源極 本紙張尺度適用中國囤家標準(CNS ) Α4規格(210X297公釐) n I n I n - - -kmw. (請先閲讀背面之注意事項再填苟本頁) -5- A7 _____ _ B7 五、發明説明(3 4)^57* 節點以及防止自源極節點汲取電荷。 圖1 5係一圖表,用以顯示本發明之發明人指導的當 圖1 4A所示電路節點A處之電位從Η I GH轉換至 L 0 W時,在源極節點處之電位改變的模擬結果。更精確 地來看,圖1 5顯示了當節點Α之電位(Α2 0 0, A400 ’A600,Α800,Α1〇. 〇〇)從 1 . 5 伏特轉換至0伏特的時間週期在2 0 0微微秒(p s )與 1毫微秒(n s )之間變化時,所觀察到的源極節點處之 電位改變(Ρ200 ,Ρ400 ,Ρ600 ,Ρ800 , Ρ 1 0 0 ◦)。 曲線Ρ 2 0 0係顯示了當節點Α處之訊號在 2 0 0 p s從Η I GH轉換至LOW時,源極節點處之電 位改變無法壓縮至固定電壓(1 · 5V)的1 〇%內。一 般而言,轉換週期(前述轉換時間(即Η I GH至LOW )的兩倍)係訊號週期的5 0%或更少。舉例來看,在曲 線P 2 0 0代表於2 0 0 p s內從Η I GH轉換至LOW ’保持LOW持續200ps ,於200ps內從LOW 轉換至HI GH,以及保持HI GH持續2〇〇p s的訊 號一部分之例子中,此訊號之頻率爲1 . 2 5 GH z。假 設閘一源電壓係1 . 5 V並且電晶體之開始電壓係〇 . 5 V,倘若源極節點處之電位下降1 〇 %,則驅動器電晶體 之驅動電流下降3 0 %,而延遲了電晶體導通的時間。明 確地說,將產生數百微微秒之延遲直到由驅動器所輸出的 資料建成之後。假如頻率爲1.25GHz或更多之訊號 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X297公釐) 1.、1T.y V -t (锖先閱讀背面之注意事項再填寫本頁) -6- A7 _ B7
五、發明説明 ^y6P 輸入圖1 4 A之驅動器中,則源極節點處之電位將下降得 更大。如此更進一步地增加了所需要的時間直到由驅動器 所輸出之資料値建成之後。 因此,如同從圖1 5所觀察到地,由於前述之延遲使 得從圖1 4A之電路中以1 GH z或更多之頻率來輸出資 料將係困難地。 發明槪述: 本發明之半導體積體電路係包含:用以驅動負載之含 有金氧半電晶體的驅動器;以及用以穩定由於金氧半電晶 體的閘-源寄生電容係數而產生在金氧半電晶體源極處之 電壓變化的穩定器。 在本發明之一實施例中,驅動器以1 G Η z或更高之 頻率來驅動負載。 在本發明之另一實施例中,當金氧半電晶體源極處之 電位從第一電位轉換至與第一電位不同的第二電位時,穩 定器會供應電荷至源極以便穩定源極處之電位改變。 在本發明之又一實施例中,半導體積體電路進一步地 包含具有產生由驅動器所接收訊號的金氧半電晶體之邏輯 電路,其中穩定器包含用以耦合驅動器金氧電晶體之源極 與邏輯電路金氧半電晶體之源極至第一電源供應器上的耦 合器。 在本發明之再一實施例中,第一電源供應器包含接地 電源供應器與電位較接地電源供應器高之電源供應器其中 本紙張尺度適用中國國家榇準(CNS ) A4規格(210X297公釐) ,1TI ^r I m (讀先閱讀背面之注意事項再填寫本頁) A7 B7 五、發明説明( 5 之 在本發明之別的實施例中,半導體積體電路更進一步 地包含邏輯電路,其中穩定器含有電容用以耦合驅動器金 氧半電晶體之源極與邏輯電路之節點,在該節點處電位之 轉換與驅動器金氧半電晶體之閘極電位改變,方向相反。 在本發明之次一實施例中,電容包含汲極與源極相互 耦合之反饋效應電晶體。 在本發明之再次一實施例中,驅動器更進一步地包含 與金氧半電晶體串聯之附加的金氧半電晶體,並且穩定器 包含:第一電源供應器與不同於第一電源供應器之第二電 源供應器,以及耦合於金氧半電晶體之源極與第一電源供 應器之第一電容和耦合於附加的金氧半電晶體之源極與第 二電源供應器之第二電容。 在本發明之又一實施例中,第一與第二電容之每一個 皆包含汲極與源極相互耦合之反饋效應電晶體。 因此,此處所述之發明使得提供包含附隨相對 供應器之驅動器的優點成爲可能,該電路可以穩定 (讀先閱讀背面之注意事項再填转本頁) i^i ,ιτ 經米部中^极^-而如工消汝^作^印^ 器之閘
此能以 應電源 因驅動 位改變而產生於驅動器源極之電壓改變並且因 高速度正確地傳送資料 那習此項技藝之人士將因閱讀與理解隨後之參照 附圖的詳細說明而明白本發明之這些與其它的優點。 圖示簡單說明: 圖1係闡明本發明槪念之圖示。 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐) 8 ___ 40627^ ^ ~一'丨丨—i—~ _ 五、發明説明(6 ) BI2A係根據本發明例1之半導體積體電路電路圖, 並且圖2 B係例1之半導體積體電路的波形圖。 圖3A係根據本發明例2之半導體積體電路電路圖, 並且圖3 B係藉由耦合金氧半電晶體之源極與汲極所獲得 的電容案例。 ® 4係顯示輸入與輸出習知的半導體積體電路之驅動 器之訊號的波形圖。 圖5係顯示輸入與輸出例2之半導體積體電路的驅動 器之訊號的波形圖。 圖6係根據本發明例3之半導體積體電路電路圖。 圖7係例3之另一半導體積體電路電路圖,其中穩定 器含有電容。 圖8係例3之又另一半導體積體電路電路圖,其中穩 定器含有電容。 圖9係例3之再另一半導體積體電路電路圖,其中驅 動器係開汲極型。 圖1 0係根據本發明例4之半導體積體電路電路圖。 圖1 1係根據本發明例5之半導體積體電路電路圖。 圖1 2係顯示例5之半導體積體電路驅動器的輸入與 輸出訊號間關係的模擬結果圖。 圖1 3係根據本發明例6之半導體積體電路電路圖。 圖1 4 A係說明習知技術問題之電路圖,並且圖 1 4 B係顯示圖1 4 A之習知電路操作之模擬結果的波形 圖。 (誚先閲讀背面之注意事項再填寫本頁)
、1T r.. 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) ~ 經浐部中头打??-^h-T"-1i=c"作.衫印1! — 406 饥 ;] 五、發明説明(7 ) 圖1 5係顯示當輸入節點處之電位從Η I G Η轉換至 L OW時所觀察到圖1 4 Α電路之源極節點處之電位改變 的模擬結果圖。 符號說明 (請先閱讀背面之vil意事項再填寫本頁) 、1Τ 2 緩 衝 區 3 訊 號 產 生 區 5 驅 動 器 6 控 制 電 路 8 負 載 9 節 點 9 - 節 點 1 0 穩 定 器 1 0 穩 定 器 1 1 半 導 體 積 體 電 路 2 1 半 導 體 積 體 電 路 2 2 節 點 2 2 節 點 2 3 節 點 2 3 節 點 2 4 節 點 2 5 節 點 處 3 1 半 導 體 積 體 電 路 4 1 半 導 體 π >*» 積 體 電 路 5 0 交 互 連 接 5 0 〆 交 互 連 接 5 1 交 互 連 接 5 2 交 互 連 接 6 1 半 導 體 積 體 電 路 7 1 半 導 體 積 體 電 路 7 2 反 相 器 7 3 反 相 器 7 4 反 且 電 路 7 5 節 點 8 1 半 導 體 積 體 電 路 9 1 半 導 體 Π\7. 積 體 電 路 1 0 1 金 氧 半 電 晶 體 1 0 2 金 氧 半 電 晶 體 1 0 3 金 氧 半 電 晶 體 1 0 4 金 氧 半 電 晶 體 1 0 5 金 氧 半 電 晶 體 1 1 1 寄 生 電 容 係 數 本紙張尺虎適州中國國家榇準(CNS ) A4規格(2】ΟΧ297公釐) -10- 五 4〇6S7i ΑΊ B7 、發明説明(8 1 2 寄 生 電 容係 數 1 1 3 電 容 1 4 電 容 1 1 7 電 容 1 8 電 容 2 0 1 金 氧 半 電 晶 體 0 2 金 氧 半 電晶 體 2 0 3 金 氧 半 電 晶 體 0 4 金 氧 半 電晶 體 2 0 5 金 氧 半 電 晶 體 1 1 電 容 係 數 2 1 2 電 容 係 數 1 3 /^•1 二 電 容 2 1 6 電 容 0 2 電 容 9 0 4 電 容 0 6 電 容 9 0 8 電 容 請 先 閲 讀 背《, 之 注 意— 事 項 再 填 % 本 頁 經浐部中夾榀準而乃丁,消处合竹it印來 較佳實施例之說明: 首先將說明根據本發明的半導體積體電路之原理。 當處於半導體積體電路最後階段的驅動器,即輸出訊 號於晶片外部之驅動器,於前一階段受控制電路的控制時 ,在最後階段的驅動器之供應節點處所產生的噪音(變動 的成分)被相位與其相反的噪音消除掉,以致於減低供應 節點處的電位改變。 示 圖 之 理明 原發 明本 發據 本根 明’ 闡 1 係圖 1 照 圖參 路 電 澧 積 體 導 半 之 用 含 包 τ-Η 盍 。 I 區 Μ 1 之器 8 定 載穩 負及 動以 驅 , 以 6 路 電 制 控 之 5 器 3M3 區 $ 制 控 以 用 6 訊體 的 晶 收電 接半 所氧 於金 基含 且包 並 5 號器 訊動 收驅 接。 數 係 容 電 生 寄 之 間 極 源 路載胄 電負I 制動間 控驅於 從1生 5 Ρ 產 器端有 動墊具 驅由中 經其 號, 本紙張尺度通川中國國家標準(CNS ) A4規格(210X297公釐) -11 - ______________106211___ 五、發明説明(9 ) 驅動器5之金氧半電晶體的源極連接於節點.9並且從 電源供應器V Q供給電源以驅動負載8。電源供應器V Q 可爲接地電源供應器或電位較接地電位高之電源供應器。 節點9受驅動器5的電壓改變所影響,該改變係由驅 動器5之金氧半電晶體閘極與源極間所產生的寄生電容係 數引起的。無論如何,穩定器1 0穩定了因寄生電容係數 而造成的電壓改變。明確地說,穩定器1 0從控制電路6 處接收訊號,即電荷,並且壓縮因基於該訊號之閘-源寄 生電容係數所產生的噪音。易言之,基於從控制電路6所 接收的訊號,穩定器1 0指導著對節點9之反饋方向控制 。更明確地來看,穩定器1 0直接且/或間接耦合節點9 與控制電路6的節點,在該處之電位改變與驅動器5之金 氧半電晶體源極和閘極處所產生之電位改變相反的方向。 半導體積體電路11可包含多數個穩定器。舉例而言 ’第一穩定器可連接於接地電源供應器,然而第二穩定器 則可耦合於電位較接地電位高的電源供應器之一端。 半導體積體電路1 1係藉由電感係數L之連結電線而 連接至電源供應器VQ。連續電線的電感係數L防止供應 電荷至節點9處以及防止從節點9處汲取電荷。當負載8 係以1 GHz或更高之頻率來驅動時,此效應尤其顯著。 無論如何’根據本發明,既然穩定器1 〇如前所述地穩定 了因閘一源寄生電容係數而造成的電壓改變,所以半導體 積體電路1 1能以1GHz或更高之頻率來驅動負載8。 接下來,將用參照附圖的例子來說明根據本發明之半 本紙張尺度適州中囤國家標準(CNS ) A4規格(210X297公釐) -12- ____________40627^ b7 _ 五、發明説明(10 ) 導體積體電路。在全部的圖不中’相同元件將以相同編號 來代表,圖1也含在內。 (例1 ) 圖2 A係根據本發明例1之半導體積體電路電路圖。 參照圖2 A ’此例之半導體積體電路2 1包含驅動器 5,用以控制驅動器5之控制電路6 ,以及穩定器1 〇與 1 0 —。驅動器5包含ρ型金氧半電晶體1 〇 1與η型金 氧半電晶體1 0 2。控制電路6包含ρ型金氧半電晶體 20 1,η型金氧半電晶體2 0 2,以及節點2 2與 2 2 >。穩定器1 0包含用以耦合節點9與節點2 2的交 互連接5 0。同樣地,穩定器1 0 /包含用以耦合節點 9 /與節點22 >的交互連接50 一。 好浐部中次|?.卑^:^^消汝合竹ti卬欠 驅動器5之ρ型金氧半電晶體1 〇 1閘極與源極藉由 電容係數1 1 1而電性地相互耦合,然而驅動器5之η型 金氧半電晶體1 0 2閘極與源極則藉由電容係數1 1 2而 電性地相互耦合。同樣地,控制電路6之ρ型金氧半電晶 體2 0 1閘極與源極藉由電容係數2 1 1而電性地相互耦 合,然而控制電路6之η型金氧半電晶體2 0 2閘極與源 極則藉由電容係數2 1 2而電性地相互耦合。電容係數 1 1 1 ,1 1 2,2 1 1 ,以及2 1 2的每一個皆係在金 氧半電晶體中所產生的閘一源寄生電容係數。 圖2 Α也以粗體線顯示用來指明在相關點處之電位轉 換的標誌。這些標誌指明下列事實。當節點I N處之電位 本紙张尺度適川十國國家標準(匚阳)八4規格(2丨0/297公釐) -13- 4Qj627i A7 B7 五、發明説明(n ) 從LOW轉換至Η I GH時,p型金氧半電晶體2 〇 1源 極處之電位從LOW轉換至Η I GH。如此則將節點a處 之電位從Η I GH轉換至LOW,並且隨後p型金氧半電 晶體1 0 1源極處之電位就從Η I GH轉換至L OW。接 著,墊端Ρ 1處之電位從LOW轉換至Η I GH。這些標 誌也能應用於往後例子中所參照的相關圖示。 接下來’將參照圖2 Β以說明半導體積體電路2 1之 操作。 圖2 Β係顯示半導體積體電路的各點處波形之圖示。 參照圖2 Β,當節點I Ν處之電位從L OW轉換至 Η I GH時,驅動器5之源極電位i n t . VDDQ與 i n t . V S SQ因電容係數2 1 1與2 1 2之故而首先 升起。控制電路6的輸出節點處之電位,即驅動器5的輸 入節點A處之電位,在接收到輸入時便從Η I GH轉換至 LOW。如此因電容係數111與112之故而使驅動器 5之源極電位i n t . VDDQ與i n t . VSSQ下降 。無論如何,此源極電位i n t · V D D Q與 i n t . V S SQ的下降可因電容係數2 1 1與2 1 2繼 續提升源極電位i n t · VDDQ與i n t . VSSQ的
效應而減輕。易言之,當節點A處之電位下降時,源極電 位i n t . VDDQ因寄生電容係數1 1 1之故而下降。 在同一時間中,無論如何,當節點I N處之電位因寄生電 容係數2 1 1之故而提升時,源極電位i n t . VDDQ 朝更高階層的方向轉換。如此使得源極電位 本紙張尺度適扣中國國家標準(CNS ) Α4规格(210X297公釐) (錆先閲讀背面之注意事項再填寫本頁) 、1Τ 經浐部中次榀^-^B工消论合作打卬繁 -14- A7 A7 經沪部中夾柊蜱而、,J!-T消贤合作·71印5,[ __________ 40627^ B7___ 五、發明説明(12 ) i n t . V D D Q的改變穩定下來。 上述的源極電位i n t · V D D Q改變之穩定化係藉 由穩定器1 0的交互連接50而實現。源極電位i n t . V S S Q改變之穩定化也係藉由穩定器1 〇 —以前述之方 法而實現。 假如金氧半電晶體101 ,102,201與202 之閘—源寄生電容係數111 ,112,211與212 皆滿足下列條件:閘-源電容係數1 1 1大致等於閘-源 電容係數2 1 1 ,並且閘—源電容係數1 1 2大致等於閘 一源電容係數2 1 2,則用以穩定源極電位改變的穩定器 1 0與1 0 >之能力會強化。 假如並未滿足上述條件,則可對已存在於驅動器5與 控制電路6之電晶體中的閘-源寄生電容係數再附加上電 容係數元件,使得P型金氧半電晶體1 0 1閘極與源極間 之電容係數和P型金氧半電晶體2 0 1閘極與源極間之電 容係數相互間大致相等,並且η型金氧半電晶體1 0 2閘 極與源極間之電容係數和η型金氧半電晶體2 0 2閘極與 源極間之電容係數相互間大致相等。此類電容係數元件可 利用耦合每一個金氧半電晶體之源極與汲極而形成。 控制電路6並不限於由前述的金氧半電晶體2 0 1與 2 0 2所組成之互補金氧半反相器。舉例而言,控制電路 6可以係反且電路或反或電路。 雖然圖2Α中所顯示的半導體積體電路21具有穩定 器1 0與1 0 /,但它也得僅具有一個穩定器。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) (請先閱讀背面之注意事項再填寫本頁) 、訂 -15- A7 ——------^-- 五、發明説明(13 ) (例2 ) 圖3 A係根據本發明例2之半導體積體電路電路圖。 參照圖3 A,此例之半導體積體電路3 1包含驅動器 5 ’用以控制驅動器5之控制電路6,以及穩定器1 〇與 1 0 -。 驅動器5包含p型金氧半電晶體1〇1與η型金氧半 電晶體1 0 2。控制電路6包含ρ型金氧半電晶體2 0 1 ’ η型金氧半電晶體202,以及節點23與23 -。穩 定器1 0包含用以耦合節點9與節點2 3之電容1 1 3。 穩定器1 0 >包含用以耦合節點9 >與節點2 3 -之電容 114。 電容113之電容係數最好係大致相等於ρ型金氧半 電晶體1 0 1閘極與源極間之電容係數。同樣地,電容 1 1 4之電容係數最好係大致相等於η型金氧半電晶體 1 〇 2閘極與源極間之電容係數。 電容1 1 3最好係利用如圖3 Β所顯示的耦合金氧半 電晶體之源極與汲極而形成。一般來說,金氧半電晶體之 閘極電容係數要比其閘-源電容係數大一個數位級。據此 ,當與利用閘-源電容係數相比較時,具有利用閘極電容 係數的電容113之半導體積體電路的尺寸得縮小約十分 之一。同樣地,電容1 1 4最好係利用耦合金氧半電晶體 之源極與汲極而形成。假設構成控制電路6的反相器之扇 出値爲4,爲了利用控制電路6的閘-源電容係數使驅動 本紙張尺度通用中國國家標準(CNS ) Α4規格(210Χ297公釐) -16 - • \ (請先閲讀背面之注意事項再填寫本頁) *1Τ ________40627^ ;;__ 五、發明説明(14 ) 器5處之供應電位改變最小化,控制電路6的電晶體尺寸 必須增爲四倍大。當利用閘極電容係數的耦合電容用來使 _位改變最小化時,只須將控制電路6的閘極面積增大約 1 . 3倍。因此,電流消耗與電路設計圖面積之增加皆得 以減輕。通常地,半導體積體電路具有多數個如同驅動器 5之驅動器,以便於驅動多數個負載。在此例子中,構成 驅動器的金氧半電晶體之源極電位因其閘極電位改變之故 而造成的改變係隨著資料型態之不同而不同。 舉例而言,假設圖1 4 A中所顯示的半導體積體電路 具有八個驅動器,即半導體積體電路輸出8位元資料。在 八個位元皆以相同方向同時地轉換的例子中,因八個驅動 器的源極節點處所出現之噪音之故而使其資料轉換的延遲 係其它例子中最大的。這是因爲由於藉著閘-源電容係數 而出現在驅動器源極節點處之八個驅動器的閘極電位轉換 之故而使各別的噪音相互疊加。這是最糟糕的例子。 在八個位元中的七個位元以相同方向同時地轉換並且 餘下的那一位元以不同方向轉換的例子中,因出現於那一 位元的驅動器源極節點處之噪音業已以相反方向轉換之故 而加速那一位元的資料轉換。這是因爲對應於七個位元的 噪音足以增加餘下的那一位元之閘-源電位。這是最佳的 例子。 圖4係顯示在最佳例子與最糟糕例子下習知的半導體 積體電路之驅動器所輸入與輸出之訊號的波形圖。圖1 4 A中所顯示的習知半導體積體電路係假設具有如前所述的 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) I " I ! n ^ I 訂·~ · 妒, . . (請先閱讀t面之注t事項再填寫本頁) -17- 40627^ 五、發明説明(15 ) 八個驅動器。 如同從圖4所觀察到的,在最糟糕的例子中,習知的 半導體積體電路無法正常地操作。 接著,假設圖3的半導體積體電路3 1具有八個驅動 器,即半導體積體電路3 1輸出8位元資料。圖5係顯示 在最佳例子與最糟糕例子下八個驅動器所輸入與輸出之訊 號的波形圖。如同從圖5中所觀察到的,具有穩定器1 0 與1 0 /之半導體積體電路3 1在最佳例子與最糟糕例子 中皆可傳送資料。 在結果顯示於圖5的模擬中,圖3中所顯示的電容 1 1 3與1 1 4之電容係數値皆設定得足夠大以便能減輕 最糟糕例子中的噪音。如此導致了最佳例子中波形的擾亂 。最糟糕例子中噪音之壓縮與最佳例子中波形之穩定兩者 可藉由使電容113與114之電容係數最佳化而實現。 雖然圖3 A中所顯示的半導體積體電路3 1具有穩定 器1 0與1 0 /,它也可以僅具有一個穩定器。 (例3 ) 圖6係根據本發明例3之半導體積體電路電路圓。 參照圖6,此例之半導體積體電路4 1包含η型金氧 半反相器之驅動器5,用以控制驅動器5之控制電路6, 以及穩定器1 0。 驅動器5包含η型金氧半電晶體104與105。控 制電路6包含ρ型金氧半電晶體2 0 3與2 0 5,η型金 本紙張尺度適用中國國家標準(CNS ) A4規格(2丨0 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
..V 訂 -18- 40627^ A1 _________________B7 五、發明説明(16 ) 氧半電晶體204與206,以及節點24。穩定器1〇 包含用以親合節點9與節點2 4之交互連接5 1。 接下來’將說明半導體積體電路4 1之操作。在圖6 中’用以表明電路中相關點處之電位轉換的標誌係用虛線 來顯示,附加在那些用粗體線所顯示的標誌上。應注意的 是用實線所顯示的標誌代表一系列的電位轉換,然而用虛 線所顯示的標誌則代表另一系列的電位轉換,其將說明如 下。此亦可以應用於參照往後的相關圖示。 當電路尙未操作時,節點A與B處之電位皆爲L OW 。當驅動器5動作並輸出高階層訊號時,則僅節點B處之 電位爲Η I GH。當驅動器5動作並輸出低階層訊號時, 則僅節點Α處之電位爲Η I G Η。假設η型金氧半電晶體 1 0 4與1 0 5兩者皆導通,則穿透電流會從電源供應器 V D D Q流過節點9。因此禁止這樣的邏輯組合。 當粗體線所顯示的訊號輸入終端C時,節點Α處之電 位會從LOW轉換至Η I GH。如此將墊端P 1處之電位 從Η I GH轉換至L OW。也就是說,節點Α處之電位轉 換與墊端P 1處之電位轉換相反。如此會造成節點9處之 電位上升。節點9處之此一電位改變導致從驅動器5輸出 的訊號之轉換速率減少。事實上,無論如何,既然圖6中 所顯示的此例之半導體積體電路4 1係具有穩定器1 0, 因此從驅動器5輸出的訊號之轉換速率的減少可因下列理 由之故而減輕。 既然當節點A處之電位上升時終端C處之電位下降, 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公釐) -- - - n m n ! ^ n m----Γ ,T i · (請先閱讀背面之注意事項再填寫本頁) -19- A7 B7 40627^ 五、發明说明(17 ) 因此由於η型金氧半電晶體2 〇 6的閘-源電容係數之故 而使節點2 4處之電位下降。既然藉由穩定器1 〇來耦合 節點2 4與節點9,因此節點9處之電位上升會減輕。 相反地’當虛線所顯示之訊號輸入終端C時,節點A 處之電位會從Η I GH轉換至L 0W。如此將使墊端P 1 處之電位從LOW轉換至Η I GH。也就是說,節點Α處 之電位轉換與墊端P 1處之轉換相反。這會造成節點9處 之電位下降。節點9處之此一電位改變導致從驅動器5輸 出的訊號之轉換速率減少。事實上,無論如何,既然圖6 中所顯示的此例之半導體積體電路4 1係具有穩定器1 0 ,因此從驅動器5輸出的訊號之轉換速率的減少可因下列 理由之故而減輕。 既然當節點A處之電位下降時終端C處之電位上升, 因此由於η型金氧半電晶體2 0 6的閘-源電容係數之故 而使節點2 4處之電位上升。既然藉由穩定器1 〇來耦合 節點2 4與節點9,因此節點9處之電位下降會減輕。 在此時,因下列理由之故而不需考慮由於節點Β處之 電位轉換之故而造成的供應電壓改變。 當以實線所顯示的訊號輸入終端D時,節點Β處之電 位從Η I GH轉換至LOW。如此將使墊端Ρ 1處之電位 從Η I GH轉換至LOW。易言之,節點B處之電位轉換 與墊端P 1處之電位轉換相同。因此之故,電源供應器 v D D Q處之電壓改變足以增加從驅動器5輸出的訊號之 轉換速率。 本紙張尺度適用中國國家榇準(CNS ) A4規格(21〇χ297公釐) 沪-- (請先閱讀f*面之注意事項再填寫本頁) *91 好浐部中央«.-n'-^hx消灸合作妇印來 -20- ________406271_b7___ 五、發明説明(18 ) 當以虛線所顯示的訊號輸入終端D時,節點B處之電 位會從LOW轉換至Η I GH。如此將使墊端P 1處之電 位從LOW轉換至Η I GH。易言之,節點Β處之電位轉 換.與墊端Ρ 1處之電位轉換相同。因此之故,電源供應器 V D D Q處之電壓改變足以增加從驅動器5輸出的訊號之 轉換速率。 在此例子中,η型金氧半電晶體2 0 6的閘-源電容 係數與η型金氧半電晶體1 〇 5的閘-源電容係數兩者最 好相等。爲了達成此一閘-源電容係數相等性,可將η型 金氧半電晶體1 0 5與2 0 6之閘極寬度製成彼此相等。 圖6中所顯示的穩定器1 〇包含節點2 4與節點9間 的耦合。另一種選擇地,穩定器1 〇可包含節點9與電位 轉換相反於η型金氧半電晶體1 〇 5閘極處之電位轉換的 節點間的親合》 接下來’參照圖7與圖8,例3之半導體積體電路的 另一選擇例’其中穩定器1 〇使用電容耦合節點9與電位 轉換相反於連接在節點9處之η型金氧半電晶體閘極處之 電位改變的節點。 圖7中所顯示的穩定器1 〇包含用以耦合節點9與節 點C的電容2 1 3。當節點Α處之電位下降時,節點9處 之電位也下降。在同一時間中,無論如何,既然當節點A 處之電位下降時節點C處之電位上升,因此節點9處之電 位因電容213的電容係數之故而朝向更高的階層去轉換 。如此將導致節點9處電位的下降減輕。穩定器1 〇也減 本紙張尺度通用中國國家標準(CNS ) A4規格(210X297公釐) -21 - A7 ________406271 b7___ 五、發明説明(19) 輕了當節點A處之電位上升時所觀察到之節點9處電位的 上升。 (請先閱讀背面之注意事項再填寫本頁) 電容213的電容係數最好係大致相等於n型金氧半 電晶體1 0 5之閘極與源極間的電容係數。電容2 1 3最 好係經由如圖3 Β中所顯示地稱合金氧半電晶體之源極與 汲極而形成。 圖8中所顯示的穩定器1 0包含用以耦合節點9與節 點Β之電容2 1 6。當節點Α處之電位下降時,節點9處 之電位也下降。在同一時間中,無論如何,既然當節點A 處之電位下降時節點B處之電位上升,因此節點9處之電 位因電容2 1 6的電容係數之故而朝向更高的階層去轉換 。如此將導致節點9處電位的下降減輕。穩定器1 〇也減 輕了當節點A處之電位上升時所觀察到之節點9處電位的 上升。 電容216最好係大致相等於η型金氧半電晶體 1 0 5之閘極與源極間的電容係數。電容2 1 6最好係經 由如圖3 Β所顯示地耦合金氧半電晶體之源極與汲極而形 成。 在此例中,驅動器5係互補金氧半驅動器或η型金氧 半驅動器。另外,此例之驅動器亦得由開汲極電晶體所構 成。 接下來,將參照圖9以說明使用開汲極型驅動器的例 子。 參照圖9,半導體積體電路6 1包含開汲極型驅動器 本紙張尺度適ΛΗ,國國家標準(CNS > Α4規格(210X297公釐) -22- ________4ft655i_!Z____ 五、發明说明(20 ) 5,用以控制驅動器5之控制電路6,以及穩定器1 〇。 驅動器5包含η型金氧半電晶體1 〇 3。控制電路6 包含ρ型金氧半電晶體2 0 1 ’ η型金氧半電晶體2 〇 2 ,以及節點2 5。穩定器1 0包含用以耦合節點2 5與節 點9之交互連接5 2以及用以耦合節點I Ν與節點9之電 容1 1 4。藉由此構成’圖9中所顯示的穩定器1 〇使節 點9處之電位改變減輕。 電容114之電容係數最好係大致相等於將η型金氧 半電晶體1 0 3之閘-源電容係數減去η型金氧半電晶體 2 0 2之閘_源電容係數後所得之値。電容1 1 4最好係 經由如圖3 Β中所顯示地耦合金氧半電晶體之源極與汲極 而形成。 圖9中所顯示的穩定器1 0得包含僅交互連接5 2與 電容1 1 4兩者其中之一。當圖9中所顯示的穩定器1 〇 僅包含交互連接5 2時,η型金氧半電晶體1 〇 3之閘一 源電容係數最好係大致相等於η型金氧半電晶體2 0 2之 閘一源電容係數。 當圖9中所顯示的穩定器僅包含電容1 1 4時,電容 114之電容係數最好係大致相等於η型金氧半電晶體 1 0 3之閘一源電容係數。 (例4 ) 圖10係根據本發明例4之半導體積體電路電路圖。 在此例之半導體積體電路中,電位轉換與用以驅動負載之 本紙張尺度坞用中國國家標準(CNS ) Α4規格(210X297公釐) -23- 406271 A7 ________ B7 五、發明説明(21 ) 驅動器的金氧半電晶體閘極處之電位改變相反的節點和連 接於金氧半電晶體源極的節點係相互耦合。 參照圖1 0,此例之半導體積體電路7 1包含用以驅 動負載(並未顯示出)之驅動器5,用以控制驅動器5之 控制電路,以及穩定器10與10 >。 驅動器5包含P型金氧半電晶體1〇1與η型金氧半 電晶體1 0 2。控制電路6包含反相器7 2與7 3以及反 且電路7 4。 穩定器1 0包含用以耦合節點9與節點7 5的電容 902以及用以耦合節點9與節點IN的電容904。穩 定器1 0 /包含用以耦合節點9 >與節點7 5的電容 9 0 6 6以及用以親合節點9 與節點I Ν的電容9 0 8 0 也就是說,在此例中,電位轉換與用以驅動負載之驅 動器的金氧半電晶體閘極處之電位改變相反的節點和連接 於金氧半電晶體源極的節點係相互耦合。 經來部中决打4'·ΛΚ工消费As作ί.ι印^ (請先閱讀f-面之注•意事項再填寫本頁) 在圖1 0中所顯示的控制電路6中,反相器7 2與 7 3以及反且閘極7 4係彼此串聯。在如同反相器的邏輯 元件之此類串聯排列中,"電位轉換與用以驅動負載之驅 動器的金氧半電晶體閘極處之電位改變相反的節點〃得相 當於串聯排列中每一個其它的邏輯元件之輸入節點。易言 之,穩定器1 0與1 0 /之任一個皆藉由電容以耦合用以 驅動負載之驅動器5的金氧半電晶體源極與控制電路6之 每一個其它的邏輯元件的輸入節點。耦合於節點9之輸入 本紙張尺度通用中國國家標率(CNS ) Α4规格(21〇Χ297公釐) ~ ' _______40627^ B7___ 五、發明说明(22 ) 節點其中之一得爲直接濃度驅動器5之邏輯元件的輸入節 點。 電容9 0 2與9 0 4之電容係數之和得大致相等於P 型金氧半電晶體1 0 1之電容係數。同樣地,電容9 0 6 與9 0 8之電容係數之和得大致相等於η型金氧半電晶體 102之電容係數。 電容902,904,906,與908中毎一個皆 最好係經由如圖3 Β所顯示地耦合金氧半電晶體之源極與 汲極而形成。 雖然圖1 0之半導體積體電路7 1包含穩定器1 〇與 1 0 >,但它也得僅包含一個穩定器。 雖然圖10中所顯示此例之穩定器1〇包含電容 9 0 2與9 0 4,但它也得僅包含一個電容。另外,穩定 器1 0得更進一步地包含用以耦合節點9與電位轉換和金 氧半電晶體1 0 1閘極處之電位改變相反的節點之電容。 在穩定器1 0僅包含一個電容的例子中,ρ型金氧半 電晶體1 0 1之閘-源電容係數最好係大致相等於電容之 電容係數。 同樣地,雖然圖1 0中所顯示此例之穩定器1 0 /包 含電容906與908,但它也得僅包含一個電容。另外 ’穩定器1 0 >得更進一步地包含用以耦合節點9與電位 轉換和金氧半電晶體1 〇 2閘極處之電位改變相反的節點 之電容。 在穩定器1 〇 /僅包含一個電容的例子中,ρ型金氧 本紙張尺度適扣中國國家榡準(CNS ) Α4規格(210X297公釐) (請先閲讀背面之注意事項再填荇本頁) >1Τ 40627^ A7 B7 五、發明説明(23 半電晶體1 0 2之閘-源電容係數最好係大致相等於電容 之電容係數。 請 先 閲 讀 背. 1¾ 之 注 意· 事 項 再 填 % 本 (例5 ) 圖11係根據本發明例5之半導體積體電路電路圖。 參照圖1 1 ,此例之半導體積體電路8 1包含用以驅 動負載(並未顯示出)之驅動器5,用以控制驅動器5之 控制電路6,以及穩定器1 0。 訂 驅動器5包含多數個反相器。控制電路6包含緩衝區 2與訊號產生區3。緩衝區2包含多數個反相器.然而訊 號產生器3包含多數個如同反相器之邏輯元件。緩衝區2 與驅動器5共用相同的電源供應器。更明確地說,緩衝區 2之反相器與驅動器5之反相器係連接於正電源供應器 VDDQ與負電源供應器VS SQ。驅動器5之反相器, 緩衝區2,以及訊號產生區3得爲互補金氧半電晶體。 好浐部中"""而負二消处合作^卬來 在習知的反相器中,每一個反相器皆具有各別獨立的 電源供應器。在如此的構成下,驅動器之供應電位隨著輸 入驅動器之訊號的電位轉換而改變。此一供應電位改變使 驅動器之操作延遲並且因此限制資料轉換頻率。 在此例中,無論如何,緩衝區2與驅動器5共用相同 的電源供應器,並且因此由於下列理由之故而使驅動器之 操作並無延遲。 緩衝區2的反相器之閘極電位改變會使緩衝區2的反 相器之供應電位改變。同樣地,驅動器5的反相器之閘極 本紙張尺度適用中國國家標率(CNS ) A4規格(210X297公釐) -26- A7 40627^ b7 五、發明説明(24 ) (請先閱讀务面之注^事項再填寫本頁) 電位改變會使驅動器5的反相器之供應電位改變。緩衝區 2之供應電位改變與驅動器5之供應電位改變相反。既然 緩衝區2與驅動器5共用電源供應器,因此緩衝區2之供 應電位改變抵消了驅動器5之供應電位改變。 如前所述,習知的驅動器要穩定地以1 G Η ζ或更高 的頻率來驅動負載係困難的(參照圖4)。理由是存有由 外部正電源供應器V D D Q與墊端Ρ 2間之連結電線所產 生的電感係數L以及由外部負電源供應器V S S Q與墊端 Ρ 3間之連結電線所產生的電感係數L (參照圖1 4 )。 如此的電感係數L作爲阻抗之用,其用以防止正電源供應 器VDDQ與負電源供應器之電位改變穩定。連結電線之 阻抗Ζ係以Z = j ω L ( ω = 2 7Γ f )來代表。連結電線 之電感係數L通常係毫微亨利數量級(η Η )。據此,假 如正電源供應器V D D Q與負電源供應器V S S Q之電位 改變以頻率的形式表示係爲G Η ζ數量級,則因幾十個毫 安培的電流噪音之故而產生幾百個毫伏特之電位改變。因 爲連結電線之電感係數L,所以當噪音的頻率愈高時因噪 音之故而產生的電位改變也愈大。 圖1 2係顯示圖1 1中所顯示的半導體積體電路8 1 之驅動器5所輸入與輸出的訊號間之關係的模擬結果。在 此例中,半導體積體電路8 1具有八個驅動器5以便輸出 8位元資料。如前所述,在八個位元以相同方向同時轉換 的例子中,因八個驅動器之源極節點處所出現的噪音之故 而使資料轉換的延遲爲其它例子中最大的。此爲最糟糕的 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) -27- ^0627^ at __________B7 五、發明説明(25 ) (誚先閱讀背面之注意事項再填寫本頁) 例子。在八個位元·中有七個位元以相同方向同時轉換並且 餘下的那一個位元以不同方向轉換的例子中,因以相反方 向轉換的那一個位元之驅動器的源極節點處所出現的噪音 之故而加速那一個位元的資料轉換。此爲最佳的例子,如 同從圖1 2所觀察到的,具有穩定器1 〇之半導體積體電 路8 1在最佳例子與最糟糕例子中之操作皆正常。 更明確地說,在此例中,既然緩衝區2與驅動器5共 用相同的電源供應器’因此如前所述地緩衝區2之供應電 位改變抵消了驅動器5之供應電位改變。如此便允許以高 於1 GHz的頻率來驅動負載。甚至也可能以高於1 . 6 GHz的頻率來驅動負載。 (例6 ) 圖1 3係根據本發明例6之半導體積體電路電路圖。 參照圖1 3,此例之半導體積體電路9 1包含用以驅 動負載(並未顯示出)之驅動器5,用以控制驅動器5之 控制電路6,以及穩定器1 0與1 〇 —。 驅動器5包含p型金氧半電晶體101與η型金氧半 電晶體1 0 2。控制電路6包含連接於電源供應器VDD 與V S S之反相器。穩定器1 〇包含用以耦合電源供應器 VS S與節點9的電容1 1 7。穩定器1 0 /包含用以耦 合電源供應器V D D與節點9 /的電容1 1 8。 在例6中,平滑的電容1 1 7與1 1 8倂入驅動器5 之電源供應器中。如此增加了電源供應器的電容。 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) -28- 40627^ : 五、發明説明(26 ) 假設一例子,其中節點A處之電位如圖1 3中粗體線 所顯示地從Η I GH轉換至LOW。電源供應器VS S接 收到業已從節點A處所汲取的電荷以使節點A處之電位下 降。如此瞬間地使連接於節點A之電源供應器V S S處之 電位上升。當金氧半電晶體1 〇 1之源極節點9藉由電容 1 1 7而連接於電源供應器V S S時,源極節點9具有噪 音’其大致上於節點A處之電位下降之同時使源極節點9 處之電位上升。如此輕減了因節點A處之電位下降而造成 的源極節點9處之電位下降。此時,既然電源供應器 VDD並未連接於節點A,因此電源供應器VDD處之電 位因節點A處之電位改變而很難改變。易言之,金氧半電 晶體1 0 1之源極節點9應最好係耦合於電源供應器
V SS以便製造電感係數,而非耦合於電源供應器VDD 〇 好浐部中火"·準而h工消资合作妇卬 (諳先閱讀J"面之注會事項再填寫本頁) 如同在節點9處.金氧半電晶體1 0 2之源極節點 9/藉由電容118與電源供應器VDD相耦合。如此會 減,輕因節點A處之電位上升而造成的源極節點9 —處之 噪音。 藉由形成η型金氧半電晶體之電容1 1 7可有效地利 用閘極電容係數,其中閘極電極係連接於節點9並且源極 /汲極電極係連接於電源供應器V S S。這是因爲,既然 節點9處之電位高於電源供應器V S S處之電位,因此η 型金氧半電晶體之源極與汲極間形成了通道。當電容 1 1 7係由ρ型金氧半電晶體所形成,藉由將ρ型金氧半 本紙張尺度適用中國國家梯準(CNS ) A4規格(2丨0X297公釐) -29- 40627^ A7 B7__________ 五、發明説明(27 ) 電晶體之閘極電極連接於電源供應器V S S並且將其源極 /汲極電極連接於節點9而可獲得閘極電容係數的有效利 用。至於電容1 1 8,大致上相同的效應可藉由反轉極性 而從前述的電容117例子中獲得。 在前面的例1至6中,驅動器5得爲互補金氧半型’ η金氧半型,或開汲極型。控制電路6得爲邏輯閘極例如 反相器與反且閘極。 因此,根據本發明,可使驅動器操作時之電源供應器 VDDQ與V S S Q的階層改變穩定,並且因此可使輸出 伏特之退化提升減輕。 不需偏離此發明之範圍與精神,那些熟習該項技藝之 人士可適當地製造並且將明瞭各種其它的修正。據此,並 不想將此處所附之申請專利範圍限制於如此處前述的說明 內,但想廣泛地解釋申請專利範圍。 本紙張尺度適州中國國家梯準(CNS ) A4規格(210X297公釐) - .! - m m ; - n I « 1- - - ----- i.i - . . 丁 (請先閱讀f面之表意事項存填寫本筲) -30-

Claims (1)

  1. A8 Βδ C8 40627^___ 六、申請專利範圍 1 . 一種半導體積體電路,包含: 用以驅動負載之包含金氧半電晶體之驅動器;以及 用以使因金氧半電晶體之閘一源寄生電容係數之故而 造成的金氧半電晶體源極處之電位改變穩定之穩定器。 2 .如申請專利範圍第1項之半導體積體電路,其中 驅動器以1 GH z或更高之頻率來驅動負載。 3 .如申請專利範圍第1項之半導體積體電路,其中 當金氧半電晶體源極處之電位從第一電位轉換至不同於第 一電位之第二電位時,穩定器會供應電荷予源極以便使源 極處之電位改變穩定。 4 .如申請專利範圍第1項之半導體積體電路,更進 一步地包含用以產生被驅動器所吸收之訊號的含有金氧半 電晶體之邏輯電路,其中穩定器含有耦合器用以將驅動器 之金氧半電晶體源極與邏輯電路之金氧半電晶體源極耦合 於第一電源供應器上。 經濟部中央標準局員工消費合作社印製 5 .如申請專利範圔第4項之半導體積體電路,其中 第一電源供應器含有接地電源供應器與電位高於接地電源 供應器之電源供應器其中之一。 6 .如申請專利範圍第1項之半導體積體電路,更進 一步地含有邏輯電路,其中穩定器包含電容用以使驅動器 的金氧半電晶體源極耦合於電位轉換相反於驅動器的金氧 半電晶體閘極處之電位改變的邏輯電路之節點。 7 .如申請專利範圍第6項之半導體積體電路,其中 電容含有汲極與源極彼此耦合之反饋效應電晶體。 -31 - 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐) A8 B8 C8 D8 40627: 六、申請專利範圍 8.如申請專利範圍第1項之半導體積體電路,其中 驅動器更進一步地含有與金氧半電晶體串聯之附加的金氧 半電晶體,以及 穩定器含有: 第一電源供應器與不同於第一電源供應器之第二電源 供應器,以及 耦合於金氧半電晶體源極與第一電源供應器之第一電 容和耦合於附加的金氧半電晶體源極與第二電源供應器之 第二電容。 9 .如申請專利範圍第8項之半導體積體電路,其中 第一與第二電容之每一個皆含有汲極與源極彼此耦合的反 饋效應電晶體。 (請先聞讀背面之注意事項再填寫本頁) 經濟部中央榇準局員工消費合作社印製 本紙張尺度逋用中國國家標準(CNS ) A4規格(210X2S·7公嫠) -32-
TW087112481A 1997-07-30 1998-07-29 Semiconductor integrated circuit TW406272B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20500997 1997-07-30

Publications (1)

Publication Number Publication Date
TW406272B true TW406272B (en) 2000-09-21

Family

ID=16499948

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087112481A TW406272B (en) 1997-07-30 1998-07-29 Semiconductor integrated circuit

Country Status (4)

Country Link
US (1) US6201412B1 (zh)
KR (1) KR100365066B1 (zh)
CN (1) CN1146920C (zh)
TW (1) TW406272B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100355227B1 (ko) * 2000-01-06 2002-10-11 삼성전자 주식회사 데이터 수신기
US6400177B1 (en) * 2000-01-25 2002-06-04 Matsushita Electric Industrial Co. Output driver and method for meeting specified output impedance and current characteristics
US6441640B1 (en) * 2001-01-04 2002-08-27 Sun Microsystems, Inc. CMOS-microprocessor chip and package anti-resonance pass-band shunt apparatus
US6696876B2 (en) * 2001-01-12 2004-02-24 Sun Microsystems, Inc. Clock interpolation through capacitive weighting
US7502218B2 (en) * 2005-11-09 2009-03-10 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-terminal capacitor
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
TWI340981B (en) * 2008-11-12 2011-04-21 Ind Tech Res Inst Memory with improved write current
JP5565336B2 (ja) * 2011-02-14 2014-08-06 富士通セミコンダクター株式会社 出力回路、システム、及び出力回路の制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0616584B2 (ja) 1986-11-28 1994-03-02 株式会社東芝 出力バツフア回路
FR2696061B1 (fr) * 1992-09-22 1994-12-02 Rainard Jean Luc Procédé pour retarder temporellement un signal et circuit à retard correspondant.
JP2814905B2 (ja) * 1993-12-28 1998-10-27 日本電気株式会社 ドライバ/レシーバ回路
JP3386602B2 (ja) * 1994-11-30 2003-03-17 株式会社東芝 出力回路装置
JPH08203279A (ja) 1995-01-23 1996-08-09 Hitachi Ltd 半導体集積回路装置
JPH08228141A (ja) * 1995-02-21 1996-09-03 Kawasaki Steel Corp 出力バッファ回路
US5585744A (en) * 1995-10-13 1996-12-17 Cirrus Logic, Inc. Circuits systems and methods for reducing power loss during transfer of data across a conductive line

Also Published As

Publication number Publication date
US6201412B1 (en) 2001-03-13
KR100365066B1 (ko) 2003-04-10
CN1208931A (zh) 1999-02-24
KR19990014289A (ko) 1999-02-25
CN1146920C (zh) 2004-04-21

Similar Documents

Publication Publication Date Title
TW316959B (en) Circuit and method of low-power-consumption binary signal transmission interface
US6693469B2 (en) Buffer interface architecture
US5894238A (en) Output buffer with static and transient pull-up and pull-down drivers
US5644255A (en) Circuits systems and methods for reducing power loss during transfer of data across a conductive line
US20050162191A1 (en) Slew rate controlled output buffer
JPH1022810A (ja) 低電圧技術による高い電圧の振れを出力するバッファ
TW406272B (en) Semiconductor integrated circuit
US5977807A (en) Output buffer circuit for transferring a high speed signal between large scale integrated circuits
JPH06177744A (ja) レベル変換回路
TW305956B (zh)
US5848101A (en) Circuits systems and methods for reducing power loss during transfer of data across an I/O bus
US7777556B2 (en) Semiconductor integrated circuit and semiconductor apparatus integrally having semiconductor integrated circuit
JP2003324343A (ja) 集積回路
US6909307B2 (en) Bidirectional bus driver and bidirectional bus circuit
US6710638B2 (en) Voltage conversion circuit and semiconductor device
JP2000278112A (ja) 出力バッファ回路
US6329837B1 (en) Termination circuits and methods therefor
JP4868380B2 (ja) 可変容量回路及びこれを備える集積回路
TW494629B (en) Low noise output buffer
US7053651B2 (en) Low power CMOS switching
JPH11103248A (ja) 半導体集積回路
JPH06204847A (ja) 出力回路及び半導体集積回路装置
US20070011640A1 (en) LSI circuit
TW541792B (en) MOS output driver circuit providing linear I/V characteristics
JPH11225062A (ja) 出力回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees