TW405261B - Dram cell arrangement with dynamic gain memory cells, and method for the production thereof - Google Patents

Description

A7 B7 修正ί 補充丨 從一記憶體次代（generation)到下一記憶體次代’動態半導體記憶 體單胞之面積隨著晶Η儲存密度的增加而持績減少，從 4Mibt記億體次代開始就需要三維結構，對於64Mibt記億 體時代的到來）儲存電容之值幾乎不能再進一步減少， 結果，在減少的單胞面積上必需實現大約是定值的電容 ，此會使技術相當複雜。 在另一方面，在訊號電荷寧可由供應電壓源供應而不 再由儲存電容器供應之記億體單胞中，訊號電荷之準位 並不是由儲存電容的大小來決定。在這些記億體單胞中 ，以在供應電壓源和位元線之間建立導電性連接之方式 讀取記億體單胞期間，只須將驅動切換組件用之相當 小的電荷儲存在儲存電容器中，此種記億體單胞稱為增 益記億體單胞。 例如，此種增益記億體已掲示在M.Terauchi ，A.Nita-丫3«18，丨.11〇1*1茗11(：11；1和？.(18811〇){3在 1993年¥181研討會01莒. Techn..Pap.第 21 頁之"A Surrounding gate transistor (SGT) gain cell for ultra high density DRAMs” 論文 中，此包含一圍繞矽柱之MOS電晶體和一排列在該MOS電 晶釀之下的接面場效應電晶體，Μ 0 S電晶體係當作寫人電 晶體，而接面場效應電晶體則當作讀取電晶體，為了要 讀取和寫入資訊，在此記億體單胞中需要兩値別的字元 線，而此兩傾宇元線...僳提供給各記億體單胞。 S. Shukuri, T. Kure, T. Kobayashi, Y. GotohlO T. Nishida.已在 1994年的 IEEE Trans. Electron Dev. -3 - 本紙張尺度適用中國國家榡苹（CNS > A4規格（2I0X297公釐〉 (請先閱讀背面之注項再填寫本頁)

*1T

經消部中央標準局貝工消费合作社印M 經濟部中央標準局貝工消费合作社印製 A7—405201---五、發明説明（"·） H 4 lfflf· , Μ 9 2 6 Μ 6¾ "A seaiistatic complenentary gain cell technology for sub-1 V supply DRAM’s”論文中 提出一種包含一平面型MOS電晶體和一配置在溝渠中且與 該M0S電晶體互補之薄膜電晶體的增益記憶體單胞，平面 型M0S電晶體俗用於寫入資訊，而薄膜電晶體則是用於鑌 取資訊，該薄膜電晶體包含一電荷傜在資訊寫入期間加 入之浮動閘極*此二個M0S電晶體之閘極電極都連接到字 元線，它們用不同極性的電壓驅動，結果使得字元線電 壓的産生和切換與電路費用有關。 W092/01287發表一種包含一選擇電晶體和一記億電晶 體之動態增益M0S電晶體記億體單胞，在此記億體單胞中 ,電荷偽儲存在記億體電晶體的閘極/源棰電容中，該 兩電晶體係串接且具有一共汲極/源極區（一種電路組態） (專有名詞），此共汲極/源極區（一種電路組態）（專有 名詞）偽經由二極體結構連接到記億電晶體的閘極電極 ，在讀取期間，記億電晶體導通，此取決於所儲存的資 訊，因此關閉從供應電壓到位元線之電流路徑。在此種 單胞型式中，選擇電晶體和記憶電晶體係串接，使得對於訊 號的諛取並不需要待別的線，在此情形下，選擇電晶體 和記憶電晶體可製成在各種情形下都沿箸溝渠遴緣排列 之平面型M0S電晶體或垂直式M0S電晶體。 本發明傑根據一種具有動態增益記憶體單胞之DRAM單 胞裝置及其製造方法所發生的問題，其可用高組件密件 和改良的電子特.、性來製造。 (請先閱讀背面之注意事項再填转本頁) 訂 6n . 本紙張尺度適用中國國家標準（CNS〉Λ4規格（210X297公犮） 經淌部中A標準局员工消費合作社印裝 A7 B7 £- ( ^ ) 此問題係根據本發明申請專利範圍第1項之DR AM單胞 裝置來解決，也根據申請專利範圍第6項之製造方法來 解決。本發明之細節則敘述在其餘的申請專利範圍中。 在根據本發明之DRAM單胞裝置中，組件密度增加偽因在 各種情形下之增益記億體單胞的選擇電晶體和記億體電 晶體設計成跟基板主區域相關之垂直式MOS電晶體的事實 ，在此情形下，選擇電晶體和記億電晶體彼此相互重叠排 列，且經由共源極/汲極區彼此相互連接，與己知裝置 相較，可以得到2倍的組件密度。 該垂直式MOS電晶體可以配置在溝渠邊緣之上或上升結 構，如柱狀之邊緣上。 記億電晶體的源極/汲極區連接到電源線，選擇電晶 體的源極/汲極區連接到位元線，而選擇電晶體的閘極 電極則連接到字元線，有一二極體結構連接在記憶電晶 體共源極/汲極區和閘極電極之間。 基板最好具有垂直基板主區域排列之柱狀體，記億體單 胞的選擇電晶體和記億電晶體在各種情形下都是排列在其 中之一柱狀體的邊緣上，選擇電晶體的閘極電極和記億 電晶體的閘極電極以及二極體結構都圍嬈在該柱狀的四 周，因為閘極電極在各種情形下都圍繞在該柱狀的四周 ，所以通道經由柱狀體環狀的表面行進，與用和柱狀體 相同的結構製造之平面型MOS電晶體相較，在本實施例中 之選擇電晶體和記億電晶體具有大4倍之通道寬度，結 果，在本實施例中之選擇電晶體和記億電晶髏不僅可以 本紙張尺度適川屮國囚家標绛（CNS ) Λ4規格（210X297公釐） I I !1 _ I _ ___0 _ I _ n I I T _ n - It n n \ i -·、-°i T ft t ' (讀先閱讀背面之注意事項再填寫本頁) C L ( 4 五、發明説明（4 ) 達成較高的組件密度，還可以逢成較高的霣流戦送能力， 選擇電晶體和記億電晶體之轚流載送能力增加的結果， 使得在記德醱單胞的黷取期間，能夠將記德電晶體的源 極/汲極區連接到電源線之較高訊號而可以接觸到位元 線》 電源線最好至少有部分在該柱狀物之下的基板中行進 ，在此情形下，電源電颸線可以設計成用以連接所有記 億體單胞之連鑛平板，或格狀平板或許多平行行進之帶 狀線β 設計成連纊平板之電源電壓線具有製造簡單之優點。 設計成格狀平板之電源電壓線具有可以應用基板電位 或連接柱狀物之摻雜井的電位中之柱狀物材料的優點， 在此情形下可以避免浮動本體效應。 設計成平行行進之離散線形式的電源電壓線具有記億 體單胞可以經由瘡些離散的電源電壓線採用之優黏。 設計成H Ρ二搔體及/或駑基二棰體之二極體結構也在本 發明之範圍中。 經米-部中央標率局月Η消費合作社印^ (請先閱讀背面之注意事項再填寫本頁) 為了能夠直接穿透，另外的可能性為将二極體結構製 造成為具有介電膜厚約1-2η 之薄膜組件的薄層二極體， 該介電膜像位在兩種不同摻雜例如，由多晶矽製成的多 晶矽之間。 Β外的導電結構最好排列在相鄭柱狀物的二極體結構 之間，而且和二搔驩結構的連接面一起形成額外的電容》 記億釀單胞裝置最好採用自行對準的製程步驟産生， 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公嫠） 405261 A7 B7

五、發明説明（r 經消部中央標準局負J-消费合作社印5不 一行以以生 和部區二一，可成成成産 在緣料摻 第平可可産 一二雜第第區區形形形才 ，像絶材自 ，互生且式 第第摻和在極雜而在在， 渠線用緣由 渠相産度方 應和成一構汲摻散以則後 溝壓再絶藉 溝此，長此 對一 形第建 \ ,擴可，之 一電，，著 二彼果緣以 向第部成由極緣外其現物 第源渠下接 第上結邊可 方之底形藉源邊向則實狀 刻電溝形 ， 第本，的， 其渠的而是共的璃，式柱 蝕生二情止 和基渠 F 物。刻溝渠渠都生物玻現形的 先産第此為 1 旦溝寸狀求蝕二溝溝下産狀雜實板區 ，散開在位 第式二尺柱需先第分分形而柱摻式平雜 線擴直，準 刻形第構之間好和部部情區個自形狀摻 壓或垂渠之 蝕狀過結隔空最一二二種雜各如板格之 電植，溝列 先帶越小間的，第第第各摻在，平以部 源佈後二排 首為會最的胞物於和和在的繞源缠其底 電的之第區 ，將渠之 F 單狀小一 一 ，部環雜連若渠 的部，和搔 物都溝造寸體柱度第第中底區摻以，溝 散底中渠汲 狀渠一製尺億該深在刻程渠極自線生二。離渠之溝 \ 柱溝第術構記成其著蝕製溝汲或壓産第源成溝圍一極 成二後技結之形旦接次此分 \ 值電前和壓形該範第源 形第-然別小 2 要渠，再在部極佈源之一電要在的滿共 要和 ，個最4F了 溝渠後 ，二源由電物第源了由明填達 了 渠進用造個為二溝然渠第共藉若狀在電為藉發料到 為溝行使製每 第分，溝和此以 柱為生 再本材約 (請先閏讀背面之注意事項再填寫本頁) 本紙張尺廋適川中國K家標卑（CNS ) Λ4规格（210 X 297公釐） 經满部中央標枣局負Η消费合作扣印繁 A7 B7 五、發明説明（έ ) 405261 雜源，如自摻雜玻璃的向外擴散形成環繞柱狀物之共源 榷/汲極匾。 記億電晶體和選擇電晶體的閘極電極及二極體結構最 好都使用藉由沉積相對應層和非等向回蝕刻這些層的間 隔物技術形成，在此方式下，該結構可以具有小於可以 使用艏別的技術製造之最小結構尺寸F的尺寸》 至少在主區域具有單晶矽的基板傺在本發明的範圍中 ，單晶矽晶圓或部分具有在承載晶圓之上的絶緣層和在 該絶緣層之上的單晶矽層之基板的單晶矽層最遶合當作 基板，此外，在主區域具有SiC之基板也在本發明的範圍 中〇 該二極體結構最好使用不同的摻雜矽層和/或金腸矽 化物製造。 使用實施範例和圖示詳細説明本發明於後。圖式簡單 說明如下： 第1 _為具有埋入的n+摻雜層和Si02層之P摻雜基 板横截面圈。 第2 _為在自Si02層形成硬遮罩和形成柱狀物之後的 基板横截面圖。 第3圃為第2圖之平面圖。 第4圖為示於第2圖之基板在形成摻雜區之後的横截

Srst 圖。 第5圈為在形成用以完成柱狀物之第一和第二溝渠後 的基板横截面團》 -8 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 木 訂^ - * - (請先閱讀背面之注意事項再填寫本頁) 405261 經沪部中央標率局貝Η消费合竹妇印$! 五、發明説明（ η ) 1 第 6 園 為 在 形 成 閘 極 電 搔 和 第 一 摻 雜 多 晶 矽 間 隔 物 之 1 1 後 的 基 板 横 截 面 圖 0 1 1 第 7 画 為 在 形 成 擴 散 屏 障 和 第 二 摻 雜 多 晶 矽 間 隔 物 之 請 1 kj 1 後 的 基 板 横 截 面 園 0 閲 讀 1 I 第 8 圖 為 在 形 成 第 一 中 間 氧 化 層 之 後 的 基 板 横 截 面 圖〇 背 面 1 1 之 第 9 围 為 在 形 成 排 列 在 第 二 摻 雜 多 晶 矽 間 隔 物 表 面 上 意 1 拳 1 的 導 電 結 構 之 後 的 基 板 横 截 面 圖 〇 項 再 第 1 0 圖 為 在 形 成 第 二 中 間 氣 化 層 和 導 電 層 之 後 的 基 板 填 寫 本 横 截 面 圖 〇 頁 S· 1 I 第 1 1 圖 為 在 建 構 用 以 形 成 字 元 線 區 之 導 電 層 後 的 基 板 1 1 平 面 圖 〇 1 1 第 1 2 圖 為 示 於 第 1 0 m 之 基 板 在 形 成 第 三 摻 雜 多 晶 矽 間 1 訂 隔 物 之 後 的 横 截 面 圖 〇 1 第 1 3 圖 為 已 形 成 格 狀 電 源 電 壓 線 之 基 板 的 横 截 面 圖 〇 1 圖 式 並 不 是 以 一 定 的 比 例 表 示 〇 1 在 由 具 有 約 10 16 C Β -3 基 底 摻 雜 的 Ρ 摻 雜 cm 早 晶 矽 製 成 之 1 1 基 板 1 中 » 埋 入 的 Ν + 摻雜層2 根據約以1 〇MCI02劑量和約 -1 以 2Η eV能 量 的 砷 作 佈 植 在 深 度 約 為 1 / / η 處 産 生 9 而 其 厚 1 | 度 約 為 0 . 2 μ m (參見第1 圏） 當 二 擇 其 一 時 9 在 n + 摻雜 1 1 矽 基 板 的 表 面 上 所 産 生 之 P 摻 雜 磊 晶 層 可 以 世 田 作 基 板 1 1 1 使 用 〇 1 1 1 藉 由 2X1 015 c t劑量之砷， 以2 0 0 k e V之能量佈植， 以 1 1 連 接 主 區 域 4 之 方 式 形 成 厚 約 0 . 1 yU η 之 η + 摻雜層5 〇 1 I 接 著 在 基· 板 * 1 之 主 區 -9 域 4 之 上 9 以 TE0S 製 程 沉 積 9 例 1 1 1 1 1 1 本紙張尺度適用中國國家標羋（CNS ) Λ4规格（210X297公釐） 經滅部中决標率局员J-消Φ;合作社印來 A7 4Q5261_!Z__ 五、發明説明（友） 如，層厚約200nai之Si02層3 ，使用徹影製程步驟，藉 由建構Si02層3形成硬遮罩3'(參見第2圖）。 硬遮罩3’為排列成排列成格子形之方形固體組件，且 具有，例如，0.15//Π1之邊緣長度和，例如，0.15AIB的 中立間隔，在硬遮罩3'固體組件之間的n+摻雜層5之表 面並未有覆蓋，帶狀形式之遮罩溝渠行進通過硬遮罩3' 之固體組件的格子狀裝置，此硬遮罩3'鄰接在固體紐件 之間，其中第一遮罩溝渠垂直平行於主區域4之第二平 面行進，而與平行在圓示區之外的第二區域行進之第二 遮罩溝渠相交。 使用硬遮罩3’當作蝕刻遮罩，蝕刻第一部分溝渠6i和 第二部分溝渠62 ,例如，蝕刻傺使用HBr，cl2完成， 例如，蝕刻的深度為蝕刻的深度必須要夠大， 使第一部分溝渠6ι和第二部分溝渠62能降到進入在埋 入的n+雜層2上之P摻雜基板材料1之中。 該n+摻雜層5傺在第一部分溝渠和第二部分溝渠 62的蝕刻期間建構，接著在此製程中形成要産生之選擇 電晶體的源極/汲極區5’。 摻雜區7係根據先用5X10 Ucb·2劑量的砷或磷，以 50keV的能量佈植，再用熱處理形成在第一部分溝渠 和第部分溝渠62的底部（參見第4圖），以對應第一部分 溝渠61和第二部分溝渠62的方向之方式，該摻雜區7 具有平行於主區域4之格狀横截面，例如，再藉由之後 的高溫步驟之向外擴散之後，摻雜區7的深度約為 在此方式下的摻雜區7之尺寸不會逹到埋入的 n+摻雜層2之表面。 -1 0 - 本紙張尺度適州中國K’4:摞準（CNS ) Λ4規格（210X 297公釐） --------_--^--二------訂--，---^——欢 V (請先閱讀背面之注意事項再填寫本頁) 經湞部中决標卑局妇工消费合作社印^· A7 40-5261---- 五、發明説明（7 ) 為了避免第一部分溝渠和第二部分溝渠62之未覆 蓋側壁的摻雜，用藉由先沿積厚2 Onn之Si 〇2層，再非 等向回蝕刻而形成{未顯示）之薄Si02間隔物（約20ηι») 遮蔽這些倒壁。 第一溝渠8和第二溝渠（在本節並不會出現）係根據使 用硬遮罩3'當作蝕刻遮罩，用Cl2 ,HBr的非等向蝕刻， 自第一部分溝渠和第二部分溝渠62形成，其中第一 和第二溝渠自主區域4降到埋入的n+摻雜層2之中（參 見第5圖），第一溝渠8和第二溝渠的深度約為l.Q#m ，在此同時，在第一溝渠8和相對其横向行進的第二溝 渠之間形成矽柱狀物9 (參見第5圖），在形成該矽柱狀 物9的期間，建構摻雜的格狀區7 ，在此製程中，僳在 矽柱狀物9的邊緣上製造環狀的共源極/汲S極區7’（參 見第5圖）。 例如，根據熱氣化法形成厚度為5nB之第一閘極氣化物 1〇(參見第6 _),第一閛極氧化物1D至少覆蓋在共源極 /汲極區7'和埋入的n+摻雜層2之間的矽柱狀物9的邊 緣上。 藉由先沉積一層厚30nm,例如，同時由n+摻雜多晶 矽製成的第一導電層，再使用C2 F6非等向回蝕刻而形 成第一摻雜多晶矽間隔物1 1 ,此第一摻雜多晶矽間隔物 11覆蓋矽柱狀物9的邊緣下區域，第一摻雜多晶矽間隔 物11至少到達共源極/汲極區7'之Pn接面（面對該埋入的 n+摻雜層2)此共源極/汲極區7'具有矽柱狀物9之P摻 雜基板材料，第一摻雜多晶矽間隔物1 1環嬈著個別的矽柱 狀物9 ,其形成由部分毗連當作源極/汲極區之個別的砂 -1 1 - 本紙張尺度適州中國®家標绰（CNS ) Λ4規格（210Χ 297公釐） (請先閱讀背面之注意事項再填寫本頁)

*1T A7 405261-^--- 五、發明説明（…） 柱狀物9之埋入的n+摻雜層2所形成的記憶電晶體之閘 掻電極，對應矽柱狀物9和P摻雜矽排列在共源棰/汲棰 區7 '之間。 接著將由，例如，Si02 ,氮化的Si02或Si3 N4製成 ,層厚約0.5-1.5# in之介電層應用到第一摻雜多晶矽間 隔物11的表面上，為了簡單起見，並未圖示該介電層， 例如，同時由η摻雜多晶矽製成之第二導眉僳沉積在介 電層之上，然後再作非等向回蝕刻，結果形成第二摻雜 多晶矽間隔物1 2 (參見第7圖），第二摻雜多晶矽間隔物 12環嬈著第一摻雜多晶矽間隔物11，且與介電層和第一 摻雜多晶矽間隔物1 1 一起形成具有非等稱特性曲線之 積體二極體，為此，在第一摻雜多晶矽間隔物11中之摻 雜濃度約為lomcir3 ，而在第二摻雜多晶矽間隔物12中 之摻雜濃度約為1 〇 17 c ΙΓ3。 藉由沉積可流動的Si02 ，形成镇滿第一溝渠8和第二 溝渠下區域到共源極/汲極區7 ’準位之之第一中間氧化 (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部中央標準局貝工消費合作社印裝 之使覆如製隔源隔而蕭摻 蓋由未例物間共間，此二 覆藉的，化矽到矽鈦，第 未，10B矽晶12晶化體和 分])物金屬多物多矽極11 團 部化之金雜隔雜用二物 在U氧式由摻間摻使基隔 留!!極形，二矽二14蕭間 3 見 _ 1 閘物式第晶第構成矽 層α 一化形在多果結形晶 化上第矽物造雜結電物多 氧面除成化製摻，導隔雜 間表移換矽式二□)和間摻 中的刻轉成方第目，矽 一 一12蝕以換此接U-3晶第 第物向可轉以連ucm多自 ，隔等積其偽且_17雜成 時矽之沉將14，(^10摻形 同晶，箸後構上7'為二與 此多如接然結面區雜第偽 在雜例，，電表極摻與體 ，摻，份鏡導的汲的則掻 1 二 S3 部或之 1\1 者二 層第用蓋鈦成物極物後基 本紙張尺度適用中國國家標準（CNS ) Λ4規桔（210X297公# ) kl β ( 2月5胡0.説-4明發 %五 構體 結極 體二 極基 二蕭 作用 當使 體獨 極單 二以 的可 12也 物， 隔時 間一 矽其 晶擇摻 多二 一 雜當第 物 隔 間 矽 晶 多 雜 ，S 用成 使形 起或 物 隔 間 矽 晶 多 雜 摻 二 第 和 型層 雜化 摻氣 P 間 是中 會二 2 g 1 0 物生 隔産 間物 矽化 晶氧 多的 雜動 摻流 二可 第積 而沉 ， 由 體藉 極後 二然 參 /IV 上 之 4 11 構 結 導 在 蓋 覆 全 完 層 化 氧 間 中 中 其 Π 圖 5 形 化 氧 熱 之 上 緣 〇 6 邊1 蓋物 覆化 未氣 9 極 物閘 狀二 柱第 在， 據 根 如 例 10厚 第層 見成 晶蝕 多回 雜由 摻藉 + 再 η 雜} 摻圖 由10 時第 同見 ，參 如7( 例1 層 η’電 1. 導 之 厚成 層製 積， 沉如 箸例 接 ， 矽 ο ο 物 狀 柱 矽 的 鄰 Rn 7 f 1 在層 ，電 刻導 圖 面 平 之 圖 1A li 第 見 參 , 下 17形 區情 線種 元和 字在 生， 産— 間 之 與 隔9 分物 互狀 相柱 此矽 彼關 成相 形和 7 7 1 1 區區 線線 元元 字字 之自 起各 一 在 在， 9 構 物結 狀狀 柱帶 矽行 的平 連之 層 化 氣 間 中 二 第 蓋 覆 有 沒 並 間 構 結 狀 帶 的 鄰 C 相面 之表 成的 形15

物第 化成 氣形 極上 閘面 二表 第矽 除的 移蓋 刻覆 蝕未 向在 等係 之化 ，氧 如熱 例， ，分 HF部 用蓋 使覆 由未 藉的 6 1X 物為 化度 氣厚 極的 8 1 三物 如 例 成 完 間 期 例 積 沉 箸 接 化晶 氧多 搔雜 閘摻 三 + 第" 之 成 形 由 時 同 -----:—:VI— (請先閱讀背面之注意事項再填寫本頁)

'1T 經濟部中央標準局員工消費合作社印掣 此 1 在物 ，隔 構間 建矽 刻雜 蝕摻 回三 性第 等之 bh TTK 9 由物 藉狀 再柱 後矽 然個 ，各 層嬈 電環 導成 的形 成中 製程 矽製 圖 2 11 見 參 區 極 汲 \ 極 源 共搔 自汲 於\ 用極 成源 形和 9 Jr 1矽 物雜 隔摻 間 P 矽的 晶 9 多物 雜狀 摻柱 三矽 第， 面 極 藉0 ^ ^ 的 極 立 閘17建 的區的 體線層 晶元電 電字導 取在之 謓列接 之排連 成偽者 形物後 5'隔與 區間 矽 刻 晶 蝕 多 向 雜 等 摻 的 • F 三 Η 第 用 該:ο使 由 上 本紙張尺度適用中國國家標準（CNS ) Α4規枱（210Χ29?公犛） 經满部中央標率局员工消費合作社印來 A7 --405264---- 五、發明説明（* ) 和同時沿積厚約30η*之n+摻雜多晶矽層，移去未覆蓋之 字元線區171的表面之第三閘極氣化物18,使用導電連接 字元線匾17·到第三多晶矽間隔物19的間隔物蝕刻以形成 第四多晶矽間隔物20,第三摻雜多晶矽間隔物19形成與 字元線區17'在一起之字元線。 記億體單胞裝置係藉由沉積另外的中間氧化物，藉由 蝕刻用以將位元線連接到源槿/汲搔區5'之連接孔，籍 由形成位元線，金靥化層和保護層等已知方式完成（未詳 細圖示説明）<» 在另一實施範例中，當順序已用第1 _到笫5圖逼真 地描寫之製程完成，形成之埋入的n+摻雜層2則尚未完 成，在達到第5圖之製程狀態後，用10 劑量的砷 ，例如，以30keV的能量，例如，完成佈值，以在第一溝 渠8和第二溝渠的底部形成格狀n+摻雜區2’（參見第13 圖，其中與第一實施範例相同的部分以相同的參考符號 表示），格狀n+摻雜區2’的相鄰網狀物傺以基板1之P 摻雜矽排列在其間的方式建立尺寸。 然後參考第6画和第7圖説明製程步驟，在形成第二 摻雜多晶矽間隔物12之後，完成熱氣化，以在第二摻雜 多晶矽間隔物12的表面上形成薄Si02層（未圖示），該 Si02層之厚度約為5nm,接箸藉由沉積同時摻雜多晶矽 和回蝕刻此多晶矽形成導電镇充物，其中此埔物填淇第 一溝渠8和第二溝渠的底部，而且至少到達第二摻雜間 隔物12的準位，該導電《充物13‘與第二摻雜多晶矽間隔 -1 4 - 本紙张尺度速用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 、va

(請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） —Ά------訂------令j 405261 五、發明説明（* ) 參考符號説明 1 ..........基板 2 ..........n+摻雜層 3 ..........S i02 層 4 ..........主區域 5 ..........n+摻雜層 6ι ........第一部分溝渠 62 ........第二部分溝渠 3 ‘ ........硬遮罩 5 '........源棰/汲極區 7..........摻雜® 7 '........共源極/汲極區 8 ..........第一溝渠 9 ..........柱狀物 10 .........第一閘極氣化物 11 .........第一摻雜多晶矽間隔物 12 .........第二摻雜多晶矽間隔物 13 .........第一中間氣化層 13’ .......導電填充物 經满部中央標率局負工消费合作社印繁 (請先間讀背面之注意事項再填寫本頁) 14 .........導電結構 15 .........第二中間氣化層 16 .........第二間搔氣化物 17 .........導電層 1 7 1 .......字元線區 -16- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） A7 B7 瘳 18 .........第三閛棰氣化物 19 .........第三摻雜多晶矽間隔物 2〇.........第四摻雜多晶矽間隔物 21.........n+摻雜區 (請先閱讀背面之注意事項再填寫本頁) 經满部中央標率局兵Η消費合作社印裝 -17- 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐）

Claims (1)

1. ——405^61- 六、申請專利範圍 第87105875號「具有動態增益之動態隨機存取記憶體之配置 及其製造方法j専利案 ...——一 ' 在f (請先閲讀背面之注意事項存填寫本頁) (:89弈3月^白修正） 伽 Λ申諦専利範圍： 1- 1. 一種動態隨機存取記憶體之配置，其特擞爲： -許多的動態增益記憶體單胞係以積體形式提供在基 板（1)之中， -記憶體單胞都具有一選擇電晶髋，一記憶電晶體和 一二極髖結構， -選擇電晶體和記憶髖電晶體在各種情形下都設計成 與基板之主區域有關的垂直式MOS電晶體， -選择電晶體和記憶電晶體係彼此相互重叠排列，且 綞由共源極/汲極區（7’）彼此相互連接， -記憶電晶體的源極/汲極區（2)係連接到電源電廛 線，選擇電晶體的源極/汲極區（5’）係連接到位元 線，而選擇電晶體的閘極電極（19)則連接到字線 (17’，19)，及二極體結構（11 ,12,14)係連接在共源 經濟部智慧財產局員工消費合作社印製 極/汲極區（7’）和記憶電晶體的閘極電極（1U之間 » 2. 如申請専利範围第1項之動態隨檐存取記憶體之配置 ，其中 -基板（1)具有垂直基板主區域（4)排列之柱狀物（9) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） A8 B8 C8 405261_£!____- 六、申請專利範圍 -選擇電晶體和記憶锺晶體在和種情形下都排列在柱 狀物（9)其中之一的邊緣一，選擇電晶體和記憶電 晶髖的閘極電極（11，19)及二極體結構（12,14)都 環繞著柱狀物（9丨。 3. 如申請專利範困第1項之動態隨機存取記憶體之配置 ，其中 -電源電壓後（2)至少部分行在柱狀物（9)之下的基板 (1)中， -字元線具有區（17’），其中排列在相鄰柱狀物<9)之 間且連接到其閘極電極圔繞這些柱狀物（9)之選擇 電晶體的閘極電極（19)， -二極體結構（11,12, 14)在各種情形下都排列在字元 線之下* 4. 如申請専利範圍第1至3項中任一項之動態隨檐存取 記憶體之配匿，其中二極體結構具有一np二極體和/ 或一蕭基二極體和/或一薄膜二極體。 5. 如申請專利範画第1,2或3項之動態隨檐存取記憶體 之配置，其中一額外的導電結構（13，）係排列在相鄰柱 狀物（9)的二極體結構（Π，12, 14)之間，且與毗連的二 極體結構（12)之表面一起形成額外的電容。 6·如申請専利範圍第4項之動態鼸檐存取記憶體之配朦 ，其中一額外的導電結構<13，）係排列在相鄰柱狀物 (9)的二極體結構（11,12, 14)之間，且與毗連的二極艚 -2- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐） (請先聞讀背面之注^^項再填寫本頁) 、11 經濟部智慧財產局員工消費合作社印製 405261t、申請專利範圍 A8 B8 C8 D8 結構（12)之表面一起形成額外的電容。 7.—種動態增益記憶體單胞配置之製造方法，其特徵爲 -在基板<1)中製造許多各自具有一選擇電晶體，一記 憶電晶體和一二極體結構之動態增益記憶體單胞， -選擇電晶體和記憶電晶髖在各種情形下都形成與基 板之主區域有關的垂直式MOS電晶體 -選擇電晶體和記憶電晶體彼此相互重丨暈； 且經 由共源極/汲極區（7’）彼此相互連接y -記憶電晶體的源極/汲極區<2)係連i 電源電壓 線，選擇電晶體的源極/汲極區（5’_睡接到位元 線，而選擇電晶體的閘極電極（19)則連接到字元線 (17’，19)，及二極體結構（11,12,14)係連接在共源 極/汲極區（7’）和記憶電晶體的閘極電極（11)之間

   I - - n I n n I I I I I - * '11. (請先閲讀背面L注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 .如申請専利範圍第7項之方法，其中 -基板（1)提供垂直於基板（1)之主區域（4)排列的柱 狀物（9 )， -選擇記憶電晶體和記憶電晶體在各種情形下都形成 在柱狀物（9)其中之一的邊緣上，選擇電晶體和記憶 電晶雠的閘極電極（19)及二極體結樽（11,12,14)都 環繞著柱狀物（9)。 .如申請專利範圍第8項之方法，其中 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部智慧財產局員工消费合作社印製 A8 B8 405261_^__ 六、申請專利範圍 -爲了要在主區域（4)形成柱狀物，需蝕刻第一構渠 (8)和第二溝渠，第一溝渠和第二溝渠在各種情形 下都爲帶狀形式且基本上彼此相互平行行進，及第 一溝渠（8)會越過第二溝渠， -連接到位元線之選擇電晶體的源極/汲極區（5’）在 各種佾形下都形成在主區域<4)上，連接到電源電 壓線之記憶電晶髖的源極/汲極區（2)形成在柱狀 物（9)之底部，且夾在當中，形成爲環形摻雜區之 共源極/汲極區<7’）形成在柱狀物（9)的邊緣上。 10. 如申請專利範匯第9項之方法，其中 -爲了要形成柱狀物（9)，先蝕刻第一和第二部分溝 渠（6i，62)，其結果對應第一溝渠<8)和第二溝渠， 但是其深度小於第一溝渠（8)和第二溝渠， -在第一部分溝渠（6d和第二部分溝渠（62)的底部 製造摻雜區（7)， -藉由進一步的蝕刻，自第一部分溝渠<60和第二部 分溝渠<62)製造第一和第二溝渠（8)，在各種情形 下，可以藉由建構在第一部分溝渠（6d和第二部分 溝渠（62)底部的摻雜画（7)而製造共源極/汲極區 (71)。 11. 如申請専利範圍第10項之方法， 其中在形成柱狀物（9)之後，在第一溝渠（8)和第二溝 渠底部製造電源電壓線（2’）成爲格狀摻雜區》 • 4 · 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公兼j ~~ ^^1 ^^1 In ^^1 ^^1 ^—a· I -- ^^1 I 方衣 ^^1 ml ^^1 ^^1 (請先閲讀背面之注意事項再填窝本頁) 經濟部智慧財產局員工消費合作社印製 A8 Βδ C8 Π8 —404m----7Τ、申請專利乾圍 12_如申諝専利範圍第8至11項中任一項之方法，其中 -爲了要形成記憶電晶髖的閘極電極（11)和二極體 結構<12)，沉積基本上爲共形邊緣覆蓋之第一摻雜 餍，再非等向回蝕刻，最後產生第一摻雜間隔物（11) -沉積基本上爲共形邊緣覆蓋之第二摻雜層，再非等 向回蝕刻，最後產生第二摻雜間隔物<12)， -形成部分排列在第二摻雜間隔物（12)表面之上且 連接到共源極/汲極區（7’）的導電結構（14)。 13. 如申請専利範圖第12項之方法， 其中摻雜塡充物（13’）係形成在排列在相鄰柱狀物（9) 之上的第二摻雜間隔物（12)之間，其中塡充物與第二 摻雜間隔物一起形成額外的電容* 14. 如申請専利範圍第12項之方法，其中 -基板（1)至少在主區域（4)的區域爲單晶矽， -第一摻雜厨和第二摻雜餍包含摻雜的矽， -導電結構（14)包含金颺矽化物》 15. 如申請專利範圍第13項之方法，其中 -基板（1)至少在主區域（4)的區域爲單晶矽， -第一摻雜餍和第二摻雜層包含摻雜的软， -導電結構（14)包含金屬矽化物》 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）