TW405174B - Process for manufacturing semiconductor integrated circuit device - Google Patents

Process for manufacturing semiconductor integrated circuit device Download PDF

Info

Publication number
TW405174B
TW405174B TW086112277A TW86112277A TW405174B TW 405174 B TW405174 B TW 405174B TW 086112277 A TW086112277 A TW 086112277A TW 86112277 A TW86112277 A TW 86112277A TW 405174 B TW405174 B TW 405174B
Authority
TW
Taiwan
Prior art keywords
film
photoresist
pattern
manufacturing
circuit device
Prior art date
Application number
TW086112277A
Other languages
English (en)
Inventor
Takashi Yunogami
Shunji Sasabe
Kazuyuki Suko
Jun Abe
Takao Kumihashi
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW405174B publication Critical patent/TW405174B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Description

4〇5l74
五、.發明説明（ 經濟部中央標準局員工消費合作社印装 發明背景 : 月是有關含有高介電體電容器之半導體 製造方法。特別是適用於乾綱時，使用產生笑氣 應生成物之導電材料來製造強(高)介電體電容器 的製程中之有效之技術者α 自 2 5 6 M b i t 至 1 C} b i t 以 πιτ λ·丄 r*·»、 R , u以下（大電容之dram (Dynamic
Random Access Memory) ’其補救隨記憶格之細微化而致 =貯蓄電荷量之減少之對策，係要求將蓄積資訊用容量元 件（電容器）之電容絕緣膜以Ta2〇5或BST((Ba Sr)丁叫 心比介電率在20以上之高介電體材料、或； PZT(PbZrxTll_x〇3)、、咖、
PbT1〇3、SrTl〇3、BaTl〇3之比介電率超過1⑻之強介電禮 材料所構成3 邮另一方面，於非揮發性記憶體之領域中，將上述強介電 a材料之刀極反轉用於保持憶之強介電體記憶體之開發 亦在進行中！： 將E谷為 < 電容絕緣膜以如上述之強（高）介電體材料構 成I情況中，挾住電容絕緣膜之電極用導電膜亦必須以對 這些材料有高親和力，例如以如以般之高熔點金屬材料構 成。 惟，使用Pt或PZT形成電容器之情況之問題點已知有： 將堆積於基板上之Pt或PZT之薄膜以乾式蝕刻加工時，低 蒸氣壓之反應生成物會大量附著於圖案之侧面，而成為造 成電容器彼此間之短路之起因。 4- 本纸張尺度適用中國國家標準（CMS ) Α4規格（210X297公釐> ---I H - I n HI - 1 --i— I ----'ςτ (請先聞讀背面之注意事項再填寫本頁) 405174 五、發明説明（ ㈣：'胰以乾式蝕刻加工時，防止反應生成物附著 ；术之侧面之對策，已知有：在用於蝕刻之耐蝕刻罩之 光阻側面上設置斜面之方法，或取代光阻而 金屬膜等之硬罩之方法。 7胰次 1996年43屆應用物理學協會演講會，講稿集N〇。之 27P-N-9報告··將基板上所堆積之Pt/PZT/Pt三層膜以 乾式蝕刻時，藉由使用於側面設有致75度之斜面之^阻罩 ，可形成無侧壁附著膜之乾淨的電容器。此係於光阻罩之 側面上設斜面後，圖案之侧面上亦被蝕刻離子照射之故， 藉由將斜角作為比某定值（致75度）大，蝕刻除去之速度比 側壁附著膜堆積之速度增加得快之故。 199：)年56屆應用物理學會學術演講會，演講稿等2之 26a-ZT-4報告：將!^膜乾式蝕刻時，藉將蝕刻成特定之圖 案的氧化矽膜用於耐蝕刻罩上，且使用於Ar中添加氧之蝕 刻氣fa，將P t膜加工成斜面狀，可進行無側壁附著膜之蝕 刻。 曰本專利特開平5 - 89662號揭示：將蝕刻成特定圖案之
Ti膜用於耐蝕刻罩蝕刻Pt，而形成無侧壁附著膜之良好卜 圖案之方法。 經濟部中央標準局員工消費合作社印裝
Brian Chapman 之，’Glow Discharge processes SPUTTERING AND PLASMA ETCHING” p244 至 p253 揭示 使用設有斜面之光阻罩之R〗E蝕刻技術。 發明簡要 惟本發明者檢討發現，使用於側面上設有斜面之光阻罩 -5- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 405174 A7 B7 經濟部中央標準局員工消费合作杜印製 五、發明説明（3 將Pt膜圖案化之習知方法，不僅光阻罩之側面上形成斜面 之步騾煩雜，將微細之Pt圖案以高尺寸精確度地形成亦極 困難。 另一方面，使用氧化矽膜或金屬膜等之硬罩之方法，因 將Pt膜上所堆積之這些膜予以乾式蝕刻形成硬罩圖案之故 ，與使用光阻罩之情況相比，有步騾增加之問題。又，蝕 刻中，必須將硬罩加熱至接近300它為止之故，將強（高）介 電體膜上之Pt膜蝕刻時，會有底層之強（高）介電體膜劣化 之問題，及蝕刻結束後將硬罩灰化除去亦有困難之問題。 本發明t目的在提供將基板上堆積之以等薄膜以用光阻 罩之乾式㈣目案化#，不會於圖案㈣彡留低蒸氣壓之 反應生成物，且可以高尺寸精確度地形成微細之圖案之技 術。 、本發明之上述及其他目的及新穎特徵可由本說明書之記 載及附圖獲得深一層之瞭解。 本萊所揭示之發明之簡要說明如下。 (1) 本發明〈半導體積體電路裝置之製造方法，其特徵在 於包含：在'晶圓之第K面上；將包含直接或介以一個或 k數之中間膜所形成之易引起側壁附著之膜的單一或複數 之膜所成之薄膜，以至少下側—半的側面大致為垂直，而 頭:外周部巨觀上係具有向上凸的順斜面或圓狀之特定之 圖术之光阻作為耐蝕刻罩，力薄膜圖案之側面形成到達其 下端（順斜面地藉由乾式㈣圖案化之步驟。 (2) 尽發明〈半導體積體電路裝置之製造方法，其中形成 -6- (請先閲讀背面之注意事項再填寫本頁) 訂 ---------- η λ β7 五'發明説明（4 ) 上述薄膜圖案後’進而進行過姓刻而除去殘留於上述薄膜 圖案侧面之侧壁附著膜。 (3) 上述薄膜包含白金薄膜。 (4) 上述薄膜包含高介電體薄膜或強介電體薄膜。 ⑺本發明之半導體積體電路裝置之製造方法，其特徵在 於包含下列步驟： U)於晶圓之第丨主面上，將包含易引起側壁附 單一或複數之膜所成之薄膜，直接或間接形成之步驟；及 、（b)於上述薄膜上，將至少下侧一半之侧面大致垂直，而 於K3外周上邵巨觀上具有向上凸之順斜面或圓狀之特定 之圖案之光阻，直接或介以一個或複數之中間膜片以形成 之步驟；及 (〇將上述特定之圖案之光阻作為耐蝕刻罩，將上述薄膜 ，於薄膜圖案之侧面上形成到達其下端之順斜面地，藉由 乾式蝕刻圖案化之步騾。 (6) 本發明之半導體積體電路裝置之製造方法，其中將上 述薄膜圖案形成後，進而進行過蝕刻，以除去殘留於上述 薄膜圖案側面之侧壁附著膜。 (7) 上述薄膜包含白金薄膜。 (8) 上述薄膜包含高介電體薄膜或強介電體薄膜。 (9) 本發明之半導體積體電路裝置之製造方法，其特徵在 於包含： (a )於gg圓之第1主面上’將包含易引起側壁附著之膜的 單—或複數之膜所成之薄膜，直接或間接形成之步驟；及 -7- 本紙張尺度適用t國國巧準（CNS )从胁（210 X297公麓) ~ '- II - -I I I · (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標芈局員工消費合作.社印製 405174 A7 B7 經濟部中央標準局員工消費合作社印裝 五、發明説明（5 =於上述薄膜上，將正型二苯甲㈣料樹脂光阻劑， 直接或間接旋轉塗布之步驟；及 景二將成上:广型：苯甲酮系齡搭樹脂光阻劑予以曝光及顯 〜而形成特疋又光阻劑圖案之步驟；及 ⑷除了至少將上述光阻劑圖案予以加熱之外 於其表面照射紫外線而使上述光阻劑圖案硬化之步驟.3及 ⑷將上述硬化之光阻劑圖案作為耐料罩，將上述薄膜 ，於薄膜圖案之侧面上形成到達其下端之順斜面地，藉由 乾式蝕刻圖案化之步騾；及 ⑴於形，上述薄膜圖案後，進而進行過_，以除去殘 留於上述薄膜圖案側面之側壁附著 其中上述⑷步驟結束時，使上述光阻案之頭部外周 7帶圓狀地’減弱上述正型二苯甲鲷系紛搭樹脂光阻劑膜 颁影時未曝光部分之表面難溶化之程度。 (10) 上述薄膜包含白金薄膜。 (11) 上迷薄膜包含高介電體薄膜或強介電體薄膜。 (12) 本發明之半導體積體電路之製造方法，係藉由使用 正型或負型之光阻及實質上相同波長之曝光光之縮小投影 曝先’反覆進行光姓刻處理，而將複數之薄膜化.並 特徵在於： ’ ” 於上述光强刻處理之一部分之步驟中，使用上述正型或 貝型（第！光阻，於其他之—部分之步驟或實質上並他全 部之步驟中’使用與上述第U阻之正、負之型相；，而 圖案之形狀特性相異之第2光阻。 -8 - 本紙張尺度適财賴家鮮（CNS ) Α4· ( 2!0Χ297公f )' ^--------—訂------ ί請先閲讀背面之注意事項再填寫本頁)
• II I 1 n L -ί - » 1. ·- I · A7 B7 6 五、發明説明（ (:3丄上述第i光阻係正型二苯甲酮系酚醛樹脂光阻劑、 处乐2先阻係正型非二苯甲酮系酚醛樹脂光阻劑。 請 先 閲 讀 背 | 項 再 填 寫 (^)本發明之半導體積體電路裝置之製造方法 述弟…且所成之光阻劑圖案作為耐㈣罩，將包本: 起側壁附著之膜之單一或複數一 ° 飞複數之膜所成之溥膜圖案化。 ()_發明之半導體積體電路裝置之製造方法係，包4 =述薄膜圖案化後，進而進行過姓刻，而除去殘留於： 迟薄膜圖案侧面之侧壁附著膜之步騾。 ； (:)本發明之半導體積體電路裳置之製造方法 在於包含下列步驟·· /、特徵 (a) 於晶圓之第〗主面上，將由單一或 ^ 薄膜，直接或間接形成之步騾；及一 <第1 訂 (b) 於上述第1薄膜上， 阻咸丨所成i非—笨甲酮系酚醛樹脂光 J斤成《弟i光阻膜，直接或間接形成之步驟，·及 (:)將上述第1光阻膜經縮小投影曝光處 述曝光結束之上述第夏光阻膜予以„“1 艇上形成第1光阻膜圖案之步驟；及 、 ⑷藉由將上述趵光阻劑㈣作 經 濟 部 中 央 橾 聲 貝 X- 消 費 合 作 社 印 製 :上述第1薄膜圖案化，於上述晶圓之第,主=:] MISFET之閘極之步驟；及 乂成 (〇於形成有上述問極之上述晶圓之第i主面上，將包各 於乾式姓刻時易引起側壁附著 ° 之m 早一或複數之膜所成 之罘2溥膜，直接或間接形成之步驟.及 ⑴於上述第2薄膜上’將正型二苯甲朗系紛链樹脂光阻 -9- 本紙張又度義t ®國^i??CNS ) Α4規格(Tl〇^97it7 A7 B7 405174 五、發明説明（ 劑所成之第2光阻膜，直接或間接旋轉塗布之步騾丨及 (g) 於將上述第2光阻膜經縮小投影曝光處理曝光後，網 上述曝光結束之上述第2光阻膜予以顯影處理，於第2薄膜 上形成第2光阻劑圖案之步驟；及 (h) 藉由將上述第2光阻劑圖案作為耐蝕刻罩之乾式蝕刻 ，將上述第2薄膜，於薄膜圖案側面形成 斜面地圖案化之步驟；及 (1)於上述薄膜圖案形成後，進而進行過蝕刻，以除去殘 留於上述薄膜圖案側面之侧壁附著膜之步驟。 (1 7 )上述第2薄膜係構成DRAM之記憶格之電容器之薄膜 〇 (18) 上述第2薄膜係構成強介電體RAM之記憶格之電容 器之薄膜。 (19) 上述第2薄膜係包含自Pt、Ir、Ir〇2、Rh、Rh〇2、
Os、〇S〇2、RU、Ru〇2、Re、Re〇3、Pd 及Au所成之群 中選出之一種或二種以上之金屬薄膜或導電性金屬氧化物 薄膜》 (20) 上述第2薄膜係包含自PZT、PLT、PLZT、SBT、
PbTi〇3、SrTi〇3及BaTl〇3所成之群中所選出之一種或二種 以上之強介電體薄膜。 (2 1 )本發明之半導體積體電路裝置之製造方法，其特徵 在於包含下列步驟： (a)於晶圓之第1主面上’將由單一或複數之膜所成之第1 薄膜’直接或間接形成之步驟；及 -10- 本紙張尺度通用中國國家標準（CNS ) Α4規格（2丨ΟΧ297公釐） -----^---^---Γ—π (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印策
405174
五、發明説明（9 經濟部中夬標隼局員工消費合作社印装 一（a)於晶圓又第〗主面上’將由單一或複數之膜所成 涛膜’直接或間接形成之步驟；及 弟】 (b)於上述第1薄膜上，將圖案側面上端部或上侧一半之 及面形狀為直角之第1光阻膜，直接或間接形成之步驟； 、；//).將上述第1光阻膜經縮小投影曝光處理曝光後，.將上 =暴光、·Ό束疋上述第丨光阻膜予以顯影處理，於上述 膜上形成第1光阻膜圖案之步驟；及 (d)藉由將上述第1光阻劑圖案作為耐蝕刻罩之乾式蝕刻 將上述第1薄膜圖案化，於上述晶圓之第1主面上妒 MISFET之閘極之步驟；及 Je)於形成有上述閘極之上述晶圓之第i主面上，將包含 早7或複數之膜所成之導電膜之第2薄膜，直接或間接形 成之步驟；及 # ( f)於上述第2薄膜上，將圖案侧面上端部或上側—半之 斷面形狀為比上述第1光阻膜之該部份更不為直角之第2光 阻膜，直接或間接旋轉塗布之步騾；及 (g)於將上述第2光阻膜經縮小投影曝光處理曝光後’將 上述曝光結束之上述第2光阻膜予以顯影處理，於第2薄膜 上开）成第2光阻劑圖案之步驟；及 (1〇藉由將上述第2光阻劑圖案作為耐蝕刻罩之乾式蝕刻 ，將上述第2薄膜’於薄膜圖案側面形成到達其 斜面地圖案化之步驟；及 、 ’' (1 )於上述薄膜圖案形成後，進而進行過蝕刻，以除去殘 (請先閎讀背面之注意事項再填寫本頁) -訂 . - 1 —ί 1·1 - -12 本紙張尺度適用中国國家樣隼（CNS ) A4規格（Μοχπ7公釐）
五、發明説明（10) 經濟部中央標準局員工消費合作社印掣 留於上述薄膜圖案侧面之側壁附著膜之步騾。 (23)本發明之半導體積體電路裝置之製造方法，其特徵 在於包含下列步騾： ⑷於晶圓之第！主面上’將包含易引起侧壁附著之膜之 單一或複數之膜所成之薄膜，直接或間接形成之步驟，·及 • (b)於上述薄膜上，將至少下侧_半之侧面大致垂直且 頭邵外周部具有圓狀之正型光阻劑圖帛，直接或間接形成 之步驟；及 (〇藉由將上述光阻劑圖案作為耐蝕刻罩，將上述薄膜， 除了於薄膜圖案側面形成到達其下端之順斜面之外，還於 上述光阻劑圖案及上述薄膜圖案之各個侧面上所附著之倒 壁附者膜之側面上，形成到達其下端之順斜面地藉由乾式 蝕刻圖案化之步驟；及 (d)於上述薄膜圖案形成後，進而進行過蝕刻，以除去殘 留於上述薄膜圖案侧面之侧壁附著膜之步驟。 (2 4 )本發明之半導體積體電路裝置之製造方法’其特徵 在於包含下列步驟： (a)於上逆晶圓之第1主面上，將包含易引起側壁附著之 膜之單一或複數之膜所成之薄膜，直接或間接形成之步鳄 :及 (b )於上述薄膜上，將侧面大致垂直之正型光阻劑圖案， 直接或介由一個或複數之中間膜予以形成或設置之步驟； 及 ， (c )藉由將上述光阻劑膜予以烘烤處理於上述光阻劑圖案 13 本紙張尺度適用中國國家標準（CNS ) A4規格（210x297公着） (請先閲讀背面之注意事項再填寫本頁) • J W I»-- -I _ 丁 L3 , 、一，3 l〇s五、發明説明（ 經濟部中央樣準局員工消費合作社印裝 頭部之外周部形成巨觀上向上巧之順斜面之步驟；及 ⑷藉^將上述光阻劑圖案作為耐㈣罩，將上述薄膜， ，、了於薄膜圖案側面形成到達其下端之順斜面之外 上述光阻劑圖案及上述薄膜圖案之各個侧面例 壁附著膜之側面上，形成到達其下端之順斜 =: 蝕刻圖案化之步騾；及 精由乾式 (e)包含於上述薄膜圖案形成後，進而進行過㈣，以除 殘留於上述薄膜圖案侧面之侧壁附著膜之步驟。 在(二),發明（半導體積體電路裝置之製造方法，其特徵 (a)於印圓之第1主面上，將包含易引起側壁附著之膜. 單一或複數之膜所成之薄膜，直接或間接形成之步驟；及 及（b)於上述薄膜上，將光阻直接或間接旋轉塗布之步驟 ⑷將上述光阻予以曝光、顯影’形成特定之光阻劑圖 之步驟；及 ⑷藉由將上述光阻劑圖案作為耐蚀刻罩，將上述薄膜 薄膜圖案侧面形成到達其下端巨觀上向上凸之順斜面地 由乾式姓刻圖案化之步驟；及 (e)包含於上述薄膜圖案形成後，進而進行過蝕刻，以 去奴留於上述薄膜圖案側面之側壁附著膜之步驟·藉由 制於上述光阻曝光時曝光光之聚焦條件，於上述光阻劑 案之頭部外周部形成順斜面或圓狀。 (2 6)本發明之半導體積體電路裝置之製造方法，其特徵 之 系 於 藉 除 控 圖 (許先閲讀背面之注意事項再填寫本頁) ^ 訂 -14 本纸張尺度適用中國國家標準（CNS) A4規格（2IGX297公幻 經濟部中央標準局員工消費合作社印衷 -- 405174^7 五、發明説明（12 ) 在於包含下列步騾： (a) 於晶圓之第1主面t1m ^ 米王曲上將由早一或複數之膜所成之第1 海膜’直接或間接形成之步騾；及 (b) 於上述第1薄膜上，將正型化學増益型光阻所成之第 1光阻膜，直接或間接形成之步騾；及 /e)將上述第1光阻膜曝光 '顯影’於上述第丄薄膜上形成 第1光阻劑圖案之步驟；及 (d) 藉由將上述第1光阻劑圖案作為耐蝕刻罩之乾式蝕刻 ’將上述第】薄膜圖案&，於上述晶圓之第】主面上形成 MISFET之閘極之步驟；及 (e) 於形成上述閘極之上述晶圓之第丨主面上，將包含於 乾式蝕刻日寺易引起側壁附著之膜之單一或複數之膜所成之 弟2薄膜’直接或間接形成之步驟；及 (f) 於上述第2薄膜上，將負型化學増益型光阻所成之第2 光阻膜，直接或介由一個或複數之中間接膜予以形成或設 置之步驟；及 (g) 藉由將上述第2光阻膜曝光、顯影，於上述第2薄膜 上形成頭部外周部有圓狀之第2光阻劑圖案之步驟；及 (1〇藉由將上述第2光阻劑圖案作為耐蝕刻罩之乾式蝕刻 ’將上述第2薄膜圖案化之步驟；及 (2 7)本發明之半導體積體電路裝置之製造方法’其特徵 在於包含下列步驟： (a)於晶圓之第1主面上，將由單一或複數之膜所成之第1 薄膜’直接或間接形成之步驟；及 -15- 本纸杀尺度適用中國國家裙準（CNS ) M規格（2I0x297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂
.I -I
、發明説明（13 經濟部中央標準局員工消費合作社印製 1光I膜上t:1薄膜上’將正型化學增益型光阻所成之1 先阻联，直接或間接形成之步驟；及 (=述第i光阻膜曝光'顯影，於上述 弟1先阻劑圖案之步驟；及 ，2] f fJ^第1光阻劑圖案作為耐㈣罩之乾式敍刻 將上述第1薄膜圖安仆 _m之閘極之步驟木；及，；w晶圓之第1主面上形成 於問極之上述晶圓之第1主面上，將包含 之第：一 51時易引起侧壁附著之膜之單-或複數之膜所成 弟2洱膜，直接或間接形成之步驟；及 # 上述第2薄膜上，將正型化學增益型光阻所成之第2 膜，直接或間接旋轉塗布之步驟；及 (j)藉由將上逑第2光阻膜曝光、顯影，於第2薄膜上形 弟2光阻劑圖案之步驟；及 (h)猎由對上述第2光阻劑圖案照射紫外線，僅使其 落解之步驟；及 上)於土述僅表面溶解之第2光阻劑圖案之表面上，形成 :老*置自“生水合體後’肖由將上述第2光阻劑圖案予以烘 烤埝理，部外周部形成有圓狀之第2光阻劑圖案之步 驟，及 (J)藉由將上述第2光阻劑圖案作為耐蝕刻罩之乾式蝕刻 ’將上述第2薄膜圖案化之步驟。 (28)本發明之半導體積體電路裝置之製造方法，其特徵 在於包含下列步驟： -16- 本.氏張尺度適用中國標準（CNs ) A4規格（2丨⑽別公竣） / --^---„--,訂 (請先閲讀背面之注意事項再填寫本頁) A7 405ί74τ 五、發明説明（14 ) 圓<第1王面上’將由單—或複數之膜所成之第1 溥腠，直接或間接形成之步騾；及 〆^上、第1薄膜上，將正型甲基丙烯酸系光阻所成之 弟1光阻膜’直接或間接形成之步驟；及 -將上述第1光阻膜曝光、顯影’於上述第1薄膜上形成 弟光阻劑圖案之步驟；及 (收）藉由將上述第1光阻劑圖案作為对*刻罩之乾式蚀刻 =上述第1薄膜圓案化，於上述晶圓之第!主面上形成 I s F Ε 丁之閘極之步驟；及 (e)於形成有上述閘極之上述晶圓之第1主面上，將包含 之二刻時易幻起側壁附著之膜之單-或複數之膜所成 之弟2薄膜，直接或間接形成之步騾；及 第1丄於上，弟2薄膜上’將負型甲基丙雄酸系光阻所成之 ~、阻膜，直接或間接旋轉塗布之步驟.及 ^藉由將上述第2光阻膜曝光、顯影:而於第2薄膜上 形=於頭部外周部具有圓狀第2光阻劑圖案之步驟；及 ()猪由將上述第2光阻劑圖案作為耐姓刻罩之乾式蚀刻 ，將上述第2薄膜圖案化之步驟；及 =本發明之半導體積體電路裝置之製造方法，其特徵 在於包含下列步驟： (;)於晶圓之主面上，將包含易引起側壁附著之膜之單一 $複數（膜所成〈薄膜’直接或間接形成之步驟；及 (b)於上述薄膜上，將正型光阻直接或間接形成之步驟； -17- 本紙張尺度賴中國國家Μ規格 ，參-------- —，1T (請先閲讀背面之注意事項再填寫本頁 經濟部中央標準局員工消費合作社印製 4051)74 五、發明説明（15 (C)將上述光阻膜曝光、 驟，及 顯影 ，形成特定之光阻圖案^ 之步 (d)藉由以實質上僅上 阻劑圖案之頭部之角部向斜向二圖：钱刻’且自上迷光 間乾式蝕刻’於上述光劑圖：，、《條件’進行短時 面之步驟；及 丨圖—h周部，形成順斜 (e)藉由將上述光阻布同安_ #上 上述薄膜圖案化之步驟圖及木作為耐兹刻罩之乾式钱刻，將 :⑴於上述薄膜圖案形成後，進而進行過钱刻， 田刀於上料膜圖案側面之側壁附著膜之步驟。 … 圖面之簡單說明 示本發明之實施形態如膜之乾式㈣方法之 + τ m基板<重要部份斷面圖。 圖2:顯示本發明之實施形態Rpt膜之乾式姓刻方法之 半導體基板之重要部份斷面圖。 圖3 :顯示本發明之實施形態1之Pt膜之乾式蝕刻方法之 半導體基板之重要部份斷面圖。 經濟部中央標準局員工消費合作社印製 圖4 :顯示本發明之實施形態1之Pt膜之乾式蝕刻方法之 半導體基板之重要部份斷面圖。 圖3 .顯示本發明之實施形態1之P t膜之乾式蝕刻方法之 半導體基板之重要部份斷面圖。 圖6 :顯示本發明之實施形態1之P t膜之乾式蝕刻方法之 半導體基板之重要部份斷面圖。 圖7 :顯示本發明之實施形態1之P t膜之乾式蝕刻方法之 -18- 本紙張尺度適用中國國豕標牟（CNS ) A4規格（210X 297公瘦） 經濟部中央標準局員工消費合作社印製 A7 4051? 4_B7_^_ 五、發明説明（16 ) 半導體基板之重要部份斷面圖。 圖8 :光阻罩之形狀與P t圖案之側面所附著之反應生成物 之量之關係之說明圖。 圖9 : ( a)'紫外’線照射及加熱順序之流程圖。（b )顯示確認 是否有側面附著膜之區域之晶圓之平面圖。 圖1 0 :光阻罩之硬化處理與P t圖案侧面所附著之反應生 成物之量之說明圖。 圖1 1 :光阻罩之形狀與P t圖案尺寸之關係之說明圖。 圖1 2 :顯示本發明之實施形態1之DRAM之配置平面圖 〇 圖1 3 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 4 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 5 :顯'示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 6 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 7 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 8 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖1 9 ·•顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要邵份之斷面圖。 -19- 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 B7 17 五、發明説明（ (請先閲讀背面之注意事項再填寫本頁) 圖2 0 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 1 ··顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 2 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 3 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 4 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖25 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 6 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 7 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖2 8 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 經濟部中央標準局員工消費合作社印裝 圖2 9 :將P Z T膜上之P t膜予以蝕刻時之電漿光之強度變 化圖。 圖3 0 :將P t膜上之P Z T膜予以蝕刻時之電漿光之強度變 化圖。 圖3 1 :將BPSG膜上之P t膜予以蝕刻時之電漿光之強度 變化圖。 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） A7 _405174 B7_ 五、發明説明（18 ) · 圖3 2 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖3 3 :顯示本發明之實施形態1之DRAM之製造方法之 半導體基板之重要部份之斷面圖。 圖3 4 :顯示本發明之實施形態2之DRAM之配置之平面 圖。 圖3 5 :顯示本發明之實施形態3之DRAM之配置之平面 圖。 圖36 :顯示圖35之A-A'線斷面圖。 圖3 7 :顯示本發明之實施形態4之記憶格之製造方法之 半導體基板之重要部份之斷面圖。 圖3 8 :顯示本發明之實施形態5之記.憶格之製造方法之 半導體基板之重要部份之斷面圖。 圖3 9 :本發明之實施形態6之聚焦控制與光阻劑斷面形 狀之關係之說明圖。 圖4 0 :顯示本發明之實施形態7之光阻劑圖案之形成方 法之半導體基板之重要部份之斷面圖。 圖4 1 :顯示本發明之實施形態7之光阻劑圖案之形成方 法之半導體基板之重要部份之斷面圖。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 圖4 2 :顯示本發明之實施形態7之光阻劑圖案之形成方 法之半導體基板之重要部份之斷面圖。 圖4 3 :顯示本發明之實施形態7之光阻劑圖案之形成方 法之半導體基板之重要部份之斷面圖。 圖4 4 :顯示本發明之實施形態8之光阻劑圖案之形成方 -21 - 本紙張尺度適用中國國家標準（CNS ) A4規格（21ΌΧ 297公釐） 經濟部中央標準局員工消費合作社印裝 A7 ----405174 B7 __ 五、發明説明（19 ) 去之半導體基板之重要部份之斷面圖。 圖45 :顯示本發明之實施形態8之光阻劑圖案之形成方 去之半導體基板之重要部份之斷面圖。 圖46 :本發明之實施形態8之光阻劑圖案之形成方法之 半導體基板之重要部份之斷面圖。 圖47 :本發明之實施形態8之光阻劑圖案之形成方法之 半導體基板之重要部份之斷面圖。 發明之詳細說明 以下基於圖面詳細說明本發明之實施形態，圖中具相同 機能者標以相同符號，並省略重覆說明。 實施.形態1 以圖1至圖1 1說明本實施形態之Pt膜之乾式蝕刻方法。 首先如圖1所示，於單晶矽半導體基板5 〇上形成氧化矽 膜51後，於其上部作為障壁金屬將膜厚nm之以膜”以 濺鍍法堆積，進而於其上部將膜厚1〇〇 11111之1^膜5;?以濺鍍 法堆積。 & 次疋，如圖2所示，於pt膜53上將旋轉塗布之正型光阻 曝光及顯影，形成至少下側一半之側面形狀大致垂直，而 頭邰外周邵成圓狀之光阻罩5 4。形成此種形狀之光阻罩5 4 上，係使用如二苯甲酮系酿酸樹脂光阻劑般之未曝光部表 面之難溶化較弱’即對顯影液未曝光部之溶解性較高之正 型光阻劑（東京應化工業股份有限公司製之正型光阻劑「 TSMR92〇〇-B2」等），進行曝光及顯影。 次之’如圖3所示’於光阻罩5 4上一面照射紫外線一面 -22- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） (讀先閲讀背面之注意事項再填寫本頁} % .丁 -5 ¾濟部中央裙準局員工消費合作社印製 405174 五、發明説明（2Q) 施以200 °C之加熱處理。進行此處理後，構成光阻劑之高 分子之架橋反應被促進’聚合度增加之結果，光阻罩54便 硬化。 次之’使用磁電管RIE蝕刻器將Pt膜53及其下層之口膜 5 2予以乾式姓刻。此時之姓刻條件以高真空、高電力、高 氣流量為有效，舉一例：室内之真空度=5m T〇rr、RF偏 壓= 1200W (13.56 MHz)、氣氣流量=40 sccm，Ar 氣流量 =10 seem。室内之真空度設定地較高，對加速蒸發反應生 成物有效。 P t膜5 3之蝕刻開始後，如圖4所示，p t膜5 3表面所產生 之反應生成物之一部份會附著於光阻罩5 4及其下部之p t膜 5 3之各侧面’形成側壁附著膜5 5。此時，若光阻罩5 4之 頭部為圓狀，侧壁附著膜55之斷面形狀會成為下部膜厚厚 、上部膜厚薄之順斜面狀。 又，如圖5所示’與上述側壁附著膜5 5之形成並行，藉 於R[E電漿中所產生之高能量蝕刻劑，即氣離子對每一光 阻劑削除侧壁附著膜5 5。此時，因侧壁附著膜5 5之斷面形 狀成順斜面狀、可平順地進行其削除。又’因對光阻罩54 施以硬化處理，依蚀刻劑之削除量減低之故，可防止削除 侧壁附著膜5 5前，光阻罩5 4消失之不理想狀況。 R I E電漿中所產生之另一種蝕刻劑之a r離子與氣離相比 削除光阻劑之能力雖低，但可增大蝕刻率。氣與Ar之流量 比有取適值，如氣之流量少，A r之流量多時，p〖膜Η之触 刻率雖變大，但因對每一個光阻劑削取側壁附著膜5 5之能 -23- (請先閱讀背面之注意事項再填寫本頁) i
*1T 本紙張尺度適财關家辟（CNS) (2歌297公疫） A7 B7 ^405174 五、發明説明（21 ) 力降低之故，結果造成侧壁附著膜5 5之殘留。相反地，聋 (請先閲讀背面之注意事項再填寫本頁 又流量多，Ar之流量過少時，以膜”之蝕刻率變小之故， 處理量降低。 以後’反覆進行上述圖4所示之過程及圖5所示之過程， 同時對以膜53及其下層之Ti膜52蝕刻。圖ό表示Ti膜522 蝕刻結束，底層之氧化矽膜5丨之表面露出後之狀態。此畴 光阻罩54與Pt膜53之側面上殘留有侧壁附著膜55。其 後，因進行適量之過蝕刻，完全除去侧壁附著膜5 5，而獏 得如圖7所示之Pt圖案56。此時之最適之過蝕刻量為致 15%。 次之，基於使用非二苯甲酮系酚醛樹脂光阻劑之實驗， 進一步詳細說明上述蝕刻之機構。 匕與上述未曝光部表面之難溶化較弱之二苯甲酮系酚醛樹 月曰光阻劑相異，將未曝光部表面之難溶化較強之非二苯甲 酮系酚醛樹脂光阻劑（東京應化工業股份有限公司之「 TSMRCR-N2」等）予以曝光、顯影後，可獲得如圖小）所 示之頭部外周接近直角而頭頂部為平坦形狀之光阻罩。次 經濟部中央標準局員工消費合作社印裝 之’若對光阻罩施以追加烘烤（2度烘烤），其形狀係因應烘 烤溫度而變化（同圖（b )、（ c)、（ d))。 例如進行150。(：之追加烘烤時，光阻罩側面整體形成致 度之順斜面。又’ 170。(：之追加'烘烤時，根部成大致垂 直（90度）而頭部外周部形成致75度之順斜面。又’ 19〇它 之追加烘烤則成半球形。此半球形之光阻劑係根部成大致 垂直（9 0度）’頭部成4 5度。 -24- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 405174 五、發明説明（22
經濟部中央標準局員工消費合作社印製 其次，使用這4種光阻劑將pt膜钱刻， 過❹I時發現，未施以追加洪烤者與= =於Pt圖案側面殘留有侧壁附著膜。相斟於二。 L追加烘烤者與I9(rc追 之〜圖案。 A加供烤者則白可件無倒壁附著膜 依上述貫驗結果可知，為得到無侧壁附著膜之Pt圖案， =僅=如習知般使用側面整體設有順斜面之光阻劑，使 用僅於頭邵設有順斜面之光阻劑即可。即，光阻劑之根部 ^度可3胃並不影響側壁附著膜之有無。使用前述未曝光 表面疋難溶化較弱之二苯甲銅系紛路樹脂光阻劑時，可在 不追加烘烤下即可實現能獲得與於頭部外周部設有順斜面 (光阻劑相同之效果之形狀（根部大致垂直、頭部帶圓狀） I故’與使用非二苯甲酮系酚醛樹脂光阻劑之情況相比， 可減少步騾。 /人〈，茲將若對頭部作為球狀之光阻罩施以硬化處理， Pt膜之蚀刻可更佳地進行之理由，以如下之光阻罩之硬化 實驗說明。 紫外線之照射及加熱係使用fusion semiconductor SYSTEMS公司之M150 PT (version 2 〇)，以圖9(a)所示之 程序進行硬化。 。步驟1 :將Pt膜上形成有光阻罩之晶圓（直徑=6吋）以115 °C加熱I 5秒。 步驟2 .朝比u 5 °C更高之溫度（τ °C )開始加熱，一面將 U V k s又定為低模式，將紫外線以^⑻照射3 〇秒。 (請先閱讀背面之注意事項再填寫本頁) II 1 - --1 I.....-- < - - .
:1T _ -25- X纸張尺標準(CNS ) 經濟部中央標準局員工消費合作社印製 4051^4 五、發明説明（23) 步驟3 : —面繼續加熱，一面將1；¥燈設定為高模式，將 紫外線以8 5 Om W/cm2照射3 0秒。 步驟4 :溫度達T°C時將UV燈關掉，將丁。〇之加熱持續t 秒。 光阻罩係使用頭部作為球狀之二苯甲酮系酚醛樹脂光阻 劑（「TSMR 9200-R2」），及頭部周邊近乎直角之非二苯 甲酮系盼路樹脂光阻劑（「TSMR CR-N2」）二種，於各光 阻罩以上述程序施以T = 140。(：至220 t：、t = 1 5秒至6 0秒之 處理’而後使用磁電管RIE蝕刻器蝕刻Pt膜，進而施加 15%之過蝕刻。其時’為判定頭部作為球狀之光阻劑之實 力，以P t圖案侧面易附著反應生成物之條件（室内真空度 =5m T〇rr，RF 偏壓= 80〇W、氣氣流量=15 sccm，Ar 氣流 量=15 seem進行蝕刻。將晶圓表面分成如圖9(b)所示之1〇 個區域，使用斷面SEM(掃描電子顯微鏡），觀察各個區域 是否有侧壁附著膜。結果示於圖丨0。圖中〇記號為無侧壁 附著膜、△記號為有少量侧壁附著膜、X記號表示有多量 側壁附著膜。 依上述實驗結果可知，使用頭部作為球狀之光阻劑（「 TSMR 9200-B2」）時，加熱溫度（τ)越高，又加熱時間⑴ 越長時，要側壁附著膜之區域越增加。即，為了消除侧壁 附著膜’將加熱溫度（Τ )設成越高，又將加熱時間（t)設成 越長越有利。惟’加熱溫度（T)超過220t則光阻劑會燒壞 史I"生之故’不可加至比其南溫。又依其他實驗可知，即使 加熱溫度（T)在200 t至220 r之範圍内，加熱時間（〇超過 -26- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公餐） (請先閲讀背面之注意事項再填寫本頁) 訂 五 」〇5jy4、發明説明（24 A7 B7 經濟部中央標準局員工消費合作社印裳 15秒，光阻劑也會燒壞變性。故而，為了消除侧壁附著磨 加,4 /服度（T ) = 200 °C至220。(：，加熱時間⑴=1 5秒為桌 適當。 另，自圖可明白，使用頭部周邊近直角之非二苯甲酮系 酚醛樹脂光阻劑（「TSMrcr-N2」）時，即使將加熱溫度 (T)設為較高，將加熱時間（〇設為較長，亦無法消除側壁 附著膜。惟，自別的實驗可知，將此非二苯甲酮系酚醛阁 脂光阻劑曝光' _後，進行追加烘烤而僅於頭部形成斜 面時，可得與將頭部作為圓狀者大致相同之結果。 次之，將使用將頭部作為球狀之光阻罩時，與使用於側 面整體形成約75度之斜面之光阻罩時，其Pt圖案之差里， 以圖1 1說明。 ’、 首先，使用將頭部作為球狀之光阻罩（A1)時，如上述， pmi虫刻開始後，即於光阻罩（及其下部之pm)之側" 成順斜面狀之侧壁附著膜（八2)。因此，即使進行㈣，光 阻罩之顯影尺寸與根部附近之形狀並無變化（A3)。蚀刻^ 行中’側壁附著膜之上部附近藉氣離子對每—光阻劑削^ 側壁附著膜。&，側壁附著膜之斜狀處表面亦藉 之蝕刻劑削取。Pt膜之下層之Tl膜被蝕刻時(等量蝕刻時; 雖殘留有側壁附著膜’但藉於其後進行適量之過蚀刻，可 得無側壁附著膜之Pt圖案(A4)。此時，因側壁附著 面形狀成順斜面.狀，使得其削除平順地進行。所得&圖安 之最上部之尺寸與光阻罩之顯影尺寸雖無”，=== 形成斜面之故，最下部之尺寸比光阻罩之顯影尺寸稍大。 -27- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公爱） ----- (請先閱讀背面之注意事項再填寫本頁) 訂 〆" A7 B7 405174 五、發明説明（25 另一万面，使用侧面整體設有75度之斜面之光阻 時’光阻罩側面反應生成物附著 (請先閲讀背面之注意事項再填寫本頁) 者逯度达不如由蝕刻劑削 速度快<故’不會形成側壁附著膜（B2)。因此，隨姓 二j之進行不僅光阻罩上部，其侧面亦被削除。又，伴隨 此’ Pt圖案侧面亦形成斜面狀⑻”其結果，蝕刻結束： ’ Pt圖案最上部之尺寸變成比光阻罩之顯影尺寸小，最下 部之尺寸變成比顯影尺寸大。又，p t圖案侧面形成大角产 之斜面狀（B 4)。 又 如此，使用將頭部作為球狀之光阻I，與使用於側面整 體形成有約75度之斜面之纽罩，雖皆州圖案側面形成 斜面，但因使用於侧面整體形成有斜面之光阻罩會形成較 大角度之斜面之故，圖案尺寸微細時較難得到所期望之尺 寸。故，為了以高尺寸精確度形成微細之P t圖案，與其使 用於侧面整體設有斜面之光阻罩還不如使用頭部作為球狀 之光阻罩（或，僅於頭部形成順斜面之光阻罩）較佳。 久之使用圖12至圖33說明應用於半導體記憶體之一種 之DRAM之製造方法的本實施形態之製造方法。 經濟部中央標隼局員工消费合作社印家 圖1 2表不DRAM之記憶格之配置平面圖。此DRAM之記 fe-格知用二交點格及將蓄積資料用電容元件配置於位元線 上邵之COB(Capacit〇r Over BhUne)構造。各記憶格之電 晶體（記憶格選擇用M丨S F E T)係介以位元線B L連接於周邊 私路。位兀線B L通過連接孔1 4連接於記憶格選擇用 MISFET之半導體區域8(源區域、汲區域）之一方。記憶格 選擇用MISFET之動作係由字元線WL(閘極6)控制。此字 28- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局員工消費合作社印裝 405174 五、發明説明（26) 元線WL(閘極6)連接於周邊電路。位元線bl上部所配置之 蓄積資説用電容元件C通過連接孔丨3連接於記憶格選擇用 MISFET之半導體區域8(源區域、汲區域）之另一方。蓄積 資訊用電容元件C介以板電極26連接於周邊電路。 此平面配置之第1特徵係為對2條字元線W L配置1條板電 極26。藉由作為此種配置，板電極26之電容可作為比普通 之DRAM更小之故，可輕易地由周邊電路控制板電極2 6之 電位。板電極2 6之條數可以1條字元線w L對1條，亦可以 3條字兀線W L對1條。惟’相對字元線w l之板電極2 6之 條數愈多’愈難提高積體度，相反地’條數愈少，板電極 26之電容變大’愈難由周邊電路控制。板電極26之條數依 DRAM之用途其最適當數會變化.。 此平面配置之第2特徵在將板電極2 6與字元線WL (閘極 6 )於相同方向延伸。藉此，將板電極2 6之電位以周邊電路 fe制時’可將其電位與字元線W L之電位同步控制。 此D R A Μ之记憶格之製造上，首先如圖1 3 (圖1 2之a _ a， 線斷面圖）所示，準備p型單晶矽所成之半導體基板1 ’於 其表面以選擇氧化（LOCOS)法形成場氧化膜2後，於半導 體基板1上將p型雜質（B )離子注入形成p型阱3。接著’於 p型阱2將p型雜質離子注入形成p型通道阻斷層4，於場氧 化膜2所圍住之p型阱3之活性區表面以熱氧化法形成閘極 氧化膜5。 次之，如圖14所示，形成記憶格選擇用MISFET之閘極 6(字元線WL)。閘極6(字元線WL)係例如於半導體基板！ -29· 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -— __ __ 11 I —I. : IJ I _ 、1TJ^i m 1 * (請先閲讀背面之注意ί項再填寫本頁) A7 B7 405l7j 五、發明説明（27 ) 上以CVD法堆積多晶々膜’次之，以_㈣積Μ膜及 W膜’，而以電紅VD法堆積成為帽蓋絕緣膜之氮化珍膜 7後’藉由將光阻作為耐蝕刻罩之蝕刻，將這些膜圖案化 。於構成閘極6(字元線WL)之—部分之多晶梦膜上，為減 低其電阻值’摻^型雜質⑺。此處，料閘叫字元線 WL)形成之光阻劑係為頭部周邊近於直角之非二苯甲酮系 酚醛樹脂光阻劑。 次之，如圖15所示，於p型阱2Mn型雜質（p)離子注入， 於閘極6(字元線WL)兩側之p型阱2形成記憶格選擇用 M1SFET之η型半導體區域8、8(源區、沒區）後，如圖…斤 示，於閘極6 (丢元線w L )之侧面形成側壁間隔子9。側壁 間隔子9係將於閘極6(字元線WL)上部以電漿CVD法堆積 之ΪΙ化珍膜以各向異性|虫刻予以加工形成。 次之’如圖1 7所示’於記憶格選擇用MISFET上部以 CVD 法堆積氧化矽膜 1〇 及 BPSG(Boron_doped Ph〇sph〇 SHicate Glass)膜1丨後，以化學式機械研磨（Chemical
Mechanical Polishing ; CMP)法研磨 BPSG 膜 11 使其表面 平坦化。 次之，如圖1 8所示’於BPSG膜1 1上以C VD法堆積多晶 石夕膜1 2後，藉將頭部周邊近乎直角之非二苯甲_系紛搭樹 脂光阻劑作為对蚀刻罩，触刻多晶碎膜1 2、B P S G膜1 1， 氧化矽膜1 0及閘氧化膜5，於記憶格選擇用MISFET之源區 、汲區之一方（η型半導體區域8 )上部形成連接孔1 3，另一 方（η型半導體區域8)上部形成連接孔14。此時，形成於記 -30- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) Γ 經濟部中央標準局員工消費合作社印製 憶格選擇用MISFET之閘極6 (字元線WL)上部之氮化矽膜7 ’及形成於侧面之氮化矽之側壁間隔子9，僅稍被蝕刻之 故，即使不預留連接孔13、14與閘極6(字元線WL)配合之 抢度’細徑之連接孔丨3、1 4可自行整合形成。 次疋，如圖1 9所示，於連接孔丨3，丨4之内部埋入多晶矽 插頭1 5。此插頭I 5係於上述多晶梦膜1 2上部以c V D法堆 積多晶矽膜，將此多晶矽膜與多晶矽膜1 2以蝕刻除去而形 成。構成插頭15之多晶矽膜中滲雜有n型雜質（p)。插頭15 除多晶矽外，尚可由埋入wTiN、w、Ti、Ta等而形成。 次之，如圖20所示，於^5〇膜11上部以CVD法堆積氧 化夕膜16，接著以將頭部周邊近乎直角之非二苯甲酮系齡 醛樹脂光阻劑作為耐蝕刻罩之蝕刻除去連接孔丨4上部之氧 化矽膜16後，如圖21所示，於連接孔丨4上部形成位元線 B L。位元線b L係於氧化矽膜丨6上部以濺鍍法堆積膜 及w膜’進而以電漿CVD法堆積成為帽蓋絕緣膜之氮化石夕 膜17後’同樣地以將頭部周邊近乎直角之非二苯甲酮系酚 醛樹脂光阻劑作為耐蝕刻罩之蝕刻將這些膜圖案化。 久之，如圖22所示，於位元線BL侧面形成側壁間隔子 μ。側壁間隔子18係於位元線BL上部以電裝cvd法將所 堆積之氮化矽膜以各向異性蝕刻加工形成。 次之如圖23所示，於位元線BL上部以Cvd法堆積膜厚 3〇(^nm左右^81^0膜19予以回流後，藉將頭部周邊近乎 直用足非二苯甲酮系酚醛樹脂光阻劑作為耐蝕刻罩蝕刻 BPSG膜19及氧化矽膜16，於記憶格選擇用t之 -31 - ^〇5χγ^ 五、發明説明（29 ; 源區、沒區^另—方（n型半導體區域8)上部所形成之上述 連接孔13上部’形成連接孔2()。此時，位元線儿上部之 氣化石夕膜17及側面之侧壁間隔子^成為㈣阻斷層之故， 連接孔2 0與上述造姑β ^運接孔1 3、1 4相同地以自我整人 (SelfAlign)形成。 ° /入之如圖2 4所不，將插頭2 i埋入連接孔2 〇内部。插頭 2 1係於BPSG膜19上邵以如錢錄法堆積Tm膜及w膜後， 將這些膜回姓而形成。插頭21亦可為將多晶石夕、TiN、W 、丁1、Ta等埋入而形成。 /入之於插頭2〗上部形成蓄積資訊用電容元件。蓄積资 訊用電容元件之形成上，首先如圖25所*，於BPS(^19 上邵以韻法等堆積障壁金屬22後，於障壁金屬22上部以 錢鍍法堆積膜厚175 nm左右之pm23a。雖然此障壁金屬 2 2並非絶對必要，但對抑制蓄積資訊用電容元件之下部電 極材料（pt)之擴散很有效。障壁金屬22之材料係使用ΤιΝ 或Ti等，膜厚致20 nm左右。 經濟部中夬橾準局員工消費合作社印製 ---------£---;---Γ—'ir (請先閲讀背面之：}i'意事項再填寫本頁) 次之，如圖26所示，於Pt膜23a上部堆積蓄積資訊用電 合疋件容絕緣膜2 4後，於電容絕緣膜24上部堆積蓄積 貧訊用電容兀件之上部電極材料pt膜25a。電容絕緣膜24 係以濺鍍法堆積強介電體材料ρζτ，膜厚致25〇 nm。“膜 2 5 a係以濺鍍法堆積，膜厚致丨〇〇 nm。依電容絕緣膜24之 材料，成膜後因應必要施以結晶化熱處理。 本實施形態以使用Pt作為蓄積資訊用電容元件之電極材 料，使用PZTBST作為電容絕緣膜材料之情況作說明，但 32- 本纸張尺度g中§國家標準（CNS)鐵格（210x2^^· A7 B7 405174 五、發明説明（30 ) 本發明不拘限於此。 右亦考慮應用於非揮發性RAM等，電極材料除{^外，可 使用 ΙΓ、ΙΓ〇2、Rh、Rh〇2、〇s、、Ru、Ru〇2、
Re、Re〇3、Pd、Au或這些積層膜。Ru〇^Ir〇2等藉用 mocvd法堆積，可形成覆蓋度良好之薄膜。又，於其上 邛堆積對氧之障壁性高之Ru、Ir等’可提高膜之抗氧化性 。進而，若可抑制電容絕緣膜界面之氧化，則亦可使用w ' A1 ' ΉΝ、Ta、Cu、Ag或這些之積層膜作為上部電極 材料。 電容絕緣膜材料除PZT外，使用以CVD法堆積iTa2〇5 ，氧化矽或氮化矽亦可。又，各種介電體材料，如pbZr〇3 LiNb03 ' Bi4Ti3012 ' BaMgF4 ^ PLZT ^ BST((Ba, S:)Tl〇4)、Y1 系（SrBi2(Nb，Ta)2〇9)等皆可使用。這些 5¾ ;i包材料除錢鍍法外，亦可使用Μ 〇匚v 〇法等堆積。 人次之，如圖27所示，在上部電極材料。膜25&上部旋轉 塗布二苯甲酮系酚醛樹脂光阻劑，進行曝光顯影，形成頭 部^周部帶圓狀之光阻罩27後，一面將此光阻罩27照射紫 外線’ 一面加熱至約2〇〇為止使其硬化。 或將非二苯甲酮系酚醛樹脂光阻劑曝光顯影形成頭部 外周部近乎直角之光阻罩，對此光阻罩施以追加洪烤（2度 烘烤），僅於其頭部形成斜面後，進而一面照射紫外線一面 加熱使其硬化。 =\，如圖2 8所tf，藉使用磁電管R丨E蝕刻器對未被光 阻罩27覆蓋之區域之pm25a、電容絕緣膜24、p^23a -33- 本纸乐尺度適用中國國家標率（CNS) Α4規格（2ι〇χ297公瘦） (請先閲讀背面之注意事項再填寫本頁) /i- *-° 經濟部中央標準局員工消費合作社印裳 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（31 ) 及障壁金屬2 2順次進行乾式蝕刻，於障壁金屬2 2上層積由 Pt膜23a所成之下部電極23 '及由ρζτ膜所成之電容絕緣 膜24、及由pt膜25&所成之上部電極25，而形成蓄積資訊 用電容元件（電容器）C。 P t膜2 5 a、電容絕緣膜2 4及及P t膜2 3 a之蝕刻，使用相 井<光阻罩各別進行亦可。此時，藉使用光阻罩27對卜膜 2 订乾式蝕刻形成上部電極2 5後，以灰化方式除去此光阻 罩2.7，接著將二苯甲酮系酚醛樹脂光阻劑旋轉塗布進行曝 光顯影，形成頭部外周部帶圓狀之第2光阻罩後，將此光 阻罩以上述方法使其硬化。 次 <，使用第2光阻罩將電容絕緣膜24予以乾式蝕刻後 灰化除去此光阻罩，接著將二苯甲酮系酚醛樹脂光阻 训极轉塗布進行曝光顯影，形成頭部外周部帶圓狀之第3 ，阻罩後，將此光阻劑以上述方法使其硬化。次之藉使用 第3二光阻劑膜對Pt膜…及障壁金屬22施以乾式蚀刻形成 下=卩％極2 3後，以灰化方式除去此光阻劑膜。 其進行為除去殘留於光阻罩27後蓄積資訊用電容元 件(”電客器）C側面之側壁附著膜5 5而施行之過蚀刻。 广9為蝕刻由PZT所成之電容絕緣膜24上之PtM25a(膜 厚丨〇〇㈣）時之電漿光之強度變化圖。橫軸之〇至^為以膜 t被蚀刻〈時間，為底層之電H緣膜24自開始外 路至冗全露出（Pt膜25a完全消失）為止所需之時間，t 為過触刻所費之時間。 3 此處，定義、間(2為等量姓刻時間，自,3至心〇£)為 (請先閲讀背面之注意事項再填寫本頁) ^in I^i In an . i
，1T -34 A7 405174 ____B7 _ 五、發明説明（32 ) · 過蝕刻時間，t 3為全部蝕刻時間，則適當之過蝕刻時間（t OE)約相當於卜之15%(t2x 〇.15)。即，膜厚1〇〇 nm之Pt 膜2 5 a之f f蚀刻時間（t2)共為5 2秒，則過姓刻時間（t OE)為52 X 0.15 = 7.8秒。此時，全部蝕刻時間（t3)為 52 + 7.8 = 59.8 秒。 圖30表示蝕刻pt膜23a上之電容絕緣膜（ρζτ膜）24(膜厚 250 nm)時之電衆光（波長406 nm)之強度變化圖。電容绝 緣膜24之適宜之過蝕刻時間（t 〇E)約為相當於匕之1〇%〇2 X 0 · 1 )。即，膜厚25 0 nm之電容絕緣膜2 4之等量蝕刻時間 (t2)若為54秒，則過蝕刻時間（t 〇E)為54 X 〇.1= 5.4秒。此 時’全部蚀刻時間（13)為5 4 + 5.4 = 5 9 · 4秒。 圖31表示蝕刻BPSG膜19上之pt膜23a(膜厚175 nm)時 之漿光之強度變化圖。橫軸之〇至11為p t膜2 3 a被蝕刻之 時間，^至。為底層之障壁金屬22自開始外露至完全露出 (Pt膜23a完全消失）為止所費之時間，“至^為過蝕刻所費 時間。此時，？{膜233之等量蝕刻時間“2)若為71秒，則 過姓刻時間（t OE)為71 X 0.15 = 10.6秒。此時，全部银刻 時間（t3)為 71 + 10.6 = 81.6 秒。 次之，以灰化方式除去殘留於蓄積資訊用電容元件c上部 I光阻罩2 7後，如圖3 2所示’為保護蓄積資訊用電容元件 C ’堆積回流性之絕緣膜β p s G膜2 8 ’以化學式機械研磨 (CMP)法將其表面平坦化使上部電極以之外面露出。此時 ，雖不需完全平坦化，但於其後之步驟為提高此上部形成 之配線之可靠性，宜將BPSG膜28極度平坦化。又，為提 -35- ( CNS ) A^m ( 210X297/^ )'〜 ------- ---------r ---：--—r I 訂------贫 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印褽 A7 405174 B7 五、發明説明（33 ) 高畜積資訊電容元件C之保護效果，於堆積與蓄積資訊用 電容元件C之構成材料相容性佳之τ i、S r、B a等之氧化物 所成之薄膜後再堆積BPSG膜；28亦可。再者，取代bpsG膜 28而採用使用有機Si氣之CVD·氧化矽膜亦可，使用聚醯 亞fe·樹脂等之有機絕緣物亦可。絕緣膜之平坦化不用C μ P 法而用回蝕（先埋再蝕）法亦可，蓄積資訊用電容元件c所 致之階差小時，不進行亦可。 其次’如圖33所示，於BPSG膜28上部形成共通於複數 之記憶格之板電極26。板電極材料可使用多晶碎膜或w膜 等習知之矽L S I處理所用之各種導電材料。底層被充份地 平坦化時，使用可用濺鍍法成膜之導電材料，底層有階差 時使用可用CVD法成膜之導電材料。 依以上之步驟’本實施形態之DRAM之記憶格大致完成 。貫際之DRAM，於板電極26上邵有必要再形成2層左右 之配線，連接記憶格與周邊電路，又將半導體基板1以樹 脂等封裝亦為必要一節自不在話下。 (實施形態2) 圖3 4表示本實施形態之DRAM之記憶格之配置平面圖。 此D R A Μ之記憶格係採用2交點格及將蓄積資訊用電容元件 配置於位元線上部之C ◦ Β構造。各記憶格之電晶體（記憶 格選擇用MISFET)係藉位元線BL與周邊電路連接。位元線 B L係通過連接孔1 4連接於記憶格選擇用MISFET之半導體 區域8 (源區、沒區）之一方。1己憶格選擇用MISFET之動作 係由字元線W L (閘極6 )控制。此字元線w (閘極6 )係連接 -36- 本纸張尺度適用中國國家標窣（CNS ) A4規格（210 XM7公釐） (請先閲讀背面之注意事項再填寫本I) 訂 毯濟部中央標準局員工消費合作衽印製 405174 at B7 五、發明説明（34) 於周邊電路。配置於位元線BL上部之蓄積資訊用電容元件 C係通過連接孔1 3連接於記憶格選擇用之丰導體區 域8 (源區、汲區）之另一方。蓄積資訊用電容元件c係藉板 電極26連接於周邊電路。 此平面配置之第1特徵在於.對1條位元線B [配置1條板 電極26。依此種配置，板電極26之電容可作為比普通之 DRAM小之故，可輕易由周邊電路控制板電極26之電路。 板笔極2 6之條數’係以1條對2條或其以上條數之位元線 BL亦可。惟，相對位元線BL之板電極26之條數變少則板 電極2 6之電容變大，將變成難以由周邊電路控制。板電極 2 6之條數之最適當之數量係依dram之用途而變。 此平面配置之弟2特徵係將板電極2 6延伸於與位元線b [ 相同之方向。藉此，以周邊電路控制板電極26之電位時， 可將其電位控制成與位元線B L同步。 本貫施形態之DRAM之記憶格亦可由與上述實施形態1相 同之方法製造。 (實施形態3 ) 圖3 5為本實施形態之DRAM之記憶格之配置平面圖。 此平面配置之特徵在以一個面積設成較大之板電極2 6來 控制蓄積資訊用電容元件C。依此種配置，可較輕易地對 畜積貧説用電容元件C附加D R A Μ動作所必需之基準電位 。又’若將周邊電路之驅動能力做得非常大，亦可進行非 探發性R A Μ之動作。以此板電極2 6控制之蓄積資訊用電 容元件C之數量可依記憶體之用途調整。 -37- 本紙張尺度料（CNS)峨格（21()>< 297公·^ (請先閲讀背面之注意事項再填寫本頁)
、1T A7 B7 405174 五、發明説明（35 (請先閲讀背面之注意事項再填寫本頁) 圖36為圖35之A-A，線斷面圖。本實施形態之dram之記 憶格之構造及製造方法，除板電極26以外，基本上與上述 實施形態1之DRAM之記憶格相同。板電極2 6之加工係以 與上述實施形態1相同之方法進行，調整為必要之大小即 "5J" 〇 (實施形態4) 以圖〇 7說明本貫施形態之記憶格之構造。同圖表示^電 晶體1電容器型記憶體之已完成至電容器為止之階段之斷 面圖。電容器之電容絕緣膜24使用強介電體材料電 容器下邵電極23及上部電極25使用pt。 經濟部中央標準局員工消費合作.社印裝 此圮憶體藉半導體基板上之場氧化膜2將電晶體予以電氣 分離。電晶體係為半導體區域8(源區、汲區）及多晶矽之閘 極6及其下部之閘氧化膜5所構成之MISFET。將此MISFET 上邵用BPSG膜1 1作為平坦化後形成電容器。電容器與 Μ财ET係由埋人BPSGM11<—部份中之多⑭插頭μ 以私氣連接。電容器係為形成於pt之下部電極23上之立體 型電容器，將PZT之電容絕緣膜24形成於此下部電極231 邯、於電容絕緣膜24上部形成pt之上部電極25，而構成立 把型電谷益。又，為了抑制Pt自下部電極2;3擴散於插頭Μ 中方；下#氣極2 3與插頭1 5之間設τ丨n之障壁金屬2 ?。 為了使其能實際地作為記憶體動作’本圖所示者以外’ 雖尚需要用以控制配線（通常上部電極25上部需有2層左右 之=線）及記憶體動作’並與外部交換信號用之周邊;路， 但砭些係習知之構造且與本實施形態無直接關係，故 -38 本紙國家蘇（CNS) A4· (2T^^y A7 405174 五、發明説明（36 ) 省略。 本實施形態之電容器可由與上述實施形M1相同之方法來 成。 / (實施形態5) 以圖38說明本實施形態之記憶格之製造方法。 本實施形態於形成下部電極23後，藉Bps(^28進行平 坦化處理，其後形成PZT之電容絕緣膜24及卜之上部電極 25。除此以外係與上述實施形態4之製造方法相同。=種 立體電容器亦可以上述實施形態丨之製造方法為準予以製 造。 (實施形態6 ) 上迎一苯甲酮系酚醛樹脂光阻劑與非二苯甲酮系酚醛樹 脂光阻劑，皆係於光阻曝光時藉由控制曝光光之聚焦條件 ，而可於光阻劑圖案頭部外周部形成順斜面或圓狀乂本實 施形態係使用「TSMR 9200_B2」（二苯甲酮系酚醛樹脂光 阻齋I )及TSMR CR-N2」）（非二笨甲酮系酚醛樹脂光阻劑 )，以以下之曝光條件進行曝光，而於光阻劑圖案頭部外周 部形成圓狀。 縮小技景> 曝光裝置係使用Cannon製「FPA 1550M3」， 敷膜機及顯影機係使用日立製之ΓρΗ〇τ〇 ΜΑΧ丨6〇〇」， 以曝光時間6 0秒、曝光後烘烤（ρ Ε Β )丨丨〇 t / 1 2〇秒之曝 光條件一面改變聚焦偏移一面進行曝光後，使用顯影液「 NMD-j/2.38%」進行顯影，而得圖39所示之結果。此處 ，聚焦偏移係指將可得最佳聚焦之透鏡與晶圓之距離設為 -39- 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公着） (請先閲讀背面之注意事項再填寫本頁) 1/L·.
.1T 經濟部中央標準局員工消費合作.社印製 經濟部中央標準局員工消費合作社印裝 4051 «4 at _ B7 五、發明説明（37 ) 0時，改變自此點之距離之操作者，藉此，因聚焦改變之 故，可使光阻劑之斷面形狀改變。 如圖所示，「TSMR 9200-B2」雖依任何聚焦條件皆可 使光阻劑圖案之頭部變成圓狀’但聚焦偏移為土 〇至+ 1 〇 "m時’光阻劑圖案之根部之角度近於9 〇〇c，會成為最適 合精細之加工之形狀。又，「TSMR CR-N2」時、聚焦偏 移值在-1.5 nm以下時’光阻劑圖案之頭部會成圓狀。 上述方法，可適用於不只是使用二苯甲酮系酚醛樹脂光 阻劑或非二苯甲酮系酚醛樹脂光阻劑，亦可適用於使用由 K r F激勵雷射（波長245 nm)或X光（波長致1 nm之短波長為 止）感光之化學增益系光阻劑（如聚經基笨乙烯p H s )，或由 AI F激勵雷射感光之以脂肪環為主成份之光阻劑等，於夫 阻劑圖案頭部形成球狀或順斜面之情況。 (實施形態7) 正型化學增益系光阻劑可使用以下之方法於光阻劑圖案 頭部形成圓狀。 首先如圖40所示’於半導體基板5〇上形成氧化矽膜5丨後 ’於其上部堆積作為障壁金屬之T i膜5 2，然後於其上部堆 積P t膜5 3。 次之，如圖41所示，於Pt膜53上，將旋轉塗布之正型化 學增益系光阻劑（如P H S )予以曝光、顯影，形成頭部外周 邵近乎直角之光阻罩54。 人之’於上述光阻罩5 4上照射短波長光’如波長致2 〇 〇 nm又紫外線（deep (jv)，如圖42所示，紫外線僅於光阻罩 -40- 本紙張尺度適家標準（CNS) M規格（nos7公楚) -~~- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作社印製 A7 五、發明説明（38 ) 54表面被吸收’僅該區域溶解。 /I二=43所示，於光阻罩⑽面旋轉塗布酸性聚合 -者措進仃烘烤處理，於光阻罩“頭部形成圓狀。 万面貞型化學増盈系光阻劑，如紛㈣脂與氧產 六經甲基二聚氰胺等之架橋劑所成之三成分… 二 f系光阻劑之情況，以鹼水溶液藉顯影液形成負 θ术佼，藉X光感光而於光阻劑頭部形成圓狀。 (實施形態8) 上述驗趁樹脂光阻劑或化學增益系光阻劑，於形成光阻 劑圖案後，可藉由進行作為前處理姓刻之輕度姓刻，僅於 圖案頭部形成順斜面。 、 #此時’首先如圖44所示，於半導體基板5〇上形成氧化矽 艇5丨後，於其上部堆積作為障壁金屬之…膜“，進而於其 上邵堆積P t膜5 3。 次〈，如圖45所示，於Pt膜53上，旋轉塗布例如非二苯 甲酉同系紛搭樹脂光阻劑後，進行平常之曝光及顯影形成頭 部外周部近直角之光阻罩5 4。 /人之，如圖4 6所示，於p t膜5 3之蝕刻前僅將光阻罩5 4表 面fefe地蝕刻。蝕刻裝置使用如RIE蝕刻器、蝕刻條件係 如至内真空度= 30m Torr、RF功率= I〇〇W ' 02(或CF4)氣 體流量=丨00 sccm、蝕刻時間=2〇秒。此種低功率之蝕刻不 會蝕刻到P t膜5 3，僅光阻罩5 4表面被蝕刻，且光阻罩5 4 ;頭部進行自角部斜方向之削除。故，藉將蝕刻時間設為 數十秒之短時間，可如圖4 7所示，僅於光阻罩5 4頭部形成 -41 - 本紙張尺度適用中國國家標率（CNS > A4規格（21GX297 ^-- (請先閲讀背面之注意事項再填寫本頁)
*1T
^05174 ---— 五、發明説明（39 ；---- Iir (請先閲讀背面之注意事項再填寫本頁) =二面::進行輕度蝕刻之蝕刻裝置只要是電漿蝕刻器則 任何万式者皆可，如桶型蝕刻器亦可。 (實施形態9 ) =計規格為形成G2/Zm以下之超微細圖案之情況，為 :刻耐性’使用加有含金剛烷等脂肪環之烴基之甲基 ^系光阻劑，或電子光束（EB)直射用光阻 =劑或PHS等化學增益系光阻劑)。〒基丙缔酸系光阻 月况’精使用負型光阻劑，可於光阻罩頭部形成圓狀 i又’電子束用綠劑之情況下，藉由控制電子束之曝光 里’可於光阻罩頭部形成圓狀。 乂上將本發明基於實施形態具體說明，但本發明不拘 此限，可有各種變更。 3 —^發明之I虫刻彳法不限於使用磁€fRlE方式之電裝蝕 ，裝置之蝕刻，可適用於使用ECR、helic〇n ' Icp、TCP 等各種方式之電漿蝕刻裝置之蝕刻。 本發明所得之效果簡述如下： 經濟部中央標準局員工消費合作社印製 义依本發明之製造方法’於將堆積於半導體基板上之薄膜 式姓刻時’可確實防止蒸氣壓低之反應生成物附著 於圖案之侧面，故可提高半導體積體電路裝置之製造良率 又，因可以尚尺寸精密度形成微細之薄膜圖案之故，故 可提升半導體積體電路裝置之微細化層次。 -42 - 本紙張尺度適用中國國家標隼（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 年8月)，句—補先 11 — 六、申請專利範圍 405174 1· 一種半導體積體電路裝置之製造方法，其特徵在 以下步驟： ' 名 ⑻於⑽之第i主面上所形成之第1M上’形成光阻 案之步驟； ⑸藉由對形成有上述光阻膜圖案之上述第丨膜進行乾式 蝕刻，一面於上述光阻膜圖案之側面形成侧壁附著膜 ，或於已形成有該侧壁附著膜之狀態下，一面對上述 光阻膜圖案之開口部所對應的部分之上述第〗膜進= 蝕刻直至其下層之第2膜表面露出為止之步驟； ⑹在使上述第2膜表面露出的狀態下’藉由進行追加之 乾式蝕刻處理，除去於上述步驟⑸間附著於上述光阻 膜圖案及由丨圖案化之上述第⑽圖案之侧壁之側勒 附著膜之步驟。 土 2.根據申請專利範圍第丨項之半導體積體電路裝置之製造方 法，其中上述側壁附著膜藉由上述追加之乾式触刻處理 ’大致全部被除去。 3. 根據申請專利範圍第2項之半導體積體電路裝置之製造方 法，，其中上述光阻膜圖案之側面頭部有第丨傾斜部，^為 經濟部中央梯準局貝工消費合作社印«. 上述側壁附著膜不附著之程度者；其側面下部具有第2傾 斜部，係為上述側壁附著膜附著之程度，且比上述傾斜 部更近乎垂直者》 ' 4.根據申請專利範圍第3項中之半導體積體電路裝置之製造 方法，其中上述第i及第2傾斜部係自上述蚀刻開始時存 在。 本紙張尺度適用中國國家揉準（CNS ) A·· ( 210X297公釐） A8 B8 C8 D8 405174 、申請專利範圍 .根據申請專利範圍第4項之半導體積體電路裝置之製造方 法，其中上述第2傾斜部係於上述步驟⑸之蝕刻結束時亦 存在》 6.根據申請專利範圍第5項之半導體積體電路裝置之製造方 法，其中上述光阻膜圖案之側面下部的第2傾斜部係具有 大致垂直的傾斜。 7·根據申請專利範圍第5項之半導體積體電路裝置之製造方 法，其中上述第1膜係包含自Pt、Ir、Ir〇2、RU、RuC>2、^ 、Rh02、〇s、〇s〇2、Re、Re〇2、pd及Au所成之群中所選出 之一種或二種以上之金屬膜或金屬氧化物膜。 根據申清專利範圍第5項之半導體積體電路裝置之製造方 法，其中上述第1膜係包含自BST、pz丁、pLT、plzt、 SBT、PbTi〇3、s⑽3及8_3所成之群中所選出之一種或 一種以上之高介電體膜或強介電體膜。 根據申清專利範圍第8項之半導體積體電路裝置之製造方 法’其中上述光阻膜圖案㈣正型二苯甲酮㈣越樹脂 光阻劑作成者》 10.根據中請專利範圍第9項之半導體積體電路裝置之製造方 法，其中上述光阻膜圖㈣於上_步驟後被除去。 7據中請專利範圍第5項之半導體積體電路裝置之製造方 之縣ί中上述第1膜係包含自Pt、ΐΓ ' ΐΓ〇2、臟以〇2所成 膜。戶斤選出《-種或二種以上之金屬膜或金屬氧化物 種铸體積體電路裝置之製造方法，其特徵在於包含 -2- 本紙張尺度咖eNS) (請先閲讀背面之注意事項再填寫本頁) 訂--- 經濟部_央標準局男工消费合作社印製 A8 B8 C8 D8 ^〇5lh/4 中請專利範圍 以下步驟： ⑻於晶圓之第1主面上所形成之第〗膜上，形成由二苯〒 酮系酚醛樹脂光阻劑所成之光阻膜圖案之 m^^Pt..Ir〇2.Ru.Ru〇2.Rh.J；；^ 〇s〇2、Re、Re〇2、Pc^Au所成之群中所選出—種或二 種以上之金屬膜或金屬氧化物膜者； 〆 ⑹藉由對形成有上述光阻膜圖案之上述第丨膜進行乾式 蚀刻，對上述光阻膜圖案之開口部所對應的部分之上 述第1膜進行蝕刻直至其下層之第2膜表面露出 步驟； ’ (c)在使上述第2膜表面露出的狀態下，藉由進行追加之 乾式蝕刻處理，除去於上述步驟⑸間附著於上述光阻 膜圖案及由其圖案化之上述第丨膜圖案之側壁之側壁 附著膜之步驟。 根據申凊專利範圍第12項之半導體積體電路裝置之製造 方法，其中上述光阻膜圖案之側面頭部有第1傾斜部，係 為上述侧壁附著膜不附著之程度者，·其側面下部具有第2 貝斜部’係為上述側壁附著膜附著之程度，且比上述頻 斜部更近乎垂直者。 種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： ⑻於阳圓之第1主面上所形成之第1膜上，形成光阻膜圖 案之步驟； ⑸藉由對形成有上述光阻膜圖案之上述第1膜進行乾式 I I I n n -- I--- f請先閲讀背面之注意事項再填寫本頁) 訂 經濟部t央榡準局貝工消f合作社印I
    405174 申請專利範圍 姓刻’對上述光阻膜圖案之開口部所對應的部 述第1膜進行㈣直至其下層之第2膜表 : 步驟； 码為止之 (c) 在使上述第2膜表面露出的狀態下，藉由進行追加之 乾式蝕刻處理，除去於上述步驟⑸間附著於上述 膜圖案及由其圖案化之上述第1膜圖案之側壁之側辟 附著膜之步驟； ' 土 (d) 於上述步驟⑹後，除去上述光阻膜圖案之步驟。 15.根據申請專利範圍第〗4項之半導體積體電路裝置之製造 方法’其中上述第1膜係包含自Pt、Ir、Ir〇2、Ru、RuQ= Rh、Rh02、Os、〇s〇2、Re、Re〇2、別及八讀成之群中所選 出之一種或二種以上之金屬膜或金屬氧化物膜。 K根據申請專利範圍第丨4項之半導體積體電路裝置之製造 方法’其中上述第1膜係包含自BST、PZT、PLT、PLZT、 SBT、PbTi〇3 ' SrTi〇3及BaTiCb所成之群中所選出之一種或 二種以上之高介電體膜或強介電體膜。 17·根據申請專利範圍第丨4項之半導體積體電路裝置之製造 方法’其中上述第1膜係包含自Pt、Ir、Ir02 ' Ru及Ru〇2所 成之群中所選出之一種或二種以上之金屬膜或金屬氧化 物膜。 18. —種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： ⑻於晶圓之第1主面上所形成之第1膜上，形成耐蝕刻罩 膜圖案之步驟，該第1膜係包含自Pt、Ir、Ir〇2、RU、 -4 - 本紙張从適用tail家標準（CNS) (21GX297公羡） (請先聞讀背面之注意事項再填寫本頁) -f -訂_ 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 405174 申請專利範圍 Ru〇2、Rh、Rh〇2、〇s ' 〇s〇2、Re、Re〇2、以及如所成之 群中所選出-種或二種以上之金屬膜或金屬氧化物膜者 (b)藉由對形成有上述罩膜圖案之第丨膜進行乾式蚀刻， ,面於上述罩膜圖案之側面形成側壁附著膜，或於已 (成有該側壁附著膜之狀態下’ 一面對上述罩膜圖案 之開口部所對應的部分之上述第i膜進行姓刻直至其 下層之第2膜表面露出為止之步驟； (C)在使上述第2膜表面露出的狀態下，冑由進行追加之 乾式蚀刻處理，除去於上述步驟⑸間附著於上述罩膜 术及由其圖案化之上述第i膜圖案之側壁之侧壁附 著膜之步驟。 19·根據申請專利範圍第18項之半導體積體電路裝置之製造 =法^中上述P膜係包含自pt'Ir'IrQ2、RUMu0w 物所選出义一種或二種以上之金屬膜或金屬氧化 讥一種半導體積體電路裝置之製造方法，其特 以下步驟： I D ⑻於晶圓之第1主面上所形成之第1膜上，形成由第】光 T材料所成之第1光阻膜圖案之步驟，該第謂係包含 Pt Ir Ir02、Ru、Ru〇2、Rh ' Rh〇2、〇s、、Re、 t〇2'Pd及Au所成之群中所選出一種或二種以上之金 屬膜或金屬氧化物膜者； - ⑸藉由對形成有上述第丨光阻膜圖案之上述第丨膜進 A8 B8 C8 D8 經濟部中央標準局貝工消費合作社印裝 405174 ------ 申請專利範圍 =蚀刻’對上述第1光阻膜圖案之開口部所對應的部 上述第1膜進行蝕刻直至其下層之第2膜表面露出 為止之步驟； (c)於上述第2膜表面露出之狀態下，藉由進行追加之乾 式蝕刻處理，除去於上述步驟⑸間附著於上述第1光 阻膜圖案及由其圖案化之上述第i膜圖案 壁附著膜之步驟； 側 ⑹於上々述步驟⑻前，於上述晶圓之上述第1主面上所形 成义乐3膜上，形成由第2光阻材料所成之第2光阻膜 圖案，藉其將上述第3膜予以圖案化之步驟，該第2光 阻材料係與上述第1光阻材料之斷面形狀特性相異， 且與上述第1光阻膜圖案相比較，其圖案侧頭部之圓 狀較小者。 21.根據申請專利範圍第2 〇項之半導體積體電路裝置之製造 方法，其中上述第丨光阻膜圖案係用正型二苯甲酮系酚醛 樹脂光阻劑作成者。 22·根據申請專利範圍第21項之半導體積體電路裝置之製造 方法，其中上述第2光阻膜圖案係用正型非二苯 越樹脂光阻劑作成者。 23 ·根據申請專利範圍第2 2項之半導體積體電路裝置之製造 方法，其中利用上述第2光阻膜圖案加工之步驟係為問電 極圖案化步驟、導通孔形成步驟或貫穿孔形成步驟。 24.根據申請專利範圍第23項之半導體積體電路裝置之製造 方法，其中利用上述第1光阻膜圖案加工之步驟係為記憶 6 - 本紙伕尺度適用中國國家標準（CNS ) ( 210X297公釐） f碕先閲讀背面之注意事項再填寫本頁)
    A8 405174 gi 六、申請專利範圍 體電路之記憶容量元件之圖案化步驟。 25. —種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： (a) 於晶圓之第1主面上所形成之第1膜上，形成由二苯甲 酮系酚醛樹脂光阻劑所成之光阻膜圖案之步驟，該第 1 膜係包含自 BST、PZT、PLT、PLZT、SBT、PbTi03、 SrTi03及BaTi03所成之群中所選出一種或二種以上之 高介電體膜或強介電體膜者； (b) 藉由對形成有上述光阻膜圖案之上述第1膜進行乾式 蝕刻，對上述光阻膜圖案之開口部所對應的部分之上 述第1膜進行蝕刻直至其下層之第2膜表面露出為止之 步驟； (c) 於使上述第2膜表面露出之狀態下，藉由進行追加之 乾式蝕刻處理，除去於上述步驟(b)間附著於上述光阻 膜圖案及由其圖案化之上述第1膜圖案之側壁之側壁 附著膜之步驟。 26. —種半導體積體電路裝置之製造方法，其特徵在於包含 以下步驟： 經濟部中央標準局員工消費合作社印装 ---------- ^---^--—ΪΓ (請先聞讀背面之注意事項再填寫本頁) ⑻於晶圓之第1主面上所形成之第1膜上，形成耐蝕刻罩 膜圖案之步驟，該第1膜係包含自BST、PZT、PLT、 PLZT、SBT、PbTi03、SrTi03及BaTi03 所成之群中所選 出一種或二種以上之高介電體膜或強介電體膜者； (b)對形成有上述罩膜圖案之上述第1膜進行乾式蝕刻， 一面於上述罩膜圖案之側面形成側壁附著膜，或於已 本纸張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經 中 央 梯 準 局 貝 ί 費 合 作 社 印 製
    4051*74 ------— 、申請專利範圍 形成有該側壁附著膜之狀態下，一面對上述軍膜圖案 足開口部所對應的部分之上述第丨膜進行蝕刻直至其 下層之第2膜表面露出為止之步驟； ()於使上述第2膜表面露出之狀態下，藉由進行追加之 式蚀刻處理，除去於上述步驟(b)間附著於上述罩膜 圖案及由其圖案化之上述第1膜圖案之側壁之侧壁附 著膜之步驟。 & 27· -種半導體積體電路裝置之製造方法其特徵在於包本 以下步驟： ° ⑻於晶圓之第1主面上所形成之第丨膜上，形成由第^光 阻材料所成之第丨光阻膜圖案之步驟，該第丨膜係包本 自财、PZT、PLT、PLZT、SBT、抑叫 ' BaT^所成之群中所豸出一種或二種以上之高介電體 膜或強介電體膜者； a ⑹藉由對形成有上述第丨光阻膜圖案之第〗膜進行乾式蝕 刻，對上述第1光阻膜圖案之開口部所對應的部分之 上述第1膜進行蝕刻直至其下層之第2膜表面露出 之步驟； ⑹於使上述第2膜表面露出之狀態下，藉由進行追加之 蝕刻處S，除去於上述步驟⑸間附著於上述第I光阻 膜圖案及由其圖案化之上述第！膜圖案之侧 附著膜之步驟； 土 (d)於上述步驟⑻前，於上述晶圓之上述第〗主面上所來 成之第3膜上，形成由第2光阻材料所成之第2光阻膜 -8- 本紙張尺度適用中國國家揉準（CNS ) Α4%#-(210Χ297ϋΤ
    i〇5l?4 申請專利範園 圖案，藉其將上述第3膜早 Kg A.膜1 丁以圖案化之步驟，該第2 # 阻材料係與上述第！光 ”及昂2先 且與上述第i光阻膜斷面形狀特性相異， 狀較小者。⑯圖木相比較’其圖案侧頭部之圓 28. 以=驟導_料路裝置之製造方法，其特徵在於包含 ⑻^ =第1主面上㈣成之第1膜上，形成光阻膜圖 ⑸藉由❹彡成有上述総膜圖案之上述第丨膜進行乾式 蝕-面於上述光阻膜圖案之侧面形成或除去側壁 =著膜，―面對上述光阻膜圖案之開口部㈣應的部 訂 分之上述第1膜進行蚀刻±至其下層之第2膜表面露出 為止之步驟； 其中，於上述蝕刻開始時，上述光阻膜圖案之側面頭 部具有第1傾斜部，係為上述側壁附著膜不附著之程 度者；其侧面下部具有第2傾斜部，係為上述側壁附 著膜附著之程度，且比上述傾斜部更.近乎垂直者。 經 中 央 梂 準 局 μ 工 消 費 合 作 社 印 製 29. 如_凊專利範圍第2 8項之半導體積體電路裝置之製造方 法，其中上述第1膜係包含自Pt、Ir、Ir〇2、Ru、ru〇2、Rh ' Rh〇2、Os、〇s〇2、Re、Re〇2、Pd及Au所成之群中所選出 之一種或二種以上之金屬膜或金屬氧化物膜β 30. 如申請專利範園第2 8項之半導體積體電路裝置之製造方 法，其中上述第1膜係包含自BST、ΡΖΤ、PLT、PLZT、 SBT、PbTi〇3、SrTi〇3及BaTiOj所成之群中所選出之一種或 -9- 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 六观痛範圍 二種以上之高介電體膜或強介電體膜者。 31.如申請專利範圍第2 8項之半導體積體電路裝置之製造方 法，其中上述第1膜係包含自Pt、Ir、Ir02、Ru及Ru02所成 之群中所選出之一種或二種以上之金屬膜或金屬氧化物 膜者。 (請先閲讀背面之注意事項再填寫本頁) 訂-I—. 經濟部中央標準局員工消費合作社印製 -10- 本紙張尺度適用中國國家標準（CNS ) A4現格（210X297公釐）
TW086112277A 1996-09-20 1997-08-26 Process for manufacturing semiconductor integrated circuit device TW405174B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8250749A JPH1098162A (ja) 1996-09-20 1996-09-20 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
TW405174B true TW405174B (en) 2000-09-11

Family

ID=17212476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086112277A TW405174B (en) 1996-09-20 1997-08-26 Process for manufacturing semiconductor integrated circuit device

Country Status (4)

Country Link
US (2) US6057081A (zh)
JP (1) JPH1098162A (zh)
KR (1) KR19980024743A (zh)
TW (1) TW405174B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058185B2 (en) 2005-06-08 2011-11-15 Samsung Electronics Co., Ltd. Method of fabricating semiconductor integrated circuit device
TWI682440B (zh) * 2015-06-30 2020-01-11 日商艾普凌科有限公司 半導體裝置的製造方法

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157912B1 (ko) * 1995-11-28 1998-12-15 문정환 반도체 장치의 축전기 전극구조 및 제조 방법
FR2781917B1 (fr) * 1998-07-28 2000-09-08 Commissariat Energie Atomique Procede de realisation collective de tetes magnetiques integrees a surface portante de hauteur determinee
JP2000114245A (ja) * 1998-10-05 2000-04-21 Hitachi Ltd 半導体集積回路装置およびその製造方法
SG79292A1 (en) 1998-12-11 2001-03-20 Hitachi Ltd Semiconductor integrated circuit and its manufacturing method
US6720604B1 (en) * 1999-01-13 2004-04-13 Agere Systems Inc. Capacitor for an integrated circuit
US6358790B1 (en) 1999-01-13 2002-03-19 Agere Systems Guardian Corp. Method of making a capacitor
JP2001035808A (ja) 1999-07-22 2001-02-09 Semiconductor Energy Lab Co Ltd 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法
JP2001102550A (ja) * 1999-09-02 2001-04-13 Samsung Electronics Co Ltd 自己整合コンタクトを有する半導体メモリ装置及びその製造方法
DE10040465A1 (de) * 2000-08-18 2002-03-07 Infineon Technologies Ag Prozessführung für eine Metall/Metall-Kontaktherstellung
US7153592B2 (en) * 2000-08-31 2006-12-26 Fujitsu Limited Organic EL element and method of manufacturing the same, organic EL display device using the element, organic EL material, and surface emission device and liquid crystal display device using the material
JP3940883B2 (ja) * 2000-09-18 2007-07-04 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
JP2002134715A (ja) * 2000-10-23 2002-05-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002170935A (ja) * 2000-11-30 2002-06-14 Matsushita Electric Ind Co Ltd 強誘電体メモリ
JP2002324852A (ja) 2001-04-26 2002-11-08 Fujitsu Ltd 半導体装置及びその製造方法
JP4083397B2 (ja) * 2001-06-18 2008-04-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6709986B2 (en) * 2001-06-28 2004-03-23 Hynix Semiconductor Inc. Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JP4673513B2 (ja) * 2001-08-01 2011-04-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE10156470B4 (de) 2001-11-16 2006-06-08 Infineon Technologies Ag RF-ID-Etikett mit einer Halbleiteranordnung mit Transistoren auf Basis organischer Halbleiter und nichtflüchtiger Schreib-Lese-Speicherzellen
KR100420126B1 (ko) * 2002-01-28 2004-03-02 삼성전자주식회사 반도체 장치의 제조를 위한 패터닝 방법
US6835665B2 (en) 2002-03-06 2004-12-28 Hitachi High-Technologies Corporation Etching method of hardly-etched material and semiconductor fabricating method and apparatus using the method
US7344825B2 (en) 2002-04-04 2008-03-18 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device, and developing apparatus using the method
US7875419B2 (en) * 2002-10-29 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Method for removing resist pattern and method for manufacturing semiconductor device
US7250349B2 (en) * 2003-03-06 2007-07-31 Texas Instruments Incorporated Method for forming ferroelectric memory capacitor
US6762064B1 (en) * 2003-04-17 2004-07-13 Infineon Technologies Ag Process for fabrication of a ferrocapacitor
JP3828514B2 (ja) * 2003-06-30 2006-10-04 Ｔｄｋ株式会社 ドライエッチング方法及び情報記録媒体の製造方法
US6867053B2 (en) * 2003-07-28 2005-03-15 Infineon Technologies Ag Fabrication of a FeRAM capacitor using a noble metal hardmask
JP4528504B2 (ja) * 2003-08-22 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置とその製造方法
US7115488B2 (en) * 2003-08-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP4218476B2 (ja) * 2003-09-12 2009-02-04 沖電気工業株式会社 レジストパターン形成方法とデバイス製造方法
JPWO2006100737A1 (ja) * 2005-03-18 2008-08-28 富士通株式会社 半導体装置の製造方法
US7504680B2 (en) * 2005-04-18 2009-03-17 Kabushiki Kaisha Toshiba Semiconductor device and mask pattern
JP2006303188A (ja) * 2005-04-20 2006-11-02 Oki Electric Ind Co Ltd 強誘電体キャパシタ及びその製造方法
KR100770538B1 (ko) * 2006-08-09 2007-10-25 동부일렉트로닉스 주식회사 횡형 디모스 트랜지스터의 제조방법
KR100763349B1 (ko) * 2006-09-14 2007-10-04 삼성전기주식회사 금속 스탬프 제조방법
US7838203B1 (en) 2006-11-13 2010-11-23 National Semiconductor Corporation System and method for providing process compliant layout optimization using optical proximity correction to improve CMOS compatible non volatile memory retention reliability
US7855146B1 (en) * 2007-09-18 2010-12-21 National Semiconductor Corporation Photo-focus modulation method for forming transistor gates and related transistor devices
US7790491B1 (en) 2008-05-07 2010-09-07 National Semiconductor Corporation Method for forming non-volatile memory cells and related apparatus and system
US8137901B2 (en) * 2008-05-28 2012-03-20 United Microelectronics Corp. Method for fabricating an image sensor
CN101436532B (zh) * 2008-12-19 2010-06-30 华中科技大学 铁电存储器用铁电薄膜的紫外光辅助制备方法
NL2004545A (en) * 2009-06-09 2010-12-13 Asml Netherlands Bv Lithographic method and arrangement
JP4733214B1 (ja) * 2010-04-02 2011-07-27 東京エレクトロン株式会社 マスクパターンの形成方法及び半導体装置の製造方法
JP2011077532A (ja) * 2010-11-10 2011-04-14 Semiconductor Energy Lab Co Ltd 配線の作製方法
JP2012019237A (ja) * 2011-10-06 2012-01-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP5862290B2 (ja) * 2011-12-28 2016-02-16 富士通セミコンダクター株式会社 半導体装置とその製造方法
JP2012124508A (ja) * 2012-01-26 2012-06-28 Semiconductor Energy Lab Co Ltd 半導体装置、液晶モジュール、電子機器及び配線
US9059250B2 (en) * 2012-02-17 2015-06-16 International Business Machines Corporation Lateral-dimension-reducing metallic hard mask etch
JP2014075593A (ja) * 2013-11-22 2014-04-24 Semiconductor Energy Lab Co Ltd 配線の作製方法
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3682488A4 (en) * 2017-09-12 2021-06-09 The Government of the United States of America, as represented by the Secretary of the Navy DETERMINISTIC FREQUENCY TUNING OF QUANTUM POINTS IN PHOTONIC CRYSTAL MEMBRANES USING MICRO LASER MACHINING
US10692759B2 (en) 2018-07-17 2020-06-23 Applied Materials, Inc. Methods for manufacturing an interconnect structure for semiconductor devices
KR20200039073A (ko) * 2018-10-04 2020-04-16 삼성전자주식회사 반도체 장치의 제조 방법
US11508617B2 (en) * 2019-10-24 2022-11-22 Applied Materials, Inc. Method of forming interconnect for semiconductor device
US11257677B2 (en) 2020-01-24 2022-02-22 Applied Materials, Inc. Methods and devices for subtractive self-alignment
US11948803B2 (en) 2021-08-24 2024-04-02 Modulight Oy Methods for passivating sidewalls of semiconductor wafers and semiconductor devices incorporating semiconductor wafers

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4705597A (en) * 1985-04-15 1987-11-10 Harris Corporation Photoresist tapering process
US4678540A (en) * 1986-06-09 1987-07-07 Tegal Corporation Plasma etch process
US4838992A (en) * 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
JPH0427113A (ja) * 1990-04-23 1992-01-30 Tadahiro Omi レジスト処理装置、レジスト処理方法及びレジストパターン
US5174857A (en) * 1990-10-29 1992-12-29 Gold Star Co., Ltd. Slope etching process
US5474650A (en) * 1991-04-04 1995-12-12 Hitachi, Ltd. Method and apparatus for dry etching
JPH0589662A (ja) * 1991-09-25 1993-04-09 Seiko Epson Corp 半導体装置の製造方法
JPH05300606A (ja) * 1992-04-21 1993-11-12 Toshiba Corp 電気車制御装置
US5928839A (en) * 1992-05-15 1999-07-27 Morton International, Inc. Method of forming a multilayer printed circuit board and product thereof
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
JP2650178B2 (ja) * 1992-12-05 1997-09-03 ヤマハ株式会社 ドライエッチング方法及び装置
US5258093A (en) * 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
KR970000198B1 (en) * 1993-05-26 1997-01-06 Hyundai Electronics Ind Process for anisotropically etching semiconductor material
KR100305333B1 (ko) * 1993-10-28 2001-11-22 마티네즈 길러모 감광성수지조성물및이를사용한패턴의형성방법
JP3318801B2 (ja) * 1993-12-29 2002-08-26 ソニー株式会社 ドライエッチング方法
FR2716547A1 (fr) * 1994-02-24 1995-08-25 Fujitsu Ltd Procédé pour former un motif de résist et pour fabriquer un dispositif à semi-conducteur.
JP3368091B2 (ja) * 1994-04-22 2003-01-20 キヤノン株式会社 投影露光装置及びデバイスの製造方法
JP2770740B2 (ja) * 1994-07-14 1998-07-02 日本電気株式会社 橋かけ環式アルキル基を有するスルホニウム塩化合物および光酸発生剤
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Ｐｔ膜のエッチング方法
SG47355A1 (en) * 1994-09-01 1998-04-17 Two Yeow Meng Local interconnects and method for making electrical local interconnects
US5626773A (en) * 1995-01-03 1997-05-06 Texas Instruments Incorporated Structure and method including dry etching techniques for forming an array of thermal sensitive elements
EP1143297A3 (en) * 1995-03-08 2003-12-10 Matsushita Electric Industrial Co., Ltd. Method for forming pattern
US5789323A (en) * 1995-04-25 1998-08-04 Ramtron International Corporation Fabrication of metal-ferroelectric-metal capacitors with a two step patterning sequence
KR970007834A (ko) * 1995-07-31 1997-02-21 배순훈 디지탈 브이.씨.알의 헤드 액츄에이터 제어장치
US5651856A (en) * 1996-01-22 1997-07-29 Micron Technology, Inc. Selective etch process
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
US5726102A (en) * 1996-06-10 1998-03-10 Vanguard International Semiconductor Corporation Method for controlling etch bias in plasma etch patterning of integrated circuit layers
US5753418A (en) * 1996-09-03 1998-05-19 Taiwan Semiconductor Manufacturing Company Ltd 0.3 Micron aperture width patterning process
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6183940B1 (en) * 1998-03-17 2001-02-06 Integrated Device Technology, Inc. Method of retaining the integrity of a photoresist pattern

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8058185B2 (en) 2005-06-08 2011-11-15 Samsung Electronics Co., Ltd. Method of fabricating semiconductor integrated circuit device
TWI682440B (zh) * 2015-06-30 2020-01-11 日商艾普凌科有限公司 半導體裝置的製造方法

Also Published As

Publication number Publication date
US6497992B1 (en) 2002-12-24
US6057081A (en) 2000-05-02
JPH1098162A (ja) 1998-04-14
KR19980024743A (ko) 1998-07-06

Similar Documents

Publication Publication Date Title
TW405174B (en) Process for manufacturing semiconductor integrated circuit device
TW516144B (en) Self-trimming method on looped patterns
US6388281B1 (en) Triple metal line 1T/1C ferroelectric memory device and method for fabrication thereof
JP2956482B2 (ja) 半導体記憶装置及びその製造方法
TWI270178B (en) Ferroelectric random access memory capacitor and method for manufacturing the same
US6777305B2 (en) Method for fabricating semiconductor device
EP1124254A2 (en) Easy to remove hard mask layer for semiconductor device fabrication
TWI278922B (en) Method and system for etching a film stack
JP2002076142A (ja) キャパシタの電荷貯蔵電極の形成方法
JPH0669352A (ja) 高集積半導体装置のコンタクトの製造方法
TW564524B (en) Method of manufacturing a semiconductor device with a non-volatile memory comprising a memory cell with an access gate and with a control gate and a charge storage region
TW556270B (en) eDRAM layer hard mask for eDRAM gate etch process
JPH10199868A (ja) 反射防止コーティングのプラズマ・エッチング・プロセス
US6177695B1 (en) DRAM using oxide plug in bitline contacts during fabrication
JPH1022274A (ja) エッチング方法及び半導体装置の製造方法
TW451424B (en) Semiconductor memory device and manufacturing method thereof
US6387774B1 (en) Methods for forming patterned layers including notched etching masks
JP2001210806A (ja) 電気メッキ法を利用して下部電極を形成する方法
JPH1050951A (ja) 半導体装置およびその製造方法
JPH08503812A (ja) 半導体メモリデバイスの製造方法
JP2008053264A (ja) 半導体装置及びその製造方法
TWI233160B (en) Semiconductor device manufacturing method
JP3114640B2 (ja) 半導体装置の製造方法
JP2003152108A (ja) 半導体集積回路装置の製造方法
KR100353805B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees