TW397994B - Data masking circuit and data masking method of semiconductor memory device - Google Patents
Data masking circuit and data masking method of semiconductor memory device Download PDFInfo
- Publication number
- TW397994B TW397994B TW087108149A TW87108149A TW397994B TW 397994 B TW397994 B TW 397994B TW 087108149 A TW087108149 A TW 087108149A TW 87108149 A TW87108149 A TW 87108149A TW 397994 B TW397994 B TW 397994B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- signal
- line
- masking
- selection
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
Landscapes
- Dram (AREA)
Description
第871〇8〗49號專利申請氣 中文說明書修正頁(89年/月} % A7 ------ B7 Γ ΟΛ i絛正 i、發明説明(H) — 第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL_ODD受啟動、同步於資料選通訊號Ds之上升緣。 當第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL_〇DD受啟動時’第一資料d_EVEN和第二資料D_ODD 被輸出到第一資料線DL_EVEN和第二資料線DL_〇DD » 本發明並不侷限於以上的具體實施例,且可以清楚地了 解到在本發明的範圍和精神之内,由任何熟知本技藝的人士 可能有很多變化。 元件符號說明 41、 46 位址緩衝器 42、 62命令緩衝器 43、 63資料輸入與輸出緩衝器 44 ' 64 資料掩蔽緩衝器 45、 64 行選擇線訊號產生部份 46、 66 資料傳送部份 47 '67行選擇部份 J.-------裝------訂--;-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 -14- 本纸伕尺度適^^家標準(<:奶)八4規格(210/297公釐) A7 B7 五、發明説明(1 ) 1. 發明領域 本發明係有關於半導體記憶裝置,而且特別是有關於資 料掩蔽電路和半導體記憶裝置的資料掩蔽方法。 2 ·相關技藝的描述 當系統性能改善,卻受到半導體記憶裝置的速度所限制 。一個高性能的動態隨機存取記憶體,例如;同步動態隨 機存取記憶體(SDRAM)、RAMBUS隨機存取記憶體,和 sync-link隨機存取1己憶體,可被用來解決此問題。 經濟部中央標準局員工消资合作社印製 (請先閱讀背面之注意事項再填寫本頁) 同步動態隨機存取記憶體已從單資料率(SDR)同步動態 隨機存取記憶體發展到雙資料率(DDR)同步動態隨機存取 v己隐體。在單資料率同步動‘態随機存取記憶體中,資料僅 可被輸入和輸出於時脈訊號的上升緣或下降緣。在雙資料 率同步動態隨機存取記憶體中,資料於時脈訊號的上升緣 或下降緣都可被輸人和輸出^因&,雙資料率时動態隨 機存取記憶體具有一個兩倍於時脈頻率的資料頻寬。再者 ,雙資料率同f動•態隨機存取記憶體包括—個輸入/輸出 掩蔽插腳(DQM pin),用來掩蔽不要的資料於資料輸入/輸 出命令產生時,因此根據資料掩蔽訊號啓㈣所設^的等 數時間來截止資料的輪入和輸出。 圖1是-個時序圖’顯示_個根據傳蘇技術資料 同步動態隨機存取記憶體的資料掩蔽方法。 參考圖1,資料DQ、命令CMD、和資料也_
,匕门冰乂认〆 W科掩敝訊號DQM 皆同步於時脈CLK的上升緣。這裡,在$ 杜%取資科DQ情形 --—--——— ________- 4 ·
本紙張尺度ϋ;时關 CNS ) A4i^r( 210X 297-^tT A7 B7 經濟部中央標準局員工消費合作社印繁 五、發明説明(2 的掩蔽等待時間爲2。在寫入資料DQ情形的掩蔽等待時間 爲〇。 因此,當應用命令CMD來窝入資料DQflf,資料㈧被 掩蔽於資料掩蔽訊號DQM被啓動爲邏輯高値時,也就是, 第一輸入資料(dind。當應用命令CMD來讀取資料dqb ,資料DQ被掩蔽於時脈CLK的兩個週期之後,也就是, 第一輸出資料D〇UT1於資料掩蔽訊號DQM啓動在邏輯高 値之後。這裡,第一輸入資料以…與第一輸出資料Β〇υτ1 在資料DQ間以對角遮罩方式被掩蔽之。 在半導體記憶裝置,輸入和輸出資料藉由晶片組的控制 所執行。在資料讀取命令中,因資料從動態隨機存取記憶 體傳送到中央處理單元,故資料能被掩蔽於晶片組中,而 不須掩1¾動態隨機存取記憶體中的資料。然而,在資料窝 入命令中,因資料從中央處理單元傳送到動態隨機存取記 憶體’故不須要窝入的資料應該被掩蔽於動態随機存取記 憶體中。因此,在資料寫入命令中,資料應該被掩蔽於動 態隨機存取記憶體。在資料讀取命令中,資料不須要被掩 蔽於動態隨機存取記憶體。 在雙資料率同步動態隨機存取記憶體,因爲資料被取樣 於時脈的上升緣和下降緣,並且除了資料的所有命令被取 樣於時脈的上升緣,當資料掩蔽訊號在時脈的1週期間受 啓動於邏輯高値,兩個連續資料被掩蔽且資料的取樣窗減 少到單資料率同步動態隨機存取記憶體的—半。因此,資 料必須在一個短時間被取來。 -5- ί"、纸張尺度適用中國囤家標準(CNS ) Λ4規格(2】0X297公釐) I ^---1--.<-------1T------^ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 ---------B7 五、發明説明(3) ^爲了解決以上的問題,遂使用一個資料選通訊號,以取 得輸入與輸出資料。也就是,藉由同步資料與資料選通訊 號來輸入和輸出資料。 圖2是一個時序圖,顯示一個根據傳統技術之雙資料率 同步動態隨機存取記憶體的資料掩蔽方法。 參考圖2,資料掩蔽訊號DQM同步於時脈CLK的上升緣 。資料DQ和時脈clk不同步,且同步於資料選通訊號DS 的上升緣與下降緣來取得資料DQ。 因此,在資料選通訊號DS的—個週期内,資料DQ的兩 個連續資料單元被寫入。 資料掩蔽訊號DQM同步於時脈CLK的上升緣,且被分 割爲一個用來掩蔽偶數資料的第一資料掩蔽訊號 DQM_EVEN,和一個用來掩蔽奇數資料的第二資料掩蔽訊 號DQM_ODD。由第一資料掩蔽訊號DQM—EVEN和第二資 料掩蔽訊號DQM_〇DD所掩蔽的資料是以對角遮罩的方式 掩蔽之。 然而,因爲上述方法的資料掩蔽訊號是兩倍,對輸入資 料掩蔽訊號的插腳數目也應該兩倍。於是,晶片組的插腳 數目必增加。例如,一個目前的Pc晶片組對輸入資料掩蔽 訊號包括八個資料掩蔽插腳。當一個同步動態隨機存取記 憶體包裝的k料掩敵插腳增加到十六個,晶片組的資料掩 蔽插腳數目也必須增加到十六個。 發明之簡單説明 本發明的一項目的是提供半導體記憶裝置的資料掩蔽電 --___- 6 - (CNS ) A4規格(2ΐ〇χ 297公麓) -----^-----乂,------1T------^ yet、 « - « (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 五、發明説明(4 ) 路來掩蔽資料,而不須要對輸入資料掩蔽訊號増加插脚數 目° 本發明的另一項目的是提供半導體記憶裝置的資料掩蔽 電路之資料掩蔽方法。 欲達成第一項目的,這裡提供半導體記憶裝置的資料掩 蔽電路,包括:一個行選擇線訊號產生部份,用來產生接 收若干位址與寫入資料的命令之第一和第二行選擇線訊號 此等行選擇信號同步於時脈訊號,以及一個資料掩蔽訊 號,同步於資料選通訊號;一個資料傳送部份,使用同步 於資料選通訊號的資料來輸出奇數第一資料與偶數第二資 料;以及一個行選擇部份,用來傳送第一資料與第二資料 刀别到罘一和罘二資料線,回應第一和第二行選擇訊號。 用來達成本發明的第二項目的之具體實施例如下面説明。 首先,產生一個位址與一個同步於時脈的命令。產生同 步於資料選通訊號的資料。產生一個同步於資料選通訊號 的資料掩蔽訊號。藉由結合位址與同步於時脈的命令和同 步於資料選通訊號的資料掩蔽訊號,產生一個被掩蔽的第 一行選擇線訊號和第二行選擇線訊號。同步於資料選通訊 號的資料被分割爲第一資料與第二資料,而第一資料同步 於一個資料選通訊號的上升緣與下降緣之間的—個,而第 二資料同步於其他資料選通訊號的上升緣與下降緣之間的 另一個。第一資料被傳送於第一行選擇線訊號受啓動時。 第二資料被傳送於第二行選擇線訊號受啓動時。 另一個用來達成本發明的第二項目的之具體實施例如 (CNS)
-濟部中央择丰局員工消贽合作 . A7 —_______B7 五、發明説明(5 ) ^ 面説明。產生一個位址與一個同步於時脈的命令。產生一 個同步於資料選通訊號的資料。產生—個同步於資料選通 訊號的資料掩蔽訊號。藉由結合位址與同步於時脈的命令 ,產生一個第一行選擇線訊號和第二行選擇線訊號。同步 於資料選通訊號的資料被分割爲•·由資料掩蔽訊號和同步 於一個資料選通訊號的上升緣與下降緣之間所掩蔽的第一 資料,以及由知料掩蔽訊號和同步於其他資料選通訊號的 上升緣與下降緣之間所掩蔽的第二資料。第一資料被傳送 於第一行選擇線訊號受啓動時。第二資料被傳送於第二行 選擇線訊號受啓動時。 因此,根據本發明之半導體裝置的資料掩蔽電路及資料 掩蔽方法,因爲資料掩蔽訊號和同步於資料選通訊號的資 料都以相同方式反應如電壓·、溫度和程序變化等情況。於 是,資料的取樣窗變大且對輸入資料掩蔽訊號的插腳數目 不需增加。 圖式之簡軍説明 從參考附圖’藉由詳細地描述一個較佳具體實施例,本 發明的以上目的與優點將變得更明確: 圖1是一個時序圖,顯示一個根據傳統技術之單資料率 同步動態隨機存取記憶體的資料掩蔽方法。 圖2是一個時序圖,顯示一颜根據傳統技術之雙資料率 同步動態隨機存取記憶體的資料掩蔽方法。 圖3是一個根據本發明之半導體記憶裝置的資料掩蔽電 路的具體實施例。 _____________-8- 用中國國家標泽(CNS ) Λ4規格(2ΐ〇χ 297公釐) I^ ^---It------IT------f ' * · (請先閱讀背面之注意事項再填寫本頁j 五、發明説明(6 A7 B7 經濟部中央標準局員工消費合作社印製 圖4疋個圖3所示訊號的時序圖。 ?是另-個根據本發明之半導體 電路的具體實施例。 衣直的貪料掩蔽 圖6是一個圖5所示訊號的時序圖。 丝佳具魏實施例之説昍 在下文中,從參考附圖,本發明的一個 將詳細地描述。 實施例 參考圖3,根據本發明之資料掩蔽電路的第一個具體實 施例包括個位址緩衝器41 ' 一個命令緩衝器42、一個 資料輸入與輸出緩衝器43、一個資料掩蔽緩衝器44、一 個行選擇線訊號產生部份45、一個資料傳送部份46和一 個行選擇部份47 ^ 位址緩衝器41從半導體記愴裝置的外部接收一個外部 位址ADD和一個時脈CLK,以及輸出一個同步於時脈CLK 的内部位址PADD並緩衝。命令缓衝器42接收時脈Clk和 一個命令CMD來讀取或窝入資料,以及輸出一個同步於時 脈CLK的内部命令PCMD並緩衝。 資料輸入與輸出緩衝器43接收一個外部資料DQ與一個 資料選通訊號DS,以及輸出一個同步於資料選通訊號DS 的内部資料PDQ並緩衝。資料選通訊號DS是一個從半導 體裝置外部輸入的訊號,爲了取得外部資料DQ。 資料掩蔽緩衝器44接收資料選通訊號DS和一個資料掩 蔽訊號DQM,用來掩蔽外部資料DQ,以及輸出一個同步 於資料選通訊號DS的内部資料掩蔽訊號PDQM並緩衝。 9- 本纸張尺度適用中國國家榡準(CNS ) Λ4規格(210X297公釐) {請先閲讀背面之注意事項再填寫本頁) -·
'1T 線 A7 B7 五、發明説明(7 ) 資料傳送部份46輸出一個同步於資料選通訊號DS的上 升緣之第一資料D_EVEN,與一個同步於資料選通訊號DS 的下降緣之第二資料D_ODD,接收同步於資料選通訊號 DS的上升緣和下降緣的内部資料PDQ。 行選擇線訊號產生部份45結合内部位址PADD與内部資 料掩蔽訊號PDQM,接收内部位址PADD、内部命令PCMD 和内部資料掩蔽訊號PDQM,並產生一個第一行選擇線訊 號CSL_EVEN來輸出第一資料D—EVEN和第二行選擇線訊 號CSL_ODD。用來輸出第二資料D_ODD。當内部資料掩 蔽訊號PDQM受啓動時,第一行選擇線訊號CSL_EVEN和 第二行選擇線訊號CSL_ODD不須被啓動而同步於資料選 通訊號DS的上升緣或下降緣。 經濟部中央標準局員工消費合作社印^ (請先閲讀背面之注意事項再填寫本頁) 行選擇部份47包括一個第一 N型金屬氧化物半導體 (NMOS)電晶體Q1和第二N型金屬氧化物半導體電晶體Q2 。當第一行選擇線訊號CSL_EVEN升到邏輯高値並傳送第 一資料D_EVEN到第一資料線DL—EVEN時,第一 N型金 屬氧化物半導體電晶體Q1接通。當第二行選擇線訊號 CSL_ODD升到邏輯高値並傳送第二資料D_ODD到第二資 料線DL_ODD時,第二N型金屬氧化物半導體電晶體Q2 接通。然而,當第一行選擇線訊號CSL_EVEN未被啓動時 ,第一資料D_EVEN受掩蔽。當第二行選擇線訊號 CSL—ODD未被啓動時,第二資料D—ODD受掩蔽。此時, 第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL—ODD宜在夕卜部命令CMD寫入夕卜部資料DQ之後的一 -10- 本纸張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) A7 A7 經濟部中央標準局員工消費合作社印掣 __ΒΊ 五、發明説明(8 ) 個時脈CLK週期時產生。 換句話説,在本發明中,外部資料DQ和外部資料掩蔽 訊號DQM同步於資料選通訊號DS而非時脈CLK。第一行 選擇線訊號CSL_EVEN和第二行選擇線訊號CSL_ODD是 藉由結合内部位址PADD和内部資料掩蔽訊號PDQM所產 生。第一資料D_EVEN和第二資料D_ODD,其中的外部資 料DQ之一部份由第一行選擇線訊號CSL_EVEN和第二行 選擇線訊號CSL_ODD所掩蔽,個別被傳送到第一資料線 DL_EVEN和第二資料線DL_ODD。因此,因爲資料掩蔽訊 號DQM和外部資料DQ皆同步於資料選通訊號DS,它們 以相同的方式反應電壓、溫度和程序變化。於是,資料的 取樣窗變大且對輸入資料掩蔽訊號的插腳數目不需增加。 圖4是一個圖3所示之訊號的時序圖。 參考圖4,外部資料DQ同步於資料選通訊號DS的上升 緣與下降緣,且外部資料掩蔽訊號DQM掩蔽外部資料DQ 的資料單元2與5。同時,在用來寫入資料DQ的命令CMD 輸入之後,再輸入資料選通訊號DS。 第一資料線DL_EVEN包括同步於資料選通訊號DS之上 升緣的資料〇、2、4和6。第二資料線D — ODD包括同步 於資料選通訊號DS之下降緣的資料1、3、5和7。 當外部資料掩蔽訊號DQM啓動於邏輯高値,第一行選擇 線訊號CSL_EVEN和第二行選擇線訊號CSL_ODD同步於 資料選通訊號DS之上升緣未被掩蔽。 當第一行選擇線訊號CSL_EVEN受啓動時,第一資料 _-11 -_ 氏張尺度適用中國國家標準(CNS ) A4規格(2IOX 297公釐) _-------'.i------IT------ (請先閱讀背面之注意事項再填寫本頁) 五、發明説明(9 A7 B7 濟 部 中 A 標 準 局 消 合 作 社 印 yvEN輸出到第一資料線dl_even,且僅有第一資料 —even間的資料2被掩蔽於第—資料線DL E卿。 :行選擇線訊號CSL__受啓動時,第二資料D 〇D: =第二資料線DL—咖。因此,僅有第一資❹WEN ^資料2被掩蔽於第一資料線DL_EVEN卫僅有第二資 一ODD間的資料5被掩蔽於第二資料線DL 〇DD。 電:二另:個根據本發明之半導體記憶裝置的資料掩蔽 罨路的具體實施例。參考圖5 ’根據本發明之資料掩蔽電路的另—個且體實 :例包括一個位址緩衝器61、—個命令緩衝器62 一個 =科輸人與輸出緩衝器63、_個資料掩蔽緩衝器Μ、一 行選擇線訊號產生部份65、—個資料傳送部份&和一 個行選擇部份67。 ,址緩衝器61、命令緩衝器62、資料輸入與輸出緩衝 器63和資料掩蔽緩衝器64是如位址緩衝器41、命令緩衝 P 42、資料輸入與輸出緩衝器43和資料掩蔽緩衝器44之 相同元件。 、資料傳送部份66輸出在内部資料PDQ中同步於資料選S Ds的上升緣之卜資料D—even ’與在内部資料 同步於資料選通訊號DS的下降緣之第二資料 同步於資料選通訊號DS的上升緣和下降緣 /円邠資料掩蔽訊號PDQM和内部資料pDQ。然而,當内 邵資料掩蔽訊號PDQM爲邏輯高値時,第一資料D二 和第二資料D_〇DD受掩蔽。 ~ 請k, 閲 讀 背 ώ 之 注意 事 項 再 填t 1寫1 本 頁 .訂 線 (CNS ) Λ4規格(210X 297公釐) 經濟部中央標準局員工消費合作社印裝 A7 , B7 五、發明説明(10) 行選擇線訊號產生部份65產生第一行選擇線訊號 CSL_EVEN來輸出第一資料D_ EVEN和第二行選擇線訊號 CSL—ODD來輸出第二資料D—ODD,接收從位址緩衝器61 輸出的内部位址PADD與從命令緩衝器62輸出的内部命令 PCMD。當資料選通訊號DS上升邏輯高値時,並在命令 CMD寫入外部資料DQ之後,產生超過一個時脈CLK的週 期時,第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL_ODD受啓動。 行選擇部份67包括一個第一 N型金屬氧化物半導體電晶 體Q1和一個第二N型金屬氧化物半導體電晶體Q2。當第 一行選擇線訊號CSL_EVEN升到邏輯高値並傳送第一資料 D_EVEN到第一資料線DL—EVEN時,第一 N型金屬氧化物 半導體電晶體Q1接通。當第二行選擇線訊號CSL_0DD升 到邏輯高値並傳送第二資料D_0DD到第二資料線 DL—0DD時,第二N型金屬氧化物半導體電晶體Q2接通。 圖6是一個圖5所示訊號的時序圖。 參考圖6,外部資料DQ選擇地同步於資料選通訊號DS 的上升緣和下降緣且外部資料掩蔽訊號DQM掩蔽外部資 料DQ間的資料2和5。同時,在用來寫入資料DQ的命令 CMD輸入之後,再輸入資料選通訊號DS。 第一資料D_EVEN和第二資-料D_0DD同步於資料選通 訊號DS之上升緣,並僅當資料掩蔽訊號DQM啓動時產生 。因此,資料2被掩蔽於第一資料線D_EVEN且資料5被 掩蔽於第二資料線D —ODD。 _-13- _ 本紙張尺度適闲中國國家標準(CNS ) A4規格(2!ΟΧ297公釐) ^---------*"-- 》 - /1 (請先閱讀背面之注意事項再填寫本頁) *1Τ 線 第871〇8〗49號專利申請氣 中文說明書修正頁(89年/月} % A7 ------ B7 Γ ΟΛ i絛正 i、發明説明(H) — 第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL_ODD受啟動、同步於資料選通訊號Ds之上升緣。 當第一行選擇線訊號CSL_EVEN和第二行選擇線訊號 CSL_〇DD受啟動時’第一資料d_EVEN和第二資料D_ODD 被輸出到第一資料線DL_EVEN和第二資料線DL_〇DD » 本發明並不侷限於以上的具體實施例,且可以清楚地了 解到在本發明的範圍和精神之内,由任何熟知本技藝的人士 可能有很多變化。 元件符號說明 41、 46 位址緩衝器 42、 62命令緩衝器 43、 63資料輸入與輸出緩衝器 44 ' 64 資料掩蔽緩衝器 45、 64 行選擇線訊號產生部份 46、 66 資料傳送部份 47 '67行選擇部份 J.-------裝------訂--;-----線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印裝 -14- 本纸伕尺度適^^家標準(<:奶)八4規格(210/297公釐)
Claims (1)
- 88-ABCi 經濟部中央標準局男工消费合作社印I 六、申請專利範圍 L —種半導Μ記憶裝£的資料掩蔽電路,包括‘ -行選擇線訊號產生部份,用來產生接收若干個位址 :窝入資料的命令之第一和第二行選擇線訊號,同步於 此脈訊號’以及-個資料掩蔽訊號,該等選擇線訊號同 步於資料選通訊號; 資料傳送部份’使用同步於資料選通訊號的資料來 輸出奇數第一資料與偶數第二資料; 以^一行選擇部份,用來傳送第—資料與第二資料分 第和第—資料,線,以回應第_和第:行選擇線訊 號。 2. 如申請專利範圍第!項之資料掩蔽電路,其中的資料傳 运邵分輸出第一資料和第二資料,接收資料,並且 其中行選擇線訊號產生部份輸出一個第一行選擇線訊 號用來掩蔽第-資料,並產生第二行選擇線訊號用來掩 敗第二資料,接收位址、命令與資料掩蔽訊號。 3. 如申請專利範圍第!項之資料掩蔽電路,其中的資料傳 送部份根據資料掩蔽訊號來掩蔽資料,接收資,料與資料 掩蔽訊號,以及輸出受資料掩蔽訊號所掩蔽的第一資料 和第二資料,並且 其中行選擇線訊號產生部份輸出—個第—行選擇線訊 號用來傳送第一資料到第一資料線並輸出第二行選擇線 訊號用來傳送第二資料到接收位址和命令的第二資料線。 4. 如申請專利範圍帛1項之資料掩蔽電路,其中同步於時 脈訊號的位址從一個位址緩衝器中被輸出,接收並緩衝 -15- 太紙張尺度適用中國國家標準(CNS ) Λ4現格(210X297公瘙)- 一 ABCi個位址和—個從半導體記憶裝置外部來的時脈訊號 5.如申請專利範圍第1 項之資料掩蔽電路,其中同步於時 經濟部中央標準局員工消費合作社印製 脈訊號的命7從—個命令緩衝器中被輸出,接收並緩衝 個命令和-個從半導體記憶裝置外部的時脈訊號。 6. 如申請專利範圍第i項之資料掩蔽電路,其中同步於資 料選通訊號的資料從-個資料輸入和輸出緩衝器中被輸 出m及緩衝器用以接收並緩衝—個資料和一個從 半導體記憶裝置外部的資料選通訊號。 7. 如申請專利範園帛i項之資料掩蔽電路,其中資料掩蔽 訊唬從-個資料掩蔽緩衝器中被輸出,接收並緩衝一個 資料掩蔽訊號和-個從半導體記憶裝置外部來的資料選 通訊號。 8·如申請專利範圍第i項之資料掩蔽電路,其中 份包括: ,,電TO體’ S第—行選擇線訊號啓動時,接通來 傳送第一資料;和 -第二電晶體,當第二行選擇線訊號啓動時,接 傳送第二資料。 9·如中請專利範圍帛i項之資料掩蔽電路,其中資料選通 訊號輸入於在—個寫人資料命令輸人到半導體記憶裝置 之後。 K).如申請專利範„ i項之資料掩蔽電路,其中第一和第 二:于選擇線訊號產生於在—個寫入資料命令輸入到半導 體记憶裝置之後超過一個時脈的週期。 I ^ : C衣I— (請先閲讀背面之注意事項再填寫本頁) ·ΐτ -16 本紙張从賴巾關家標準(CNS ) A4規格(210χϋ^ Α8 Β8 C8 D8 六、申請專利範圍 ~~ 11· 一種半導體記憶裝置的資料掩蔽方法,包括下列之步驟: 產生一個位址和一個同步於時脈訊號而用來寫入資料 的命令; 輸入同步於資料選通訊號的資科; 產生一個同步於資料選通訊號的資料掩蔽訊號; 產生藉由結合位址、命令和資料掩蔽訊號所掩蔽的一 個第一行選擇線訊號和一個第二行選擇線訊號; 分割資料爲第一資料及第二資料,該第一資料同步於 一個資料選通訊號的上升緣與下降緣之間的一個,而該 第二資料同步於其他資料選通訊號的上升緣與下降緣之 間的另一個; 傳送第一資料於第—行選擇線訊號受啓動時,傳送第 二資料被第二行選擇線訊號受啓動時。 12. 如申叫專利範圍第丨i項之方法,其中位址從一個位址缓 衝器中被輸出,接收並緩衝—個位址和一個從半導體記 憶裝置外部的時脈訊號。 13. 如申請專利範圍第i i項之方法,其中命令從一個命令缓 經濟部中央標準局員工消費合作社印製 — — — — —— — ——— I I n - I n T (請先聞讀背面之注意事項存填寫本X) 衝器中被輸出,接收並缓衝一個命令和一個從半導體記 憶裝置外部的時脈訊號。 14. 如申請專利範圍第1 i項之方法,其中資料從—個資料輸 入和輸出緩衝器中被輸出,接收並緩衝一個資料和一個 從半導體記憶裝置外部的資料選通訊號。 15. 如申請專利範圍第11項之方法,其中資料掩蔽訊號從一 個資料掩蔽緩衝器中被輸出,接收並緩衝一個資料掩蔽 -17-尽紙張尺度適用中國國家標準(CNS )八4規格(21〇><297公釐) 六、申請專利範圍 訊鈮和 调仗平等體記憶裝置外部的資 16.如申請專利範圍第115頁之方、去二f料選通訊號。 線訊號產生於在一個窝入資料命令輪入到半導體記情: 置心後超過一個時脈的週期。 w裝 Π_-種資料掩蔽方法,包括下列之步驟: 產生—個位址和一個同步於 的命令; 7Μ脈訊號而用來窝入資科 輸入同步於資料選通訊號的資料; 產生-個同步於資料選通訊號的資料掩蔽訊號; ^生藉由結合位址、命令和資料掩蔽訊號所掩蔽的— 個第一行選擇線訊號和—個第二㈣擇線訊號; 分割資料爲第-資料及第二資料,第一資料同步於—. 個資料選通訊號的上升緣與下降緣之間一個,而第二資 料同步於其他資料選通訊號的上升緣與下降緣之間: 一個;以及 _傳送第一資料於第一行選擇線訊號受啓動時,並傳送 第二資料於第二行選擇線訊號受啓動時。 18·如申請專利範” 17項之方法,其中位址從—個位址缓 經濟部中央標率局員工消費合作社印製 衝器中被輸出,接收並缓衝一個位址和—個從半導體記 憶裝置外部的時脈訊號。 拉11 19. 如:請專利範圍第17項之方诀,其中命令從—個命令缓 衝器中被輸出,接收並緩衝一個命令和—個從半導體記 憶裝置外部的時脈訊號。 & ° 20. 如申請專利範圍第17項之方法,其中資料從—個資料輸 -18 - 本紙張尺g用中國國家標規格公) A8 B8 C8 ______UL· 六、申請專利範圍 入和輸出緩衝器中被輸出,接收並缓衝-個資料和—個 如半導體圮憶裝置外部的資料選通訊號。 21. 如申請專利範園第17項之方法,其中資料掩蔽訊號從一 個資料掩蔽緩衝器中被輸出,接收並緩衝—個資料掩蔽 訊號和一個從半導體記憶襞置外部的資料選通訊號。 22. 如申請專利範園第17項之方法,其中第一和第二行選擇 線訊號產生於在一個寫入資料命令輸入到半導體記憶襞 置之後超過一個時脈的週期。 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 -19- ----- 本紙張尺度適用中國國家標準(CNS ) A4現格(21〇χ297公釐)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970060814A KR100252048B1 (ko) | 1997-11-18 | 1997-11-18 | 반도체 메모리장치의 데이터 마스킹 회로 및 데이터 마스킹방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW397994B true TW397994B (en) | 2000-07-11 |
Family
ID=19524980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW087108149A TW397994B (en) | 1997-11-18 | 1998-05-26 | Data masking circuit and data masking method of semiconductor memory device |
Country Status (7)
Country | Link |
---|---|
US (1) | US6034916A (zh) |
JP (1) | JP4070051B2 (zh) |
KR (1) | KR100252048B1 (zh) |
DE (1) | DE19852986B4 (zh) |
FR (1) | FR2773233B1 (zh) |
GB (1) | GB2331608B (zh) |
TW (1) | TW397994B (zh) |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6401167B1 (en) | 1997-10-10 | 2002-06-04 | Rambus Incorporated | High performance cost optimized memory |
JP4079507B2 (ja) * | 1998-05-12 | 2008-04-23 | 富士通株式会社 | メモリ制御システムおよびメモリ制御方法 |
TW426847B (en) * | 1998-05-21 | 2001-03-21 | Nippon Electric Co | Semiconductor memory device capable of securing large latch margin |
JP2000100160A (ja) * | 1998-09-18 | 2000-04-07 | Nec Corp | 同期型半導体メモリ |
KR100306883B1 (ko) * | 1998-12-22 | 2001-11-02 | 박종섭 | 반도체메모리장치의입력버퍼 |
JP2001035153A (ja) * | 1999-07-23 | 2001-02-09 | Fujitsu Ltd | 半導体記憶装置 |
US6279073B1 (en) * | 1999-09-30 | 2001-08-21 | Silicon Graphics, Inc. | Configurable synchronizer for double data rate synchronous dynamic random access memory |
US6741520B1 (en) * | 2000-03-16 | 2004-05-25 | Mosel Vitelic, Inc. | Integrated data input sorting and timing circuit for double data rate (DDR) dynamic random access memory (DRAM) devices |
JP4011833B2 (ja) * | 2000-06-30 | 2007-11-21 | 株式会社東芝 | 半導体メモリ |
GB2370667B (en) * | 2000-09-05 | 2003-02-12 | Samsung Electronics Co Ltd | Semiconductor memory device having altered clock frequency for address and/or command signals, and memory module and system having the same |
GB2379542B (en) * | 2000-09-05 | 2003-09-10 | Samsung Electronics Co Ltd | System comprising memory module |
US6708298B2 (en) * | 2001-01-23 | 2004-03-16 | International Business Machines Corporation | Method for guaranteeing a minimum data strobe valid window and a minimum data valid window for DDR memory devices |
US6662279B2 (en) * | 2001-03-07 | 2003-12-09 | Micron Technology, Inc. | DQ mask to force internal data to mask external data in a flash memory |
US6532180B2 (en) | 2001-06-20 | 2003-03-11 | Micron Technology, Inc. | Write data masking for higher speed DRAMs |
US6918016B1 (en) * | 2001-07-17 | 2005-07-12 | Advanced Micro Devices, Inc. | Method and apparatus for preventing data corruption during a memory access command postamble |
JP2003085974A (ja) * | 2001-09-13 | 2003-03-20 | Toshiba Corp | 半導体集積回路およびメモリシステム |
KR100427037B1 (ko) | 2001-09-24 | 2004-04-14 | 주식회사 하이닉스반도체 | 적응적 출력 드라이버를 갖는 반도체 기억장치 |
KR100422947B1 (ko) * | 2001-11-22 | 2004-03-16 | 주식회사 하이닉스반도체 | 버스트 리드 데이터의 출력방법 및 출력장치 |
US6931479B2 (en) * | 2003-03-04 | 2005-08-16 | Micron Technology, Inc. | Method and apparatus for multi-functional inputs of a memory device |
KR100543203B1 (ko) * | 2003-03-20 | 2006-01-20 | 주식회사 하이닉스반도체 | 유효 데이타 윈도우의 조절이 가능한 반도체 메모리장치의 데이타 출력 버퍼 |
KR100532956B1 (ko) * | 2003-06-28 | 2005-12-01 | 주식회사 하이닉스반도체 | Ddr sdram에서의 링잉 현상 방지 방법 |
KR100548563B1 (ko) * | 2003-06-30 | 2006-02-02 | 주식회사 하이닉스반도체 | Ddr sdram 에서의 라이트 링잉 현상을 마스크하기위한 데이타 패스 제어 장치 및 방법 |
JP4005000B2 (ja) | 2003-07-04 | 2007-11-07 | 株式会社東芝 | 半導体記憶装置及びデータ書き込み方法。 |
US6922367B2 (en) * | 2003-07-09 | 2005-07-26 | Micron Technology, Inc. | Data strobe synchronization circuit and method for double data rate, multi-bit writes |
KR100557636B1 (ko) * | 2003-12-23 | 2006-03-10 | 주식회사 하이닉스반도체 | 클럭신호를 이용한 데이터 스트로브 회로 |
US7082073B2 (en) * | 2004-12-03 | 2006-07-25 | Micron Technology, Inc. | System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices |
US7139207B2 (en) * | 2005-02-25 | 2006-11-21 | Hewlett-Packard Development Company, L.P. | Memory interface methods and apparatus |
US7392338B2 (en) * | 2006-07-31 | 2008-06-24 | Metaram, Inc. | Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits |
US9507739B2 (en) | 2005-06-24 | 2016-11-29 | Google Inc. | Configurable memory circuit system and method |
US8397013B1 (en) | 2006-10-05 | 2013-03-12 | Google Inc. | Hybrid memory module |
US9542352B2 (en) * | 2006-02-09 | 2017-01-10 | Google Inc. | System and method for reducing command scheduling constraints of memory circuits |
US9171585B2 (en) | 2005-06-24 | 2015-10-27 | Google Inc. | Configurable memory circuit system and method |
US7590796B2 (en) * | 2006-07-31 | 2009-09-15 | Metaram, Inc. | System and method for power management in memory systems |
US8130560B1 (en) | 2006-11-13 | 2012-03-06 | Google Inc. | Multi-rank partial width memory modules |
US8089795B2 (en) | 2006-02-09 | 2012-01-03 | Google Inc. | Memory module with memory stack and interface with enhanced capabilities |
US8055833B2 (en) | 2006-10-05 | 2011-11-08 | Google Inc. | System and method for increasing capacity, performance, and flexibility of flash storage |
US8796830B1 (en) | 2006-09-01 | 2014-08-05 | Google Inc. | Stackable low-profile lead frame package |
US8327104B2 (en) | 2006-07-31 | 2012-12-04 | Google Inc. | Adjusting the timing of signals associated with a memory system |
US8386722B1 (en) | 2008-06-23 | 2013-02-26 | Google Inc. | Stacked DIMM memory interface |
US8335894B1 (en) | 2008-07-25 | 2012-12-18 | Google Inc. | Configurable memory system with interface circuit |
US8041881B2 (en) | 2006-07-31 | 2011-10-18 | Google Inc. | Memory device with emulated characteristics |
US20080082763A1 (en) | 2006-10-02 | 2008-04-03 | Metaram, Inc. | Apparatus and method for power management of memory circuits by a system or component thereof |
US20080028136A1 (en) | 2006-07-31 | 2008-01-31 | Schakel Keith R | Method and apparatus for refresh management of memory modules |
US8077535B2 (en) | 2006-07-31 | 2011-12-13 | Google Inc. | Memory refresh apparatus and method |
US8111566B1 (en) | 2007-11-16 | 2012-02-07 | Google, Inc. | Optimal channel design for memory devices for providing a high-speed memory interface |
US8081474B1 (en) | 2007-12-18 | 2011-12-20 | Google Inc. | Embossed heat spreader |
US8244971B2 (en) | 2006-07-31 | 2012-08-14 | Google Inc. | Memory circuit system and method |
US8090897B2 (en) | 2006-07-31 | 2012-01-03 | Google Inc. | System and method for simulating an aspect of a memory circuit |
US10013371B2 (en) | 2005-06-24 | 2018-07-03 | Google Llc | Configurable memory circuit system and method |
US7609567B2 (en) | 2005-06-24 | 2009-10-27 | Metaram, Inc. | System and method for simulating an aspect of a memory circuit |
US7386656B2 (en) * | 2006-07-31 | 2008-06-10 | Metaram, Inc. | Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit |
US7515453B2 (en) * | 2005-06-24 | 2009-04-07 | Metaram, Inc. | Integrated memory core and memory interface circuit |
US8438328B2 (en) | 2008-02-21 | 2013-05-07 | Google Inc. | Emulation of abstracted DIMMs using abstracted DRAMs |
US8169233B2 (en) | 2009-06-09 | 2012-05-01 | Google Inc. | Programming of DIMM termination resistance values |
US8359187B2 (en) | 2005-06-24 | 2013-01-22 | Google Inc. | Simulating a different number of memory circuit devices |
US8060774B2 (en) * | 2005-06-24 | 2011-11-15 | Google Inc. | Memory systems and memory modules |
DE112006002300B4 (de) | 2005-09-02 | 2013-12-19 | Google, Inc. | Vorrichtung zum Stapeln von DRAMs |
US9632929B2 (en) | 2006-02-09 | 2017-04-25 | Google Inc. | Translating an address associated with a command communicated between a system and memory circuits |
KR100784905B1 (ko) * | 2006-05-04 | 2007-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 입력 장치 및 방법 |
US7724589B2 (en) | 2006-07-31 | 2010-05-25 | Google Inc. | System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits |
KR100800382B1 (ko) * | 2006-08-17 | 2008-02-01 | 삼성전자주식회사 | 반도체 메모리 장치에서의 신호제어방법 및 그에 따른컬럼선택라인 인에이블 신호 발생회로 |
JP2008198280A (ja) * | 2007-02-13 | 2008-08-28 | Elpida Memory Inc | 半導体記憶装置及びその動作方法 |
US8209479B2 (en) | 2007-07-18 | 2012-06-26 | Google Inc. | Memory circuit system and method |
US8080874B1 (en) | 2007-09-14 | 2011-12-20 | Google Inc. | Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween |
KR101191942B1 (ko) * | 2007-10-10 | 2012-10-17 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 명령 입력방법 |
JP4600467B2 (ja) * | 2007-12-03 | 2010-12-15 | 富士通セミコンダクター株式会社 | 電子装置及びダブル・データ・レート・シンクロナス・ダイナミック・ランダム・アクセス・メモリ |
US8149643B2 (en) | 2008-10-23 | 2012-04-03 | Cypress Semiconductor Corporation | Memory device and method |
KR20100101449A (ko) * | 2009-03-09 | 2010-09-17 | 삼성전자주식회사 | 메모리 장치, 그것의 마스크 데이터 전송 방법 및 입력 데이터 정렬 방법 |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
KR102617240B1 (ko) * | 2017-02-28 | 2023-12-27 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US11295808B2 (en) | 2020-01-21 | 2022-04-05 | Samsung Electronics Co., Ltd. | Memory device transmitting and receiving data at high speed and low power |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960003526B1 (ko) * | 1992-10-02 | 1996-03-14 | 삼성전자주식회사 | 반도체 메모리장치 |
JPH05325545A (ja) * | 1992-05-25 | 1993-12-10 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR950010564B1 (en) * | 1992-10-02 | 1995-09-19 | Samsung Electronics Co Ltd | Data output buffer of synchronous semiconductor memory device |
JPH06202933A (ja) * | 1992-12-28 | 1994-07-22 | Toshiba Corp | 同期式大規模集積回路記憶装置 |
US5539696A (en) * | 1994-01-31 | 1996-07-23 | Patel; Vipul C. | Method and apparatus for writing data in a synchronous memory having column independent sections and a method and apparatus for performing write mask operations |
KR970001699B1 (ko) * | 1994-03-03 | 1997-02-13 | 삼성전자 주식회사 | 자동프리차아지기능을 가진 동기식 반도체메모리장치 |
KR0122099B1 (ko) * | 1994-03-03 | 1997-11-26 | 김광호 | 라이트레이턴시제어기능을 가진 동기식 반도체메모리장치 |
JPH0955080A (ja) * | 1995-08-08 | 1997-02-25 | Fujitsu Ltd | 半導体記憶装置及び半導体記憶装置のセル情報の書き込み及び読み出し方法 |
KR0154726B1 (ko) * | 1995-09-19 | 1998-12-01 | 김광호 | 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치 |
JP2904076B2 (ja) * | 1995-11-10 | 1999-06-14 | 日本電気株式会社 | 半導体記憶装置 |
JPH1069430A (ja) * | 1996-08-29 | 1998-03-10 | Nec Ic Microcomput Syst Ltd | 半導体記憶装置 |
JPH11203890A (ja) * | 1998-01-05 | 1999-07-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1997
- 1997-11-18 KR KR1019970060814A patent/KR100252048B1/ko not_active IP Right Cessation
-
1998
- 1998-05-26 TW TW087108149A patent/TW397994B/zh not_active IP Right Cessation
- 1998-09-24 JP JP27025498A patent/JP4070051B2/ja not_active Expired - Lifetime
- 1998-10-14 US US09/172,415 patent/US6034916A/en not_active Expired - Lifetime
- 1998-11-17 DE DE19852986A patent/DE19852986B4/de not_active Expired - Lifetime
- 1998-11-18 FR FR9814486A patent/FR2773233B1/fr not_active Expired - Lifetime
- 1998-11-18 GB GB9825292A patent/GB2331608B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP4070051B2 (ja) | 2008-04-02 |
FR2773233A1 (fr) | 1999-07-02 |
KR100252048B1 (ko) | 2000-05-01 |
DE19852986B4 (de) | 2011-02-03 |
JPH11176164A (ja) | 1999-07-02 |
FR2773233B1 (fr) | 2000-08-18 |
GB2331608A (en) | 1999-05-26 |
GB2331608B (en) | 2001-09-12 |
GB9825292D0 (en) | 1999-01-13 |
KR19990040440A (ko) | 1999-06-05 |
US6034916A (en) | 2000-03-07 |
DE19852986A1 (de) | 1999-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW397994B (en) | Data masking circuit and data masking method of semiconductor memory device | |
TW564437B (en) | Semiconductor memory device having data masking pin and memory system including the same | |
TW527537B (en) | Conversion device of SDR and DDR, and interface card, motherboard and memory module interface using the same | |
TW550587B (en) | Memory system having stub bus configuration | |
US5926838A (en) | Interface for high speed memory | |
KR100888597B1 (ko) | 메모리 인터페이스 제어 장치 및 제어 방법 | |
TW483256B (en) | Clock latency compensation circuit for DDR timing | |
CN104810047B (zh) | 半导体器件 | |
TW512344B (en) | SDRAM having posted CAS function of JEDEC standard | |
TWI298503B (en) | Memory controller and memory system | |
TW434546B (en) | A synchronous memory device of a wave pipeline structure | |
CN108694968B (zh) | 存储器设备、存储器控制器及相关存储器系统 | |
TW546816B (en) | Input/output interface and semiconductor integrated circuit having input/output interface | |
TW406474B (en) | A memory device with a data output buffer and the control method thereof | |
CN109062538B (zh) | 环形先进先出缓冲器及数据传输接口、系统、方法 | |
WO2010117535A2 (en) | Memory system, controller and device that supports a merged memory command protocol | |
TW451195B (en) | Internal command signal generator and method therefor | |
TW476070B (en) | Semiconductor memory device and write data masking method thereof | |
JP5296451B2 (ja) | メモリ制御回路並びにこれを組み込んだ半導体集積回路 | |
JP5191218B2 (ja) | メモリ制御回路 | |
TW520500B (en) | Semiconductor memory device using dedicated command and address strobe signal and associated method | |
TW305965B (zh) | ||
JP4902640B2 (ja) | 集積回路、及び集積回路システム | |
CN103399839A (zh) | 媒介外围接口、电子装置及通信方法 | |
US20060209619A1 (en) | Data input circuit of synchronous semiconductor memory device using data sampling method for changing DQS domain to clock domain |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GD4A | Issue of patent certificate for granted invention patent | ||
MK4A | Expiration of patent term of an invention patent |