TW392267B - Semiconductor memory device - Google Patents

Description

經滴部中央標準局舅工消费合作社印聚 ΑΊ -—__________Β7 五、發明説明（ι) 一 【發明所屬技術領域】 本發明係有關於半導體記憶裝置，其具有半導體記憶 電路、半導體測試電路、和半導體記憶電路和半導體測 S式電路之外的半導體電路，以及半導體電路測試時用以 置放探針之複數接合墊’和在封裝（packaging)時與連接 讀取端子之連線互連接之複數接合墊（pad)均設置於同一 基板上之架構。 【習知技術】 第10圖顯示習知半導體記憶裝置架構之平面圖。第 10圖中係顯示’由大約設置於探針卡（probe card)中央之 窗孔所見之半導體記憶電路的測試狀態；上述半導體記 憶電路其係在形成於半導體晶圓中之複數半導體記憶裴 置其中之一半導體記憶裝置上，且在所設置的5個第1 接合墊上有置放探針。形成於半導體晶圓中之複數半導 體記憶裝置，在隨後之晶粒分割過程（dicing process)中被 分割成各別之半導體記憶裝置。第10圖中，1〇1是包含 有本來使用之第1記憶電路l〇la、以及當第ι記憶電路 1〇la在無法正常動作之情形下用以取代101a之第2記億 電路1 〇1 b的半導體記憶電路；102是用以測試半導體記 憶電路101之半導體測試電路；1〇3 …換資料用之邏輯電路；104是在== 憶電路101時用以置放探針的帛i接合塾、以及在封裝 時被連接至讀取端子連接線的第"妾合墊；105是在測 試半導體記憶電路⑼時沒有被探針接觸到的第2接合 ______ 4 本紙張尺度㈣--- (請先閲讀背面之注意事項再填寫本頁) ,βτ 五、發明説明（2) ' 墊、以及在封裝時被連接至讀取端子連接線的第2接合 疋半導體#憶電路1 〇 1、半導體測試電路丨〇2、 f輯電路103、第1接合墊1G4、以及第2接合塾105被 設置所在之基板。又，1G7是探針卡，1()8是探針卡上 所設置之探針。另外，第1〇圖中，符號1〇5僅表示部分 之第2接合塾’又為了簡化圖形起見，連接於第2接合 塾10 5之配線則省略不予圖示。 習知半導體記憶裝置是四邊形狀，5個第1接合墊 104係以2個、1個、丄個、j個之形態而分開地沿著外 週圍之四邊而配置。 以下係有關於動作情形之說明。 第11圖是在半導體記憶電路之測試方法中，當第i 接合墊104上置放探針1 〇8時，顯示第1接合墊^⑽以及 探針108之接觸狀態的概略側面圖。又，第12圖是半導 體記憶電路之測試方法中，當第丨接合墊1〇4上$放探 針1〇8時，測試後，從第i接合塾1〇4中移去探針⑽ 之後，顯示第1接合墊104之狀態的概略平面圖。 經濟部中央標準局員工消費合作社印聚 測試半導體記憶電路之場合中，首先，把探針1〇8置 放於沿著外週圍四邊配置之第〗接合墊1〇4上。接著， 測試第1記憶電路101a是否有正常動作。在此情形下| 由於探針108係置放於第1接合墊1〇4之上，所以在第1 接合墊104之上會產生第1探針接觸痕跡，如第“A 圖所示。因此，將探針108從第1接合墊1〇4上移去時， 在第1接合墊104之上會殘留有第i探針接觸痕跡 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公鐘） 經濟部中央標準局貝工消费合作社印製 A7 _____B7 五、發明説明（3 )~~ ~ 如第12A圖所示。 則把m1記憶電路i〇ia無法正常動作之情形下， 、J杷第1圮憶電路101a換成第2記憶電路l〇ib，再一 4 把探針108置放於沿著外週圍四邊 一人 上。垃芏， ％。罝之第1接合墊104 接者’測試第2記憶電路l〇ib是否右 此悴拟nr丄 疋贪有正常動作。在 清形下，由於探針108係置放於第i接合墊104 所以在第1接合墊104之上會產生第 ， 112，如笛㈤ θ座生弟2探針接觸痕跡 如第11Β圖所示。因此，將探針108從第i接合塾 上移去時，在第i接合墊104之上會殘留有第2 接觸痕跡112，如第12B圖所示。 衣. 之後，在第2記憶電路1011)正常動作之情形下， 針108置放於第1L和第2接合墊（1〇4、1〇5)之上 木 測試全體半導體記憶裝置是否有正常動作。在此^ 下，由於探針1〇8係置放於第丄接合墊1〇4之上 第1接合墊104之上會產生第3探針接觸痕跡113:;在 lie圖所示。因此，之後將探針⑽從第i接合塾叫 m1接合塾104之上會殘留有第3探針接觸 跡113，如第12C圖所示。 【本發明欲解決之問題】 因為以往半導體記憶裝置係如同上述架構而組成， 半導體記憶電路之賴方法巾，由於—定要把探針⑽ 從四方向而來以置放於沿著外週圍四邊配置之第！ 塾刚h因此測試半導體記憶電路時，就會有無法合 時測試複數個半導體記憶裝置之問題產生。 第 上痕 在 108 同 (請先閱讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家操準（CNS ) A4規格（2丨0X 297公釐 經 滴 部 中 央 標 準 局 Ά 工 消 合 # 社 印 Μ 五、發明説明（4) 又在第1記憶電路l〇la無法正常動作之 半=體記憶電路測試後，在第1接合塾1〇4上會有第1 J第=_的，如第13圖所示，因:有： 時用以和言買取端子接續之連接線和第i接合塾^ 連接會變得报困難。另外，第 和第^接合塾HM連接時取端子接續線 之狀態概；帛13Affl& 4和接續線114 氺八固馮側面圖，第13B 本發明之目的為解決上述之問題，」圖體 數個半導體記路時，可同時測試複 里在又封明之另一目的為提出—種半導體記憶裝置， ，、在子裝時，不會有讀取端子接續線 變得困難之問題產生。 要口墊間之連接 【解決問題之方法】 中，範㈣1項所記载之發料關之裝置，其 σ墊係以—列或是二列之形態而與上述半導 體6己憶裝置的外週圍之一邊平行地配置。 牛導 中與/^利_第2項所記载之發明有關之裝置，盆 ’複數接合塾，均設置於不同之行座標位置上，且传 以一列或是二列以上之形態而盥 且係 外週圍之-邊平行地配置。〜U導體記憶裝置的 中與备申二專利範圍第；項所記載之發明有關之裝置，其 來置放探針2接疋由，在測試半導體記憶電路時用 探針之—區域、q在封裝時用來與讀取端子線 請 閲 讀 背 ιέ 之 注

I 寫 本 頁 訂 本紙涑尺度適用中關家CNS)Μ規格（21G^·^^ 經滴部中央標準局員工消費合作社印聚 五、發明説明（5) 接續之一區域兩者所構成。 中與利範圍第4項所記載之發明有關之裝置，里 中，複數接合墊係以—列_ '、 體記憶裝置的外週圍之」態而與上述” 2是由’在測試半導體記憶電路二來::二:: ::構:及在封裝時用來與讀取端子線接續之-區- 與申請專利範㈣5項所記載之發明㈣之裝置，宜 ，複數，合墊，均設置於不同之行座標位置上，且係 二=或是：列以上之形態而與上述半導體記憶裝置的 外週圍之-邊平行地配置，且每一上述接合塾是由，在 測試半導體記憶電路時用來置放探針之一區域、以及在 封裝時用來與讀取端子線接續之一區域兩暑所構成。 與申請專利範圍第6項所記載之發明有關之裳置，其 中’複數接合墊係以-列或是二列之形態而與上述半導 體記憶裝置的外週圍之一邊平行地配置，且每一上述接 合墊是由，在測試半導體記憶電路時用來置放探針之一 區域、以及在封裝時用來與讀取料線接續之—區域兩 者藉由電性連接所構成。 與申請專利範圍第7項所記載之發明有關之裝置，其 中，複數接合墊，均設置於不同之行座標位置上，且係 以一列或是二列以上之形態而與上述半導體記憶裝置的 外週圍之一邊平行地配置，且每一上述接合墊是由在 測試半導體記憶電路時用來置放探針之一區域、以及在 本紙張尺度適用中國國家標準（.CNS ) A4規格（210X297公楚） (請先閎讀背面之注意事項再填寫本頁} 訂 A7 五、發明説明（6) 封裝時用來與·1¾取端子綠垃縫 千線接續之一區域兩者藉由電性連 接所構成。 【發明實施之形態】 以下，主要說明本發明實施之形 實施例 態 經滴部中央標準局負工消費合作社印製 第1圖係依據本發明第】眘 笫1貫鈿例之半導體記憶裝置之 構架平面圖。第1圖係題千，山丄& 货〜員不由大約設置於探針卡（probe rd)中央之肉孔所見之半導體記憶電路的測試狀態；上 述半導體記憶電路其係在形成於半導體晶圓中之複數半 導體記憶裝置其中之兩個半導體記憶裝置上，且在每個 半導體憶裝置上所設置的5個第i接合塾上有置放探 針。形成於半導體晶圓中之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing Prows)中被分割成各別之半 導體記‘《置。第！圖中’ 1是包含有本來使用之第夏 。己隐電路1 a、以及當第i記憶電路」a在無法正常動作之 情形下用以取代1a之第2記憶電路lb的半導體記憶電 路；2^是用以測試半導體記憶電路κ半導體測試電 路；3是和半導體記憶電路1交換資料用之邏輯電路（半 導體電路）；4是在測試半導體記憶電路丨時用以置放探 十的第1接〇塾、以及在封裝時被連接至讀取端子連接 線的第1接合墊（pad); 5是在測試半導體記憶電路1〇1 時沒有被探針接觸到的第2接合墊、以及在封裝時被連 接至讀取端子連接線的第2接合墊；ό是半導體記憶電 路1、半導體測試電路2、邏輯電路3、第丨接合墊4、 (請先閲讀背面之注意事項再填寫本頁) 訂 .II - I 1 本紙張尺度刺t刚家標^^7^7^—297公釐"7 經满部中央標準局畐ς工消费合作社印製 A7 ~~ -_______ B7 五、發明説明（7 ) *—'-~ 以及第2接合墊5被設置所在之基板。又，7是探針卡， 8是探針卡7上所設置之探針。另外，第1圖中，符號5 僅表示部分之第2接合墊，又為了簡化圖形起見，連接 於第2接合墊1〇5之配線則省略不予圖示。 依據本發明第一實施例之半導體記憶裝置是四邊形 狀，5個第丨接合墊4係以2個、3個之形態而分別地與 外週圍之一邊平行地成二列配置之形態。因為半導體記 憶裝置是四邊形，把第丨接合墊4與外週圍之一邊平行 配置之結果，帛i接合墊4成為與外週圍相向之兩邊平 行地配置之形態。 以下係有關於動作情形之說明。 在測試半導體記憶電路之場合，在以第1接合墊4之 列為方向而定位連接之兩個半導體記憶裝置中，每一半 導體记憶裝置各別所配置之第丨接合墊4均有探針8置放 於其上，藉以將兩個半導體記憶體裝置同時加以測試。 各個半導體記憶裝置中，5個第1接合墊4係以2個、3 個之形態而分別地與外週圍之一邊平行地成二列配置之 形態，所以各半導體記憶裝置中，探針係由相對之兩個 方向延伸而設置於第1接合墊4之上。 如以上所示，依據本發明之第丨實施例，5個第ι接 合墊4是以2個、3個之形態而分別地與外週圍之一邊平 行地成二列配置，所以在測試半導體記憶電路時，可以 得到將兩個半導體記憶裝置同時加以測試之功效。 實施例二： 10

(請先閲讀背面之注意事項再填寫本頁j -、1Τ • !i - - - I - I · 經滴部中央標準局負工消費合作社印製 A7 ___________B7 五、發明説明（8) 第2圖係依據本發明第2實施例之半導體記憶裝置之 構架平面圖。第2圖係顯示，由大約設置於探針卡加* 、ard)中央之㈤孔所見之半導體記憶電路的測試狀態；上 述半導體記憶電路其係在形成於半導體晶圓中之複數半 導體《己It裝置其中之兩個半導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第i接合墊上有置放探 針。形成於半導體晶圓巾之複數半導體記憶裝置，在隨 後之日日粒为割過程（dlcing pr〇cess)中被分割成各別之半 導體5己憶裝置。第2圖中，4a是在測試半導體記憶電路 L時用以置放探針的第i接合墊、以及在封裝時被連接至 «賣取端子連接線的第丄接合塾（pad)。又，是探針卡， a疋探針卡7a上所設置之探針。其他之架構，由於與第 1實施例相同或是相似’所以在此將詳細之說明予以省 略。 依據本發明第2實施例之半導體記憶裝置是四邊形 狀5個第1接合墊4a係以2個、3個之形態而分別地 與外週圍之一邊平行地成二列配置之形態。因為半導體 記憶裝置是®邊形，把第i接合墊4a與外週圍之一邊平 行配置之結果，第1接合墊4a成為與外週圍相向之兩邊 平行地配置之形態。又，5個第i接合墊物中，各個第 1接合墊4a係配置在不同之行座標位置上（第2圖之χ方 向之座標）。 以下係有關於動作情形之說明。 在測試半導體記憶電路之場合，和第1接合墊4a之列 本紙張尺度適用中國國家標準（CNs ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 A7 ------ B7 五、發明説明（9) "~~" ---- 方向互相垂直而定位連接之兩個半導體記憶裝置中， -半導體記憶裝置各別所配置之第i接合墊乜均有 8a置放於其上’藉以將兩個半導體記憶體裝置同時加以 測試。各個半導體記憶裝置中，5個第i接合塾如係以 2個、3個之形態而分㈣與外週圍之_邊平行地成二 列配置之形態’又5個第i接合塾4a係將各個第i接合 墊4a配置在不同之行座標位置上，所以對其中一邊之半 導體記憶裝置而言，係把探針8a由相對兩方向中之一方 向而置放到第1接合墊4a，而另—邊之半導體記憶裝 置’係把探針8a由相對兩方向中之其他方向而置放到第 1接合塾4a。 如以上所示，依據本發明之第2實施例，5個第i 接合墊4a是以2個、3個之形態而分別地與外週圍之— 邊平行地成二列配置，又5個第丨接合墊乜係將各個第 1接合塾4a配置在不同之行座標位置上，所以在測試半 導體記憶電路時’可以得到將兩個半導體記憶裝置同時 加以測試之功效。 實施例三： 經"部中央標準局貝工消费合作社印^· (請先閲請背面之注意事項再填寫本頁) 第3圖係依據本發明第〖實施例之半導體記憶裝置之 構架平面圖。第3圖係顯示，由大約設置於探針卡（pr〇be card)中央之窗孔所見之半導體記憶電路的測試狀態；上 述半導體記憶電路其係在形成於半導體晶圓中之複數半 導體記憶裝置其中之一個半導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第1接合墊上有置放探 12 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210χ29·7公麓） A7 A7 五 經滴部中央標隼局員工消費合作社印策 、發明説明（ί0) - 針。形成於半導體晶时之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing process)中被分割成各別之半 導體記憶裝置。第3圖中，4b是在測試半導體記憶電路 請 先 閲 讀 背 \έτ 之 注 事 項 再 填 本 頁 1時用以置放探針的第！接合墊、以及在封裝時被連接至 讀取端子連接線的第〗接合墊（pad)。又，7b是探針卡， '是探針卡％上所設置之探針。其他之架構，由於與第 1貫施例相同或是相似’所以在此將詳細之說明予以省 略。 依據本發明第3實施例之半導體記憶裝置是四邊形 狀5 5個第i接合塾仆係以2個、i個、！個、！個之 形態而分開地沿著外週圍之四邊配置。又，各個第i接 σ塾4b疋由’在測試半導體記憶電路工時用來置放探針 訂 之區域4M 、以及在封裝時用來與讀取端子線接續之區 域4b2兩者所構成5所以第1接合墊4b之面積比習知之 接合墊面積來得大。 以下係有關於動作情形之說明。 於測試半導體記憶電路之情形下，第i接合塾朴之探 針區域4M上均設置有探針扑，而一一地測試半導體記 隐裝置。在半導體記憶裝置中s 5個第i接合塾扑係以 2個1個、1個、i個之形態而分開地沿著外週圍之四 邊配置’所以探針8b可從四個方向而設置於半導體記憶 裝置上。 如以上所述，依據本發明之第3實施例，每一個第丄 接口塾4b係由’在測試半導體記憶電路1時用來置放探 本紙浪尺錢财麵緖 13 輕滴部中决標準局黃工消费合作社印製 五、發明説明（11) 針之區域4b 1 、以及為壯+ 區域4b2兩者所構成，所攻時用來與讀取端子線接續之 取端子線12連接至接合墊之如::圖所不’封裝時把讀 置探針而留下接觸痕跡 4b2區域和因韵 所以讀取端子線12在接人針區域4Μ位置相異， 難。另外，上之接續將不會變得困 人 ·糸，、、'員不把讀取端子線12連接至第！接 合墊4b時，第1接人轨八j、± ^ 1 ^ HI φ ^ .Λ ° 和連接線12接續狀態之概要 圖’其中第从圖是側面圖，而第4β圖是平面圖。 實施例四： 第5圖係依據本發明第4實_之半導體記憶裝置之 面圖L第5圖係顯示，由大約設置於探針卡(ρ— car)央之@孔所見之半導體記憶電路的測試狀態；上 述半導體記憶轉其係在形成於何體晶时之複 導體記《置其中之兩財導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第i接合塾上有置放探 針。形成於半導體晶圓中之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing pr〇cess)中被分割成各別之半 導體記憶裝置。第5圖令，4c是在測試半導體記憶電路 ^時用以置放探針的第丨接合墊、以及在封裝時被連接至 明取端子連接線的第1接合墊（pad)。其他之架構，由於 與第1實施例相同或是相似，所以在此將詳細之說明予 以省略。 依據本發明第4實施例之半導體記憶裝置是四邊形 狀’ 5個第1接合墊4c係以2個、3個之形態而分別地 14 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 A7 B7 經 滴 部 中 央 標 準 消 f 合 作 社 印 製 五、發明説明（12 ) -- 與外週圍之-邊平行地成：列配置之形態。因為半導體 記憶裝置是四邊形，把第！接合墊4c與外週圍之一邊平 行配置之結果，第1接合塾4c成為與外週圍相對面之兩 邊平行地配置之形態。又，每個第i接合墊4c是由，在 測試半導體記憶電路1時用來置放探針之區域4ci、以及 在封裝時用來與讀取端子線接續之區域4c2兩者所構 成’所以第1接合墊4c之面積比習知之接合墊面積來得 大。 以下係有關於動作情形之說明。 在測試半導體記憶電路之場合，沿第丨接合墊4c之列 方向而定位連接之兩個半導體記憶裝置中，每一半導體 a己憶裝置各別所配置之第1接合墊4c之探針區域丨之 上均有探針8置放於其上，藉以將兩個半導體記憶體裝 置同時加以測試。各個半導體記憶裝置中，5個第i接 合墊4c係以2個、3個之形態而分別地與外週圍之一邊 平行地成二列配置之形態，所以各個半導體記憶裝置中 所ax置之探針8係由相對面之兩方向延伸而來。 如以上所示，依據本發明之第4實施例，5個第1接 合墊4c是以2個、3個之形態而分別地與外週圍之一邊 平行地成二列配置，所以在測試半導體記憶電路時，可 以得到將兩個半導體記憶裝置同時加以測試之功效。 又’依據本發明第4實施例，每一個第1接合墊4c 疋由，在測試半導體記憶電路丨時用來置放探針之區域 4cl、以及在封裝時用來與讀取端子線接續之區域4c2兩 (請先閱讀背面之注意事項再填寫本百c 訂.—--------- ; _____________ • HI —^ϋ · 15 經满部中央標準局t^-T-消费合作社印製 A7 ------____B7 五、發明説明（13 ) —-- 斤構成如同第3貫施例之情形（參照第4圖）’封裝時 ^讀取端子線連接至接合塾之4e2區域，—區域和因 6又置探針而留下接觸痕跡之接探針區域4cl 立置相異， 所以璜取端予線在接合墊4c上之接續將不會變得困難。 實施例五： 第6圖係依據本發明第5實施例之半導體記憶裝置之 構架平面圖。第6圖係顯示，由大約設置於探針卡(ρ_ 咖句中央之窗孔所見之半導體記憶電路的測試狀態；上 述半導體記憶電路其係在形成於半導體晶圓中之複數半 導體記憶裝置其中之兩個半導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第丨接合墊上有置放探 針。形成於半導體晶圓中之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing pr〇cess)中被分割成各別之半 導體記憶裝置。第6圖中，4d是在测試半導體記憶電路 1時用以置放探針的第丨接合墊、以及在封裝時被連接至 讀取端子連接線的第1接合墊（pad)。其他之架構，由於 與第2實施例相同或是相似，所以在此將詳細之說明予 以痛略。 依據本發明第5實施例之半導體記憶裝置是四邊形 狀，5個第1接合墊4a係以2個、3個之形態而分別地 與外週圍之一邊平行地成二列配置之形態。因為半導體 記憶裝置是四邊形’把第1接合墊4d與外週圍之一邊平 行配置之結果，第1接合墊4d成為與外週圍相對之兩邊 平行地配置之形態。又，5個第1接合墊4cl中，各個第 16 本纸痕尺度適用巾國國家標準（CNS ) Λ4規格（2ΐ〇χ297公釐） '~ * -- (請先閱讀背面之注意事項异填寫本頁)

、1T • ί ·

• I -i i I 五、發明説明（14) (請先閲讀背面之注意事項再填寫本頁) 1接合墊4c係配置在不同之行座標位置上（第6圖之X方 向之座標）。又，每一個第i接合墊4d是由，在測試半導 體記憶電路1時用來置放探針之區域4dl、以及在封裝 時用來與讀取端子線接續之區域4d2兩者所構成，所以 第1接合墊4d之面積大於習知之接合墊。 以下係有關於動作情形之說明。 訂 在測試半導體記憶電路之場合，沿著與第1接合墊4d 之列方向互相垂直之方向而定位連接之兩個半導體記憶 裝置中，每一半導體記憶裝置各別所配置之第丨接合墊 4d均有探針8a置放於其上，藉以將兩個半導體記憶體 置同時加以測試。各個半導體記憶裝置中，5個第！接 σ塾4cH系以2個、3個之形態而分別地與外週圍之一邊 平行地成二列配置之形態，又5個第i接合塾4d係將各 個第1接合塾4d配置在不同之行座標位置上，所以對其 中邊之半導體§己憶袭置而言，係把探針&由相對兩方 向中之一方向而置放到第1接合墊4d之上：對另一邊之 半導體記憶裝置而言，係把探針8a由相對兩方向中之其 他方向而置放到第1接合墊4d。 /、 如以上所示，依據本發明之第5實施例，5個第！接 &墊4d疋以2個、3個之形態而分別地與外週圍之一邊 平行地成二列配置，又5個第1接合塾4d係將各個第i 接合墊4d配置在不同之行座標位置上，所以在測試半導 體。己隐電路Η夺彳以侍到將兩個半導體記憶裝置同時加 以測試之功效。

.I 1 -. 經滴部中央標率局員工消費合作社印製 A7 ----—-____ B7 五、發明説明（15 ) — 又，依據本發明第5實施例，每一個第1接合墊4d 疋由，在測試半導體記憶電路1時用來置放探針之區域 4d 1、以及在封裝時用來與讀取端子線接續之區域4d2兩 者所構成，如同第3實施例之情形（參照第4圖），封裝時 把讀取端子線連接至接合墊之4d2區域，4d2區域和因 '^置探針而留下接觸痕跡之接探針區域4dl位置相異， 所以取子線在接合塾4d上之接續將不會變得困難。 實施例六： 第7圖係依據本發明第6實施例之半導體記憶裝置之 構架平面圖。第7圖係顯示，由大約設置於探針卡（probe card)中央之窗孔所見之半導體記憶電路的測試狀態；上 述半導體記憶電路其係在形成於半導體晶圓中之複數半 導體記憶裝置其中之兩個半導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第1接合墊上有置放探 針。形成於半導體晶圓中之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing process)中被分割成各別之半 導體記憶裝置。第7圖中，牝是在測試半導體記憶電路 1時用以置放探針的第1接合墊、以及在封裝時被連接至 言買取端子連接線的第1接合墊（pad)。其他之架構，由於 與第1實施例相同或是相似，所以在此將詳細之說明予 以省略。 依據本發明第6實施例之半導體記憶震置是四邊形 狀’ 5個第1接合墊4e係以2個、3個之形態而分別地 與外週圍之一邊平行地成二列配置之形態。因為半導體 18 本紙張尺度適用中國g]家彳縳（) Λ4規格（2】〇>^297公楚) ' ---- (請先閲讀背面之注意事項再填寫本頁}

kl ^—---—_— B7 五、發明説明（16) ~ ——-— 請 先 閲 讀 背 冬 意 事 項 再 填 寫 本 頁 :己憶裝置是四邊形，把第i接合墊4e與外週圍之一邊平 :配置之結果，第1接合墊4e成為與外週圍相對面之兩 邊平行地配豊之形態。又，每個第1接合墊4e是由，在 測試半導體記憶電路i時用來置放探針之區域如、以及 在封裝時用纟與讀取端子線接續之區土或和2㊉者所構 成，其中上述探針區域4el和讀取端子線之接續區域扑2 係構成電性連接。 ， 以下係有關於動作情形之說明。 訂 在測試半導體記憶電路之場合，沿第i接合塾和之列 方向而定位連接之兩個半導體記憶裝置令，每一半導體 記憶裝置各別所配置之第i接合墊4e之探針區域⑽之 上均有探針8置放於其上，藉以㈣個半導體記 置同時加以測試。各個半導體記憶裝置中，5個第。"妾 二墊4e係以2個、3個之形態而分別地與外週圍之一邊 平行地成二列配置之形態，所以各個半導體記憶裝置中 所設置之探針8係由相對面之兩方向延伸而來。 輕濟部中央標率局員工消費合作社印製 如以上所示，依據本發明之第6實施例，5個第！接 二塾4c疋以2個、3個之形態而分別地與外週圍之一邊 平打地成二列配置，所以在測試半導體記憶電路時，可 以得到將兩個半導體記憶裝置同時加以測試之功效。 口又，依據本發明第6實施例，每一個第丨接合墊私 疋由’在測試半導體記憶電路1時用來置放探針之區域 心1、以及在封裝時用來與讀取端子線接續之區域—兩 者、電J·生連接所構成，如同第8圖所示，封裝時把取

A7 ----—__B7 五、發明説明（i7) --- 鳊子線12a連接至接合墊之4e2區域，區域和因設置 探針而留下接觸痕跡Ua之接探針區域4e]位置相異，所 以讀取端子線在接合墊乜上之接續將不會變得困難。另 外*第8圖顯示把讀取端子線12a接續至第！接合墊和 時兩者之接續狀態，其中第8A圖係側面圖s而第8B圖 係平面圖。 實施例七： 第9圖係依據本發明第7實施例之半導體記憶裝置之 構架平面圖。第9圖係顯示，由大約設置於探針卡（pr〇be card)中央之窗孔所見之半導體記憶電路的測試狀態；上 述半導體δ己憶電路其係在形成於半導體晶圓中之複數半 導體記憶裝置其中之兩個半導體記憶裝置上，且在每個 半導體記憶裝置上所設置的5個第丨接合墊上有置放探 針。形成於半導體晶圓中之複數半導體記憶裝置，在隨 後之晶粒分割過程（dicing process)中被分割成各別之半 導體記憶裝置。第9圖中，4f是在測試半導體記憶電路 1時用以置放探針的第丨接合墊、以及在封裝時被連接至 讀取端子連接線的第丨接合墊（pad) ^其他之架構，由於 經滴部中央標隼局負工消贽合作社印？本 與第1實施例相同或是相似，所以在此將詳細之說明予 以省略。 依據本發明第7實施例之半導體記憶裝置是四邊形 狀’ 5個第i接合墊4f係以2個、3個之形態而分別地 與外週圍之一邊平行地成二列配置之形態。因為半導體 s己憶裝置是四邊形，把第1接合墊4f與外週圍之—邊平 本紙張尺度適用中國囤家標導（CNS ) Λ4規格（210X29?公楚） A7 A7 經 濟 部 中 央 榡 準 局 Μ 工 消 費 合 作 社 印 製 五、發明説明（18 ) 行配置之結果，第1接合墊4f成為與外週圍相對面之兩 邊平行地配置之形態。又，每一個第i接合墊4f係設置 於不同之行座標（第9圖中X方向之座標）位置上。且，每 個第1接合墊4f是由，在測試半導體記憶電路1時用來 置放探針之區域4Π、以及在封裝時用來與讀取端子線接 續之區域4f2兩者所構成，其中上述探針區域4ei和讀取 端子線之接續區域4e2係構成電性連接。 以下係有關於動作情形之說明。 在測試半導體記憶電路之場合，沿著與第丨接合墊扑 列方向之垂直方向而定位連接之兩個半導體記憶裝置 中，每一半導體記憶裝置各別所配置之第夏接合墊^之 探針區域4fl之上均有探針8置放於其上，藉以將兩個半 導體記憶體裝置同時加以測試。各個半導體記憶裝置 中’ 5個第1接合墊#係以2個、3個之形態而分別地 與外週圍之一邊平行地成二列配置之形態，又每一個 接合墊4f係設置於不同之行座標位置上，所以對其中— 邊之半導體記憶裝置而言，探針8a係由兩相對面方向中 之一方向延伸出來而設置於接合墊上，而另外一 導體記憶裝置而言，探針8“系由兩相對面方向中之 之一方向延伸出來而設置於接合墊上。 、 如以上所示，依據本發明之第7實施例，5個第 合墊4c是以2個、3個之形態而分別地與外週圍 平行地成二列配置’又每—個第！接合墊竹係設 同之行座標位置上，所以在測試半導體記憶電路時，、可 21 本紙—國國家標 (請先閲讀背面之法意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 ΑΊ -- -~~-____ Β7 五、發明説明（19)" ' ' ' --- 、得到將兩個半導體記憶裝置同時加以測試之功效。 又，依據本發明第7實施例，每一個第1接合墊4f是 由’在測試半導體記憶電路1時用來置放探針之區域 乂及在封裝時用來與讀取端子線接續之區域*乜兩 、電！·生連接所構成，如同第6實施之情形（參照第8 圖）’在封裝時把讀取端子線連接至接合墊之4f2區域， 4f2區域和因設置探針而留下接觸痕跡之接探針區域姐 置相異所以凟取端子線在接合墊4c上之接續將不會 變得困難。 、 另外，上述第1、4、6實施例，係針對將第1接合 塾與外週圍之-邊平行地配置成兩列之形態來加以說 明，然而’即使若將帛丨接合塾與外週圍之一邊平行地 配置成—列之形態下亦可獲至相同之效果。又，上述第 2 5 7實把例，係針對將第1接合墊與外週圍之一邊 平行地配置成兩列之形態來加以說明，然而，即使若將 第1接合塾與外週圍之—邊平行地配置成3列以上之形 態下亦可獲至相同之效果。 又，在上述之各個實施例，係針對將第1接合墊沿著 外週圍之邊而設置來加以說明，然而， 塾設置於中央之情形下，亦可獲至相同之效^ 又，在上述各個實施例中，係針對作為半導體記憶電 路以及測試電路以外半導體電路之邏輯電路有設置之場 合來加以說明，然而，在設置有微處理器和類比電路之 情形下’亦可獲至相同之效果。 22 (請先閲讀背面之注意事項再填窝本頁) 、11 本紙張尺度適用中國國家標準（CNS ) 公着） A7 A7 五 ΰ! 、發明説明（20) 又’作為上述實施例中之半導體電路中，在使用且有 32位元(bit)以上之官库m T *使用具有 之功效。 · s •排之裝置時，亦可獲得上述 (請先閲讀背面之注意事項再填寫本頁) 【發明之功效] 如上所述依據本發明，通料始人拥也& 月祓數接合墊應该與半導體記憶 裝置的外週圍之—邊芈 遭干仃地配置成一列或是二列之形 i個體記憶電路時’可以達到同時將複 平導體°己隐裝置加以測試之效果。 又，依據本發明，複數個接合塾設置於不同之行座標 位置上，且應與半導體記憶裝置外週圍之-邊平行地配 ^成為m之形態’所以在測試半導體記憶電路 :’可以達到同時將複數個半導體記憶裝置加以測試之 效果。 此外，依據本發明，每一接合墊是由，在測試半導體 記憶電路！時料置放探針之區域、以及在封裝時用來 與讀取端子線接續之區域兩者以電性連接所構成，所以 在封裝時，將讀取端子線接續至接合墊上將不會變得困 難。 經 濟 部 中 央 標 準 局 員 工 消 費 合 作 社 印 掣 【圖式之簡單說明】 第1圖係依據本發明第丨實施例,之半導體記憶裝置之 構架平面圖。 第2圖係依據本發明第2實施例之半導體記憶裝置之 構架平面圖。 巧3圖係依據本發明第3實施例之半導體記憶裝置之

A7 B7 經濟部中央枒绛局負工消費合作社印製 五、發明説明（21) 構架平面圖。 第4圖係用以說明土政 乃本發明之第3實施’其顯示把讀取 端子線連接至第1接八勒± 糾 伐α墊時，第1接合墊和連接線之接 續狀態之概要圖。 第5圖係依據本於明 — &月第4貫施例之半導體記憶裝置之 構架平面圖。 第6圖係依據本發明第5實施例之半導體記憶裝置之 構架平面圖。 第7圖係依據本發明第6實施例^半導體記憶裝置之 構架平面圖。 第8圖係用以說明太雜 _ 不号X月之.笫6貫細（’其顯示把讀取 端子線連接至第1接合執拉，楚，人也 ' 伐σ塑•日守，第丨接合墊和連接線之接 續狀態之概要圖。 第9圖係依據本發明第7實施例<半導體記憶裝置之 構架平面圖。 第L0圖係依據習知技術之半導體記憶裝置之構架平 面圖。 第11圖是用以說明習知技術’在半導體記憶電路之 測試方法中，當第i接合墊上置放探針時，顯示第i接 合墊以及探針之接觸狀態的概略側面圖。 第12圖是用以說明習知技術，在半導體記憶電路之 ，測試方法中’當帛1接合塾上置放探針時，測試後，從 第"妾合墊中移去探針之後’顯示第i接合墊之狀態的 概略平面圖。 24 本紙張尺度適用中國國家標準（CNS ) Λ4規格（21〇χ297公釐） (請先閎讀背面之注意事項再填寫木頁)

A7 __B7 五、發明説明（22) 第13圖是用以說明習知技術，其顯示讀取端子接續 線和第1接合塾連接時，第1接合墊和接續線連接之狀 態概要圖。 【符號說明】 1〜半導體記憶電路；la〜第1記憶電路；lb〜第2記憶 電路；2〜半導體測試電路；3〜邏輯電路（半導體電路广 4、4a-4f〜第1接合塾；4bl、4cl、4dl〜探針區域； 4b2、4c2、4<12~接線區域；4el、4£1~探針用接合塾； 4e2、4f2〜接線用接合墊；8、8a、8b〜探針；12、 12a〜連接導線。 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消费合作社印製 25 本紙張尺度適用中國國家標準（CNS〉Λ4規格（210X 297公釐）

Claims (1)

1. ABCD 六、申請專利範圍 1·一種半導體記憶裝置，包括： 半導體記憶電路’包括，第1記憶電路；以及，第2 記憶電路用以當上述第丨記憶電路無法正常動作之情形 下取代上述第1記憶電路； 半導體測試電路’用以測試上述半導體記憶電路； 上述半導.體記憶電路和上述半導體測試電路以外之 半導體電路；以及 複數個接合墊，用以在測試上述半導體記憶電路時可 設置探針於其上，以及在封裝時可用以和讀取端子連接 線來加以連接； 其特徵在於:上述複數接合墊係以一列或是二列之形 態而與上述半導體記憶裝置的外週圍之一邊平行地配 置。 2.—種半導體記憶裝置，包括： 半導體記憶電路，包括，第i記憶電路；以及，第2 記憶電路用以當上述第！記憶電路無法正常動作之情形 下取代上述第1記憶電路； +導體測試電路，用以測試上述半導體記憶電路； 經濟部十央標準局員工消費合作社印製 (請先閎讀背面之注意事項再填寫本頁) 訂 上述半導體記憶電路和上述半導體測試電路以之 半導體電路；以及 複數個接合塾’用以在測試上述半導體記憶電路時可 設置探針於其上，以及在封„可心和讀取端子連接 線來加以連接； 其特徵在於：每-上述複數接合塾，均設置於不同之 26 ABCD 經濟部中央標準局員工消費合作社印製 申請專利範圍 ~~~~ 行座標位置上’且係以一列或是二列以上之形態而與上 述半導體記憶裝置的外週圍之一邊平行地配置。 3_—種半導體記憶裝置，包括： 半導體記憶電路，包括，第1記憶電路；以及，第2 記憶電路用以當上述第i記憶電路無法正常動作之 下取代上述第1記憶電路； 7 半導體測試電路，用以測試上述半導體記憶電路； 上述半導體記憶f路和上述半導體測外 半導體電路；以及 卜之 塾’用以在測試上述半導體記憶電路時可 «又置探針於其上，以及在封裝時 線來加以連接；在封用以㈣取端子連接 ‘』寺:用在:广上述接合塾是由，在測試半導體記 子探針之一區域、以及在封裝時用來與 5鈿子線接續之—區域兩者所構成。 4.如申請專利範圍第i項所述之裝置，盆 =:是:及:Γ半導體記憶電路時二= 域兩者所構成封裝時絲與讀取端子線接續之一區 述』第2項所述之裝置，其中，每-上 之-區二式半導體記憶電路時用來置放探針 域兩者:構:及在封裝時用來與讀取端子線崎-區 6·如申請專利範圍第1項所述之U，其中，每一上 本紙張尺歧财 (請先閲讀背面之注意事項再填寫本頁) 訂 27

   之 C8 D8 : 墊疋由’在測試半導體記憶 之—區域、以及A 峪時用來置放探針 域兩者藉由電“:::來與讀取端子線接續之-區 述接合塾是'：利=:、2項所述之裳置’其中’每一上 域兩二=時用來與讀取端子線接續 考韃由電性連接所構成。 (請先閲讀背面之注意事項再填寫本頁} 經濟部中央標準局員工消費合作社印製 28