TW388078B - Flattening process for bonded semiconductor substrates - Google Patents

Flattening process for bonded semiconductor substrates Download PDF

Info

Publication number
TW388078B
TW388078B TW086112767A TW86112767A TW388078B TW 388078 B TW388078 B TW 388078B TW 086112767 A TW086112767 A TW 086112767A TW 86112767 A TW86112767 A TW 86112767A TW 388078 B TW388078 B TW 388078B
Authority
TW
Taiwan
Prior art keywords
substrate
thickness
layer
wafer
front surface
Prior art date
Application number
TW086112767A
Other languages
English (en)
Inventor
Subramanian S Iyer
William P Downey
Original Assignee
Sibond L L C
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sibond L L C filed Critical Sibond L L C
Application granted granted Critical
Publication of TW388078B publication Critical patent/TW388078B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)

Description

經濟部中央標準局貝工消費合作社印製 五、發明説明（1 發明有關於—用於包括兩個或更多已固接半導體晶圓 、半導禮基體的表面平坦化之程序。特職，本發明提供 :万法以得到具有—致且明定厚度之已固接基雜和由此-製程所得之已固接基體集困。 我們發現H緣體上之矽"（semic〇nduc加⑽inSulat〇r) (SOI")基體正在増加它於半導體工業上的應用。這些基 體通常包括-薄層梦或其他_般用做元件層的半導禮層， 、，緣層’以及-晶圓堆積或支援層。該典型地包括氧化 欢氣财或另—絕緣物質的騎層，在電氣上自該支援層 隔離了該元件層。 4 藉著將兩梦晶圓接在-起，S0I基體已準備完成。通常， -絕緣層形成於該-或兩晶圓的磨光面上，而該兩晶圖是 以在固接界面的絕緣層接在一起。於是該已固接晶圓之一 的厚度藉著各種方法被降低以在該絕緣層上產生一薄元件 層0 個已被建議用來製造SOI基體的方法是固接蚀回法 (bond and etch back method)，於圖1中以圖形描述之。此方 法的起始物質是把柄晶圓1 (handle wafer)和元件晶圓2。該 把柄晶圓1有一堆積矽層3和一氧化層4。該元件晶圓2有一 層碎的蟲晶生長元件層5，一層極高度摻雜矽的羞晶生長 元件層6，以及一堆積矽層7。然後藉著元件層5被固接到 氧化層4，該晶圓加入而形成一已固接的基體8。堆積矽層 7藉著蝕刻，或蝕刻後機械研磨的混合而被移除，以露出 高度摻雜矽層6。然後高度掺雜矽層6以一侵先姑刻溶劑來 本紙張尺度適用中國鬮家標準（CNS ) A4規格（210X297公釐） ----------- -X t 裝！ (請先閲讀背面之注意事項·再填窝t頁) 订_ 張 紙 I--1--—------本 經濟部中央梯準局MC工消費合作杜印裝 A7 B7 五、發明説明（2 ) 移除，以生長一具有鋪於絕緣層4和支持層3之上露出的元 件層 5 的.SOI基體9。可見於如European Patent Application， Publication No. 0 520 216 A2。 儘管固接蚀回法可用於製造高品質SOI基體，它相對來説 是複雜實行的且變化是受限的。例如，磊晶生長通常在低 溫下實行以最小化該元件層的摻雜，其有降低磊晶生長速 度和羞晶反應物所設基礎之產出量的效應。由於此一相同 的原因，該絕緣氧化層典型地代替該元件晶圓而生長於把 柄晶圓之上。 另一個已被建議用來降低該結合晶圓之一的厚度的方法 是電漿輔助化學蝕刻（plasma assisted chemical etching) ("PACE")，於圖2中以圖形描述之。在此方法中，一 s〇i基 體8’藉著固接具有一矽層3和一氧化層4的把柄晶圓i到一 硬元件晶圓2上而形成。然後該S0I基體8，在兩個貯存移 除步驟中被薄化。在第一步驟中，矽貯存迅速但不需一致 地從表面10被移除，以傳統研磨，化學機械磨光或其他粗 貯存移除方法，意即產生-具有中間厚度^的薄膜2,，超 過該元件層的最終目標厚度Tt。爲降低在第一貯存移除步 驟引起的不一致，薄膜2,的厚度描述使用滅网儀 (enipsometer) ’ 一—高瘋哀1^置，或金來測 量。一點一點表示薄膜2,厚度的該描述資科，被處理來產 生-對整個薄膜2·表面的停留時間對位置對照圖。這對昭 圖用來控制物質移除工具（如電漿盤）在_2，上㈣動， 從層2,的表面10,上局部地移除多餘的貯存，以產生具有厚 -5 遥财關家料（CNS )八傳（ (請先Μ讀背面之注意事項再填寫本頁) > In ^^1 — I 1^1 I I 1.1·
五、發明説明（3 ) A7 B7 經濟部中央標準局負工消费合作社印裝 度爲T t的元件層5的SOI晶圓9。可見於如U. S. Patent No. 5,254,830。 該PACE方法的一個好處是它產生的SOI晶圓具有對目標 厚度有著非常小總厚度變動（"TTV”）的元件層，例如’大 約1 0奈米TTV。然而，重要的是，此方法依靠該元件層的 光學厚度測量，其厚度描述測量裝置的操作波長需要在該 元件層爲透明的範圍。因此，在典型使用的波長處，可能 不能用來測量厚度大於7微米的元件層，也不能用來測量 高度摻雜或其他光學不透明層的厚度。另外，在此研究中 只有元件層的TTV是被控制的；任何存在於支援層的ττν 被忽略並"印入printed into")該SOI基體中。這一效應以 圖形描述於圖3中’其以準備使用具有相當大ττν之把柄晶 圓的SOI基體誇張的細部來説明；此結果是一 801基體在元 件層5中有微小的或沒有TTV，但在矽層3和基體9中卻有 相當大的TTV。 發明摘要 因此，在本發明的諸多目的中，可記爲提供一種用於不 過分複雜之基體其準備的製程，一種使絕緣層可形成把柄 晶圓，元件晶圓或兩者較早固接者之上的製程，一種沒有 溫度處理限制的製程，一種使得光學不透明層可用的製 程，以及一種可做到基體ττν控制而不只是元件層的製 程。 因此，簡單地説，本發明指出_種基體準備的製程，該 基體具有-厚度爲目標厚度Tt的丰導體層。該製程包括面 -6 -
本紙張尺度適用中國國家橾準（CNS)A4iii7lI^^iT 請 先 閲 讀 背 面 之 注 I- 裝 頁 訂 五、發明説明（4 ) 對面固接兩晶圓以形成一基體，其中之一的晶圓有上金名 n Tkn<)W11以及小於大約〇 75微米的總厚度變動，而第二晶 圓包括一層半導體物質。該基體在第一貯存移除步驟中薄 化以降低該半導體層的厚度。在匕屬化基體—前表面離散位 力篆上表鱼故涯屋里星量皇產生厚度描述資料〇另外 的貯存在第二貯存移除步驟中從該已薄化基體的前表面被 移除，以降低該半導體層的厚度至目標厚度，移除的量 爲考慮過厚度描述資料，Tt，以及Tkn<>wn之後，在各個已決 定的離散位置上應移除的貯存量。 本發明也指出藉固接兩個或更多晶圓來準備的基體之集 團。該集團包括至少10個具有基體平均總厚度變動不超過 大約〇·2微米且半導體層平均總厚度變動不超過大約0.5微 米的基體。 其他目的和特性，部分將會顯而易見，部分將在下文中 指出。 圖形之簡單説明 圖1是一根據第一種先前技藝方法所準備之已固接s〇I基 體的圖示橫斷面圖； 經 圖2是一根據第二種先前技藝方法所準備之已固接s〇i基 禮的圖示橫斷·面圖； η 工 消 费 合 作 社 裝 .訂 圖3是根據第二種先前技藝方法使用具有實際總厚度變 動的把柄晶圓所準備之已固接s〇I基體的圖示橫斷面圖； 圖4是一根據本發明的製程所準備之已固接s〇i基體的圖示 橫斷面圖.· 經濟部中央標準局月工消费合作社印装 A7 __；_ B7五、發明説明（5 ) 相對應之對照字元顯示多個圖式觀點之相對應部分。 建議具體實施例之説明 現在參照圖形，而且特別是圖4，本發明的製程由起始物 質，一把柄晶圓1，來工作。通常，把柄晶圓1可能已模式 化或未模式化且它可能有任何半導體應用特有的直徑或目 標厚度；舉例來説，直徑可能是從4到8吋（100到200mm)或 更大且厚度可能是從475到725微米或更大，而厚度的增加 典型地帶著直徑的增加。 在第一製程步驟中，把择晶J11丄I乎坦化议形成一 H知 厚度握度乎埕晶-圓。較希望的，該平坦化晶圓有小於1 微米的TTV，更好的是，有小於大約0.75微米的TTV，而又 更好的是，有小於大約0.5微米的TTV，最好是，有小於大 約0.2微米的TTV，而最理想的是，有小於大約0.1微米的 TTV。符合這TTV標準的晶圓可以使用如揭示於U. S. Patent Nos. 4,668,366, 5,254,830, 5,291,415, 5,375,064, 5,376,224及5,491,571的PACE基礎的技術來準備。使用這種 技術的精準晶圓造形設備已由1PEC/Precision (Bethe1， Connecticut)以PWS-200商標而商業應用化了。 通常，具有小於大約在25"mx25#m面積上O.lnm之表面 粗糙度的晶圓是可固接的。然而，電漿晶圓薄化製程將典 型地留给該矽晶圓的表面如以一厚子顯微鏡（Atomic Force Microscope) (AFM)測得的大表面粗糖度。因此’最好該電 漿薄化把柄晶圓表面的粗糙度被降低至小於該粗糙程度的 値。這是很容易以參照如"吻觸"（"kiss")磨光的光磨光製程 -8 - 本紙張尺度適用中國國家榇準（CNS ) A4规格（210X297公釐） οά-----—IT---^----Jj -/-. --(請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局工消费合作社印製 A7 ------- B7_«___ 五、發明説明(6 ) '—' 做到的。決定移除量的算法如下：（1)決定該電漿薄化表面 .的峰("P")對谷（"v")粗糙度，Γ(ρ-ν);(2)設計磨光製程使 用成型漿（如 diluted Glanzox)來移除大约3r(p_vy,j4r(pv)，· 以及（3)傳統RCA型清洗。移除這小量矽不會減損該晶圓的 TTV。 考慮控制TTV的而要，把柄晶圓包括任何機械上支持其 他層，啓動該結構的執握，以及處理，且不構成對元件層 之污染源的物質。這種物質包括如，一基本半導體物質， —複合半導禮物質’多晶秒，一玻璃物質如石英，或一陶 资物質如氧化铭’亂化铭或碳化碎。碎是用做把柄晶圓1 較合意的物質，以其導通型態和電阻係數並不是臨界的。 再參照圖4 ’把柄晶圓1依一種方法來處理以形成一包括 在矽層3表面上知絕4 〇該絕緣層 4的厚度通常介於大約5又（〇.5nm)到大約5微米，最好是大 約0.4到大約2微米’以大約3〇〇人到大約500人範圍的厚度爲 典型的來説。氧化矽，氮化矽或混合物是較好的絕緣物 質。雖然絕緣層最好以熱生長製程形成，但其他技術諸如 化學氣相沉積和電漿増強沉積也是適用的。 在該絕緣層形成之後，把柄晶圓1被固接到一以相似方法 處理過未處理過的元件晶圓2以形成一基體8，。更特別地， 把柄晶圓1的絕緣層4被固接到元件晶圓2露出的表面。固 接是根據此技藝已知的方法做的。最好，使用一直接固接 法，其中該固接表面是以在室溫下使它們可吸水，精準排 列而固接的方式清潔的。然後該基體6在活化的溫度下鍛 -9 - 本紙張从適財_家鮮（CNS) A4^ (2敝297公兼） ---------Ο 裝----！ΐτ!ίιυ * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作社印製 A7 B7 五、發明説明（7 ) 化而増加固接強度。 再參照圖4，基體8’在第一貯存移除步驟中被薄化而產生 一具有介質厚度Tint的薄膜2’。通常，這步驟是一粗略移除 步驟’貯存迅速但不需是一致地從基體被移除。它可能藉 各種傳統薄化技術，諸如研磨，化學機構磨光，或蝕刻（電 漿或化學）來實現。於是，由第.一移除步骤所得的介質厚度 Tint就會是目標元件層厚度1\加上大約兩倍在第一貯存移除 步驟中導入之TTV的値。通常，傳統機械薄化法會導入 TTV大約1到5微米，而因此Tint*Tt之間的差異通常會小於大 約20微米，較希望是小於大約10微米，而最好是小於大約 5微米。 如果基體8’表現出孔洞，氣泡和其他分層等在該把柄和 元件拥圓邊緣處固接不一致的結果，層2 1的邊緣1 2可能藉 機械方法諸如研磨，磨光，或蝕刻（電漿或化學）移除來消 除這些減損基體優點的特性《典型地來説，這邊緣剝光步 驟’若全然實行，會在第一和第二貯存移除步驟間實行。 在第一貯存移除步驟之後’產生一點一點的厚度描述資 料用於薄化之基體且藉產生的資料如一在基想8’的表面14 上位置的方程式對應於足夠數目的離散位置來保證包括了 基體8 ·的全部表面範圍。因此，離散位置的數目最少是2， 好一點來説至少是1 〇，更好一點至少1〇〇，再好一點至少 1000，而對某些應用來説，最好至少是大約5,〇〇〇。用來產 生這資料的厚度測量工具可以是一電容性，光學干擾， FTIR，或機械式（如微距儀）厚度測量工具。然而，最好使 c請先閲讀背面之注$項再填寫本頁) -訂- L, - -10 -
經濟部中央梯準局貞工消费合作社印製 A7 B7_ 五、發明説明（8 ) 用具有至少大約0.5微米的解析度之電容性厚度測量工具， 而更希望是至少大約0.1微米的解析度。具有大約〇· 1到0.2 微米的解析度之電容性測量工具已由ADE Corporation (Newton, ΜΑ)以ADE 7200商標而商業應用化了。在操作 中，在這些工具的平行板電容的空隙中一矽晶圓的導入導 致了電容的改變。這電容値改變可能與該晶圓的厚度和它 的有效介電常數有關。如果該晶圓被植入不同介電常數的 物質，有效介電常數可藉模型化該植入結構如串聯的.電容 般得出。例如’就埋層氧化物爲一致化且薄（小於大約 的SOI層來説，因不同物質導致的偏i是最小的，且若該埋 層氧化物厚度精確已知，則無論如何它都是可被精準計算 的0 很重要的， ，層2'的厚度及厚度變動可用一依厚 度描述資料，已知之把柄晶圓厚度Tkn〇wn ’及目標厚度L 而運算之算法來計算。舉例來説，達到目標厚度要移除的 物質量Tt可以從各個離散位置的厚度描述資料減去把柄晶 圓已知厚度丁kn own 來決定。這些數値的差異比較於元件層5 的目標厚度1\是構成在各位置必須被移除以達到目標厚度 T t之貯存量的兩個値間的差異。 一旦從層2’中各位置要移除的物質量被決定，這資訊會 被處理且轉換爲冑留時間對❾置的對應圖用來在第二貯存 移除步驟中控制貯存移除工具。這第二貯存移除步骤可使 用任何能夠局部且精準地從層2，的各小區域移除貯存的工 丨丨··—-______ -11- 本紙張^~~~--- ---------裝-- (請先閱讀背面之注意Ϋ-項再填寫^'_頁) ，11
A 經濟部中央揉準局員工消費合作社印装 A7 _B7五、發明説明（9 ) 具來實行以產生元件層5。這工具可以是’例如，一具有 微磨光頭的化學機構磨光工具。然而，最好它是載於U. S. Patent Nos. 4,668,366, 5,254,830, 5,291,415, 5,375,064, 5,376,224及5,491,571的型式的PACE移除工具，其已由 IPEC/Precision, Inc以PWS-200商標而商業應用化了。 在第二貯存移除步驟之後，基體8'有小於1微米的TTV， 較希望地，是有小於0.75微米的TTV，更希望地，是有小 於0.5微米的TTV，最好，是有小於0.2微米的TTV，而最理 想地，是有小於0.1微米的TTV。通常，元件層5有大約於 基體V的TTV。因此，元件層5有小於2微米的TTV，較希望 地，是有小於1.5微米TTV，更希望地，是有小於1微米的 TTV，最好，是有小於0.4微米的TTV，而最理想地，是有 小於0.2微米的TTV。基體和元件層最終的TTV値藉著從一 極度平坦的把柄晶圓開始，精密的基體厚度的對應，以及 在第二貯存移除步驟中以對應圖精準的薄化該基體來達 成。由於該把柄晶圓是極度平坦的，在第二貯存移除步驟 前存在該基體的TTV實際上是由於元件層的不一致性 (TTV)。另外，該基體精密的對應和精準的薄化使得元件 層的準備在第二貯存移除步驟之後有相似於基體的T T V。 基體8'可以随意地以"吻觸"磨光來降低在第二貯存移除 步驟之後的表面粗糙度至大約每25 ju m2面積1入之値。通 常，大約矽的1到300奈米會在此磨·光步驟中被移除。該磨 光可能在一使用如，稀釋氨固化膠狀二氧化矽漿（dilute ammonia stabilized colloidal silica slurry)和傳統磨光設備之 -12- (請先閲讀背面之注意事項再填寫本頁) .裝. ο 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐）
J 經濟部中央橾準局貝工消費合作社印氧 A7 B7 五、發明説明（10 ) 化學/機械磨光製程中實行。較合意的稀釋氨固化膠狀二氧 化梦衆（dilute ammonia stabilized colloidal silica slurry)是 Glanzox，它已由 Fujimi Incorporated of Aichi Pref. 452, Japan商業應用化了。Glanzox 3900有從大約8到大約10%的 二氧化矽内容和從大约0.025到大約0.035 的顆粒大小。 如果該氨固化膠狀二氧化矽漿在使用之前不是稀釋的，該 磨光的晶圓會不如以稀釋漿處理的晶圓來得平坦。大約一 份二氧化矽漿至大約十份去離子化水的稀釋液是較合意 的。在磨光之後，該基體送到一使用標準清洗液如H2 0 4i202-NH40H的清洗步驟。 本發明的製程在具有相對厚半導體層，如至少1微米的厚 度，3微米，5微米，7微米，10微米，或甚至更大厚度的 SOI基體之準備中提供了特別的好處。本發明的製程在具有 光學不透明之層或區域的SOI基體之準備中也提供了特別的 好處。此好處從在本製程中使用的測量方法開始。在本發 明中，厚詹測量以該支持屋的背面爲參者平面，使 明進行。該支棱及的 背^鱼_3：屋爲jt-jt持1是良一導入微小 如圖4所描述，絕緣層4形成於把柄晶圓1之上。然而實 際上，該絕緣層可能形成於把柄晶圓1，元件晶圓或兩者 中較先固接者之上，只要該兩晶圓是以在固接界面的氧化 層固接在一起。 即使本發明被描述於SOI基體的背景上，它的應用並不限 -13- 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0><297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝· 五、發明説明（11 A7 B7 於包括一絕緣層的基體。它對任何自兩個或更多晶圓而其 中一個是極度平坦晶圓所準備之半導體基體有普遍的應 用。因此，舉例來説，它可被使用於其中各已固接晶圊皆 包括已格式化或未格式化的半導體層之應用。它也可被使 用於其中有超過兩個已固接晶圓之應用。 另外，本發明的晶圓固接和平坦化製程做到一具有嚴格 TTV分佈的半導體基禮集團的準備❶那就是説，可以一至 少大約10個基體，最好是至少大約25個基體的集團的準 備’而其具有基體平均TTV不超過大約〇·2微米且半導.趙層 平均TTV不超過大約0.5微米。 從前文之中，可以看到本發明的許多目的達到且獲得其 他有利的結果。 各式各樣的變化會在上述而不脱離本發明的範_之結構 和製程中做到’想要做到的是所有包含在上述説明或見於 附圖中的事項北會被了解且不只有限的理解。 請 先 閲 Λ 之 注 I. t 裝 訂 經濟部中央標準局貝工消費合作社印装 -14· 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. ! U767號專利中請案 干又申請專利範園修正本(88年1月） 、申請專利範圍 L 一種用於一具有且為_L之主之基質之準備 的复程，該製程包括 主·^匕一 J 一赢_®以降低該第一晶圓的農厚^度至不超 過〇. 75微米之一已知厚度T|cn()wn。 .周接;該第一晶圓和一第二晶圓，面對面以形成_基 質，該第二晶圓包括一半導體材料，基質具有由第一和 弟二晶圓未^義的|L表面和度-表面，一由第一和 第二晶圓的已固接表面來定義的前表面和後表面間之土 肩’一後表面和該介面間的j撞j，以及一位於前表面 和包括該半導體物質之介面間的半導體廣， 薄化該基質，藉由於筻一邈中，從前表面 #除貯存來降低該半導體層的到一比Tt大之中間質 厚度Tint， ϋ該薄化基質的免料，該厚度描述資料的 產生，包括在前表面離散位置處該基質前表面和後 表面間的距離， 經濟部中夫橾準局負工消費合作社印策
    六 •^在n教_位复處复屋_徐㈣存量，以降低該半導 體層的厚度至目標厚度1，該決定包括使速=厚 g料，1，及2缸_的算法， 邊^度 於策二騾中，從該薄化基體的前表面蓋废 貯存，以降低該半導體層的—厚度至目標厚度Tt，在各^ 散位置處要移除的貯存量是根據該決定而得。 2.如申請專利範圍第1項的製程，其中第—晶圓有小於大 約0,5微米的總厚度變動。 本紙張尺度逋用令國困家#準（〇飑）戌4规格（2丨0><297公釐） ! U767號專利中請案 干又申請專利範園修正本(88年1月） 、申請專利範圍 L 一種用於一具有且為_L之主之基質之準備 的复程，該製程包括 主·^匕一 J 一赢_®以降低該第一晶圓的農厚^度至不超 過〇. 75微米之一已知厚度T|cn()wn。 .周接;該第一晶圓和一第二晶圓，面對面以形成_基 質，該第二晶圓包括一半導體材料，基質具有由第一和 弟二晶圓未^義的|L表面和度-表面，一由第一和 第二晶圓的已固接表面來定義的前表面和後表面間之土 肩’一後表面和該介面間的j撞j，以及一位於前表面 和包括該半導體物質之介面間的半導體廣， 薄化該基質，藉由於筻一邈中，從前表面 #除貯存來降低該半導體層的到一比Tt大之中間質 厚度Tint， ϋ該薄化基質的免料，該厚度描述資料的 產生，包括在前表面離散位置處該基質前表面和後 表面間的距離， 經濟部中夫橾準局負工消費合作社印策
    六 •^在n教_位复處复屋_徐㈣存量，以降低該半導 體層的厚度至目標厚度1，該決定包括使速=厚 g料，1，及2缸_的算法， 邊^度 於策二騾中，從該薄化基體的前表面蓋废 貯存，以降低該半導體層的—厚度至目標厚度Tt，在各^ 散位置處要移除的貯存量是根據該決定而得。 2.如申請專利範圍第1項的製程，其中第—晶圓有小於大 約0,5微米的總厚度變動。 本紙張尺度逋用令國困家#準（〇飑）戌4规格（2丨0><297公釐） 經濟部中央樑率局βζ工消费合作社印*. A8 B8 C8 一 —__ D8 ____ 六、申請專利範圍 3·如申請專利範圍第1項的製程，其中第一晶圓有小於大 約〇·2微米的總厚度變動》 4. 如申請專利範圍第1項的製程，其中該基質的半導體層 有至少大約1微米的目標厚度值T t。 5. 如申請專利範圍第i項的製程，其中至少第一和第二晶 圓其中之一包括一層，由此該基質藉固接包括 一含有在該半導體層和支持層間的絕緣物質之絕緣層的 第一和第二晶圓而形成。 6. 如申請專利範圍第1項的製程，其中該半導體物質是矽 且第一和第二晶圓其中之一包括一層具有至少大約3〇〇A 的二氧化矽’由此該基質藉固接包括一在該半導體層和 支持層間的二氧化矽絕緣層的第一和第二晶圓而形成。 7. 如申請專利範圍第1項的製程，其中Tint比τ ^大不超過工〇 微米》 8. 如申請專利释圍第1項的製程，其中該基質在第二貯存 步驟之後被磨光。 9. 如申請專利範圍第1項的製程，其中厚度描述資料是藉 測量在離散位置處基質的電容偉而產生。 …10. —種用於一具有目標厚度為Tt至少為1微米之半導體層 之基質之準備的製程，該製程包括 土並^ 一第一石夕晶圓以降低該晶圓的總厚度變動至不 超過大約0.5微米的值，該已平坦化之第一矽晶圓具有已 知厚度Tknt)Wn， .磨半該已平坦化之晶圓，以降低該平坦化晶圓之_表 ' 2 - 本纸張尺度適用t國國家旗準（CNS > A4规格（210X297公釐) ~ (請先閲讀背面之注意事項再填寫^·頁) 訂 經濟部尹央棣率局員工消费合作杜印裝 A8 B8 ---- 〇l 六、申請專利ϋ ~ '一 - 面的粗糙度（rms)至不超過大約在25以mx25从m面積之上 〇· Inm的值， ϋ 一 mm層於該第一晶圓之磨光表面 矽晶圓之表面之上， — _1_^第一和第二晶圓在一起，面對面以形成—基質， 基質具#由第第二晶圓未固接面定義的前表面和後 表面，一由第一和第二晶圓的已固接表面來定義的前表 面和後表面間之介面，一介於後表面和該介面間的支持 層’一位於前表面和介面間的矽層，以及—介於該支持 層和包括该一巩化碎層之半導體層間的介電質層， 薄化該基質，藉由於第一貯存移除步驟中，從前表面 移除貯存來降低該半導體層的厚度到一比Tt大不超過1〇 微米之中間質厚度Tint， 產生對該薄化基質的厚度描產資科，厚度描述資料的 產生包括使用一電容性測量工具測量在前表面離散位置 處該基質前表面和後表面間的距離， 決定在各離散位置處要一替1故劈存j以降低該半導體 層的厚度至目標厚度Tt，該決定包括使用一運算厚度描 述資料，Tt ’及Tknown的算法，以及 藉使用電聚以、蚀赴前表面而在第二貯存移除步驟中從 孩薄化基體的前表面移除貯存以降低該半導體層的厚度 至目標厚度Tt，在各離散位置處要移除的貯存量是根據 決定而得。 • 11. 一種以如申請專利範圍第10项之製程所製造之基質的集 -3 - 本纸張尺度逍用中國國家棣率（CNS ) A4规格（210X297公釐） (請先《讀背面之注意事項再填寫本頁) 、1T • 1 - I - I · 383078 J88 C8 ---------D8 、申請專利範團 團’其中每一個都包括具有前和後表面之固接的第二和 第—晶圓’一由雨晶―圖之已固接表面來定義的該前和後 面門之J面，一介於後表面和該介面間的支持層，一 位於前表面和該介面間具有半導體物質的半導體層以 及一介於該支持層和半導體層間的絕緣層，該集團包括 至少10個具有基質平均總厚度變動不 約0 2微米 且半導1屢~平·變_^不趙過大約0 · 5微米的基 質。 如申請專利範圍第丨丨項的基質集團，其中該集團包括至 少2 5個晶圓。 13·如申請專利範圍第11項的基質集團，其中在集圏裡每一 基質的絕緣層包括一層至少大約3〇〇A厚的二氧化妙。 14·如申請專利範圍第11項的基質集®，其中在集困裡每— 基質的半導體層包括一層至少大約1微米厚的秒。 I HI I I— i— 11« .....I - ----- i --- (n ,ti - (請先《讀背面之注意亊項存填寫本頁) 經濟部中央棣準局貝Η消费合作杜印«. 本纸張尺度逋用中國國家揉準（CNS > Α4規格（210X297公釐）
TW086112767A 1996-09-04 1997-09-05 Flattening process for bonded semiconductor substrates TW388078B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US71136096A 1996-09-04 1996-09-04

Publications (1)

Publication Number Publication Date
TW388078B true TW388078B (en) 2000-04-21

Family

ID=24857787

Family Applications (1)

Application Number Title Priority Date Filing Date
TW086112767A TW388078B (en) 1996-09-04 1997-09-05 Flattening process for bonded semiconductor substrates

Country Status (5)

Country Link
EP (1) EP0968081A4 (zh)
JP (1) JP2001501368A (zh)
KR (1) KR20010029456A (zh)
TW (1) TW388078B (zh)
WO (1) WO1998009804A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19823904A1 (de) * 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
US6294469B1 (en) * 1999-05-21 2001-09-25 Plasmasil, Llc Silicon wafering process flow
US6200908B1 (en) 1999-08-04 2001-03-13 Memc Electronic Materials, Inc. Process for reducing waviness in semiconductor wafers
FR2857953B1 (fr) * 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
WO2006031641A2 (en) * 2004-09-10 2006-03-23 Cree, Inc. Method of manufacturing carrier wafer and resulting carrier wafer structures
FR2888402B1 (fr) * 2005-07-06 2007-12-21 Commissariat Energie Atomique Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
EP2137757B1 (en) 2007-04-17 2015-09-02 Imec Method for reducing the thickness of substrates
JP5415676B2 (ja) 2007-05-30 2014-02-12 信越化学工業株式会社 Ｓｏｉウェーハの製造方法
JP2023550606A (ja) * 2020-11-03 2023-12-04 コーニング インコーポレイテッド 仮結合プロセスを使用する基板の薄化
NL2027189B1 (en) * 2020-11-03 2022-06-27 Corning Inc Substrate thining using temporary bonding processes
EP3993074A1 (en) * 2020-11-03 2022-05-04 Corning Incorporated Substrate thining using temporary bonding processes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218213A (en) * 1991-02-22 1993-06-08 Harris Corporation SOI wafer with sige
US5254830A (en) * 1991-05-07 1993-10-19 Hughes Aircraft Company System for removing material from semiconductor wafers using a contained plasma
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
JPH0750234A (ja) * 1993-08-04 1995-02-21 Komatsu Electron Metals Co Ltd 半導体ウェーハ製造装置および製造方法
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JPH09252100A (ja) * 1996-03-18 1997-09-22 Shin Etsu Handotai Co Ltd 結合ウェーハの製造方法及びこの方法により製造される結合ウェーハ

Also Published As

Publication number Publication date
EP0968081A4 (en) 2000-02-02
JP2001501368A (ja) 2001-01-30
KR20010029456A (ko) 2001-04-06
EP0968081A1 (en) 2000-01-05
WO1998009804A1 (en) 1998-03-12

Similar Documents

Publication Publication Date Title
TW388078B (en) Flattening process for bonded semiconductor substrates
TWI270931B (en) Process for detaching layers of material
EP0207272B1 (en) A method of producing a thin semiconductor layer
TW200537144A (en) Silicon optical device
US20070202660A1 (en) Method For Producing Mixed Stacked Structures, Different Insulating Areas And/Or Localised Vertical Electrical conducting Areas
JPH02290045A (ja) 非珪素半導体層を絶縁層に形成する方法
TWI296819B (en) Formation of a relaxed useful layer from a wafer with no buffer layer and a structure formed thereby
TW308711B (zh)
TW200300465A (en) Method for producing silicon wafer, silicon wafer, and SOI wafer
JPH07101679B2 (ja) 電子デバイス用ウエハ，ウエハ用棒状基材および電子デバイス
US7695564B1 (en) Thermal management substrate
TW544696B (en) Process for fabricating an electronic component incorporating an inductive microcomponent
TW202338916A (zh) 用於製備鐵電材料薄膜之方法
JPH09507971A (ja) 厚さの均一度の高いシリコン・オン・インシュレータ（ｓｏｉ）材料を形成する方法
JP2721265B2 (ja) 半導体基板の製造方法
JPH01302837A (ja) 半導体基板の製造方法
JP2022084662A (ja) 絶縁体上半導体構造の製造方法
JP3587090B2 (ja) 電子ビーム描画用アパーチャ及びマスクホルダー並びにそれらを用いた電子ビーム露光マスク
TW201207929A (en) Method of forming a semiconductor wafer that provides galvanic isolation
KR100327326B1 (ko) 에스오아이웨이퍼의제조방법
JP2519139B2 (ja) Ｓｉ単結晶薄膜の厚さを均一化する方法
TW405171B (en) Flattening process for epitaxial semiconductor wafers
TW382792B (en) Method and structure for making bottom electrode of capacitor
TW434784B (en) Method for producing capacitor of integrated circuit and structure thereof
TW414951B (en) Method of forming electrode

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees