TW323368B - - Google Patents

Description

經濟部中央標準局員工消費合作社印製 5^£36s_B6_ 五、發明説明（1 ) 本發明傜關於一種存儲器用之行式冗餘位元電路裝置 ，如申請專利範圍第1項之導言部份所述。- 此i類型之電路裝置，例如，可參考1991年元月份之 固態電路電氣和電子工程師學會刊物第26卷第1期中第 12頁所述(IEEE Journal of Solid state circuits)〇 在每一種新型之存儲器新生代中均由於光柵尺寸（ The dimension of the rasfer)之縮小而提高存儲單元 場内對缺陷之易損性（Vulnerability to the defects) 。一種可租用之産品因而均要求在存儲器内增設一種可 消除或彌補此種缺陷之裝置。一般而言，均裝設附加之 存儲單元，並藉可程式之编碼元件之肋，以置換有缺陷 之存儲單元β 在較大容量之存儲器中，則將存儲單元分成多數之存 儲塊（Storage blocks)。鑒於存儲單元之矩陣式配置 (Matrix-arrangement)關傺，則附加之單元亦必須配置 在各行及各列内。此種冗餘之線路一般均在單元場（ Cell field或稱稱位）之邊緣上構成。此種冗餘線路赳利 用一値可程式元件及在有關地址之應用下而被選擇。 此種可程式元件，例如，可能為可用雷射切斷之熔線 管（Fuse blocks)。典型之方法是在每一根熔線管上固 定分配一條或多條之冗餘線路。欲使修理能力（Repair capability)能提髙，刖必須增加冗餘線路之數目，因 而，亦必須增加熔線管之數目。此種冗餘位元加大所增 -3 - (請先閲讀背面之注意事項再填寫本頁) -裝 ，訂. .線 本紙張尺度適用中國國家樣準（CNS)甲4規格（210x297公釐） A6 B6 ⑽33郎 五、發明説明（2 ) 加之空間亦變大，因而，導致每一晶Η上所設之零件數 目減少。在此種存儲器之新生代中，對於熔線管及其控 制電路所需要之面積正好與冗餘存儲單元所需要之面積 大小相同。另一方面，在冗餘位元利用方面之統計結果 顯示，例如，在具有四百萬（4 Mega = 4xlOe )位元之存 儲器中，則平均而言，僅有一半之熔線管用於修理方面 β在8 —方面，在缺陷分析中刖可證實，可能利用之冗 餘位元可達20%以上或為其兩倍。此一結果則顯示，在 目前為止所能設計之冗餘結構中，存儲器中之大部份存 儲器均不能修復，而即使在原則上具有足夠之可程式编 碼元件可供使用亦然。 若欲提高修理之能力，刖必須僅使冗餘之線路數目增 加並藉一適合開關之肋即可達到現有熔線管之較佳利用 ，同時基於所佔空間之原因亦較有利。 若行式冗餘位元被擴大時，刖電流消耗之增加亦為另 一値問題。與行式冗餘位元之觸發相比較，則行式冗餘 位元之觸發必須在整痼活性循環（Active cycle)中被操 作，而行式冗餘位元之控制僅在一循環之開始時操作。 由於長久以來所採用之此種觸發電路是應用具有動態邏 輯（Dynamic logic·).及正交電流部份{(Quadrature current comP°nent>}或稱無功電流部份（Wattless current component)),故行式冗餘位元之擴充亦代表 電流消耗（C U Γ Γ e n t: consumption }之增加 0 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） ..............................................-......................................裝......................訂.....................線 <請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消费合作社印製 經濟部中央標準局員工消費合作社印製 3撕68_^_ 五、發明説明（3 ) 在第1圖中顯示根據現有之技術水準有關具有行式冗 餘位元之存儲器簡化方塊略圖（Block diagraB)。因此 ，各冗餘直列之各编碼單元均配置在固定之分段區内。 第1圖則顯示有一値控制單元CTRL,該控制單元可處理 在外部應用之控制脈衝（Control pulse} RAS ( Row-Address-Strobe,橫行地址選通），CAS (Coluffln-Address-Strobe,直列地址選通），寫入起動WE(Write Anable)及可能之輸出起動DE (Output Anable)。在該 控制單元CTRL内可以産生普通之内部控制脈衝（Internal C ο n t r 〇1如u 1 s e ),該内部控制脲衝則槪括在一控制匯流 排CTB (Control bus)内。此外，亦設有一個横行地址 緩衝器單元 R A B F ( R 〇 w - A d - d r e s s - B u f f e r u n i t),該單 元可從外部地址EXA0...q中並在控制單元CTRL,内之控 制線之控制下導出内部橫行地址RAB。此外，亦設有一 値直列地址緩衝器單元CABFi(Coluffln-address-Buffer unit),該單元可從其外部線路EXA0...q中並與控制單 元C T R L中之控/制線路協同下産生内部直列地址CAB。另外 亦設有一個輸人/輸出單元IOB (Input-Output unit) ,以供各數據從存儲器内輸入及輸出之需β各外部數據 線路ΕΟΟ...ρ則與輪入/輸出單元Ι0Β相連接。 以上各單元則構成存儲器之標準週邊設備（Standarel -peripheral equipment),因而，不必詳細説明。至於 不同控制線路之功能，則僅對各値別電路有關之必須了 .....................................................................................裝....................訂.....................線 {請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格(210x297公釐） 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（4 ) 解之功能分別在以後各節中說明。 此外，在第1圖中亦顯示有N値存儲塊BKi ...N所 組成之一存儲群（Memory group),其中，N為2之倍數 ，例如，N = 2m,但是，在第1圖中僅繪出其中之兩値 存儲塊，BK^&BKn «另外，亦設有供所有存儲塊BKn (n=l...il)使用之一具直列譯碼器CDEC，而且，並無一 般之限制，除此而外，另設有供所存儲塊 同使用之冗餘直列譯碼器R C D i及R C D 2 β最後，則為分 別由Ν値编碼元件CFi ...N，i ...2組成之兩個编碼群 (Coded groups),以供地址编碼及直列冗餘位元之用， 有關编碼群方面將容後說明。 基於所需要空間之原故，在較大容量之存儲器中均應 用共同之直列譯碼器CDEC«>除了在存儲器内分別僅配置 一個前四値週邊單元外，在存儲器内自然將其餘元件以 多倍並聯構成，鑒於一目了然之原因，在第1圖中僅顯 7K出由各存儲塊ΒΚι ...N所組成之一値存儲群。 一値存儲單元塊BKn偽由一痼存儲單元場（cell field)所組成，而存儲單元場（或稱存儲單元欄位）具 有由文字線路（Word lines) WL, „ ...WLV„及位元線 路對（Bitline pairs) BLG1 . . . BLG ，所構成之習 丄，n y, η 知矩陣裝置（Matrix-like device),其中，例如，為圖 中所示之一具”折叠位元線路"裝置（" Folded- b i t lines" device) BL,/iT,該裝置包括有一値數據塊譯 -6 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） .....................................................................................裝..................................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橒準局員工消費合作社印製 A6 B6 五、發明説明（5 ) 碼器（Block decoder) BK-DEC及一個文字譯碼器/驅動 器(Word Decoder/Driver) R D E C ι . . .n ,-此夕卜，亦包 括有位元放大器/開關（Bit-_ amplifiers /switches)

Bsi。 BS„ β 及最後之數據位元放大器/開關（Data_

Bit amplifiers/switches) DSWi ...n (1忘 n含 N)e 在圖中顯示每次僅有一個存儲塊利用其所屬之存儲塊

譯碼器BKDEC„而起動。為逹此目的，則將橫行地址RAB 之第一部份輸入存儲塊譯碼器BKDECn 。該地址之數量 繁多，必須從η個選擇中取其1 ^ 一艏已選擇存儲塊譯 碼器BKDECn之一存儲塊選擇線路BKSn可起動所屬之文 字譯碼器/驅動器RDECn及數據位元放大器/開關DSWn ，一存儲塊BKn之一文字線路將經由活化之文字譯碼器 /驅動器RDECn選擇.，為達此目的則將横行地址之第二 部份輸入該文字譯碼器/驅動器RDECn内。在本圖中刖 未繪出各冗餘之文字線路。. 位元線路對B L G w „之信號由已起動之位元放大器 y / η DSWn而被放大並藉位元開關之肋以群組方式連 y，η 接在具有適當寬度之塊數據匯流排BKDBn上。各位元開 關則分別由共同直列譯碼器C D E C中之一活化位元群選擇 線路CSLi ...γ所驅動。各位元群選擇線路（Bit-group selection lines) CSLi ...γ 則由直列譯碼器 CDEC 選 擇並將直列地址之第一部份輸入被選擇之線路内。該地 址之第二部份刖應用在輸人/輸出緩衝器（Input/Output -7 - .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（b ) buffer) 10B之數據譯碼方面。在第1圖中所示之實例 中共有Y個位元群選擇線路，其中，2k= Y，換言之， 共有K個直列地址，以供Y條選擇線路之譯碼之用。各 選擇線路僅在活化之數據塊内發生作用。直列譯碼器 C D E C亦另增加一個控制輸入口 C F R。當該信號為非活化 時，換言之， 例如，當該信號在正邏輯 (P 〇 s i t i v e 1 〇 g i c )中為邏輯” 0 ”時，則所有選擇線路均 變為非活化。 在讀出循環（Reading cycle}中，則在塊數據匯流排 BKDBn上之數據被放大並經由數據位元開關DSWn而與 輸入/輸出匯流排（Input/Output bus) IOBS相連通。 該匯流排I0BS則將數據位元開關DSWn與輸人/輸出緩 衝器I0B相連接。反之，在寫人循環（Writing cycle) 中，在輸入/輸出匯流排I0BS上之數據刖經由該開關而 寫入在塊數據匯流排BKDBn上並經由所選擇之位元開關 B S y/fl而分別存儲在各個別單元内β 在第1圖之毎一値存儲塊ΒΚη中，另配置有附加之兩 値冗餘位元線路群（Redundant-Bit line groups) R B L G i , χ . . _ 2 , 2及其所靨之位元放大器/開關（B i t amplifiers/switches) RBSi。...2,2。各位元開關 -8 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) A6 B6 323368 五、發明説明（7 ) 群則經由一條冗餘選擇緯路RCSLi或1?0312並由所有存 儲塊BKn共用之冗餘驅動器分別起動。冗 餘單元之功能與一個正常單元之功能完全相同。 最後，在第1圖中尚設有分別由Ν値编碼元件（Coding elenents)CFi ...Ν,ι ...2 紐成之兩値编碼群（Coding Group),即每値存儲塊BKnT 及每痼冗餘選擇塊線路 RCSL!或RCSL2分配一编碼元件，各编碼元件 CFr, ...2均設有横行地址RAB第一部份之輸入口，該 輸入口可供N値塊编碼範圍内之1値编碼元件之用，相 同之輸入口可供直列譯碼器CDEC及直列地址CAB之用。 编碼元件之各輸出口則分別與兩條分開之線路相連接； 即C F i . . · n , 1連接在R D丄上或C F i · . . N，2連接在R D 2 上。各線路均輸入冗餘驅動器之各輸入口 及一個非或閛（N 0 R g a t e )内。非或閘之輸出口則構成直 列譯碼器之輸人口 CFR。 在每一循環中均有一値存儲塊BKn經由適當之存儲塊 譯碼器BKDECn而被起動。利用相同之横行地址組合亦 可選擇所屬之兩値编碼元件CFn，i及CFn，2。在正常之 情況下，線路RDilRD2均為非活性，例如，均為邏輯 ” 0 " β與此相對應地，各冗餘之中斷線路R C S L i 1RCSL2 亦為非活性，此時為邏輯” 1 之控制信號C FR使直列譯碼 器CDEC被起動。一相當於直列地址CAB之失效線路CSLi 亦被選擇並使一痼正常位元線路群BLGt 與活化之存 Υ/Π -9 - 本紙張尺度適用中國國家標準仞邶）甲4規格（210X297公釐） 裝......................-玎.....................線 請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消费合作社印製 A6 B6 五、發明説明（8 ) 儲塊BKn之塊數據匯流排BKDBn相連通。 若在所選擇之存儲塊BKn内有一個位元線路群BLGy, ^ 之引動存儲單元發生故障，則在兩痼编碼元件CFn#1或 者CFn;2中之一値编碼元件會對適當之直列地址作程式 核對。在該地址被發現時，刖使線路1?01或1102被活化 。在本圖所示之實例中，該地址為邏輯"1"。因此，控 制倍號C F R變為非活性，即變為邏輯"(T，並阻遏直列譯 碼器CDEC。因而在正常情況下所選擇之選擇線路CSLy保 持非活性，而以冗餘線路^31)1或以312代替，並變為 邏輯_’1'其結果可起動位元線路群RBLGi或{?81162之 各存儲單元，以代替正常單元。由於直列冗餘元位之設 置亦可使每一個存儲塊中有兩個不同之位元線路群由冗 餘群代替其具有缺陷之單元。 第2圖為根據第1圖在固定存儲塊之直列冗餘元位中 所採用之修理實例，在本情況中，N = 4,而每一存儲塊 具有兩値冗餘位元線路群，其中，則有六個誤差出現。 缺陷之單元分別以字母A-G標示。在第一存儲塊中於A, B, C上出現三値誤差，在第二及第三存儲塊中分別有一 個誤差D或E,而在最後存儲塊中有兩個誤差F及G,在 第2圖之左倒顯示所利用之编碼元件CFhi ...CF4,2 。由於在每一個存儲塊B1U ...4中一次僅能修復兩値 缺陷單元，顯然，在本存儲器之實例中，即使仍然保留 有兩値尚未被利用之譯碼元件，但是，該存儲器仍無法 -1 0 - 本紙張尺度適用肀國國家標準（CNS)甲4規格（210x297公釐） .....................................................................................^ ...........................................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（9 ) 完全修復，因為可供使用之八個编碼元件... CF4,2中僅能應用其六値元件《在各存儲塊BIU ...4 中，缺陷之位置分別以"X ”形十字標示，而由冗餘位元 線路群代替之具有缺陷單元則以一圓圈標示》 各编碼元件多半均採用所謂之熔線管（Fuse block)。 第3圖刖為根據現有之技術水準所設之典型電路，使在 以下情況下能在固定存儲塊之直列冗餘位元内實施直列 地址之编碼，即根據第1匾之電路裝置内，可應用一種 雷射可切斷之熔線管作為编碼元件。上述编碼元件之兩 値编碼群刖在結構上完全相同並分別以單元Ei或£2標 示，其中，僅有一値编碼群Ει詳細繪出。一個此種單 元匕則在E,中傜由N個相同電路CFi 或在E2中由N値 相同電路CFi ...n，2所組成，此外，亦包括具有N値 輸入口 R D N 1 . · . n之一 _反及閘（N A N D g a t e〉N G N以及 在Ei中之一値輸出口 RDi或在E2中之一値输出口 RD2 。該兩匍輸出信號RDh5RD2分別輸入一値冗餘驅動器 RCDi或以02 ,該驅動器具有輸出口 RCSLi及RCSL2， 而各輸出信號RDi及RD2亦輸入在第2圖中所示之非或 閘N 0 R内。該非或閘N 0 R之輸出口則連接在一値驅動器 CFRD上面，該驅動器之輸出口則為控制信號CFR。該三 個驅動器傜由一値反及閘（NAND gate)及一倨串聯之反 相器（Inverter)所組成。該反及閛（NAND gate)之第二 輸入口則與一釋放信號（Release signal) FR相連接， -1 1 - 本紙張尺度適用中國國家標箏(CNS)甲4規格（210x297公釐） .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（10 ) 該信號是處於一種邏輯"Q"之狀態，因此，起動信號使 正常及冗餘選擇線路均保持在低電位之邏輯該起 動信號，FR—般均應用在同步（Synchronization)之目 的上。 此外，每一値電路CF4 4均設有存儲塊编碼用之Μ個 輸入口，其中，Ν = 2Μ，各直列编碼用之2Xk個輸入口 ，其中，Y = 2 k，以及一値輸出口 R D k ,該輸出口則與 反及閛（NAND gate) NGN之一輸入口相連接。 此種電路CFj^j傷由具有Μ個輸入口之一値反及間 (ΝΑΟ gate) N6JN 及串聯之一反相器（Inverter) PI, Ν1 ,2XK個N波道電晶體及分別串聯之一個熔線管，各熔 線管是在反相器PI, N1之輸出口上並聯以及一値輸出反 相器IV所組成。各存儲塊之選擇是利用輪入口反及閘 (Input-NAND gate) NGN,例如，可輸人Μ個存儲塊地 址線路\_>14中Μ條線之所有可能組合中之一條線路及 其各補充線路（complementary lines) 當該反 X · · · 及閘（N A N D G a t e >之所有輸入口均為邏輯” 1 "時，則有一 値電路C F，.. 被起動。其輸出口則為邏輯"0"，而反相 器P 1 , N 1之輸出口 A因而為邏輯” 1 ” （ 1 〇 g i c ’’ 1 ”）。至 於所有其他之電路CF中，至少有一痼輸入口 Xm或^^為 邏輯”〇"，各反相器之輸出口 A亦為邏輯"0”，而且，各 線路R D N „則為邏輯"1 "。 若選擇線路C S L i . γ為Y = 2 k時，則必須具有2 X K -1 2 - (請先閲讀背面之注意事項再琪寫本頁) .裝 .、可+ 線 本紙張尺度適用中國鹵家標準（CNS)甲4規格（210X297公釐） A6 B6 32S368 五、發明説明（11 .) 條直列地址線路，以供直列地址之编碼用，而無一般之 限制，例如，v，主要是由於η値波道電 丄•••技 1 · · · 1\ 晶體及一個雷射可切斷熔線元件之串聯電路僅在一個輸 入信號為邏輯”1"之狀態時才産生作用。 在已啓動之電路CF，. <内，若至少有一件熔線元件未 被切斷時，在該熔線元件内，其適當之直列地址線路具 有邏輯”1"之狀態，則結點（Node) A將利用已起動之N個 波道電晶體而保持在低電位（lower potential)上。使 輸出反相器IV連接在邏輯” 1 "上在此種情況下，則所 有之線路R D N i . . · n具有邏輯"1 ”之狀態，而反及閘 (NAND Gate) NGN之輸出線路RDj具有邏輯"0”之狀態。 而有關之冗餘選擇線路RCSLj因而為非活性，故與信號 FR不發生關傜，換言之，為邏輯”G”》若此種情況均適 於兩條線路liDi &RD2 ,則在兩條冗餘線路RCSLi及 RCSL2上均為非活性，而且，反或閘N0R之輸出口為邏 輯"1"。若釋放信號（Release Signal) FR變為活性，同 樣使信號C F R恢復為邏輯” 1 "之狀態，並且，釋放直列譯 碼器。在此種情況下，則選擇一個正常之位元線路群 (Bit line group) 〇 反之，若在一活性電路CFi/；L或CFii2中，所有之熔線 元件被切斷，在其中，相對應之直列地址線路均為邏輯 "1 ",則結點A則被充電並保持在高電位（H i g h potential)上，而且，輸出反相器IV是處於邏輯"0"( -1 3 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（12 ) logic 之狀態。因此，其中有一條線路RDi或尺02 恢復為邏輯"1 ”之狀態。反或閛N 0 R之輸出0刖為邏輯 "0"。此種情況同樣適用於倍號CFR，並且，與釋放信號 FR無關，因此，直列譯碼器被阻遏。反之，各冗餘選擇 線路RCSLi或者RCSL2變為活性，並在活性存儲塊BKi 内選擇各適當之冗餘位元線路群（Redundant Bit line group) 0 上择解決辦法之缺點是在使用非可程式之直列地址時 ,換言之，在Y値.情況中之Y-1値情況内，則在整値活 性循環中有一正交電流（Quadrature current )經過已 選擇電路CF，_ <之電晶體P1而流向低電位。該正交電流 也許在每一値存儲塊群£1, E2中會出理兩次，而且， 在具有多數此種存儲塊群之實際解決辦法中，該正交電 流可能增加至一個不容許之高值。另一値缺點，同樣在 實際之情況中，則需要設置過大數目之線路RDNi ...N ，因而，必須在此種條件下裝設不適當之大型輸出閘（ 亦為反及閘NAND Gate) NGN。 因此，本發明之目的是能揭示一種對現存熔線管在使 用方面之改善辦法，其中，則盡可能增加直列冗餘位元 及減少電流之消耗。 此種問題之解決辦法則如在申請專利範圍第1項之待 徵部份所述。其他之發展則如在申請專利範圍中各附颶 項之待撤所述。 -1 4 - (請先閲讀背面之注意事項再填寫本頁) .裝 .訂 .線· 本紙張尺度適用中國國家標準（CNS)甲4规格（210X297公釐） A6 B6 器23368 五、發明説明（13 ) 本發明將參照所附十二値圖例詳逑於後，其中： 第1圔為根據現有之技術水準所設計具有直列冗餘位 元之存儲器簡化方塊略圖， 第2圖為在固定存儲塊之直列冗餘位元中一簡化之修 理實例方塊略圖， 第3圖為根據現有之技術水準，在固定存儲塊之直列 冗餘位元中，用於熔線管及其控制之電路裝置， 第4圖為根據本發明具有直列冗餘位元之無固定存儲 塊效果之存儲器及簡化方塊略圖， 第5圓根據本發明之無固定存儲塊直列冗餘位元中一 簡化修理實例之方塊略圖， 第6圖為根據本發明之無固定存儲塊直列冗餘位元中 ，其熔線管及其控制之電路裝置， 第7圖為第6圖中各信號之時間分配曲線圖， 第8圖為在無固定存儲塊之直列冗餘位元中各熔線管 及其控制元另一實例型式， 第9圖為第8圖中各信號之時間分配曲線圖， 第10画為根據第6圖産生設定脈衝（Setting Pulse) 之電路裝置及， 第11圖為根據第8圖能産生信號XVLD之電路裝置， 第12圖為時間分配曲線圖，以說明根據第1〇圖所示電 路之功能。 第4圖為根據本發明實施無固定存儲塊直列冗餘位元 -1 5 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） 裝...................玎....................._ t請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（14 ) 之實例，該存儲器之簡化方塊略圖亦如同在第1圖中所 具有之基本結構《在與上述解決辦法之差異中，每一倨 存儲塊BKn ，例如，均裝設有雙倍數目之冗餘位元線路 群RBLGi，n ...4,11及位元放大器/開關RBSi，n 。因此，該四條冗餘選擇線路RCSLi ...4是由所有存 儲塊所共同之驅動器RCDi ...4所驅動此外，亦應用 相同數目之编碼元件CFhi ...P, 4 ,即2XN,但是， 各编碼元件被分為分別具有P = fi:2個元件之四個编碼元 件群，而且，在其中又附加可程式之存儲塊地址。各编 碼元件分別設有供直列地址RAB之第一部份用之輸入口 ,該輸入口亦供N個存儲塊编碼中之一個编碼之需，而 且，亦具有與直列譯碼器CDEC相同之直列地址CAB。至 於各编碼元件之輸出口則連接在四條分開之線路 RD i . . · 4上；即CF ! . · .P,j 連接在RDj 上，其中，j =4。各線路分別輸入冗餘驅動器RCDi ...4及一個複式 反或閘（NOR gate) NOR之各輸人口内。反或閘NOR之輪 出口則構成直列譯碼器C D E C之輸入口 C F R。在每一循環 中則以一定之直列地址組合使一個存儲塊BKn起動，在 正常之情況下，各線路RDi ...4均為非活性，因而， 各冗餘中斷之線路RCSLi ...4亦為非活性。控制信號 CFR亦為邏輯"I",而且，可起動直列譯碼器CDEU當在 存儲塊BKn内有一個位元線路群BLGy/n之已列動存儲單 元發生故障時，則對適當存儲塊及直列地址用一個编碼 -1 6 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210 X 297公釐） 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) A6 B6 五、發明説明（15 ) 元件.開始程式規割與核能。當該存儲塊址出現時 ,則可為此選擇程式控制之编碼元件CF，.並在建立適

-*-» J 當之直列地址期間可起動線路liDj ^因而變為非活性之 控制信號可阻遏直列譯碼器CDEC,而各冗餘線路RCSLj 將利用選擇線路CSLy而被驅動。 可能修復之總數目仍與第一種解決辦法相同並保持其 修復數目為2XN。但是，除了兩個固定之编碼元件 C j外，在本新型之解決辦法中，每一個存儲塊可提 供四個此種元件CF ，以供修理用途之需。如在開 端曾提及，因而可達到較佳之利用效果《對冗餘位元線 路群BLGy,n所需要之位置大小正好為在第一種解決辦 法中所需之雙倍直列冗餘位置。但是，鑒於存儲塊BKn 之數目一般在實質上均小於選擇線路CSLy之數目，故 在己修改之各编碼元件中僅有少數可程式之附加

1 # J 經濟部中央標準局員工消費合作社印製 f請先閲讀背面之注意事項再填寫本頁) -裝 .線 地址。因此，其所需之位置在實質上小於對第一種解決 辦法中所必需之雙倍编碼元件CF..。若基於位置之原 因不可能將傳統冗餘位置加大時，則可應用本發明所述 之無固定存儲塊直列冗餘位置並在任何情況下均為有利 。第5圔為在無固定存儲塊直列冗餘位置中之一修理實 例並與第2圖之裝置相同。在此種情況下，顯然存儲器 可被修復。凡在第2 _及第5圓中具有相同之元件均以 相同之符號標示。根據第5圖之概略電路圖中，本發明 之第5圖與第2圖之差異在於輿存儲塊無關之编碼元件 -1 7 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） A6 B6 ^^3368 五、發明説明（16 ) CFi,i ...CF2,4以及所裝設之四値冗餘驅動器RCDi .. ..RCD4。凡有缺陷之存儲單元同樣分別以-”X"形十字符 號標示，而能成功修復者則以圓圈標示。 第1圖及第4圖均分別為一種冗餘裝置（Redundance device),其中，在毎一個活性存儲塊BKn内均可分配 编碼元件Ch 該编碼元件CF; 4之信號可輸入相同之 存儲塊地址匯流排CAB, RAB, CTB内，各匯流排均隨時 供存儲塊编碼之需，若本發明之基本觀念不改變亦可能 産生此種裝置，其中，將各编碼元件Ch y同時分配在

1»J 多數之存儲塊内。因此，僅有存儲塊地址之一副群 (Subgroup)輸入各编碼元件内，因而，一値缺陷位元線 路群之置換過程可能同時在所有此種存儲塊内進行，而 與實際上該缺陷是發生在那一個存儲塊内則並不重要。 在此種類型之冗餘結構中，按照本發明之構想並不限制 一値存儲塊BKn應由Q値各個別之存儲塊ΒΚη,1φ_β(3 所 組成之一存儲塊群》 第6圖為根據本發明在無固定直列冗餘位元中用以對 直列地址编碼之電路並以熔線管為编碼元件。在此種解 決辦法中，總共有2ΧΝ値编碼元件並分成四個相同之單 元Ej ,其中，j = 〗...4e每一値此種编碼單元傜由Ρ = Ν/2個编碼電路CFij (在Ei ...4中為CFLMpjpj， 其中，N可被2除盡）以及具有兩個P波道電晶體PE1 及PE2之一値反相器（Inverfer) IE所組成。反相器IE之 -1 8 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公St) 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（17 ) 輸入口為供所有P個電路共用之線路RDNj。各電晶體 PE1及PE2是連接在高電位（High potential-) (VDD)及該 線路之間β電晶體P E 1為一姮具有電閛信號（G a t e signal) ATDH之設定電晶體（Setting transistor),其 功能將容後説明，而電晶體PE2為一値備用電晶體 (Retention transistor),其電閲是在反相器IE之輸出 口 RDj (j = 1...4)上相連接。四値輸出信號RDi ...4分 別輸入一個具有各輸出口 RCSLi ...4之冗餘驅動器 RCDi ...4 及一個動態反或間（Dynamic NOR gate)DN0R 内。該電閙DN0R之輸出口刖連接在一驅動器CFRD上，該 驅動器之輸出口為輸出信號CFRe此種驅動器之構造及 功能則與第3圖中之驅動器相同。 電路DN0R偽由在高電位VDD及一個結點（Node) D之間

Ann 晶 道 波 個 P 之 聯 並 •1 S Π a Γ

及 1A D P 波 個 N 有 具 値 四 之 聯 並 間 之 S S V 位 電 低 及 D 點 結 在

器反 相 。 反上 之DN T D A 號號 信信 入在 輸接 有連 具則 個閘 一 電 及之 以D1 P -4體 一 晶 1 電 D N 0 體成 晶組 電所 道TD 用 備 個1 成 接 連 閘 S 之 2 D P 體 晶 電 與 則 Q 出 輸 之 D I 器 相 r 路 lgu線 f 各 on在 C接 η i. ο 連 i du t 8 en分 Θ 則 R /TV aB. 態’電 組各 之之 體面 晶上 電 4 .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 碼 编 列 直 各 供 以 口 入 輸 個 Μ X 2 有 具 路 電 個 1 每 外 此 及 Ν Ε Q 入 輸 制 控 個 兩 有 括 包 亦 外 另 需 之 \/ Κ □ 出 輸 用 共 之 及 提 曾 面 前 及 以 路 ε lull 種 此 個1 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） A6 B6 323368 五、發明説明（18 ) 傷由兩値串聯之P個波道電晶體P1及P2以及一傾具有H 個波道之電晶N 1所組成。在電晶體P 1及N 1之電閛上則與 起動信號（Enable signal) EN相連接，而在電晶體P2之 電閛上是與設定信號（Setting signal) SP相連接β在 Ρ2及HI間之共用連接點Α則為反相器IV之輸入口，該反 相器具有P個波道之電晶體P3並構成備用組態。此外， 在結點A上連接有2XM個具有N値波道之電晶體 ，τνχι···μ5$φ$，分 件（Fuse element) FX i.. .n，FNXle..M 並聯。各電晶體 之電閘則與直列地址乂上^…或相連接。反相器 (Inverter) IV之輪出口 Β是連接在Ρ波道電晶體Ρ4及 N波道電晶體N 2之電閘上。在該電晶體之間另設具有P 値波道之電晶體P5並具有電閘信號（Gate signal) ATDN 。在N 2及P 5間之共用連接點（C ο η n e c t i ο η ) C亦為一艏 ”降阻"N 波道電晶體（”Pull,down" N-channel (transistor) N3之輸人口，該降阻電晶體之洩極 (Drain)輸出口則與共用線路RDNj相連接。最後一値 P波道電晶體P6是在P4及P5之共用線路上並在連接點 C上相連接。電晶體P6之電閘是在輸出線路RDNj上連 接成一値備用組態（Retention configuration)。最後 ,在連接點C上連接有2XK値並分別具有P個波道之並 聯電晶體ΤΥ1φ>|Κ , ΤΝΥ1β_κ以分別與一値互相串聯之 熔線元件FY ， FNYipj 相連接。各電晶體之電閘 -2 0 - 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填窝本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局貝工消费合作杜印製 A6 __B6_· 五、發明説明（19 ) 均分別與直列地址Υ1φ..κ或Υ1ββ.κ相連接。 此時必須強調，在此所指具有互補地址線路之譯碼型 式（In the type of the decoding with the coBplenentary address-lines)旣不受存儲塊地址（Block address) 之限制，亦不受直列地址（Column address}之限制.除此而外.亦可利用—種 所諝之”預譯碼之地址線路”（Pre-decoded address-lines).例如，在吴中則有 條線路具有四種活性. 上述電路之功能將按照第7圖之時間曲線圖予以説明 ，而在該曲線圖中僅繪出必要之存儲信號曲線。第一部 份顯示未使用直列冗餘位元之一循環，而第二部份代表 該冗餘位元之起動β 在靜止位置（Repose position)(横行地址選通RAS = "1"，直列地址選通内各存儲塊地址 x 釋放信號Μ及控制倍號ATDN均處於通輯"0"之 狀態，而起動信號EN及設定信號SP則處於邏輯"1"之狀 態。若信號〇是在高電位上，刖在所有之電路CFifj 内 ，信號A為遲輯” 0 ”，信號B ,為邏輯"1 ”及信號C為邏輯 ”0、因此，所有具有N個波道之電晶體N3均被阻遏。 若控制信號ATDN是在低電位上，則所有具有P値波道之 電晶體PE1均在傳導狀態，因此，使各線路RDNj為邏輯 ” 1 " , R D j為邏輯"0 ”以及R C S L j 為邏輯” 〇 ” β鑒於電閛 D Ν 0 R之所有Ν波道電晶體均處於阻遏狀態，刖使具有 ATDN=”0"之連接點D處於高電位上《而釋放信號仍為邏 輯” 因此，同樣使C F R處於低電位。因此，位元譯碼 器亦被封閉。 -2 1 - 本紙張尺度適用中困國家樣準（CNS)甲4規格（210X297公釐） .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填窝本買) A6 B6 經濟部中央標準局員工消t合作杜印製 五、發明説明（20 ) 寫入或讀出循環是利用信號之下降後線（Trailing edge)而起動，在此時位於外部之横行地址.被存儲。 稍後，在2XM條存儲塊地址線路Xi及义±中之一定組合 結果而變為活性並為邏輯"1"β在其他方面亦應用在存 儲器上之起動信號（Enable signal) EU則變為邏輯”0” 。在所有之電路CF< 4中，因而使電晶體P1變為傳導性 。反之，電晶體N 1則被阻遏。在短暫之延遲時間T 1内， 於所有活性存儲塊地址線路已進入一種穩定之邏輯狀態 後，在週期T2ft {約數毫徹秒，1 Nano Seconed =十億 分之一（1 0 — 9 )秒}之設定信號S P為邏輯"0”，在該時 間T2期間，兩値電晶體P1及P2均為傳導性。因此，有一 充電電流（charging current)可從高電位VDD流至一節 點A 。若對一値電路CFi/：j (在第7圖時間曲線画之第 一部份）至少在具有未被切斷熔線元件之一個N波道電 晶體内其存儲塊地址為邏輯：'0 "時，則該節點A由於此 種傳導性連接而保持在甚低之電位上，使反相器IV之輸 出口 B保持在邏輯”1”上。因而，連接點C為邏輯"0”， 而N波道電晶體N 3則被阻遏，由於具有連接點B =" 1 ”之 電晶體P4被阻遏，則各電晶體P5及P6均不發生作用。在 此種情況下，各電路C j亦為非活性。 在時間週期T 2期間内，有一較小之正交電流從高電位 而流過電晶體P1及P2,而在最壊之情況下，僅通過所有 N波道電晶體之一半並具有未切斷之熔線元件而流向低 -2 2 - 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（21 ) 電位VSS。在完全無誤差之存儲器中則在所有電路CFi#j 内所呈現之此種電流可利用各電晶體P1及P 2之規定尺寸 及經由最小之時間週期T2而保持至最小之程度。因此， 首先可利用一種情況，在該情況中對於動態随機訪問存 儲器(DRAM-storage, D y n a a i c Random Access Memory strage)而言可對直列冗餘元位之存儲塊譯碼提供一値 相當長之時間間隔使用。在該存儲塊譯碼職掌内各電路 之輸入部份因而不需要待別之高速率。若一個單 元Ej内之所有電路CFi#j為非活性之情況下，則所有電 晶體N 3均被阻遏。然後，共用線路R D N j則利用已起動 之P波道電晶體P E 1 (電閘控制信號A T D N = ” Q π )而變為 邏輯"1”，而且，輸出口線路RDj以及各冗餘選擇線路 RCSLj因而亦均變為邏輯”0”。如在以下之說明，若控 制信號A T D N升至高電位時，線路R D N j 之邏輯” 1 "狀態則 利用具有電閘之起動備用電晶體Uetention t r a n s i s t 〇 r s ) P E 2而保持在邏輯"D "上。如在第7圖之 第1部份内之假定，若所有之線路RDj 均為邏輯"Q”之 狀態，刖所有之冗餘選擇線路RCSLi ...4均為非活性 之邏輯”0"，而且，所有動態反或閛DN0R之四個N波道 電晶體N D i . . . 4均被阻遏t而節點D則利用已起動之 P波道備用電晶體PD2而保持在狀態邏輯”1”内，甚至輿 在邏輯"1 ”狀態内之電閘控制信號A T D N相同。 利用釋放信號（Release Signal) FR之上升前緣 -2 3 - ....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本紙張'尺度適用中國國家標準（CNS)甲4規格（210x297公釐） 經濟部中央標準局員工消費合作社印製 A6 B6 五、發明説明（22 ) (L e a d i n g e d g e )使輸出信號C F R變為邏輯"0 ”並使直列譯 碼器CDEC被起動。利用下降之直列地址蘧通後緣（ΪΙΤ) 使在外部使用之直列地址被存儲在直列地址緩衝器單元 CABF内，該單元對該地址而言具有透通性。一條正常之 選擇線路CSL將變為活性，從剛變為活性之存儲塊中能 選擇出各適當之位元線路群。 在第7圖之第一寫入或讀出循環將由於升高之直列地 址選通前緣（1TY)而終止並使起動信號EN回復至高電位 ,而使釋放信號FR回復至低電位。所有之電路CFi/：j以 及各冗餘選擇線路RCSLi ... 4均由於起動信號EN或釋 放信號FR之關傜而變為非活性。位元譯碼器朗以同為邏 輯"0"之輸出信號CFR而被閉鎖。在第7圖中之時間曲線 第二部份代表一種冗餘情況β寫入或讀出循環之開始過 程刖如同第一部份。若在任一個單元Ej内對一値電路 CF^j而言所有之熔線元件均被切斷，而在其中，假定 其所屬之各存儲塊地址之值為邏輯"1”，由於已起動P波 道電晶體P1及P2關偽使其節點A升至高電位。反相器IV 之輸出口 B變為邏輯”0"並使備用電晶體P3能起動。因 此，在T2結束之後，A點之狀態仍保持在邏輯”1"上（ 設定信號S P再回復至邏輯” 1 ”）。在此種狀態下則可選 擇線路CFi/：^自然，在每一個單元Ej内僅容許有一個 此種電路為活性。電晶體P4或P5經由連接點B或電閛控 制信號A T D N而起動（兩者均為邏輯"0”），反之，電晶 -2 4 - .....................................................................................裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 經濟部中央標準局員工消費合作社印製 A6 B6_ 五、發明説明（23 ) 體N2刖被關斷。因而，一充電電流可從高電位VDD流至 連接點C β當有關此種之電路CFi#j中其所有熔線元件 被切斷時，其中，所屬之各直列地址均為邏輯"1 ",則 連接點C升高至高電位。因而，N波道電晶體N3被連通 。該電晶體所規定之尺寸可使有關單元Ej之線路RDy 在接近VSS之一低電位上被充電，雖然，P波道電晶體P PE1及PE2在起初時仍然具有傳導性，但是，該線路R^Nj 仍有充電之必要。因該線路上具有一低電位，故使電路 之電晶體P6起動，而反相器IE之輸出口被連接在 邏輯”厂’之狀態上。因此，備用電晶體PE 2變為非傳導狀 態。共用線路RDNj之電位可以繼缠下降。在直列地址 變為穩定之後或在釋放信號FR向高電位升高後之一定延 遲（delay)期間，控制信號ATDN變為邏輯”1、此時，電 晶體P E 1被關斷，而各導線R D N j則下降至低電位V S S ( 邏輯"0 ”）。雖然，目前之電，晶體P E 1仍被鼸斷，但是， 由於已起動之電晶體P 4及P 6而使連接點C仍保持在邏輯 "1”之狀態。在此種情況下，與第5圖之解決辦法不同 ，即在電路CFLj内並無ΪΗ交電流（Quadrature car rent)流動。 在反相器I E之輸出口 R 具有邏輯”厂之狀態下，動 態反或閘DNOR之有關N波道電晶體Ndj仍具有傳導性。 連接點D之電位亦同樣下降，使輸出信號CFR變為邏輯 "0 "，而與釋放信號F R無關。因此，直列譯碼器被閉鎖 -25- .....................................................................................I ......................、町....................._ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（24 ) 。反之，若利用釋放信號FR之上升前緣，則使有關之各 冗餘選擇線路RCSLj變為活性，顯而易見地，對各單元 Ej之値別活性電路CFi,j可實施不同直列地址之程式規 割，因此，每次僅有各線路RCSLj中之一條線路被選擇 。上逑之情況可一直保持不變，直至有一個上升之直列 地址選通前緣ATND重新變為邏輯”0",才可再接 受新的直列地址，或者，直至有一値上升之直列地址選 通前緣（Leading RAS edge)使靜止間隔（Resting interval)被起動。 最後，將說明以下情況之功能，即在一單元Ej之活 性電路Ci^ $中假定所使用之直列地址未被程式規割之 情況（在第7圖並未繪出）。若在一 N波道電晶體並具 有未被切斷熔線元件中至少各直列地址為.邏輯”1"時， 由於此種傳導之連接而使其節點C被保留在極低之電位 上，因而，使N波道電晶體N 3被阻遏，又由於單元Ej 之所有其他電路均為非活性（C為邏輯"0",電晶體N3 被阻遏），則各有關之共同線路RDNj經由已起動之電 晶體P E 1及P E 2 (電閘控制信號A T D N為邏輯"0 ")仍保持 在邏輯”1"上，或者，在一次地址之交換中而在高電位 上被充電。反相器IE之輸出口 RDj因而仍為邏輯”0”， 而且，動態反或閛DNOR之有關N波道電晶體則被關斷》 各冗餘選擇線路RCSLj (運輯"0">刖與釋放信號FR無關 ，此種狀態亦於電閘控制信號前線（ATDN edge)上升之 . -26-本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消f合作社印製 A6 B6 五、發明説明（25 ) 後利用直列地址本身而保持不變。然後，在各電路 中刖無正交電流流動。假若在活性單元Ej-之各電路 CFi#j 中並無己程式規劃之直列地址與使用之直列地址 相符合，則所有之線路R D i . . . 4變為邏輯"〇 "，而且， 所有之電晶體NDi ...4均被鼸斷〇如有前面曾說明之 情況，則直列譯碼器利用輸出信號C F R = ” 1 "並利用釋放 信號FR才能被起動。 在第1圖及第4圖中所示解決辦法之主要優點為在甚 小之位置需求下可對编碼元件産生較佳之利用可能性， 在第6圖中所示電路之優點則在於應用定時信號ATDN ( 即電閘控制信號）方面，若與傳統之解決辦法相比較， 第6圖之電路可減少大約70%之電流消耗。至於此種信 號之産生方面，鑒於，並不屬於本發明之範圍内，故不必 詳細説明，此種信號是與釋放信號（Release signal) FR相耦合，而且，在直列地址之交換中形成一種所謂之 ”快速負面型式"（Fast-page-mode),故佔有重要地位。 此種電路在實際之實施中所具有之另一優點則在於僅在 各單元E j内應用一條具有降阻電晶體（Pull-down transistor) N3之線路 RDNj 。 在第8_中刖顯示電路CF用之存儲塊编碼之另一種型 式〇該编碼電路之優點在於選擇期間並無横向電流流動 。因此，必須另外增加一個反及電閘（N A N I) g a t e )。該 電路傜由兩個P波道電晶體PI及P2, —値反相器IN, — -27- .........................................................................................................".....................·" (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） A6 B6 經濟部中央標準局員工消費合作杜印製 五、發明説明（26 ) 艏反及電閛N G及一個具有熔線元件F X 1 ... F N XM之相同 N波道電晶體TXi ...TNXM所組成，如在第6圖中所示 。各電晶體P1及P2是連接在高電位VDD及連接點A之間 β信號PRCH及反相器IN之輸出口均分別導入各電晶體P1 或P2之電閛上。反相器IN之輸入口，反及電閛（NAND gate) NG之第一輸入口以及並聯之编碼元件在連接點A 上接通。信號XVLD則輸入反及電閘（HAND gate) NG之第 二輸入口上，反及電閛NG之輸出口上則為曽提及之信號 B 0 第9圖為所應用信號之時間曲線圖，以閫明本電路之 功能，在靜止間隔期間（横行地址選通ϊϋ = ” 1 ")，各 信號PRCH, XVLD以及各存儲塊地址Xi, 均為邏輯 ”0”，其中，i = 在此種情況下，所有之N波道電 晶體均被阻遏，而P波道電晶體P 1則具有傳導性。因此 ，其節點A為邏輯"1 ”，而反，相器之輸出口為邏輯"0”。 因而，電晶體P2同樣具有傳導性。因為信號XVLD處於邏 輯”0”之狀態，故反及電閘（NAHD gate) NG之输出口 B為 邏輯"1 ” 如前曾說明，因而，直列编碼部份為非活性 (Non-active)〇 在一値寫入或讀出循環中，在横行地址選通（"ίϋ")之 後緣下降之後，信號P R C Η變為邏輯”厂、其節點A之邏 輯"1 ”狀態則由於起動之電晶體P 2而保持不變。當横行 地址被存儲之後，因為具有存儲塊地址之熔線元件在邏 -28- 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 3々368 A6 B6 經濟部中央標準局Η工消費合作社印製 五、發明説明（27 ) 輯"1"之狀態下被切斷，其節點A在一存儲塊選擇之情 況中仍保不變。在另一種情況下，由於至低電位VSS之 傳導性連接而使其節點A被放電，而且，反相器與P波 道電晶體P2之間被關斷。在一延遲時間T1内並於存儲塊 地址變為穩定之後，信號XVLD之電平（Level)才升高。 因此，在一存儲地址之選擇中輸出口 B變為邏輯"0'而 且，接著之各電路則被起動，如在第6画中所示。若使 用之存儲塊地址未經過程式規劃，則信號B仍保持在邏 輯” 1 "上》 在一循環之終端上，由於橫行地址選通後緣（ΌΤ edge)之下降而使信號XVLD下降至低電位。信號B變為 邏輯” 1 ",而電路C F之直列编碼刖被關斷。存儲塊地址 則隨信號PRCH而複位（Reset)(恢復至邏轘”0”）。因此 ,其節點A再升高至高電位上。此種電路之優點在於所 使用存儲塊地址未被經過程式規劃時，刖無正交電流流 過電晶體P 1内。 第10圖為産生第6圖設定眤衝（Setting pulse) S P 之電路，而且，亦為構成第8圖所示信號XVLD之一補充 電路（Additional circuit)。第一電路傺由兩値P波道 電晶體P1及P2，一値反相器II, 一艇反相之延遲組件 (Inverting delay component) V G , 一個反及電閑 (HAND gate) NG1及在本實例中由三對N波道電晶體1 ...6所組成。各電晶體P 1及P 2是並聯在高電位V D D及其 . -2 9- .....................................................................................裝......................訂.....................線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210X297公釐） 經濟部中央標準局員工消费合作社印製 A6 B6_ 五、發明説明（28 ) 節點A之間。信號PR C Η則連接在電晶體P 1之電閘上。成 對並具有電閛信號义1或『7之並聯Ν波道電晶體1...6 則串聯在連接點Α及低電位V S S之間，其中，i = 1 ... 3 ^ 其節點A為反相器II之輸入口。該反相器II之輸出口 B 則分別連接在電晶體P 2之電閛，反及電閘N G 1之第一輸 入口以及延羥組件VG之輸人口上。該延遲元件之輸出口 C則為具有輸出信號SP之反及電閛（NADN gate)之第二 輸入口。延遲組件VG是以習知之方式由奇數之串聯反相 器及延遲電容（Delag capacitors) Cl, C2所組成β在 本奮例中則顯示共有三値反相器及兩値電容器》 在第11圖中所示之電路為一種産生信號XVLD之電路， 其中，在第10圖中之反及電閘（NAND gate) NG1及反相 之延遲’組件（Inverting delay component ) v G 則以一個 反及電閘NG2及一個串聯之反相器15代替，該反相器15 具有輸出信號X V L D，N G 2之各，輸入口分別為信號R I N T及 B 0 以上所述各信號之時間曲線則如在第1 2匾中所示。存 儲器内在其他方面所應用之信號RINT與外部横行地址選 通信號（signal)相比較刖具有反相之脈衝（Inverted pulse)。在靜止間隔内，刖各信號RINT, PRCH 以及所有之存儲塊地址Xi或Γ7"均為邏輯"0"。在此種 情況下，在其節點A及低電位VSS間之N波道電晶體均 被阻遏。反之，電晶體P 1刖為傳導性。因此，其節點A -30- ....................................................................................裝......................訂.....................線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國'家標準（CNS)甲4規格（210X297公釐） A6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明（29 ) 是處於高電位，而其節點B則處於低電位。電晶體P 2則 被起動。由於信號B是在邏輯"0"之狀態，故NG1及VG之 輸出口 S P及C均為邏輯” 1 ”。反之，信號X V L D為邏輯"0 " 。在横行地址選通後緣（m edge)下降時，刖輸入信號 P R C Η上升至高電位。首先’ A點之邏輯·Τ狀態由於起動 之電晶體Ρ2而保持不變，在此時，雖然電晶體Ρ1已被阻 遏。連接點Α仍為邏輯"1 " ^ 一旦外部横行地址被存儲 之後，在每一對信號Xi及ιγ中按照地址組合之不同而 使其中一屆信號或另一値信號變為活性之邏輯"1”。在 所有存儲塊地址上均被施加此種邏輯狀態期間内，該節 點A則經由通至低電位VSS之傳導通路而下降至低電位 上^»因此，反相器IV之輸出口 B變為邏輯"I”，而電晶 體P 2則被關斷。由於兩艏電晶體P 1及P 2均被阻遏，則無 正交電流流至低電位VSS。此種狀態則由存儲塊地址Xi 及Xi本身保持不礬。在一定.之延遲時間T1内，於最緩 慢之存儲塊地址义土或^^變為邏輯”1”之後，因為各信 號B及C均處於高電位上，故信號S P變為邏輯” 0”。信 號B之上升前綠在延遲時間T2之後刖經由延遲組件VG而 反相。信號C亦在該延遲時間T 2之後變為邏輯"0”，因 而，反及電閘（NAND gate)之輸出信號SP再度變為邏輯 ” 1 "，至於産生輸出信號X V L D所增加之補充電路中，因 為信號ϋΙΝΤ在該時間範圍内為邏輯"1”，故在延遲時間 Τ1’之後，並於所有存儲塊地址變為穩定之後，該信號 裝......................'玎......................^- (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)甲4規格（210x297公釐） A6 B6 五、發明説明（30 ) XVLD才利用信號B之上升倒翼而變為邏輯"1”。 在活性循環之終端上，由於横行地址選通之前線 (ΤΗ edge)上升，則各信號RINT，7以及PRCH均 相繼變為邏輯” G ”。在其節點Α及低電位VSS間之傳導性 連接亦被撒除。由於PRCH="1”，則其節點A經由電晶體 P 1而變為邏輯"1 "，而信號B則變為邏輯"0" β反相滯後 組件VG之輸出口 C在延屬期間變為邏輯”厂、按照設定 脈衝SP,不論是C或Β均為邏輯”0"，故設定脈衝則保 持為邏輯” 1、在横行地址選通之前緣（ΐΓΓ- e d g e )剛上 升之後，信號X V L D則由於R I N T = " 0 "而被關斷。 裝......................訂.....................線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局W工消費合作社印製 -3 2 - 本紙張尺度適用中國國家標準（CNS)甲4規袼（210x297公釐}

Claims (1)

1. 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 申請專利範圍 ../- 第83100277號「用於存儲器之行式冗餘位元電路裝置」 」專利案 （86年7月修正） λ申請專利範圍 1. 一種存儲器用之行式冗餘位元電路裝置，該電路裝置 具有分配在X行及Υ列存儲單元之存儲塊（B1U .，.) ,分配在b行及c列之冗餘存儲單元，以及一個行式 譯碼器（CDEC)和c個冗餘直列譯碼器（RCDi ...)， 其中，在毎一個存儲塊（B1U ...)之c條冗餘直列中 之一條直列内裝設有一値直列譯碼器（RCDt i ...* ) ，而每一個直列譯碼器上設有d個编碼元件（CF1:1 ...EF + ),其特擻為在d饀编碼元件（CFx X ... CF 4 )中之每一個编碼元件均具有地址譯碼裝置， 因此，各编碼元件可裝設在任意一個存儲塊（B1U ... )内。 2. 如申諳專利範圍第1項之行式冗餘位元電路裝置，其 中，编碼元件（CFi i ...CF 4 )之數目d小於存儲 塊（B1U ...)之數目a與冗餘直列譯碼器（RCDi . . .4 )數目之乘積。 3. 如申請專利範圍第1或2項之行式冗餘位元電路裝置 ，其中各编碼元件（CFi i ...CF * )分成C群，各 群裝設有一個具有C輸人口之反或閘（HOR gate) (HOR),而該反或閘（NOR)之各輸入口則與编碼元件 -1 - 本紙張尺度適用中國國家標準（CNS ) A4说格（210X297公嫠） (請先閲讀背面之注$項再填寫本頁)

   325368 A8 B8 C8 D8 々、申請專利範圍 (CFi * . . .CFP 4 )之各輸出口相連接，此外，反 Ψ Γ >· (請先閲讀背面之注$項再填寫本頁) 或閛（NOR)之輸出口則與直列譯碼器（CDEC)之一値活 化輸入口相連接。 4 .如申請專利範圍第1或第2項之行式冗餘位元電路裝 置，其中一個存儲塊（B1U . . . * )包括有多數之個別 存儲塊，而在所有之値別存儲塊内之各冗餘直列線路 可同時置換需要置換之各個別直列線路。 5. 如申請專利範圍第3項之行式冗餘位元電路裝置，其 中一値存儲塊（BKi ...< )包括有多數之個別存儲塊 ，而在所有之個別存儲塊内之各冗餘直列線路可同時 置換需要置換之各個別直列線路。 6. 如申請專利範圍第1或第2項之行式冗餘位元電路裝 置，其中地址譯碼裝置（CPi,: ...CFP,* )包括有供 存儲塊地址及直列地址譯碼用之分立裝置。 7. 如申請專利範圍第3項之行式冗餘位元電路裝置，其 中地址譯碼裝置（CFi.i ...CFp,4 )包括有供存儲塊 地址及直列地址譯碼用之分立裝置。 經濟部中央標準局貝工消費合作社印装 8. 如申請專利範圍第6項之行式冗餘位元電路裝置，其 中，供存儲塊地址譯碼用之裝置是與供直列地址譯碼 用之裝置串聯。 9. 如申請專利範圍第6項之行式冗餘位元電路装置，其 中供存儲塊地址或直列地址譯碼之裝置構成多數並聯 -2- 本紙張尺度適用中國國家樣搫（CNS ) A4規格（210X297公釐） 323368 A8 B8 C8 ^_________D8 六、申請專利範圍 而由可切斷之熔線元件（PXi ..,FHXm ;PYi ...FHW 與場效應電晶（ΤΧι----THXM ; Th ..,ΤΙΠμ)之負荷 路徑相串聯之電路，該串聯霄路分別連接在一個節黏 (A ; C)及接地（Ground)之間，因而，各地址倍號可输 入該場效應霣晶腥之控制输入口，並利用一值保持级 (Holding stage> (iv, P3; N3, P6)使其輸入終端分 別與一節點（A; C)相連接，在其输出终端上可産生第 一譯碼信號.，並利用一個活化级（Activating、stage) (Ρ1· P2, HI; P4, P5, H2),使其输出信號作用在一 節點（A , C)上。 經濟部中夬揉準局貞工消費合作社印*. (請先閲讀背面之注f項再填寫本頁) 10.如申請專利範圍第8項之行式冗餘位元電路裝置，其 中供存儲塊地址或直列地址譯碼之裝置構成多數並騵 而由可切斷之熔線元件（FXi ...FNXm ;FY1...FNYK) 與場效應電晶（TXt ...TNXM ;TYi ...TNYM)之負荷 路徑相串聯之電路，該串聯電路分別連接在一傾節點 (A;C)及接地（Ground)之間，因而，各地址信號可输 入該場效應電晶體之控制輪入口，並利用一個保持级 (Holding stage) (IV, P3; H3, P6)使其输入终端分 別與一節黏（A ; C)相連接，在其輸出終端上可産生第 一譯碼信號，並利用一個活化级（Act丨vating stage) (t>l, P2, Nl; P4, P5, N2),使其輪出信號作用在一 節點（A, C)上。 -3- 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 323368 A8 B8 C8 D8 六、申請專利範圍 11. 如申讅專利範圍第9項之行式冗餘位元電路裝置，其 中活化级包括有第一傳導型式之兩®場效應電晶醱 (PI, P2;P4, P5)及第二傳導型式之一値場效應電晶 體0U;H2),其負荷路徑則串聯在一供應電位（Supply potential) (VDD.)及.接地（G卜〇und)之間，其中，第二 傳導型式之場效應霣晶雇則與接地相連接並具有一個 控制終端，而第一傳導型式之場效慝霣晶體（D1;P4) 則與供隳電位相連接並具有一控制終端，該控制終端 則與第二傳導型式之控制終端相連接並可供應第一控 制信號（EN; B)，第一傳導型式之第二場效應電晶體 (P2; P5)在其控制終端上可接收另一控制倍號（SP; ATDH),在第一傳導型式之第二場效應霄晶體（P2;P5) 及第二傳導型式之場效應電晶醱（Nl; N2>間之負載路 徑串聯電路是連接在一節黠（Node point)上，在該節 黏上可拾入一输出倍號。 12. 如申錆專利範圍第1或第2項之行式冗餘位元電路裝 置，其中地址譯碼裝置構成一種動態電路裝置。 13. 如申請專利範圍第3項之行式冗餘位元電路裝置，其 •中地址譯碼裝置構成一種動態電路裝置。 14. 如申請專利範圍第6項之行式冗餘位元電路装置*其 中地址譯碼裝置構成一種動態電路裝置。 15. 如申請專利範圍第8項之行式冗餘位元電路裝置，其 -4- ---------^"4—---------ir------3 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印製 本紙張尺度適用中國國家標準⑺奶以一说格门10〆29·^11) 323368 A8 B8 C8 D8 六、+請專利範圍 中地址譯碼裝置構成一種動態電路裝置。 1 6 .如申請專利範圍第9項之行式冗餘位元電路裝置，其 中地址譯碼裝置構成一種動態電路裝置。 17.如申請專利範圍第12項之行式冗餘位元電路裝置，其 中供存儲塊地址或直列地址譯碼用之裝置具有多數並 聯之可分離（或切斷）熔線元件（FXt ...FN)(M)串聯 電路，具有負荷路徑之場效慝電晶體則連接在一節點 及接地之間，其中，在場效應電晶體（TXi ...TNXm) 之控制輸入口上可輸入各地址倍號，一個具有負載路 徑之預先充.電電晶體（Prech_arging transistor) (P1)則連接在一供應電壓終端（Supply voltage terminal)或高電位（VDD)及節點（A)之間，一動態保 持级（dynanic holding stage) (Η, P2)亦連接在節點 (A)上，以及一具有輸出終端之邏輯電閘（Logic_gate) 並與該節點（A)相連接，在該输出終端上可拾入譯碼 裝置之輸出信號。 (請先閲讀背面之注意事項再填寫本頁) •冬 -訂 經濟部中央標準局員工消費合作社印装 本紙張尺度適用中國國家標準（CNS > A4洗格（210X297公釐）