TW320725B - - Google Patents

Description

A7 B7 經濟部中央梂準局貝工消費合作社印策 五、發明説明丨1 ) 【產業上之利用範圍】 本發明係有關半導體記憶裝置，尤其是有關德拜固定 字元線方式之半導體記憶裝置及使用其之電子機器者。 【以往之技術】 此種半導體記憶裝置係公知於例如日本特開昭6 2 - 759 96號、日本特開昭64-64192號等。 令此一例示於圖13(A)(B)、圖14。圖13(A)係顯示以 往之德拜固定字元線方式之半導體記憶裝置的概略方塊圖 、同圖（B)係顯示擴大同圖（A)之半導體記憶裝置的主行解 碼器402之一部分的電路圖。參照此等之各圖，對以往技 術加以說明。 於圖13(A)中，於並列配置之記憶格方塊400中央中， 配S主行解碼器402。然後，根據主行解碼器402，自複數 之主字元線406中選擇1條，根據副行解碼器406，自附屬 複數之副字元線4 0 8中選擇1條。 在此，對於經由主行解碼器402選擇主字元線40的機 構，使用圖14加以說明。於圖14之裝置之中，具有直接連 接主行解碼器的N0R閘N0R1、2個反相器的主字元線驅動用 之驅動裝SDRR· DRL。又、NOR閘N0R1之输入係連接於主 行位址信號線MR AL。 然後，僅於連接於主行位址信號線MR AL中之NOR閘NOR 1之輸入的所有信號線，所有皆呈LOW準位（以下爲「L」） 時，NOR閘N0R1輸出則呈HIGH準位（以下稱「Hj )，主字元 (請先閲讀背面之注意事項再填寫本頁) f .裝.

4T 本紙張又度適用中國國家標率（CNS)A4说格（2丨0父297公釐〉_ 4 - 320725 Α7 Β7 經濟部中央標準局貝工消費合作社印製 五、發明説明（2 ) 線406則被活化。然而，連接於MRAL中之NO.R閘N0R1输入的 信號線之任一條爲「H」時，該N0R閘NOR1之輸出係呈「L 」。因此，主字元線406保選擇狀態呈「H」、非選擇狀態 呈「L」。 接著，對經由副行解碼器404選擇副字元線408的機構 ，使用圖1 3 ( B )加以說明。 圖13(B)中，配B於記憶格塊4 0 0內之記憶格MC中，連 接進行資料輸出入之位元線BL· /BL及副字元線408。又， 於位元線BL · /BL之一端，則連接在於記憶格MC之非選擇 期間；中，充電位元線BL_ /BL之預充電電路PCC。更且， 於副行解碼器404之輸入中，連接自主字元線406路徑中途 分支之線，和副行位址信號線SRAL。 然後，爲由附屬於活化之主字元線4 06的複數副字元 線4 08選擇出一條時，根據供予副行位址信號線SR A L的位 址信號，活化副字元線4 0 8之一條。 在此，預先於非選擇時，令位元線BL · /BL經由預充 電電路PCC，將電位準位呈「H」準位。如此地進行預充電 者，係高速化、高安定化化一手法，尤其有將於資料讀寫 動作時之位元線容量預充電之時間加以縮短之效果。然後 ，經由位元線BL · /BL之活性、副字元線4 08之活性，選擇 記憶格M C。 然而，於德拜固定字元線方式之半導體記憶裝置之中 ’一般而言，自高稹體化之觀點，令副字元線、主字元線 '位元線形成不同之層，且形成位元線和主字元線交叉之 (請先閲讀背面之注意事項再填寫本頁) 4 本紙張尺度適用中國國家橾準（CNS ) Α4規格（210X297公釐） 經濟部中央揉準局貝工消費合作社印1ί A7 _B7_五、發明説明丨3) 配置的裝置構造。而且，位元線和主字元線係因配線長會 變長之故，形成令阻抗儘可能下降之金靥配線。 例如，於多矽2層·鋁層2層乏構成中，於Si基板上 形成之配線層之第1層、第2層形成於多矽層，令第3層、 第4層形成於鋁層。然後，例如令第3層爲位元線、第4餍 爲主字元線加以使用地佈局。 可是，因爲爲上述之裝置構造之故，會產生以下所示 之問題。 即，因製造工程中之粒子等的問題。於位元線之金屬 層和主字元線之金屬層交叉點之層間膜中，混入異物，於 此範圍，會有於位元線和主字元線產生短路之問題。 在此，產生短路時，如圖1 6所示，待命時之位元線 電位則於預充電電路430經常地設定呈ON狀態（「H」準位） 型式之電路中，非選擇時主字元線406呈^ L」準位，位元 線BL呈「H」準位之故，如圖示自位元線BL會有髦流流入 主字元線4 0 6之問題。 當流入上述之電流時，會有連接短路之位元線的記憶 格及附屬於選擇短路之主宇元線的副字元線記憶格動作不 良之問題。 此動作不良係可由冗長電路加以補救，補救之後問題 之主字元線經常固定於「L」準位（非選擇），位元線係經 常固定於「H」準位（非選擇）之故，例如於只流入通常0.5 y m程度的記憶格範圍，持績流入經短路之電流例如1mA • 2ra A等之過電流，尤其對於求得可抑制SR AM等待機時之 (請先閱讀背面之注項再填寫本頁) f 裝.

'*ST 本紙張尺度逍用中國國家標準（CNS ) Μ規格（2丨OX：297公釐）-6 - 經濟部中央揉準局β；工消费合作社印装 A7 B7五、發明説明（4) 消耗電流爲低之記憶格而言，無法滿足消耗電流之仕樣或 規格之故，會有無法得良品之問題。 更且，如提案有圖1 5所示者。圖1 5係顯示以往半 導體記憶裝置之副行解碼器的一部分的電路圖，顯示記載 於「 "A 21mW 4MbCM0S SRAM for Battery Operation" ISSCC DIGEST OF TECHICALPAPERS,WP.M3.1，PP46〜47，Mar .1991」之圖的概略。 同圖之中，具有以互補之對所構成之主字元線410、 412、副字元線414.、副行解碼器420。副行解碼器420 係以Pch電晶體4 2 4、Nch電晶體422、426構成，Pch電晶體 424和NchM晶體422係並列連接各源極電極、汲極電極。 又、源極電極側係連接於副字元線4 1 4、汲極電極側係連 接於副行位址信號線SRAL之一條。Nchm晶體422之閘極電 極係連接於主字元線41G (於「Η」呈選擇狀態），Nch電晶 體426之閛極電極係連接於主字元線412(於「L」呈選擇狀 態）。Nch電晶體4 2 6係將源極電極連接於接地線，令汲極 電極連接於副字元線414，閘極電極連接於副字元線412。 然而，位元線係於「H」預充電。 然後、記憶格MC爲非選擇時，主字元線410係呈「L」 、主字元線412呈「H」。因此，Pch電晶髋424、Nch電晶 體4 2 2係呈關閉、Nch電晶體4 2 6係呈開啓。爲此，副字元 線414係經由Nch電晶饈4 26呈「L」。 於記憶格MC之選擇時，主字元線410係呈「H」，主字 元線412係呈「L」，副行位址信號線SRAL則呈「H」。爲 本紙張尺度遑用中國國家標準（CNS)A4規格（ 210X297公釐）-7 - ~~ (請先閲讀背面之注意事項再填寫本頁)

320725 Α7 Β7 經濟部中央揉準局貝工消费合作社印装 五、發明説明（5) 此，Pch電晶體424、Nch電晶體422係呈開啓，副字元線. 414係呈「H」。 但是，於圖15之裝B中，會產生以下之問題。 (1) 雖形成2條之主字元線410· 412者，假使產生短路時， 於主字元線412中無流入電流時，於主字元線410中存在電 流流入之狀態之故，有可能產生上述同樣問題。 (2) Nch電晶體422則開啓，於非選擇期間中，有自SRAL之 信號則俥達至副字元線4 1 4，產生記憶格MC之誤動作的問 題0 (3) 爲令互補之主字元線設置2條，更需配線層及層間絕緣 膜。此時，層間絕緣膜爲薄之時，會有因段差產生斷線。 爲避免此情形，令厝間絕緣膜變厚時，爲連接各配線層之 連接孔則會變深。爲此會增加連接阻抗。又，有層厚變厚 ，於厚方向晶片尺寸變大之問題。假使於同層形成.時，形 成範圍則會變大。又，由於製造工程數之增大、製造期間 之長期化等，而造成成本上昇之問題。 (4) 選擇記憶格之選擇期間中，主字元線41 2雖爲「L」， 即使產生短路時，主字元線412雖設定爲「L」，但會產生 短路，暫時地呈「H」，電晶體424則呈關閉，電晶髋426 則呈開啓，下降副宇元線之《位，選擇則會有不能良好進 本纸張尺度遑用中國國家標率（CNS〉Μ規格（210 X297公釐）~- 8 - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局貝工消費合作杜印装 A7 B7五、發明説明（6) 行的問題。又、會產生此等其他之元件的辑動作、元件破 壞等之問題。 然而，上述文獻中，對於此等之問題皆會加以揭示。 本發明係解決上述技術之問題點爲課題而進行者，此 目的係提供於主字元線和位元線之層間形成異物，產生短 路之時，防止短路電流的流入，可提升產率的半導體記憶 裝置及使用其之電子機器者。 又，本發明之其他目的係提供解決起因於短路電流的 誤動作、記憶格之動作不良等，可良好進行記憶格之選擇 的半導體記憶裝置及使用其之電子機器者。 _ I 又，本發明之另一其他目的，係提供防止過電流之產 生及經此記憶格以外的元件誤動作、元件破壞等，而且可 實現裝置之小型化的半導體記憶裝置及使用其之電子機器 者。 本發明之半導體記憶裝置係包含複數列之一對位元線 ，和ΝΧ π行之副字元線，和配設於前述複數列之一對位元 線和前述NX η行之副字元線之各交叉部的複數正規記憶格 ，具有令前述副字元線，於行方向呈複數分割方塊之複數 正規記憶格陣列區塊。更且，具有於複數之前述正規記憶 格陣列區塊，設SN條主字元線，令任一條之前述主字元 線活化地，令附屬於1條之主字元線的η條前述副字元線呈 可選捧的Ν行主字元線。更且，具有共用複數之前述正規 記憶格陣列區塊，根據主行位址信號，選擇1條前述主字 元線之主行選擇手段。更且，具有於各前述正規記憶格陣 (锖先閲讀背面之注意事項再填寫本頁) .裝_ 4Τ 本紙張尺度遑用中國國家揉準（CNS ) Α4規格（210X297公釐）-g - 經濟部中央揉準局員工消费合作社印裝 A7 B7_五、發明説明（7 ) 列區塊加以設置，根據區塊位址信號，選掙一個前述正規 記憶格陣列1E塊，令選擇一個之前述正規記憶格瘅列區塊 內之前述副字元線，輸出選擇副行位址信號之區塊選擇手 段。更且，有設於各前述正規記憶格陣列區塊，根據前述 主行位址信號，自附屬於選擇1條之前述主字元線的η條前 述副字元線中，根據前述副行位址信號，選擇1條之前述 副字元線的副行選擇手段者。具有預充電前述複數列之一 對位元線的預充電手段。在此，前述主行選擇手段係以行 準位電位，令1條之前述主字元線設定於活化狀態，選擇 該1條之前述主字元線，以與預充電之前述複數列之一對 位元線電位幾近之高準位電位，將其他之主字元線設定爲 非活性。 根據本發明時，令主字元線之電位準位，非活性時爲 高準位電位，活性時爲呈低準位電位，非活性時之主字元 線m位係呈與預充電之位元線電位幾近相等之電位。由此 ，主字元線於非活性時（令正規記憶格不選擇之非選擇時） ，位元線和主字元線即使短路時，於主字元線亦不會流動 短路電流。 又，此時，主字元線之電位爲高準位電位時，副字元 線亦不會活化之故，不選擇呈不良之正規記憶格。爲此， 例如具備冗長記憶格之記憶裝B時，於此時經由選擇冗長 記憶格，良好地選擇冗長記億格之故，可得良品。更且， 不考量電流不良，使用冗長記億格，可補救正規記憶格等 之動作不良，而得良品。 本紙張尺度逋用中國固家標準（CNS ) A4規《格（210X297公釐）-IQ - 一 (請先閲讀背面之注意事項再填寫本頁) 裝.

4T 經濟部中央橾準局月工消費合作社印製 A7 B7五、發明説明丨8 ) 又，本發明之中，前述主行選擇手段係具有以行準位 電位，令1條之前述主字元線設定於活性，選擇該1條之前 述主字元線，以與預充電之前述複數列之一對位元線m位 幾近相等之高電位，令其他之前述主字元線設定於非活性 之第1設定手段。更且，前述副行選擇手段係具有配設於1 條之前述主字元線和1條之前述副字元線間，前述1條之主 字元線爲高準位電位時，令附靥於前述主字元線之前述η 條副字元線呈非活性之Ν個第2設定手段者。Ν個前述第2之 設定手段係具有輸入前述1條之主字元線信號，输出該信 號之反轉信號的η個反轉元件。更且，具有前述反轉元件 之輸出於行準位電位時，令前述1條之副字元線呈非活性 之η個開關手段者。（1)經由第1之設定手段，令主字元線 之電位準位，非活性時爲高準位電位，活性時爲呈低準 位電位，非活性時之主字元線電位係呈與預充電之位元線 電位幾近相等之電位。由此，主字元線於非活性時（令正 規記憶格不選擇之非選擇時），位元線和主字元線即使短 路時，於主字元線亦不會流動短路電流。 此時，經由第2之設定手段，主字元線之電位爲髙準 位電位時，副字·元線亦不會活化之故，不選擇呈不良之正 規記憶格。爲此，例如具備冗長記憶格之記憶裝®時，於 此時經由選擇冗長記憶格，良好地選擇冗長記憶格之故， 可得良品。更且，不考量電流不良，使用冗長記憶格，可 補救正規記憶格等之動作不良，而得良品。（2)主字元線 則以高準位電位呈非活性時，呈反轉元件之輸出係呈低準 本紙張尺度逋用中國國家橾準（CNS ) Α4規格（210X297公釐） ，， (請先閲讀背面之注意Ϋ項再填寫本頁)

•裝I 訂，. 320725 經濟部中央樣準局貝工消费合作社印袈 A7 B7 五、發明説明_( 9 ) 位電位。在此經由開關手段，反轉元件之輸出則於行準位 電位時，令副字元線呈非活性，可防止呈不良正規記憶格 之選擇。而且，經由開關手段，於無選擇正規記憶格時， 令副字元線之電位呈接地線電位，確實地進行非活化。（3 )第1之設定手段係對複數之記憶格陣列區塊加以共用，無 需對各區塊設置，可呈佈局之縮小。 又，本發明中，具有連接於前述副行選擇手段和前述 面塊選擇手段間，經由前述副行位址信號活化之至少一條 副行位址信號線。前述開關手段係活化前述1條主字元線 ，於前述至少一條之副行位址信號線活化時，具有活化前 述第1條之主字元線的第1開關。更且，於前述1條之主字 元線之非活性時，根據前述反轉元件之輸出，具有令前述 1條之副字元線引至接地電位呈非活化之第2開關。 根據本發明，未產生短路時，經由第1之開關，於主 字元線爲活性（低準位電位），副行位址信號線爲活性（高 準位電位）時，令副字元線呈活化（高準位電位），令正規 記憶格依正常方式，良好地選擇。 又，產生短路之時，經由第2之開關，主字元線呈非 活性化（高準位電位），副字元線呈非活性化（低準位電位） 地，可防止正規記憶格之可使用狀態。由此，經由選擇冗 長記憶格，可進行補救。又，於主字元線防止短路電流之 流入，正規記憶格之動作不良的防止，令過電流之流入等 經由反轉元件加以防止。 又，本發明中，前述第1開關係於前述1條之副字元 -12 - 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先Μ讀背面之注意事項再填寫本頁) A7 B7 經濟部中央樣準局身工消费合作社印裝 五、發明説明（10) 線和前述至少1條之副行位址信號線間，由邏輯閘或高稹 體化的觀點視之，可以轉換閘加以形成者爲佳。此前述轉 換閘之第1控制端子係連接於前述1條之主字元線。又，前 述轉換閘之第2控制端子係連接於前述反轉元件的输出， 控制前述1條之副字元線和前述至少1條之副行位址信號線 間之導通。 根擦本發明之時，選擇正規記憶格時，經由轉換閘之 開啓動作，根據副行位址信號，選擇副字元線地，可選擇 正規之記憶格。又，經由主字元線的電位，令副行位址信 號之副字元線的输入良好地進行，可確實進行開關動作。 更且，產生短路，令呈不良之正規記憶格不選擇時，經由 轉換閘之關閉動作，阻止副行位址之供給，而不選擇呈不 良之正規記憶格。然後，令此等之切換動作經由轉換閘之 開啓關閉，可良好地進行。又，可達元件之簡略化，佈局 面積之縮小。 又，本發明中，前述第2開關係於前述副字元線和接 地線間，由根據前述反轉元件之输.出加以控制之開關元件 者爲佳。做爲該開關元件，使用Nch電晶體爲適當者，但 亦可爲Pch電晶體或雙極電晶體等之元件。圖3之中顯示使 用Pch電晶體之例。經由此開關元件，令副字元線之電位 確實地呈接地電位，可吐出副字元線內之剩餘電流。 又，本發明中，具有連接於前述副行選擇手段和前述 Έ塊選擇手段間，經由前述副行位址信號活化之至少一條 副行位址信'號線。前述第2之設定手段係输入前述至少1條 ； .— 「涛— (請先閲讀背面之注意Ϋ項再填寫本頁) 本紙浪尺度適用中國國家揉準（CNS ) A4«^ ( 2丨0X297公釐）_ 13 - A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（11) 之副行位址信號線的輸出，和前述反轉元件之輸出，1條 之前述主字元線爲活化之故，附屬於此之1條前述副行位 址信號線被活化時，令前述1條之副字元線活化，於前述1 條之主字元線之非活性時，具有令前述1條之副字元線呈 非活化之閛手段。 根據本發明之時，以副行位址信號線之邏輯和主字元 線之邏輯動作閘手段之故，令副字元線之活性·非活性確 實地加以進行。因此，於短路發生之時，主字元線則呈高 準位電位時，副字元線則呈低準位電位，且不傳達副行位 址，副字元線呈非活化，可不必選擇呈不良之正規記憶體 0 又，根據本發明之半導體記憶裝置之其他形態，包含 複數列之一對位元線，和NXn行之副字元線，和配設於前 述複數列之一對位元線和前述NXn行之副字元線之各交叉 部的複數正規記憶格，具有令前述副字元線，於行方向呈 複數分割方塊之複數正規記憶格陣列區塊。更且，具有配 置於各前述正規記憶格陣列區塊，含有對前述正規記憶格 之'不良記憶體加以代用的冗長記憶格的冗長記憶格陣列區 塊。更且，於複數之前述正規記憶格陣列區塊及前述記憶 格陣列區塊，設置N條主字元線，令任一條之前述主字元 線活化地，令附屬於1條之主字元線的η條前述副字元線呈 可選擇的Ν行主字元線。更且，具有共用複數之前述正規 記憶格陣列區塊，根據主行位址信號，令1條之前述主字 元線之電位設定於高準位Μ位，選擇該1條之前述主字元 • ( w (請先閲讀背面之注意事項再填寫本頁) 、v·9 本紙張尺度適用中國國家揉準（CNS)M規格（210X297公釐）-14 - 經濟部中央標準局員工消费合作社印製 A7 B7五、發明説明（12). 線，令未選擇之前述主字元線的電位，設定於低準位電位 的主行選擇手段。更且，具有於各前述正規·記憶格陣列be 塊加以設置，根據區塊位址信號，選擇一個前述正規記憶 格陣列區塊，令選擇一個之前述正規記憶格陣列區塊內之 前述副字元線，輸出選擇副行位址信號之區塊選擇手段。 更且，有設於各前述正規記憶格陣列區塊，根據前述主行 位址信號，自附嬲於選擇1條之前述主字元線的η條前述副 字元線中，根據前述副行位址信號，選擇1條之前述副字 元線的副行選擇手段者。更且，具有預充電前述複數列之 一對位元線的預充電手段。更且具有連接於前述副行選擇 手段和前述區塊選擇手段間，經由前述副行選擇手段活化 之副行位址信號線。在此，前述區塊選擇手段係具有根據 選擇前述冗長記憶格之冗長選擇信號，令呈不良之前述正 規記憶格，切換變更爲前述冗長記憶格陣列區塊內之前述 冗長記憶格的變更手段。前述主行選擇手段係具有於前述 變更手段變更時，令呈不良之使用於前述正規記憶格之選 擇的前述主字元線電位，經常設定於預充電之前述複數列 之一對位元線電位幾近之高準位電位的電位設定手段。前 述副行選擇手段係具有根據於令呈不良之前述正規記憶格 之選擇加以禁止時呈活化之禁止信號，將連接於呈不良之 前述正規記憶格的π條副字元線，經常呈非活性之控制手 段。 於此發明中，與上述發明同樣地，經由於正規記憶格 之非選擇時，於位元線之m位，令主字元線之《位設定爲 (請先閲讀背面之注意事項再填寫本頁) .裝. 本紙張尺度逍用中國國家梯準（CNS )八4規格（21〇Χ297公釐）-15 - 320725 A7 B7 經濟部中央揉準局貝工消費合作社印製 五、發明説明（13) 相等的電位設定手段，即使於位元線層和主字元線層之層 i · 間形成異物，於位元線和主字元線產生短路時，亦不會有 過剩之電流流入記憶格陣列區塊內。爲此，冗長記憶格則 良好驅動，而提升產率。又，可防止其他元件之誤動作等 0 又，由於設有變更手段之故，於無短路之時，依正常 地，令主字元線呈高準位地，令副字元線活化可進行正規 記憶格之選擇。即，主字元線和位元線經由短路，藉由變 更手段，令呈動作不良之正規記憶格，僅於以冗長記憶格 加以補救時，經由電位設定手段，將欲選擇正規記憶格之 主字元線固定於高準位電位。 然後，經由控制手段，將附屬呈不良之正規記憶格的 副字元線呈非活性，短路電流之流入之防止及正規記憶格 之誤動作等之防止，令動作不良使用冗長記憶格加以補救 ，可得良品，而達效率之提升。然而，此時控制手段中， 供給禁止正規記憶格選擇的禁止信號之故，不論副行位址 信號之邏輯，可防止正規記憶格之選擇。 又，本發明中，前述電位設定手段係於前述變更手段 之變更時，令呈不良之前述記億格所連接之前述主字元線 電位，於預充電之前述位元線之電位，具有經常設定於幾 近相等之電位的第1之電位設定手段。更且，於前述變更 手段之變更前，根據前述主行位址信號之輸出，令1條之 前述主字元線設於高準位電位，具有令前述正規記憶格設 定於可選擇之狀態的第2之電位設定手段。更且，具有令 本紙張尺度適用中國國家橾準（CNS ) A4規格（210X297公釐）-16 - " (請先閲讀背面之注意事項再填寫本頁)

經濟部中央梯準局貝工消费合作社印装 A7 _B7 _五、發明説明_( 14) 前述第1、第2之電位設定手段之一方呈有效地，加以切換 之切換手段。 根據本發明，經由第1之電位設定手段，於產生短路 之時，令主字元線之電位準位呈例如高準位時，經由固定 於該電位，可防止短路電流之流入。通常動作，即選擇正 規記憶格時，令主字元線之電位可呈高準位，未選擇時.， 可呈低準位。因此，僅於產生短路之時，經由切換手段， 中止第2之電位設定手段之使用，使用第1之電位設定手段 ，短路對策則呈有效。 又，本發明中，具有連接於主行選擇手段，經由前述 主行位址信號，活化至少一條之主行位址信號線。前述切 換手段係具有介於接地線和第1之電源間連接之程式元件 。前述第2之電位設定手段係具有介於第2之電源和1條之 前述主字元線間，第1之控制端子連接於前述程式元件的 第1開關手段。前述第1之電位設定手段係具有介於前述至 少一條之主行位址信號線和前述主字元線間，第2之控制 端子連接於前述程式元件的第2開關手段。 根據本發明時，於冗長記憶格選擇時，經由切斷程式 元件例如保險，經常地可令主字元線呈高準位電位。然而 ，通常動作之時，主字元線爲高準位電位地，活化副字元 線之故，以不切斷保險絲地，可進行正規記憶格之選擇。 又，本發明時，前述控制手段係具有設於一條之前述 主字元線和1條之前述副字元線間，前述禁止信號爲活化 時，不論前述副行位址信號之邐輯，令前述1條之副字元 (請先閱讀背面之注意事項再填寫本頁) 裝. -i-r*aj, 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）-17 - A7 經濟部中央樣準局貝工消費合作社印装 B7五、發明説明丨15) 線呈非活化之閘手段。 根據本發明，可依據主字元線之邏輯。即主字元線爲 高準位電位時，阻止禁止信號，令正規記憶格之選擇呈可 能地，主字元線爲低準位時，輸出禁止信號，阻止正規記 憶格之選擇。如此地，經由閘手段可簡化控制手段之邏輯 〇 又，本發明中，前述位元線和前述主字元線，則介由 層間絕緣膜形成。由此，位元線和主字元線則以金靥層形 成，可確實進行該交叉部分之絕緣，即使於製造中混入異 物，短路於上述主字元線和位元線間產生時，亦不會有問 題，而得良品，使用半導體記憶裝置。 又，有關本發明之電子機器係具有如上述之半導體記 憶裝置。經此，於半導體記憶裝置內，於製造過程產生複 數之各短路範圍時，可做爲良品之故，可使用之晶片數則 增大而不浪費，提升產率，，品質等的同時，做爲電子機 器之記憶裝置亦可適合。 【圖面之簡單說明】 圖1係有關爲說明本發明半導體記憶裝置之蓝塊分割 的槪略說明圖。 圖2係顯示示於圖1之16個區塊中之2個的画塊擴大概 略說明圚。 圖3係顯示本發明之半導體記憶裝置之實施形態之一 例的電路圚。 請 先 閲 背 Φ 之 注 意 事 項 填 本衣 頁 .訂 本紙張尺度適用中國國家標準（CNS ) A4規格（2H)X297公釐） -18 - 320725 A7 B7 經濟部中央標準局員工消费合作社印裝 五、發明説明（叫. 圖4係顯示本發明之半導體記憶裝®之.字元線的電位 狀態的推移圖，顯示位元線預先呈Η之時者。 圖5係顯示本發明之半導體記憶裝置之其他實施形態 之一例之概略方塊圖。 圖6係顯示圖5之副行選擇手段之一例的電路圚。 圖7係顯示本發明之半導體記憶裝置之另一實施形態 之一例的電路圖。 •圖8係顯示圖7之主行選擇手段之詳細電路圖。 圖9係顯示圖7之副行選擇手段之詳細電路圖。 圖10係於本發明之半導體記憶裝置之實施形態例中， 顯示位元線預充電電路之變形例甯路圖。 圖11係顯示本發明之半導體記憶裝置之字元線之電位 狀態之推移圖，令位元線預先呈L之情形。 圖12係顯示圖3之半導體記憶裝置之截面的截面圖。 圖13(A)係顯示以往德拜固定字元線線方式之半導體 記憶裝置的概略方塊圖、.圖13(B)擴大圖13(A)之記憶格範 圍的方塊圖。 圖14係擴大圖13(A)之主行解碼器之範圍方塊圖。 圖15係顯示以往半導體記憶裝g之其他例的副行解碼 器電路圖。 圖16係爲指出以往半導體記憶裝置之問題點的概略說 明圖。 【發明之較佳實施例】 ---^---^---「裝丨| (請先閲讀背面之注意Ϋ項再填寫本頁) .11. 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）-19 - 經濟部中央標準局貝工消費合作社印装 A7 B7五、發明説明（17) 以下，對於本發明之適切實施形態之一例參照圖面加 以具體說明。 【寅施例】 首先，本發明之特徵構成之第1、第2之設定手段等前 ，對於半導體記憶裝e之整體構成，使用圖1及圖2加以說 明。圖1係顯示本例之半導體記憶裝置之記憶格陣列之區 塊分割概略說明圖。圖2係擴大示於圖1之記憶格陣列區塊 中之二個的概略說明圖。 本例之半導體記憶裝置係包含如圖1所示，於列方向 形成區塊分割，複數例如區塊號碼〇〜15之16個記憶格陣 列區塊10，和做爲介於區塊號碼7· 8之記憶格陣列區塊 10. 10間的主行選擇手段之主行選擇解碼器40，和於各記 憶格陣列區塊1 0 · 1 0間做爲一對配置之副行選擇手段的副 行選擇解碼器50 · 50，和如圖2所示，列冗長記憶格陣列 區塊20、主字元線30、副字元線32、做爲區塊選擇手段之 區塊選擇解碼器60、列選擇解碼器70、區塊控制電路80、 感測放大器90加以構成。 記憶格陣列區塊10中，包含如圖2所示，預充電之複 數例如6 4列之一對位元線B L ·/ B L，和2 5 6 X 4共計1 ΰ 2 4行 之副字元線32，和於一對之位元線BL_ /BL和副字元線32 之各交叉部各別連接，’配設複數例如1 0 2 4 X 6 4個之正規記 憶格12，和配置於正規記憶格12之VDD側部位的複數例如8 Χ64個之行冗長記憶格13，和列；閘14等加以構成。然而 (請先閎讀背面之注意事項再填寫本頁) -裝- 、一^: 本紙張尺度遑用中國國家梯準（CNS ) Α4规格（210X297公釐）-20 . 經濟部中央揉準局貝工消费合作社印製 A7 _B7_五、發明説明（is) ，行冗長記憶格13係可代用產生於正規記惇格12橫行之不 良記憶格。 列冗長記憶格陣列區塊20係包含配置於各記憶格陣列 區塊10，對產生於正規記憶格12之縱列的不良記憶格所代 用之列冗長記憶格22。 主字元線30係於記憶格陣列區塊10及冗長記憶格陣列 面塊20，設置複數例如2 5 6條，經由活化任一條，可選擇 副字元線32。然而，256條之主字元線30係共用於16個記 憶格陣列區塊10。又，本例之中，配置連接於行冗長記憶 格13之2條冗長主字元線30’、8條冗長副字元線32’及各16 組之冗長位元線BL · /BL。 主行選擇解碼器40係連接於256條之主字元線30，共 用於複數之記憶格陣列區塊10。又，於主列選擇解碼器40 中，連接主行位址信號導通之未圖示之複數主行位址信號 線。然後，介由此主行位址信號線所供給之上位主行位址 信號A8〜All、A13〜A16，活化一條主字元線30進行選擇 Ο 副行選擇解碼器50係具有設於各記憶格陣列區塊10, 根據副行位址信號，自附屬於選擇之一條主字元線3 0例如 4條之副字元線32中，選擇一條副字元線32的機能。1024 條之副字元線3 2係連接於設於各區塊1 0之副行選擇解碼器 50。又，副行選擇解碼器50中，連接導通副行位址信號之 複數副行位址信號線34。對於副行選擇解碼器50之詳細部 分則述於後。 (請先閲讀背面之注意事項再填寫本頁) 裝

、.1T 本紙張尺度遑用中國國家標準（CNS ) Α4规格（210X297公釐）-21 _ 經濟部中央梂準局員工消費合作社印製 五、發明説明（19) 區塊選擇解碼器60係具有設於各16個之記憶格陣列區 塊10。然後，输入區塊選擇位址信號A3〜A6之任2個信號 ，和選擇副字元線32之下位副行位址信號，根據區塊選擇 位址信號A3〜A6，選擇任一之記憶格陣列區塊10的機能。 又，具有輸出選擇一個之記憶格陣列區塊10內之副字元線 32的副行位址信號之機能。更且，於此區塊選擇解碼器60 連接被昇壓線VLINE1。 又，區塊選擇解碼器60係於區塊選擇位址信號A3〜A6 之任2個例如A3 · A5被輸入NAND電路加以構成者爲隹。然 後，於副行選擇解碼器50和區塊選擇解碼器60間，形成經 由副行位址信號活化之副行位址信號線34。 更且，區塊選擇解碼器6 0係如圖2所示包含變換手段 62之構成。此變換手段62係具有根據選擇冗長記憶格 22之冗長選擇信號JSS，代替呈不良之正規記憶格12，選 擇列冗長記憶格陣列區塊20之冗長記憶格22的機能。 又，輸入上述2個信號A3、A5時，區塊選擇解碼器60 係输出邏輯「H」之區塊選擇信號BSS，此區塊選擇信號 BSS係介由區塊控制電路80，輸入至記憶格陣列區塊10。 位元線對BL · /BL係介由列閘14，連接於信號資料線 BLL·，/BLL。 列選擇解碼器70中，具有於NAND閘等構成，令列選擇 信號供予列閘1 4，驅動列閘1 4之機能。列選擇解碼器7 0中 ，輸入區塊選擇信號BSS和列位址信號A0〜A2，令1面塊10 內之8組一對位元線BL· /BL同時選擇之信號，輸出至列閘 本紙張尺度逍用中國國家標準（CNS ) A4规格（210X297公釐）-22 _ 經濟部中央標準局貝工消費合作社印装 A7 ___B7_ 五、發明説明丨20) _ 1 4。即，如圚1所示，1個記憶格陣列區塊1 0內，係同時於 每選擇之8組位元線對，8分割爲列號碼0〜7。 區塊選擇信號BBS係於區塊選擇解碼器60加以生成， 經由區塊控制電路80，輸入至列選擇解碼器70。又，選擇 列冗長記憶格陣列區塊20之冗長記憶格22之冗長選擇信號 JSS，係經由介由區塊選擇解碼器60，输入至冗長列閘24 ，驅動冗長列閘24，選擇冗長位元線BL · /BL。然而，爲 選擇列冗長記憶格22，行方向之主字元線30之選擇係根據 上述同樣位址信號加以進行。 選擇資料線BLL · /BLL係介由感測放大器90，連接於 讀取匯流排92及寫入匯流排94。 如此地，1區塊內之1條副字元線3 2則根據區塊位址信 號A3〜A6、主及副之行位址信號A7〜A 16而活化，1區塊內 之8組之一對位元線.BL，/BL則經於區塊位址信號A3〜A6及 列位址信號AQ〜A 2加以選擇，對行方向之8個記憶格10， 可同時讀寫資料。〈包含第1之設定手段之副行選擇解碼 器，包含第2之設定手段之主行選擇解碼器〉 在此，對於包含第1之設定手段之副行選擇解碼器50 ，包含第2之設定手段之主行選擇解碼器40,使用圖3加以 說明。圖3係擴大圖1之半導體記憶裝置之一部分的方塊圖 〇 於同圖中，構成預充電電路16、相互互補位元線BL· /BL、主字元線30、副字元線32、主行選擇解碼器40、副 行選擇解碼器50等。 本紙張尺度逋用中國國家標隼（CNS ) A4規格（210X297公釐）-23 - (請先閲讀背面之注意事項再填寫本頁) 裝_ 訂 經濟部中央梂準局貝工消费合作社印11 320725 A7 B7 五、發明説明（2l) 圖1、圖2所示主行選擇解碼器4 0係如圖3所示包含第1 之設定手段42。 第1之設定手段42係具有連接於主字元線30，於正規 記憶格12產生不良，於冗長記憶格2 2切換選擇時，令對應 於呈不良呈非選擇之正規記憶格12的主字元線30之電位， 設定於等於與預充電之一對位元線BL· /BL之電位「H」的 「H」之機能。因此，主字元線30之亀位，係選擇正規記 憶格12時，爲「L」，未選擇之時係呈「H」（非活化）。 又，圖1、圖2所示副行選擇解碼器5 0係如圖3所示 ，包含複數例如_ 4段之第2設定手段52加以構成。 第2之設定手段52，係於第1之設定手段42之設定時， 配設於主字元線30和至少1條之副字元線32間，具有設定 於產生不良之主字元線30和至少1條之副字元線32爲相反 之電位機能，包含反轉元件、開關手段5 5加以構成。 反轉元件54係具有連接於開關手段55和主字元線30間 ，反轉主字元線30之信號.，供予開關手段之機能，例如於 反相器等加以形成。 開關手段55係包含具有令副字元線32，切換活性·非 活性之機能，非活化副字元線3 2，做爲接地電位之第2開 關之開關元件例如Pc h電晶體56，和做爲活化副字元線32 之第1開關之轉換閘58加以構成。然而，做爲該開關元件 ，令副字元線呈接地電位時使用Nch電晶體爲適切者，但 亦可爲PchM晶體或雙極電晶體等之元件。圖3之中則顯示 使用P c h電晶體之例。 本紙浪尺度逋用中國國家揉準（CNS ) A4规格（210X297公釐）-24 _ (請先閲讀背面之注意事項再填寫本頁) -裝- 訂· 經濟部中央橾準局貝工消費合作社印製 A7 B7 五、發明説明（22)

Pch電晶體56係配置於接地線和副字元線32間，於主 字元線30之非選擇時，令副字元線32之電位拉下至接地電 位的呈「L」準位之放電用電晶體。爲此，Pch電晶體56之 控制端子之閘電極，係連接於反轉元件54之輸出。 轉換閛58係具有設於副字元線32和副行位址信號線34 間，第1之控制端子則連接於主字元線30,第2之控制端子 則各別連接於P c h電晶體之閛電極和反轉元件5 4之輸出， 控制副字元線32和副行位址信號線34間之導通的機能，包 含Nch電晶體58a、Pch電晶體58b之構成。又，Pch電晶體 58b之閘端子係連接於主字元線30，Nch電晶體58a和Pch電 晶體56之閘極端子，係介由反相器54連接於主字元線30。 又，做爲第2之開關採用轉換閘5 8地，減少構成元件容易 達高稹體化。 在此，位元線BL，/區塊和主字元線30、副字元線32 係於實際配置時亦進行交差，位元線和主字元線30係各使 用於金靥配線層之第1層、第2層（詳細爲實施之形態4)。 預充電電路16係於位元線BL之一端介由Nch電晶體 18-1· 18-2，連接於電源電位，Nch電晶體18-1· 18-2之 各閘端子係連接於電源電位。而雖令位元線預充電電路16 以N c h電晶體1 8 - 1 . 1 8 - 2構成，但亦可爲P c h電晶體、組合 Pch和Nch者等亦可。 〈對於動作〉 _^著，對於具有上述構成之記憶體動作，使用圚3加 本紙張尺度逋用中固國家橾隼（CNS > A4规格（210X297公釐）& · (請先閲讀背面之注意事項再填寫本頁) .'裝· 訂.— 經濟部中央揉準局貝工消費合作社印製 A7 _B7_五、發明説明丨23) 以說明。圇3之中，X標識係顯示主字元線.30和位元線BL 之交差點，經由異物產生短路者。 無短路之通常狀態之中，主字元線3 0於非選擇時呈「 H」時，傳輸閘58爲關閉，Pch電晶體56爲開啓之故，經由 Pch電晶體56，副字元線3 2係下降至「L」準位，呈非選擇 狀態。 主字元線30於選擇時呈「L」，傳輸閘58係呈開啓， 於副字元線32，連接於副行位址信號線34之位址信號副字 元線32，正規記憶格12則一切呈動作不良。爲此，代替呈 動作不良之正規記憶格12,選擇冗長記憶格22或13(對於 此詳細部分則如後述）。即，於正規記憶格12之非選擇期 間中，選擇冗長記憶格22。 然後，冗長記憶格之使用中及使用後，正規記憶格12 係非選擇之故，短路之主字元線30及位元線BL ·/區塊係 共同固定於「H」。爲此短路電流則不流入，經使用冗長 記憶格，而可得良品。 在此，對於本例之主字元線30之選擇•非選擇期間之 電位狀態變化，使用圖4加以說明。使用圖4加以說明。於 圖4之中，顯示本發明之主字元線30及附屬於各副字元線 32之電位狀態。圖4中，顯示位元線之非選擇時之電壓準 位爲「H」之時。 副字元線32爲非選擇狀態時，位元線BL · /BL皆預充 η 先 閏 讀 背 面 之 注 意 事 項 再- 頁 ，訂 電呈 ，主字元線3 0自非選擇狀態（ )至選擇狀態 (「L」）時，以位元線BL·位元線/ BL將髦位分爲「Η」和 本紙張尺度適用中國國家橾準（CNS )八4規格（210Χ297公釐）-26 - A7 B7 經濟部中央榉準局貝工消费合作社印袈 五、發明説明（ 24) 厂 L — >然而， 圇4中 之位元線BL則於選擇期間中，較非選 擇 期 間 之準 位 若 干 爲 低，係因連接記憶格MC或位元線BL的 資 料 線 等之 處 所 會 有 產生泄放之路徑之故。 然 後， 主 字 元 線 3 0終止選擇期間呈非選擇狀態（「Η」 )時， 副字元線32亦呈非選擇狀態（「L」），位元線BL·/ BL係 經 由預 充 電 電 路 16充電至「Η」。在此，本例之主字 元 線 30係與 以 往 之 半 導體記憶裝置之主字元線406(圓16) 相 反 地 ，非 選 擇 狀 態 爲「Η」，選擇狀態爲「L」。 因 此， 非 選 擇 狀 態中，位元線BL · /BL和主字元線30 爲 同 電 位之 故 贅 即 使 產生短路，不會有因此流入之電流。 又 於 此非 選 擇 期 間 內，主字元線30之電位爲「Η」，副 字 元 線 32之 電 位 爲 厂 L」之故，可防止錯誤選擇記憶格等 ， 亦 可 防止 正 規 記 憶 格過電流之流入。 根 據以 上 本 實 施 例之形態1，可得以下之效果。 (1 )經由第1之 設 定 手 段，.令主字元線之電位準位，非活性 時 爲 高 準位 電 位 9 活 性時爲呈低準位電位，非活性時之主 字 元 線 電位 係 呈 與 預 充電之位元線電位幾近相等之竈位。 由 此 > 主字 元 線 於 非 活性時（令正規記憶格不選擇之非選 擇 時 ) 位元線和主字元線即使短路時，於主字元線亦不 會 流 動 短路 電 流 0 此 時， 經 由 第 2之設定手段，主字元線之電位爲高準 位 電 位 時， 副 字 元 線 亦不會活化之故，不選擇呈不良之正 規 記 憶 格° 爲 此 例 如具備冗長記億格之記憶裝置時，於 裝 .訂 本紙張尺度適用中國國家橾準（CNS ) Μ規格（210X297公釐）-27 - 請 kx 閱Λ 讀 背 之· 注 意 事 項 再a 經濟部中央梂準局員工消费合作社印策 A7 _B7_ 五、發明説明ί： 25) 此時經由選擇冗長記憶格，良好地選擇冗長記憶格之故.， 可得良品。更且，不考量電流不良，使.用冗長記憶格，可 補救正規記憶格等之動作不良，而得良品。 如此地，經由本發明之應用，主字元線和位元線則短 路，且該主字元線爲非選擇期間時，不會有自位元線至主 字元線的短路電流，可防止呈電流不良，經由使用冗長記 憶格，補救動作不良時即可得良品，以提升產率。 (2)主字元線則以高準位電位呈非活性時，呈反轉元件之 輸出保呈低準位電位。在此經由開關手段，反轉元件之輸 出則於行準位電位時，令副字元線呈非活性，可防止呈不 良正規記憶格之選擇。而且，經由開關手段，於無選擇正 規記憶格時，令副字元線之電位呈接地線電位，確實地進 行非活化。 (3 )第1之設定手段係對複.數之記憶格陣列區塊加以共用， 無需對各區塊設置，可呈佈局之縮小。 (4)不產生短路之時，經由第1之開關，於主字元線爲活 性（低準位電位）、副行位址信號線爲活性（高準位電位）時 ，令副字元線活化（高準位電位），令正規記憶格依通常 情形，良好地加以選擇。令此第1之開關，呈Pch電晶體地 ，令副字元線之電位確實呈接地電位，可放出副字元線內 之剩餘電流。 本紙張尺度適用中國國家梯準（CNS ) A4規格（210X297公釐）_ - (請先閲讀背面之注意事項再填寫本頁)

A7 B7 經濟部中央揉準局工消費合作杜印製 五、發明説明（26) 又，產生短路之時，經由第2之開關，.主字元線呈非 活性（髙準位電位）、副行位址信號線爲非活性（低準位電 位）時，可防止正規記憶格之可使用狀態。由此，經由選 擇冗長記憶格，可進行補救。又，於主字元線可防止短路 電流之流入，防止正規記憶格之動作不良，令過電流之流 入等經由反轉元件加以防止。 (5) 於正規記憶格選擇時,，經由轉換閘之開啓動作，根據 副行位址信號，選擇副字元線地，令正規記憶格之選擇成 爲可能。又，藉由主字元線之電位，可良好進行至副行位 址信號之副字元線的輸入，可確實進行開關動作。更且， 產生短路，不選擇呈不良之正規記憶格時，經由轉換閘之 關閉動作，阻止供給副行位址信號，而不選擇呈不良之正 規記憶格。然後，令此等之切換動作，可經由轉換閘之開 啓關閉動作進行。又可達元件之簡化，佈局面稹之縮小者 0 (6) 令各記憶格陣列區塊於區塊選擇手段加以選擇，而且 此區塊選擇手段係根據冗長選擇信號，不選擇正規記憶格 時，做爲選擇冗長記憶格可加以兼用者。 【實施例2】 接著對有關本實施例之形態2，根據圈5及圖6加以說 明。然而，對於有關前述實施形態1和實質上同樣之構成 (請先閲讀背面之注意事項再填寫本頁) .裝. 訂· 本紙張尺度適用中國國家揉準（CNS)A4規格（ 210X297公釐）-29 · B7_ 五、發明説明（27). 要素，則省略其說明。僅對不同之部分加以說明。本實施 形態2和1上述實施形態1之不同處係對各副字元線共用反 轉元件者。圖5係顯示半導體記憶裝置之實施形態2之概略 方塊圚。圖6係顯示圖5之副行選擇手段之一例電路圖。 本例中，包含記憶格陣列逝塊1〇〇、記憶格MC、相互 互補之位元線BL. /BL、做爲令位元線對充電至「H」的預 充電手段之預充電電路106、以「L」呈選擇狀態之主字元 線110、副字元線112、副行位址信號線.114、做爲主行選 擇手段之主行選擇解碼器116、做爲副行選擇手段之副行 選擇解碼器120。 主行選擇解碼器116係具有對應位址，令連接於該输 出之主字元線110，呈選擇/非選擇狀態之機能。 副行選擇解碼器120係如圖5所示包含第2設定手段121 ，此第2設定手段121係包含閘手段122a-122d、反轉元件 128加以構成。 經濟部中央標準局貝工消費合作社印製 閘手段122係具有對應副字元線112之數，配置複數例 如4個，輸入一條之副行位址信號線Π4之輸出，和反轉元 件128之輸出，令連接於該輸出之副字元線112,對應位址 信號，呈選擇/非選擇狀態之機能。然後，根據副行位址 信號線114之任一動作，選擇任一之閘手段122，僅於反轉 元件128之輸出邏輯和副行位址信號線Π4之輸出邏輯爲一 致曷，活化副字元線11 2加以控制者。 反轉元件12 8係具有連接於各閘手段122和主字元線 110間，變換閘手段122之主字元線110之信號加以傅 本紙張尺度逋用中國國家搮準（CNS ) A4規格（210X297公釐）-3〇 - 320725 A7 B7 經濟部中央棣準局貝工消费合作社印装

五、發明説明（8). 連的機能。 正規記憶格102係配置呈矩陣狀，連接於副字元線112 及位元線對BL· /BL。副字元線112係於閘手段112a〜112d 各連接一條，經由介由副行位址信號線114和128的主字元 線110之狀態，僅呈1條選擇狀態。然而，實際上例如1M位 元之SRAM中，有1 0 48576個記憶格102，位元線對、副字元 線、副行選擇解碼器係各爲1Q2 4條，主字元線、主行選擇 解碼器係各具有2 5 6條。 在此，對於第2之設定手段121之詳細部分使用圖6加 以說明。圖6所示電路圇中，圖5中之副行選擇解碼器120 之具體電路例者。 含於第2之設定手段121之閘手段係包含NAND閘和反相 器之構成。 閘手段122a-122d爲如圖6所示，具有自副行位址信號 線114供給之2位元副行位址信號之一，和輸入反相器128 之輸出的4個NAND閘124a〜124d。 反相器126a〜126d係各例如於互補之電晶體對等地形 成，做爲驅動副字元線112之驅動裝置加以動作。又，反 相器126a〜126d之正電源中，連接未圖示之第1被昇壓線V LINE1 〇 NAND閘124a〜124d係做爲解碼器加以工作，NAND閘 124a〜124d之輸入之一方係連接於副行位址信號線114之 任一條，另一方係介由反相器128,連接於主字元線110。 因此，副字元線11 2則選擇時，根據行位址信號，任一個N ---；---Γ---II (請先閱積背面之注意事項再填寫本頁) •tr*. 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） 經濟部中央梂準局貝工消费合作社印装 A7 B7五、發明説明（29). AND閘之輸出邏輯則呈「H」。 〈對於動作〉 接著，對上述構成動作，使用.圖6加以說明。 主字元線110爲非選擇狀態（「H」）中，於各NAND閘 124a〜124d，介由反相器128，输入該反轉信號之「L」。 爲此，NAND閘12 4之輸出係無關其他側之輸入之副行位址 信號線114的狀態，經常呈「H」。因此，副字元線11係經 常呈「L」（非選擇狀態）。此時位元線對BL· /BL係預充電 至「H」，主字元線110亦爲「H」之故，於位元線BL. /BL 和主字元線110有短路時，亦不會有短路電流流入。 主字元線110爲選擇狀態（「L」）中，於各NAN D閘124a 〜124d，介由反相器128,輸入該反轉信號之「Η」。爲此 ，各NAN D閘124之输出係經由副行位址信號線114的狀態加 以變化。因此，副行位址信號線114係僅對其內之一條呈 「H」，其他爲「L」。因此，僅就連接於呈「Η」之信號 線的例如NAND閘124a之輸出呈「L」，令介由反相器126a 連接之副字元線11 2呈「Η」（選擇狀態）。此時，其他之 NAND閘124b〜124d的輸出爲保持「Η」之故，介由反相器 126b〜126d連接之副字元線112係保持於「L」（非選擇狀 態）。 因此，於複數條之副字元線112中，僅選擇1條，主字 元線11 0則於選擇時「L」/非選擇時「Η」時，於通常動作 時亦無問題。根據以上本實施例之形態2 ,可得以下之效 果0 本紙張尺度適用中困S家梯準（CNS)A4规格（210Χ297公釐）—从' (請先閱讀背面之注意事項再填寫本頁) 320725 A7 B7 五、發明説明i： 30) (1)於位元線BL · /BL和主字元線110有短路時，於該非選 擇期間不流入短路電流之故，令動作不良之正規記憶格， 經由同時使用行冗長記憶格和列冗長記憶格，可得動作上 電;氣上之良品。 (2)根據副行位址.信號線之輸出邏輯和主字元線之輸出邏 輯，閘手段會動作之故，可確實進行副字元線之活性·非 活性。因此，於短路電流產生時，主字元線呈高準位電位 時，副字元線係呈低準位電位，且不傅達副行位址信號線 之信號，副字元線係呈非活性，而可不去選擇正規記憶體 (請先閔讀背面之注意事項#,填寫本頁) 經濟部中央揉準局負工消费合作杜印装 (3)較實施形態1之裝置，令1個反轉元件，兼用4個閘手段 加以使用之故，.可大幅減低元件數，減少半導體記憶裝置 之小型化及製造成本。如.此地，具有複數之副字元線的記 憶格中，令反轉該主字元線和副字元線之信號的反轉元件 ，經由於各閘手段共通使用（兼用），可將原來做爲反轉元 件工作之元件數大幅度地減低，而達裝置之小型化，製造 成本之減低等。 【寊施例3】 接著對有關本實施例之形態3，使用圖7〜圖9加以說 明。然而，對於有關前述實施形態1和實質上同樣之構成 本紙張尺度逋用中國國家橾準（CNS ) A4規格（210X297公釐）-33 - A7 B7 經濟部中央標準局貝工消费合作社印策 五、發明説明（31) 要素，則省略其說明。僅對不同之部分加以說明。本實施 形態3和1上述實施形態1之不同處係令主字元線，於高準 位時呈選擇狀態，於低準位時呈非選擇狀態的同時，於冗 長電路使用時，令主字元線固定於Η，禁止正規記憶格之 使用。圖7係顯示本例之半導體記憶裝置之一例電路圖。 圖8係顯示圖7之主行選擇解碼器之詳細電路圖。圖9係顯 示圖7之副行選擇解碼器之電路圖。 本例中，如圖7所示，包含含有正規記憶格2 0 2之記憶 格陣列區塊2 0 0、主字元線2 1 0、副字元線2 1 2、主行選擇 解碼器220、副行選擇解碼器群260等。然而，雖未圖示， 本例亦具備於實施形態1揭示之示於圖1之面塊選擇解碼器 60及含於此之變更手段62等。因此，該詳細說明則加以省 略0 主行選擇解碼器2 2 0係如圖7及8所示，包含連接於主 字元線210之電位設定手段222加以構成。 電位設定手段222係如圖7及8所示，具有於圖1之變更 手段62之變更時（以下稱正規記憶格202非選擇時），令使 用於呈不良之正規記憶格202之選擇的主字元線210之電位 ，於幾近等於預充電之一對位元線BL· /BL之電位經常設 定之機能，包含駒動手段、第1之電位設定手段232、第2 之電位設定手段236、切換手段242地加以構成。 驅動手段係連接於主字元線210，具有驅動該主字元 線210之機能，於反相器等具有形成一對之驅動裝置230a • 2 3 0 b ° 本紙張又度適用中國國家橾準（匸阳>八4規格（2丨0><297公釐）-34二 (請先閱讀背面之注意事項再填寫本頁)

經濟部中失揉準局負工消费合作社印装 A7 B7五、發明説明（32). 第1之電位設定手段232係於正規記憶格202之非選擇 時，令呈不良之正規記憶格202的主字元線210之電位，具 有與預充電之位元線BL_ /BL之電位幾近相等地，設定電 位狀態之機能，例如於做爲第1之電源和第2之開關手段之 Pch電晶體2 3 4加以形成。 此Pch電晶體234係介於主行位址信號線216和主字元 線210間，爲控制端子之閘電極則連接於保險絲246。Pch 電晶體234係於Nch電晶體238之閘電極連接閘電極，且Pch 電晶體238之汲極電極連接源極電極。 第2之電位設定手段2 3 6係於正規記憶格2 0 2選擇時， 即不產生不良的通常動作時，根據主行位址信號線2 16之 主行位址信號的輸出，令主字元線210以高準位電位活化 ，具有設定正規記憶格202可選擇狀態之機能，包含第1之 開關手段之Nch電晶體238、閘手段240加以構成。 Pch電晶體234係介於第2之電源和主字元線210間，爲 控制端子之閘電極則連接於保險絲2 46。 即，於第1之電源和接地電位間，於直列連接之阻抗 244和保險絲246之連接點，連接Nch電晶體238、Pch電晶 體234之閘極電極，各電晶體238· 234之一方電極係共通 連接於驅動裝®230a _ 230b之输入，其他之電極係以Nch 電晶體238連接閘手段2 4 0之輸出，Pch電晶體234則連接於 第2之電源。 閘手段240係介於Nch電晶體238和主行位址信號線216 間，具有令各主行位址信號線216之輸出邏輯僅所有者爲 (诗先閲讀背面之注^^項再填寫本頁) -裝. t-7i*7t_ 本紙張尺度遑用中國國家梯準（CNS) A4规格（210X297公釐）-35 _ 經濟部中央標準局負工消费合作社印装 A7 B7___五、發明説明_( 33). 同一時活化主字元線210地加以控制的機能，例如於NOR閘 等加以形成。切換手段2 4 2係令第1、第2之電位設定手段2 32、236之一方呈有效地切換的機能，包含第1之電源 、和程式元件例如保險絲2 4 6、阻抗2 4 4的構成。保險絲2 4 6係介於阻抗2 44和第1之電源間加以連接。阻抗2 4 4係連接 於接地線。然而，做爲程式元件，保險絲之外，即以不揮 發性元件者爲佳。 然而，主行位址信號線21 6係導通記憶髗行位址信號 ，圖中雖加以省略，例如主字元線爲256條時，3組之信號 線群之總條數係最大呈2 0條。又，主字元線線驅動用之驅 動裝置230a· 230b之輸出，係呈主行選擇解碼器220之輸 出。 然而，以第1之電位設定手段232、切換手段242、Nch 電晶體238，構成主字元線用控制手段25 0者爲佳。此時， 介於一對之驅動裝置230a· 2 30b間，經由驅動裝置230a· 23Ob之输入信號，具有控制主字元線210之機能。 副行選擇解碼器260係如圖9所示，包含副行選擇部 262a〜262d、控制手段270地加以構成。 各副行選擇部係以驅動2輸入N AND閘26 4 a‘〜264d和連 接於該输出之副字元線2 1 2的反相器2 6 6 a〜2 6 6 d加以構成 Ο 各NAND閘266a〜266d之輸入側係連接於副行位址信號 線2 1 4之一條，另一側之輸入係連接於副字元線用控制手 段 270 ° 本紙張尺度適用中國國家橾準（CNS)A4規格（ 210X297公釐）· 36 ~ " (請先閱讀背面之注意事項再填寫本頁) f 裝· 320725 經濟部中央梂準局貝工消费合作社印裝 A7 B7五、發明説明（34) 控制手段27 0係根據禁止呈不良之正規記億格202之選 擇的禁止信號bxj，具有令連接於前述正規記憶格202之例 如4條之副字元線，經常呈非活性之機能，包含閘手段272 、反轉元件2 7 4。 閘手段272係具有主字元線210之邏輯信號，和於冗長 記憶格之使用時，输入禁止正規記憶格202之選擇的禁止 信號bxj的機能，例如於NAND閘等加以形成。 反轉元件274係反轉閘手段272之输出，具有输出至副 行選擇部2 6 2 a〜262d的機能。 於閘手段27 2之輸入，輸入主字元線210和禁止信號 bX j，該輸出係以反轉元件2 7 4加以反轉，共通輸入至副行 選擇部262&〜2 62(3之“—閘2 6 4 &〜264(1。 然而，禁止信號bxj係於使用冗長記憶格時，不選擇 正規記憶格地，於正規位址解碼器電路输入禁止信號，於 冗長記憶格使用時，此信號呈「L」。 〈對於動作〉 接著，對於圖7之構成動作，使用圖7〜圖9之說明。 首先，如圖8所示，於主行選擇解碼器220中，無位元 線BL· /BL和主字元線210之短路，且無不良記憶格時，不 切斷保.險絲246。此時，保險絲246和阻抗244之連接點係 呈「H」。由此，Pch電晶體234係呈關閉，Nch電晶體238 係呈開啓，於驅動裝置230a· 230b之输入傳達閘手段240 之輸出，進行通常動作。 又，無位元線BL和主宇元線210之短路時，於其他之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ΤΓ A7 B7 - Qt；五、發明説明（） 理由產生不良記憶格，使用冗長記憶格時，不切斷保險絲 246。此時，驅動裝®230a· 230b之輸入係呈閘手段240之 輸出。但是，於冗長使用時，輸入閘手段240之主行位址 信號係不是選擇主字元線210之信號之故，閘手段240之輸 出係呈「L」。爲此，主字元線2 1 0係固定於「L」，附屬 於此主字元線210之副字元線212亦固定於非選擇狀態^ L 」。然後，代替呈不良之正規記憶格202,選擇冗長記憶 格。 更且，於位元線BL和主字元線210產生短路時，保險 絲246則切斷。在此切斷保險絲246時，保險絲246與阻抗 244之接點電位係呈接地電位（「L」），Pch電晶體234係呈 開啓，NchM晶體238係呈關閉，無法俥至驅動裝置230 a · 230b，驅動裝置230a· 230b之輸入則固定於「Η」° 因此，主字元線210係固定於「Η」，呈等於預充電之 位元線BL(因非選擇狀態之故爲「Η」）的電位。由此，於 製造步驟時，於形成位元線BL之金屬層和構成主字元線 210之金屬層間，混入異物而產生短路時，於主字元線21〇 不產生短路電流。然而，副行選擇解碼器係於主字元線 請. 先 閲 讀 背 A 之 注 意 事 項 裝 •ij 經濟部中央橾隼局Λ工消费合作社印家 210爲 之時，副字元線呈非選擇之構成。 —方面，於圖9中，不使用冗長記憶格之通常動作時 主字元線210係選擇狀態呈 非選擇狀態呈 。又，禁止信號bXj爲「H」。此時，閘手段272之輸出係 依附於主字元線210之電位狀態。即，禁止信號bXj爲「Η 」時，主字元線210之狀態直接輸入至各副行選擇部262a 本紙張尺度適用中國圉家梯準（CNS)A4現格（ 210X297公釐）—洲 經濟部中央揉準局貝工消費合作社印製 A7 B7____ 五、發明説明（36) 〜2 6 2 d 0 使用冗長記憶格之時，主字元線210係選擇狀態固定 於「H」。又，禁止信號bXj爲「L」。此時，閘手段272 之輸出係呈「H」。於此，副行選擇部2 6 2 a〜26 2d中，閘 手段272之輸出則以反相器274，输入反轉之「L」。 因此，各副行選擇部262a〜262d內之NAND閘2 6 4a〜 26 4d的輸出，係呈「H」，各副字元線212則經由反相器 266a〜266d呈反轉之「L」（非選擇狀態），而不選擇正規 記憶格20 2。然而，替換保險絲，使用浮閘電晶體或ROM記 憶格元件等亦可。根據以上本實施例之形態3，可得以下 之效果。 (1) 即使主字元線210和位元線BL有短路時，主字元線210 係「H」，位元線BL . /BL呈「H」（非選擇狀態）之故，不 會連入短路電流。又同時使用行冗長記憶格和列冗長記憶 格地，補救動作不良時，可得良品。 (2) 於正規記憶格之非選擇時，於位元線之電位，設置令 主字元線之電位設定呈相等之電.位設定手段，即使位元線 層和主字元線層之層間形成異物，於位元線和主字元線產 生短路時，不會有過剩之電流流入記憶格陣列區塊內。爲 此冗長記憶格可良好軀動提升品質。又，可防止其他元件 之誤動等。又，設有變更手段之故，無短路之時，則依正 常情形，令主字元線呈高準位地，令副字元線活化可呈正 本紙張尺度適用中國國家標準（CNS ) A4规格（210X297公釐）-39 · (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局貝工消费合作社印製 A7 B7五、發明説明丨37) 規記憶格之選擇。 即，經由短路主字元線和位元線，經由變更手段，僅 於令呈動作不良之正規記憶格以冗長記憶格補救之時，經 由電位設定手段，將正規記憶格欲選擇之主字元線固定於 高準位電位。 然後，經由控制手段，呈不良之正規記憶格則將附屬 於副字元線非活化地，可防止短路電流之流入及正規記憶 格之誤動作，令動作不良使用冗長記憶格加以補救，而得 良品，以提升產率。然而，此時控制手段中，供給禁止正 規記憶格之選擇的禁止信號之故，無關副行位址信號之邏 輯，防止正規記憶格之選擇。 (3) 經由第1之電位設定手段，於產生短路之時，令主字元 線之電位準位，例如呈高準位時，經由固定該電位，可防 止短路電流之流入。又，通常動作，即於正規記憶格選擇 時，令主字元線之電位呈高準位，不選擇聆哇低準位。因 此，僅於產生短路之時，經由切換手段中止第2之電位設 定手段之使用，而使用第1之電位設定手段時，對短路之 對策可呈有效者。 (4) 於選擇冗長記憶格時，經由切斷保險絲地，可經常令 主字元線呈高準位電位。然而.，於通常動作之時，主字元 線爲高準位電位，而活化副字元線之故，經由不切斷保險 絲，進行正規記憶格選擇。 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-40 · (請先閱讀背面之注意事項再填寫本頁)

五、發明説明（ 38、 A7 B7 經濟部中央橾準局負工消费合作社印製 (5)主字元線爲高汁位電位時，阻止禁止信號，令正規記 憶格之選擇爲可能，主字元線爲低準位時，輸出禁止信號 ，阻止正規記憶格之選擇。如此地，經由閘手段可依附主 字元線之邏輯，簡化控制手段之邏輯， 然而，圖9係禁止信號bXj以「H」呈活性狀態設定時 ，可令主字元線於非選擇時，與位元線呈同樣之電壓準位 ，可令副字元線呈非選擇狀態時，可得本發明之效果。 又，做爲預充電電路，如圖10地，設置放電電路284 ，於待機時之位元線BL· /BL之電位爲「L」時，令位元線 預充電以控制信號PC2 8 2 · 286加以控制。PC之信號係位元 線爲非選擇時爲「H」，選擇時爲「L」，於選擇狀態前一 些時呈「Lj 。由此，待機時，以放電電路28 4，令位元線 之電位呈「L」，於動作之前，令電路28 4呈非活化的同時 ，令預充電電路28 0活化，將位元線電位呈「H」。 圖11係顯示位元線之非選擇時電壓準位爲「L」之時 者。主字元線2 88自非選擇狀態（「L」）至選擇狀態（「H」 )時，於非選擇狀態時，位元線BL · /BL係同爲^ L」，副 字元線289則呈選擇狀態前暫時充電呈「H」，之後各BL係 呈「H」，/BL呈「L」。主字元線2 88則終止選擇期間呈選 擇狀態（「L」）時，副字元線289亦呈非選擇狀態（「L」） ，位元線則經由放霪電路284而呈^ L」。 【資施例4】 請. 先 閱 讀 背 之 注 意 事 項 填 寫 本 頁 裝 •訂 本紙張尺度適用中國國家揉準（CNS)A4規格（ 210X297公釐）-41 - A7 B7 五、發明説明（39) 接著，對於本發明之實施例4使用圖1 2加以說明。然 而，有關與前述實施例1實質上相同之構成要素則省略其 說明，僅對不同之部分加以說明。本實施例4係對於例如 顯示實施例1、2之半導體記憶裝®的驅動裝置構造之一例 者。 記憶格3 0 0係如圇12所示，自最上層依序地，包含主 字元線 3 0 2、有機 S 0 G ( s p i n ο n g r a s s ) 3 0 4、T i n 3 0 5 -金屬 層3 06 -TiN3 07之3層所成位元線厝、BPSG310、聚矽氧烷D 層312、絕緣層313、聚矽氧烷B層316、絕緣屉317、聚矽 氧烷A層318、元件分離膜320、活動場區322、SUB324。 然而，令此等各層之最適層間膜厚示於表1。 (請先閱讀背面之注意事項再填寫本頁) -裝 丨4T; 經濟部中央揉準局工消费合作社印製 本紙張尺度遑用中國國家梂準（CNS)A4規格（ 210X297公釐）-42 - 五、發明説明（ 40、 A7B7 U概JI.-C -.—1- 經濟部中央揉準局貝工消費合作社印製

ξβϊεκι! 2 i CL >" 1- X < Έ γ—η 0< ft m Se 〇 ΓΟ g, f CM 8_ ω 8 05 8§ g 寸 ή §§ 8它 g 8 8s r l〇 Γ0 s ro 8§ §§ § 〇 08 §r ω 〇§ 〇 d2 〇 〇° 〇_ R 00 8- p 88 〇§ 〇N 8^3 〇§ f CsJ 8 8Q (M CM Γ0 Φ ψ §8 卜 〇§ CM 〇§ 〇C\J ?一 〇§ 〇 〇 寸 OvJ ΓΟ i 〇〇 〇§ o 〇§ 〇m 8_ o® tn 〇8 §寸 ιΟ 〇8 Ofo ^① , CM 〇 ΓΟ C\J 寸 ① CO 本紙張尺度速用中國國家樣準（CNS ) Α4说格（210Χ297公釐）-43 - . 訂(請先閲讀背面之注意事項再填寫本I) __ ε〇· 6ox ~ tox A7 ___B7_____ 五、發明説明（41) ※上述表1之看法，例如主字元線302和位元線306間之餍. 間膜度係較佳爲3 0 00〜5000埃，更且較佳爲4 00G埃。 又，上述記憶格300之各層之靜電容量申請專利範圍 係令面稹爲A,單位面積容量爲Ca、周圓長爲P,單位周圍 長容置呈Cp時，以下則呈數1。 ^ C = C。· A 十 Cp · P . 1.15· A + €〇· COX - 1.40- ^0"222? V tOX / 惟，H係各層間之膜厚（表1之資料），t〇X係閘極氧化 膜厚（自接地面至各層最下面之高度），e 0 = 8.854X 1 0 - 12 [F/m]、 ε 〇χ = 4 ° 然而，雖未演算，根據表1之各資料，於數1演算之靜 電容置之各數値係較佳爲CMAX〜CMIN，更較爲CTYP。然而 ，於數1演算之各演算結果，做爲本發明之記憶格300之特 有靜電容量，可達得其效果。 主字元線3 G 2之層係材質係金屬層例如於Α卜C u等加以 形成，膜厚係以86 0 0埃爲佳。有機SPG3 0 4之層係膜栗爲 4000埃爲佳。TiN305·金屬層306· TiN307之3層係位元線 ，膜厚係以6200埃者爲佳，金屬層306之材質係例如於A1-Cu等形成。 BPSG(B、P矽玻璃）310之層，係形成於TiN305.金屬 層306· TiN307層之下層的範園，以膜厚4000埃爲佳。形 I----------裝------訂------線 <請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作社印製

本紙張尺度逍用中國國家揉準（CNS ) A4規格（21 OX297公釐） -44 - YSZ08S 經濟部中央標準局貝工消費合作社印製 A7 __B7_ 五、發明説明i： 42l 成於有機S0G304層之下層的範圍中，以3000埃者爲佳。. 聚矽氧烷D層312之膜厚係以350埃者爲佳，做爲TFT場 加以工作。絕緣層313之膜厚爲3.00埃者爲佳。聚矽氧烷C 層314之膜厚係以1000埃者爲佳，做爲TFT閘加以工作。絕 緣層315之膜厚爲聚矽氧烷C層314之下層範圍，以1500埃 者爲佳，於BPSG310之下層範圍，以1000埃者爲佳。 聚矽氧烷B層3 16之膜厚係以2000埃者爲佳。絕緣餍 317之膜厚爲聚矽氧烷B層316之下層範圍，以1 200埃者爲 佳。聚矽氧烷A層318之膜厚係以2500埃者爲佳。 元件分離膜3 20材質係例如於Si 02等形成，膜厚於聚 矽氧烷A層318之下層範圍時以3600埃爲佳，絕緣層317之 下層範圍中，以3300埃者爲佳。 如上所述，根據實施例4時，層間絕緣膜厚可薄層形 成之故，可容易形成該層上下之金屬層之連接部。又，位 元線和主字元線經由介由層間絕緣膜加以形成，位元線和 主字元線以金靥層形成時，雖可確實絕緣該交叉部分，即 使於製造中混入異物，短路於產生於主字元線和位元線間 不產生問題，可得良品使用半導體記憶裝置。 然而，有關本發明之裝置和方法，係根據幾個特定實 施例加以說明，該業者可於不超越本發明主旨及範圍，對 本發明本文記述之實施例做種種的改變。例如，於上述各 實施例中，令行冗長記憶格、列冗長記憶格，沿各記憶格 陣列區塊之列方向及行方向加以形成，但不限於此，與記 憶格陣列Έ塊之正規記憶格對應形成時，可爲僅列方向或 本紙張又度逋用中國國家標準（CNS ) A4规格（210X297公釐）· 45 · (請先閲讀背面之注意事項再填寫本頁)

A7 ___B7_.__ 五、發明説明（43) 僅行方向地形成。又，冗長記憶格係不限於正規記憶格之 附近，形成於其他處亦可。 於上述實施例1中，令記憶格陣列分割爲16個區塊， 請 先 閲 讀 背 Λ 之 注 意 事 項 再^ 填 本衣 頁 但此分割數係經由設計參數加以決定，而非限於16分割者 ，例如4、8、24、432、64等亦可。 又，雖令行冗長記憶格陣列含於記憶格陣列區塊之上 部地構成，但亦可爲分離之構成。此時，令行冗長記憶格 之主行選擇解碼器，與正規記憶格之主行選擇解碼器獨立 加以設置亦可。 訂 又，於1個記憶格陣列區塊，令列冗長記憶格陣列區 塊呈1個形成構成，但亦可爲複數例如左右設1個，2個，3 個^ 4個等亦可。 記憶格之接地線和字元線係爲低阻抗之物質時，爲高 融點金舾例如Mo、Co、Ni、Ta等之多晶質亦可，此等之矽 化物亦可。 經濟部中央標準局貝工消費合作社印製 以上之說明中，雖使用SRAM加以說明，本發明並非限 定於此，使用德拜固定字元線時，DRAM、EEPR0M等亦可應 用0 又，上述之半導體記憶裝置係可對應於電子機器等。 由此，於半導體記憶裝置內，於製造過程產生複數之各短 路範圍時，仍可加以使用，可使用之晶片數則大堵，可不 浪费、提升產率、提升品質等的同時，可做爲電子機器之 記憶裝e適切地加以使用。 本纸張尺度適用中國國家橾準（CNS>A4规格（210X297公釐）-46 -

Claims (1)

1. 經濟部中央標準局貝工消费合作社印裝 A8 B8 C8 D8 六、申請專利範圍 1. 一種半導體記憶裝e，其特徵係具有 .包含複數列之一對位元線、和NX η行之副字元線.、和配設 於前述複數列之一對位元線和前述NX η行之副字元線,之各 交叉部的複數正規記憶格，令前述副字元線於行方向呈複 數區塊分割所成複數之正規記憶格陣列區塊， 和於複數之前述正規記憶格陣列區塊及前述冗長記憶格陣 列區塊，設SN條之主字元線中，經由令任一條之前述主 字元線的活化，令附屬於該1條之主字元線的η條前述副字 元線呈可選擇的Ν行主字元線， 和共用於複數之前述正規記憶格陣列菡塊，根據主行位址 信號，選擇1條之前述主字元線的主行選擇手段， 和設於各前述正規記憶格陣列區塊，根據區塊位址信號， 選擇一個前述正規記憶格陣列區塊，輸出選擇一個前述正 規記憶格陣列區塊內之前述副字元線的副行位址信號的區 塊選擇手段， 和設於各前述正規記憶格陣列區塊，根據前述主行位址信 號，自附屬於選擇之1條前述主字元線的π條前述副字元線 中，根據前述副行位址信號，選擇1條之前述副字元線的 副行選擇手段， 和預充電前述複數列之一對位元線的預充電手段， 前述主行選擇手段係以低準位m位，令1條之前述主字元 線設定於活化，選擇該1條之前述主字元線，以與預充電 之前述複數列之一對位元線電位幾近相等之高準位電位， 令其他之前述主字元線設定於非活性者。__ 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X297公釐） (请先閲讀背面之注意事項存填寫本頁)

   -47 - A8 B8 C8 1 ____08 、申請專利範圍 2. 如申請專利範圍第1項之半導體記憶裝置，其中， 前述主行選擇手段係具有以低準位電位，令1條之前述主 字元線設定於活化，選擇該1條之前述主字元線，以與預 充電之前述複數列之一對位元線電位幾近相等之高準位電 位，令其他之前述主字元線設定於非活性的第1設定手段 ， 前述副行選擇手段係配設於1條之前述主字元線和1條 之前述副字元線間，於前述1條之主字元線爲高準位電位 時，令附屬於前述主字元線之前述η條之副字元線呈非活 化之Ν個第2設定手段， Ν個之前述第2設定手段係具有輸入前述1條之主字元 線之信號，輸出該信號之反轉信號的η個反轉元件， 和前述反轉元件之輸出則於低準位電位時，令前述1條之 副字元線呈非活化之η個開關手段者。 3. 如申請專利範圍第2項之半導體記憶裝置，其中， 具有連接於前述副行選擇手段和前述區塊選擇手段間，經 由前述副行位址信號活化之至少1條之副行位址信號線， 前述開關手段係包含前述1條之主字元線爲活化，於 前述至少1條之副行位址信號線爲活化時，令前述1條之副 字元線活化之第1開關， 和於前述1條之主字元線之非活性時，根據前述反轉元件 之輸出，令前述1條之副字元線下降至接地電位加以非活 化之第2開關者。 4. 如申請專利範園第3項之半導體記憶裝置，其中， 本紙浪尺度逍用中國國家橾準（CNS ) Α4规格（210Χ297公釐） 請 先 閲 讀 背 面 之 注 意 事 項 再

   經濟部中央梂準局貝工消費合作社印裝 -48 - 經濟部中央標率局工消費合作社印I A8 B8 C8 D8六、申請專利範圍 前述第1之開關係經由設於前述1條之副字元線和前述至少 1條之副行位址信_號線間的轉換閘所形成，前述轉換閘之 第1控制端子則連接於前述第1條之主字元線，前述轉換閘 之第2控制端子則連接前述反轉元件之输出，控制前述1條 之副字元線和前述至少1條之副行位址信號線的導通者。 5 .如申請專利範圍第3項之半導體記憶裝置，其中， 前述第2之開關係連接於前述1條之副字元線和接地線間， 根據前述反轉元件之輸出加以控制之開關元件者。 6. 如申請專利範圍第2項之半導體記憶裝置，其中， 具有連接於前述副行選擇手段和前述區塊選擇手段間，經 由前述副行位址信號活化之至少1條之副行位址信號線， 前述第2之設定手段係具有输入前述至少1條之副行位 址信號線之輸出，和前述反轉元件之輸出，1條之前述主 字元線爲活化，於附靥於此之1條前述副行位址信號線爲 活化時，非活化前述1條之副字元線之閘手段者。 7. —種半導體記憶裝置，其特徵係具有 包含複數列之一對位元線、和NXn行之副字元線、和配設 於前述複數列之一對位元線和前述NXn行之副字元線之各 交叉部的複數正規記憶格，令前述副字元線於行方向呈複 數區塊分割所成複數之正規記憶格陣列區塊， 和包含配置於各前述正規記憶格陣列西塊，對前述正規記 憶格之不良記億格加以代用之冗長記憶格的冗長記憶格陣 列區塊， 和於複數之前述正規記憶格陣列區迪及前述冗長記憶格陸 本紙張尺度逍用中國國家梯準（CNS ) A4規格（210 X 297公釐） (請先閲讀背面之注意事項再填寫本頁)

   -49 * 經濟部中央橾準局貝工消費合作社印氧 320725 g D8 六、申請專利範圍 列區塊，設置N條之主字元線中，經由令任一條之前述主 字元線的活化，令附屬於該1條之主字元線的η條前述副字 元線呈可選擇的Ν行主字元線， 和共用於複數之前述正規記憶格陣列區塊，根據主行位址 信號，令1條之前述主字元線的電位，設定於高準位電位 ，選擇該1條之前述主字元線，令未選擇之前述主字元線 之電位設定於低準位電位的主行選擇手段， 和設於各前述正規記憶格陣列區塊，根據區塊位址信號， 選擇一個前述正規記憶格瘅列區塊，輸出選擇一個前述正 規記憶格陣列區塊內之前述副字元線的副行位址信號的面 塊選擇手段， 和設於各前述正規記憶格陣列區塊，.根據前述主行位址信 號，自附屬於選擇之、1條前述主字元線的η條前述副字元線 中，根據前述副行位址信號，選擇1條之前述副字元線的 副行選擇手段， 和預充電前述複數列之一對位元線的預充電手段，和連接 於前述副行選擇手段和前述區塊選擇手段間，經由前述副 行位址信號加以活化之副行位址信號線， 前述區塊選擇手段係具有根據選擇前述冗長記憶格之冗長 選擇信號，令呈不良之前述正規記憶格，切換變更至前述 冗長記憶格陣列區塊內之前述冗長記憶格之變更手段， 前述主行選擇手段係具有於前述變更手段之變更時，令使 用於呈不良之前述正規記憶格之選擇的前述主字元線的電 位，經常設定於與預充電之前述一對位元線電位幾沂和笃 本紙張尺度逋用中國國家梯準（CNS ) Α4規格（ηοχ297公釐） (請先閲讀背面之注意^項再填寫本頁)

   -50 - 經濟部中央標準局具工消費合作社印装 A8 B8 C8 D8六、申請專利範圍 之高準位甯位的電位設定手段， 前述副行選擇手暌係具有根據禁止呈不良之前述正規記憶 格之選擇時呈活化之禁止信號，令連接於呈不良之前述正 規記憶格的η條副字元線，經常呈非活化之控制手段者。 8. 如申請專利範圍第7項之半導體記憶裝置，其中， 前述電位設定手段係包含 於前述變更手段之變更時，令連接呈不良之前述正規記憶 格的前述主字元線電位，經常設定幾近於預充電之前述位 元線電位的電位的第1電位設定手段， 和於前述變更手段之變更前，根據前述主行位址信號之輸 出，令1條之前述主字元線設定於高準位電位，令前述正 規記憶格設定呈可選擇之第2電位設定手段， 和令前述第1、第2之電位設定手段之一方，呈有效地切換 之切換手段者。 9. 如申請專利範圍第8項之半導體記憶裝置，其中， 具有連接於前述主行選擇手段，經由前述主行位址信號活 化之至少1條之主行位址信號線， 前述切換手段係具有介於接地線和第1電源間連接之 程式元件， 前述第2之電位設定手段係具有介於第2之電源和1條 之前述主字元線間，第1之控制端子連接於前述程式元件 之第1開關手段， 前述第1之電位設定手段係具有介於至少1條之主行位 址信號線和前述主字元線間，第2之捽制端子逋接於前沭 本紙張尺度逍用中國國家樣準（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -51 - 磉 B8 C8 D8 夂、申請專利範圍 程式元件之第2開關手段者。 ίο.如申請專利範圍第7項之半導體記憶裝e，其中 ’前述控制手段係具有設於1條之前述主字元線和1條之前 $副字元線間，前述禁止信號爲活化時，無關前述副行位 址信號之邏輯，令前述1條之副字元線呈非活化之閘手段 者。 Π.如申請專利範圍第1項至第10項之任一項之半導 體記憶裝置，其中，前述複數列之一對位元線和前述N行 之主字元線，則介由層間絕緣膜加以形成者。 12. —種電子機器，其特徵係具有申請專利範園第1 項至第11項之任一項的半導體記憶裝置者。 (請先閲讀背面之注意Ϋ項再填寫本頁) -* 丁 經濟部中央揉準局貝工消费合作社印製 jin 本紙張尺度適用中國國家棵準（ CNS ) A4規格（210X297公釐j