TW315542B - - Google Patents
Download PDFInfo
- Publication number
- TW315542B TW315542B TW085107801A TW85107801A TW315542B TW 315542 B TW315542 B TW 315542B TW 085107801 A TW085107801 A TW 085107801A TW 85107801 A TW85107801 A TW 85107801A TW 315542 B TW315542 B TW 315542B
- Authority
- TW
- Taiwan
- Prior art keywords
- output
- transistor
- source
- sense amplifier
- sink
- Prior art date
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 230000004044 response Effects 0.000 claims description 4
- 239000006096 absorbing agent Substances 0.000 claims description 3
- 230000001276 controlling effect Effects 0.000 claims 2
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 230000002079 cooperative effect Effects 0.000 claims 1
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 241000270281 Coluber constrictor Species 0.000 description 1
- 208000032366 Oversensing Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- OQZCSNDVOWYALR-UHFFFAOYSA-N flurochloridone Chemical compound FC(F)(F)C1=CC=CC(N2C(C(Cl)C(CCl)C2)=O)=C1 OQZCSNDVOWYALR-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
Landscapes
- Dram (AREA)
- Read Only Memory (AREA)
- Amplifiers (AREA)
Description
315542 經濟部中央揉準局貝工消費合作社印製 AT' _________ B7 1 . _ .....五、發明説明(工) :--- 發明背景 L發明領域 本發明係關於一種能減低功率的感知放大器,其法爲利 用其輪出控/制感測作業。 2 _先前技術説明 首先,圖1爲表示記憶裝置中所使用之傳統式感知放大 器的示意圖。 根據圖1的表示,該感知放大器由PMOS電晶體i和3及 NMOS電晶體2,4和5組成。來自第一及第二位元線[bl及 / B L (有效狀態中之低)]的輸入被分別加至p M 〇 s電晶體工和 3之閘極。同時,亦將被分別串聯耦合至PM〇s電晶體1和3 之NMOS電晶體2及4耦合至NMOS電晶體5,此電晶體之閑 極則接收一使能信號(enable signal)。NMOS電晶體2的閘極 被連接至PMOS電晶體3的吸極以及]^1^(^電晶體4的閘極被 連接至PMOS電晶體1的吸極。將輸出接頭sAout及/ SAout分 別構成在PMOS電晶體1和3與NMOS電晶體2和4之間的連接 點内。 NMOS電晶體5乃係根據來自另一邏輯電路的使能信號 (SAE)控制放大器的操作,在該電晶體5中,並係將源極連 接至地線位準。 由於必須固定一充分定時限度來使感知放大器安全操 作,故在通過一感測作業後,該感知放大器必定暫時處於 使能狀態中。 因此,在通過一項感測作業後,'由於該感知放大器的使 -4 - Ϊ紙張从適用中國國云標準(CNS )八4胁_( 210x297公釐) ~ — (請先閏讀背面之注意事項再填寫本頁) 裝丨 -訂 « ftvn nn am· 五、發明説明( A7- B7 能狀態,故1力率消耗才會發生。而且,此舉可以在該項感 測作業中專生誤差。 ''心 發明概诚 所以’本發明之目的爲提供—種能使其本身喪失操作能 力的感知放大器,以期當其輸出增加至一常數位準時,利 用其輸出防止資料產生誤差並減少功率消耗。 根據本發明’乃係提供—種檢測裝置,用以使該感知放 大器於響應其輸由時產生操作能力以及於響應其輸出增加 時使,!感知放大器喪失操作能力,因而,當來自該感知放 大器的輸出電壓增加至一預定電壓位準肖,該檢測裝置使 該感知放大器喪失操作能力。. 圖4簡單説明 本發明之其他爵的及特色,自參照附圖之下列具體實例 説明,將會顯而易見,其中; 圖1爲例示一傳統式感知放大器之示意圖。 圖2爲例示根據本發明之一感知放大器的示意圖。 發明詳細説明 請 I 先I 閔 I 讀, | I 面 I 之-I I i _ I 項 I.遂,I f 頁 訂 下 下文中’ k參照圖2説明根據本發明之一感知放大器如 夂· 經濟部中央橾準局貝工消費合作社印製 根據囷2的表示,依據本發明之感知放大器乃係包含一 感測端檢測器11以及傳統式感知放大器1〇。 感知放大器10由兩個PMOS電晶體41和43及3個NMOS電 晶體42,44及45组成,和圖2中例示的一樣。 ¥必須根據來自感知放大器之感測輸出信號SAout及/SAout -5 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐) 015542 A7-- 經濟部中央標準局員工消費合作社印製 B7五、發明説明(3 ) 終止感知放大器10之感測作業時,該感測端檢測器11才會 檢測一點,以便將一使能(enable)或一喪能(disable)信號輸出 至感知放大·器10中之NMOS電晶體45的閘極。感測端檢測 器11由一電壓位準檢測器12及一使能或喪能部分13组成。 電壓位準檢測器12則由一第一電壓位準檢測器14及一第二 電壓位準檢測器15组成,該檢測器15檢測增加至一常數電 壓位準之檢測輸出信號SAout或/SAout。 .第一電壓位準檢測器14由一個PM0S電晶體20及三個NM0S 電晶體21,22及23组成。PM0S電晶體20作用爲一拉起電 晶體,以及NM0S電晶體21及22作用爲拉下電晶體。PM0S 電晶體20以源極耦合至一電壓電源Vcc並以閘極接收感測 輸出信號SAout。NM0S電晶體21則以閘極接收感測輸出信 號SAout及以吸極耦合至PM0S電晶體20之吸極。NM0S電晶 體22以閘極接收感測輸出信號SAout,以吸極耦合至NM0S電 晶體21之源極,並以源極耦合至一地線位準。NM0S電晶體 23以其吸極耦合至一電壓電源Vcc,以其閛極耦合至PM0S 電晶體20之吸極.與NM0S電晶體21之吸極之間的連接點, 並以其源極耦合至NM0S電晶體21的源極與NM0S電晶體22 的吸極之間的連接點。- 同樣,第二電壓位準檢測器15由一個PM0S電晶體24與三 個NM0S電晶體25,26及27组成。PM0S電晶體24作用爲一 拉起電晶體,以及NM0S電晶體25及26作用爲拉下電晶 體。PM0S電晶體24以其源極耦合至一電壓電源Vcc及以其 閘極接收感測輸出信號SAout。NM~0S電晶體25以其閘極接 -6 - (請先閲讀背面之注意事項再填寫本頁)
T 装-- 訂 Η 本紙張尺度適用中國國家標準(CNS ) Α4規格(210X297公釐) A>- ______B7 五、發明説明^ ^ — 收感測輪出信號/SAmzt及以其吸極耦合至pM〇s電晶體24之 吸極。NMOS電晶體26以其閘極接收感測輸出信號/3八〇泔, 以其吸極耦合至NM〇S電晶體25之源極,及以其源極耦合至 一地線位準。NMOS電晶體27以其吸極耦合至一電壓電源Vcc ,以其閘極耦合至PMOS電晶體24之吸極與電晶體25 之吸極之間的連接點,並以其NM〇s電晶體25之源極與_s 電晶體26之吸極之間。 使能/喪能部分13及來自電壓位準檢測器12的輸出則由一 NAND閘30及一反向器31组成,以便將此使能或喪能信號 輸出至感知放太器10中之電晶體45的閘極。 如係感測輸出信號SAout係處於·一低位準處的情形,才會 使第一電壓位準檢測器14中之pM0S電晶體2〇通電以及第 一電壓位準檢測器〖4之輸出(節點c處)係處於一高位準 處,因而,才會使_〇5電晶體23通電。此時,由於將_〇§ 電印體21及22截斷,故節點a處之電位爲vcc-Vth。 同樣,如係來自感知放大器10之電壓位準增加.至Vtn的情 形,才會使NM0S電晶體22通電,但卻仍截斷nmos電晶體21 ’因爲,節點A處之電位爲ycc_vtn 〇 經濟部中央梂準局負工消費合作社印製 然而,如果感測輸出信號%随著皇色赛大器1〇的感測 作業連二fJl加,則來自第一電壓位準檢測器14的輸出會減 小並截斷NM0S電晶餘.》3 >因而,使節點a處之電位減小。 如果節點A處之電位減小,才會使NM〇s電晶體21通電, 因而,才以高速完成尺^1〇3電晶體21及22所造成之拉下作 業。 - 本紙張跋適用( CNS ) 公釐 -A7_ B7 經濟部中央標準局負工消費合作社印裂 五、發明説明(5 ) 〜 此種扭下作業與利用技術的反向器相同。換言之, 當來自感知放大器10之輸出隨著其放大的增加大於一參考 電壓時,第一電壓位準檢測器14才會對使能/喪能部分13 輸出一低位準信號。達成此種輸出電壓位準過渡的方法爲 控制NMOS電晶體21及23的長度及寬度。 同樣,第二電壓位準檢測器15,和根據反向感測輸出信 號/SAout之第一電壓位準檢測器14 一樣,執行同一檢測作 業。 因此,當來自感知放大器1〇之感測輸出信號SA〇ut小於由 NM0S電晶體21及23之長度及寬度所決定之一參考電壓 時,第一電壓位準檢測器14對節·點€處之使能/喪能部分13 輸出一高位準電壓。同樣’當來自感知放大器10之感測輸 出信號/ SAout小於由NM0S電晶體25及27之長度及寬度所決 定之一參考電壓時,第二電壓位準檢測器15亦對節點〇處 之使能/喪能部分I3輸电—高位準電壓。 來自第一及弟二電壓位準檢測器14及15之輸出均被輸入 至使说/喪旎部分13之NAND閘30内以及來自NAND閘30之 輸出被反向器31反向,該反向器之輸出接頭被耦合至應〇3 電晶體45的閘極。因此.,如果來自第—及第二電壓位準檢 測器14及15之輸出均全部爲高位準輸出時,感知放大器1〇 則仍處於使能狀態中,以容許感知放大器1〇持續感測經由 位元線所儲存在記憶單元内之資料。 在另一方面,當來自感知放大器m之感測輸出信號队〇世 大於根據持續感測作業之參考電壓時,才會將1^〇5電晶 -8 - 本紙^尺度適用中Ϊ國家標準(CNS ) A4^ ( -------* (請先閲讀背面之注意事項再填寫本頁) — 訂—— — --- » —^ϋ - - -- fnn mu —>lli 111 - i 315542 AT' B7 五、發明説明(6 經濟部中央標準局員工消費合作社印製 體20截斷’因而’使來自第一電壓位準檢測器社輸出爲 -低位準信號。按次序將來自第—電壓位準檢測器Μ之輸 出輸入NAND閘30及反向器31内α因此,感知放大器1〇中之 刪5電晶體45的陳接收此低位準錢並使感知放大器⑺ 喪失操作能力。 同樣’當來自感知放大器10之感測輸出信號,大於 根據持續感測作業之參考電㈣,才會截斷pM(=)s電晶體 24,因而,才使來自第二電壓位準檢測器15之輸出爲一低 位準信號。按次序將來自第二電壓位準檢測器15的輸出輸 入NAND閘30及反向器31内。感知放大器1〇中之_〇;5電晶 體45的閘極接收此低位準信號並使感知放大器喪失操作 負 LA—, 也就是説,來自感知放太器10的輸出SA〇ut及/ SA〇ut中之 一個的增加大於由NMOS電晶體21及23 (或25及27)所決定的 參考電壓’並係將來自第一或第二電壓位準檢測器14及15 的低位準信號輸入至使能/喪能部分13,因而,.使感知放 大器10喪失操作能力。 和自上文説明顯而易見的一樣’本發明所已產生的,爲 當感測作業增加至一預定電壓位準時,利用來自該感知放 大器的輸出,藉使該感知放大器喪失操作能力,才會使功 率消耗減至最小’以及防止感知放大器中發生由過度感測 作業所產生的誤差。 雖然已就例示性目的説明了本發明之較佳具體實例,但 精於本行技術者所應了解的,那就'是根據所附申請專利範 -9 - 本紙張尺度適用中國國家梯準(CMS ) A4规格(210X297公釐) I-------々裝丨 (請先閲讀背面之注意事項再填寫本頁) —^ϋ In In— 1 - * 訂
IJ1A τ .I 1! - -I - - - · AT B7 五、發明説明(7 )圍的説明,具有各種變體,增添物及代替品可行,而未脱 離本發明之精神及範圍。 『:裝-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央榡準局員工消費合作社印製 10 本紙張尺度適用中國國家標準(CNS ) A4规格(210X297公釐)
Claims (1)
- 六、申請AS C8 D8 體裝置中之一感知放大器,包括 測裝置,用以在響應其輸出時,使感知放大器 生操作能力’以及在響應其輸出增加時,使感知放 大器喪失操作能力; 因而,當來自該感知放大器的輪出電壓增加至一預 疋電壓位準時,該檢測裝置使威 力。 装置使感知放大器喪失操作能 2·根料請專利第Η之感知放大器,其中該感測裝 置包括: -第-反向裝置’當其第一輸出係在一預定電壓位 準處時,接收來自感知放大器之—第—輪出並將此第 —輸出反向; 第一反向裝置,當其第二輸出係在一預定電壓位 準處時,接收來自感知放大器之—第二輸出並將此第 二輸出反向;以及 使能/喪能信號產生裝置,該裝置乃係按邏輯方式 將來自第一反向裝置之輸出乘以來自第二反向裝置之 輸出並用以將一使能或一喪能信號供至該感知放太 器。 3.根據申請專利範圍第2項之感知放大器,其中該第一反 向裝置包括: —PMOS電晶體,該電晶體以其源極耦合至一電壓源 並以其閘極接收來自感知放大器之第一輸出; 一第一 NMOS電晶體,該電晶-體以其吸極耦合至PM〇s 本紙張尺度逍用中國國家標準(CNS ) A4规格(210X297公釐) (表 訂 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作社印裝 315542 六、申請專利範圉 ABCD 經濟部中央樣準局貝工消費合作社印製 電晶體之吸極並以其閘極接收來自感知放大器 輸出; 矛 -第二NM0S電晶體,該電晶體以其吸極耦合至第一 觀0S電晶體之源極,以其?極接收來自感知放大p 罘一輸出並以其源極耦合至—地線位準;以及 y第三聊S電晶體,該電晶體以其吸極耦合至—笼 壓源,以其閘極㉙合至第:NMQS電晶體之吸極並以其 源桎耦合至NM〇S電晶體之源極。 ' 4_根據申請專利範圍第2項之感知放大器,其中該第二反 向裝置包括: -PMOS電晶體’該電晶體‘以其源極耦合至一電壓源 並以其閘極接收來自感知放大器之第二輸出; 一第一NMOS電晶體,該電晶體以其吸極耦合至pM〇s 電晶體之吸極並以其閘極接收來自感知放大器之第二 輸出; 弟一NMOS電印體,該電晶體以其吸極搞合至第— NMOS電晶體之源極,以其閘極接收來自感知放大器之 弟一輸出並以其源極核合至一地線位準;以及 一第三NMOS電晶體,該電晶體以其吸極耦合至—電 壓源,以其閘極耦合至第二NMOS電晶體之吸極並以其 源極耦合至NMOS電晶體之源極。 ) 5.根據申請專利範圍第2項之感知放大器,立中該使能/喪 能信號產生裝置包括: 一 NAND裝置接收來自第一及~第二反向裝置的輸出; •ϋ- I .---(策--- (請先聞讀背面之注意事項再填寫本頁) 訂---本纸張尺度適用中國國家揉準(CNS ) Α4規格(llOXW7公釐) 六 AS ~ B8'-. C8 D8 、申請專利範圍 以及 一反向裝置將來自NAND裝置的輸出反向。 6. 根據申請專利範圍第3項之感知放大器,其中藉控制第 一及第三NMOS電晶體之長度及寬度來決定該預定電壓 位準。 7. 根據申請專利範圍第4項之感知放大器,其中藉控制第 一及弟二NMOS電晶體之長度及寬度來決定該預定電壓 位準。 (請先閲讀背面之注意事項再填寫本頁) Λ.Τ 訂-------^ 經濟部中央標準局男工消費合作社印製 13 本紙張尺度逋用宁國國家標準(CNS〉A4規格(210X297公釐) • n til i nn i HI an l^n·
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950017887A KR0144017B1 (ko) | 1995-06-28 | 1995-06-28 | 센스 증폭기 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW315542B true TW315542B (zh) | 1997-09-11 |
Family
ID=19418569
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085107801A TW315542B (zh) | 1995-06-28 | 1996-06-28 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5781041A (zh) |
KR (1) | KR0144017B1 (zh) |
GB (1) | GB2302750B (zh) |
TW (1) | TW315542B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100214510B1 (ko) * | 1996-10-15 | 1999-08-02 | 구본준 | 센스앰프의 전력 차단 회로 |
KR100223675B1 (ko) * | 1996-12-30 | 1999-10-15 | 윤종용 | 고속동작용 반도체 메모리 장치에 적합한 데이터 출력관련 회로 |
US6087858A (en) * | 1998-06-24 | 2000-07-11 | Cypress Semiconductor Corp. | Self-timed sense amplifier evaluation scheme |
KR100562648B1 (ko) * | 1998-12-22 | 2006-06-29 | 주식회사 하이닉스반도체 | 감지 증폭기 제어 회로 |
KR100384061B1 (ko) * | 2001-02-12 | 2003-05-14 | 삼성전자주식회사 | 반도체 메모리 장치에 적용되는 센스 증폭기의 제로 마진인에이블 조절 장치 및 방법 |
CN106935267B (zh) * | 2015-12-31 | 2020-11-10 | 硅存储技术公司 | 用于闪速存储器系统的低功率感测放大器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4644196A (en) * | 1985-01-28 | 1987-02-17 | Motorola, Inc. | Tri-state differential amplifier |
KR910008101B1 (ko) * | 1988-12-30 | 1991-10-07 | 삼성전자 주식회사 | 반도체 메모리 소자의 피드백형 데이타 출력 회로 |
US5281873A (en) * | 1989-11-21 | 1994-01-25 | Fujitsu Limited | Sense amplifier control circuit |
US5377150A (en) * | 1993-03-31 | 1994-12-27 | Sgs-Thomson Microelectronics, Inc. | Disabling sense amplifier |
US5568073A (en) * | 1993-12-22 | 1996-10-22 | Sgs-Thomson Microelectronics, Inc. | Data comparing sense amplifier |
GB2286272A (en) * | 1994-01-31 | 1995-08-09 | Advanced Risc Mach Ltd | Data memory sense amplifier operation |
-
1995
- 1995-06-28 KR KR1019950017887A patent/KR0144017B1/ko not_active IP Right Cessation
-
1996
- 1996-06-26 US US08/669,746 patent/US5781041A/en not_active Expired - Lifetime
- 1996-06-27 GB GB9613545A patent/GB2302750B/en not_active Expired - Fee Related
- 1996-06-28 TW TW085107801A patent/TW315542B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
GB2302750A (en) | 1997-01-29 |
GB9613545D0 (en) | 1996-08-28 |
GB2302750B (en) | 1999-10-27 |
KR0144017B1 (ko) | 1998-08-17 |
KR970004286A (ko) | 1997-01-29 |
US5781041A (en) | 1998-07-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW486810B (en) | Semiconductor integrated circuit and method generating internal supply voltage in semiconductor integrated circuit | |
JP2703666B2 (ja) | データ出力バッファ回路 | |
TW514919B (en) | Low power consumption DRAM | |
JP3500149B2 (ja) | 過電圧保護 | |
JP3792788B2 (ja) | 半導体メモリ装置の定電圧発生回路 | |
US9797784B2 (en) | Communication and monitoring of a battery via a single wire | |
TW520496B (en) | Duty cycle correction circuits that reduce distortion caused by mismatched transistor pairs | |
CN106664270B (zh) | 数据通信系统、数据通信装置以及传感器装置 | |
JP2019139826A (ja) | ビット線電源供給装置 | |
TW315542B (zh) | ||
EP1316871A2 (en) | Reduced potential generation circuit operable at low power-supply potential | |
JPH09200007A (ja) | 差動増幅器 | |
JPS61112426A (ja) | Cmos駆動回路 | |
KR100307637B1 (ko) | 부스팅 커패시터를 구비하는 입력버퍼 회로 | |
US5440248A (en) | Power-saver differential input buffer | |
JPH07111835B2 (ja) | 半導体装置 | |
JP3768666B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
US6534806B1 (en) | System for generating a reference voltage | |
US5751652A (en) | Semiconductor apparatus having a voltage unit and a backup unit for providing a reduced power consumption | |
JP2978454B2 (ja) | 半導体メモリ装置の自動モード選択装置 | |
JPH11238383A (ja) | 電荷再活用センスアンプ | |
JPS62145918A (ja) | 半導体集積回路 | |
TW499635B (en) | Reading a memory cell at low voltage levels | |
KR20110011832A (ko) | 센스앰프 장치 및 그 구동방법 | |
TW512594B (en) | Power controlled input receiver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |