JP3768666B2 - 半導体メモリ装置のデータ出力バッファ - Google Patents
半導体メモリ装置のデータ出力バッファ Download PDFInfo
- Publication number
- JP3768666B2 JP3768666B2 JP35393897A JP35393897A JP3768666B2 JP 3768666 B2 JP3768666 B2 JP 3768666B2 JP 35393897 A JP35393897 A JP 35393897A JP 35393897 A JP35393897 A JP 35393897A JP 3768666 B2 JP3768666 B2 JP 3768666B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- activation
- data output
- control
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、拡張データ出力（Extended Data Output：ＥＤＯ）モードのデータ出力バッファに関する。
【０００２】
【従来の技術】
ＥＤＯモードでは、ファストページモード(Fast Page Mode)とは異なり、カラムアドレスストローブ信号ＣＡＳＢ（Ｂ＝反転）が論理“ハイ”のプリチャージに入ってもデータ出力信号ＤＯＵＴをハイインピーダンスの状態にせずに以前のデータを保持するようにしておき、次のサイクルでデータ転換することにより、サイクル時間を減らして高速化を図っている。しかし一方でＥＤＯモードでは、カラムアドレスセットアップ時間ｔＡＳＣにカラムアドレスＣＡｉが入力される場合に、データ出力バッファが誤動作する可能性がある。これは、データ出力バッファがブースティング（Boosting：昇圧）方式を使うことにより発生する現象である。
【０００３】
ブースティング方式のデータ出力バッファでは、昇圧キャパシタを用いた昇圧回路がよく用いられており、その昇圧キャパシタ両端のノードにおけるプリチャージと放電が昇圧効率を高めるのに重要である。図１に、そのような昇圧回路を有するデータ出力バッファを示している。
【０００４】
第１及び第２入力制御部１００，２００は、データバス（以下“ノード”という）ＤＢ，ＤＢＢによる信号入力時にデータ出力バッファ活性化信号ＰＣＤで制御される伝送ゲート１０１，１０２からそれぞれ構成される。第１及び第２ラッチ部３００，４００は、直列接続のインバータ１０４−１０５，１０６−１０７からそれぞれ構成され、伝送ゲート１０１，１０２を通して入力される信号をノードＤＢＤ，ＤＢＤＢにラッチするラッチ回路である。
【０００５】
ＮＡＮＤゲート１０８，１０９，１１１，１１２は、ラッチノードＤＢＤ，ＤＢＤＢから出力されるラッチ信号と制御信号ＰＴＲＳＴＩＤを演算するための論理回路である。ＮＡＮＤゲート１０８の出力端にはキャパシタ１２８が設けられ、出力信号がポンピングされる。該キャパシタ１２８の他方に設けられたダイオード接続のＮＭＯＳトランジスタ１１７は、ノードＮ３を外部電源電圧ＶＣＣでプリチャージするための回路である。また、その次に直列接続されたＮＭＯＳトランジスタ１１９，１２０は、昇圧ドライバ５００のプルアップトランジスタ１２４に一定電圧を供給するための回路である。ＮＭＯＳトランジスタ１１８は、ノードＮ２が論理“ハイ”のときにノードＮ３へ外部電源電圧ＶＣＣを供給する回路である。ＮＭＯＳトランジスタ１２１，１２２は、外部電源電圧ＶＣＣ端子とノードＮ２との間に設けられ、ノードＮ２を内部電源電圧にプリチャージするための回路である。ノードＮ１，Ｎ２は、昇圧キャパシタ１１６の両端ノードである。
【０００６】
データ出力ドライバ５００は、ＰＭＯＳトランジスタ１２４及びＮＭＯＳトランジスタ１２５の直列接続で構成されており、ＰＭＯＳトランジスタ１２４はＮＡＮＤゲート１０９により制御され、ＮＭＯＳトランジスタ１２５はＮＡＮＤゲート１１１により制御される。このデータ出力ドライバ５００から昇圧レベルをもつデータ出力信号ＤＯＫＰが出力される。一方、データ出力信号ＤＯＫＮは、ＮＡＮＤゲート１１２の出力を反転するインバータ１１５から出力される。
【０００７】
ノードＮ１は、ドライバのインバータ１１４によって充放電される。そしてノードＮ２は、効率的な昇圧のために内部電源電圧レベルにプリチャージされる。そのノードＮ２がプリチャージされた状態でノードＮ１が論理“ロウ”状態から論理“ハイ”へ遷移すると、昇圧が生じてノードＮ２が２ＶＣＣだけ高くなる。この昇圧レベルの電圧がＰＭＯＳトランジスタ１２４へ提供され、データ出力ドライバ５００の駆動で論理“ハイ”のデータ出力信号ＤＯＫＰが出力される。
【０００８】
これとは逆の場合において、ノードＮ１がインバータ１１４によって論理“ハイ”から論理“ロウ”へ放電されると、ノードＮ２も２ＶＣＣからＶＣＣレベルに降下する。このノードＮ１の放電時に完全には放電が行われないままインバータ１１４による再充電が生じると、ノードＮ１の電圧スイング(Swing)幅が小さくなって昇圧効率が低下する。すると、ノードＮ２の電圧が２ＶＣＣまで上昇し損なってＰＭＯＳトランジスタ１２４を通じ出力されるデータ出力信号ＤＯＫＰのレベルが低くなる。その結果、データ論理“ハイ”の出力ＳＰＥＣ値を満足できない事態となり、以後の回路動作にエラーを生じる。このデータ出力信号ＤＯＫＰが論理“ハイ”のときの誤作動は、ＥＤＯモードで特定のカラムアドレスセットアップ時間に発生する。
【０００９】
図２は図１の回路の動作タイミングである。
【００１０】
カラムアドレスストローブ信号ＣＡＳＢが論理“ハイ”でプリチャージを示すときに新しいカラムアドレスが受け入れられると、該カラムアドレスによってデータバスＤＢにプリチャージが生じる。そして、カラムアドレスストローブ信号ＣＡＳＢの活性化に従い活性化信号ＰＣＤが活性化すると、第１ラッチ部３００に論理“ハイ”がラッチされ且つ第２ラッチ部４００に論理“ロウ”がラッチされている状態にあった場合、第１ラッチ部３００のノードＤＢＤにショートグリッチ(Short Glitch)が発生する。このようなショートグリッチはノードＮ１の放電を不完全にする効果をもつため、次のアドレスによってデータ論理“ハイ”の出力になると、不完全放電のノードＮ１に対する再充電の影響から、直前の論理“ハイ”出力よりも低い論理“ハイ”レベルでデータ出力信号ＤＯＫＰ（ＤＯＵＴ）が発生してしまう。
【００１１】
このようなラッチノードＤＢＤのショートグリッチはＥＤＯモードでのみ存在する。すなわちＥＤＯモードが、カラムアドレスストローブ信号ＣＡＳＢのプリチャージ時にも以前のデータ出力を保持していて、次のカラムアドレスストローブ信号ＣＡＳＢのサイクルで、そのデータ保持状態から遷移しなければならないモードであるため生じる問題である。この誤動作は特定のカラムアドレスセットアップ時間ｔＡＳＣにのみ発生する。つまり、図２中の期間Ｐ２のデータ出力ＤＯＵＴは、その前の期間Ｐ１における論理“ロウ”から論理“ハイ”へ変化する場合なので問題ないが、期間Ｐ２で論理“ハイ”出力した後の期間Ｐ３及び同じく期間Ｐ４では、上記の原因から出力電圧が低下していく。このように、データ出力の論理“ハイ”が続くアドレスの読出の場合に発生するものである。
【００１２】
図３は、上記のようなデータ出力バッファについて、入力元も含めて示した回路図である。
【００１３】
メモリセルからビットラインへ読出されたデータは、第１感知部（たとえばＢＬセンスアンプ）１０で感知及び増幅された後に第２感知部（たとえばＩＯセンスアンプ）２０で再度感知及び増幅される。この第２感知部２０から出力されたデータは、スイッチ信号ＦＤＢＳ及びこれを反転するインバータ１０３−１によってスイッチング制御される伝送ゲート１００−１，２００−１から構成された第１スイッチング部に入力される。第１スイッチング部１００−１，２００−１の各出力は第１ラッチ回路３００−１及び第２ラッチ回路４００−１でそれぞれラッチされ、該ラッチ信号がインバータ１１４−１，１１５−１によるドライバを経て伝送ゲート６０１，６０３へ送られる。この伝送ゲート６０１，６０３は、活性化信号ＰＣＤによって制御される図１の入力制御部１００，２００に相当する。
【００１４】
図中、スイッチ信号ＦＤＢＳ，ＰＣＤはカラムアドレスに従い活性化される。一方、カラムアドレスストローブ信号ＣＡＳＢがプリチャージに入って新しいカラムアドレスが受け入れられるとアドレス遷移感知信号ＡＴＳＢが変化し、これに従いラッチ回路３００−１，４００−１が論理“ハイ”にプリチャージされて入力ノードＤＢ，ＤＢＢは無効データの論理“ロウ”になる。この無効データが入っているときに制御信号ＰＣＤが活性化されるタイミングがあり、これによってショートグリッチが発生する。
【００１５】
図４には他の例のデータ出力バッファを示してあり、この回路は、図１及び図３における入力制御部１００（６０１，６０３）を除いた構成をもつ。しかし、第１スイッチング部１００−１，２００−１を制御するスイッチ信号ＦＤＢＳは同様なので、この場合にもショートグリッチが発生する。
【００１６】
【発明が解決しようとする課題】
上記のような従来技術に鑑みて本発明の目的は、データ出力バッファのラッチノードにショートグリッチを生じないようなデータ出力バッファの制御手法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明では、アドレス遷移に基づきオートパルスを発生させ、これに従い活性化信号の活性を抑止することにより、カラムアドレスセット時間における無効データの影響を排除してラッチノードのショートグリッチを防ぎ、充分なレベルのデータ出力を保障するデータ出力バッファの制御とする。
【００１８】
すなわち本発明によれば、カラムアドレスストローブ信号に従うスイッチ信号により動作する第１スイッチング部を通してラッチされた読出データを、カラムアドレスストローブ信号に従う活性化信号により動作する第２スイッチング部を通して取り込みラッチノードにラッチするブースティング方式のデータ出力バッファにおいて、アドレス遷移を感知して発生されるアドレス遷移感知信号を基に所定幅の活性化制御パルスを発生するオートパルス発生回路と、前記活性化制御パルスとカラムアドレスストローブ信号に従う第１の制御信号との論理組合せからカラムアドレスセット時間を保障した活性化信号を発生し、前記第２スイッチング部へ提供する制御論理回路と、により制御することを特徴とする。
【００１９】
オートパルス発生回路はショートパルス発生回路とし、アドレス遷移感知信号を入力とする第１インバータと、該第１インバータにつながれたインバータチェーンと、これら第１インバータの出力及びインバータチェーンの出力を演算するＮＯＲゲートと、から構成することができる。また、制御論理回路は、第１の制御信号の遷移に応じる活性化信号の論理遷移を活性化制御パルスのパルス幅分遅らせることによりカラムアドレスセット時間を保障する構成とし、具体的には、活性化制御パルスを一方の入力とする第１ＮＯＲゲートと、第１の制御信号の反転信号及び前記第１ＮＯＲゲートの出力信号を演算する第２ＮＯＲゲートと、からなり、前記第２ＮＯＲゲートの出力信号を前記第１ＮＯＲゲートの他方の入力として帰還させてあるラッチ回路を含んでなるものとすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【００２１】
図５に、本発明の制御手法に係るアドレス遷移感知信号（ＡＴＳ）によるオートパルス発生回路の回路図を示す。本回路は、アドレス遷移感知信号ＡＴＳＢを基に活性化制御パルス（信号）ＰＡＴＳＢＣＤを発生するオートパルス発生回路である。
【００２２】
このオートパルス発生回路は、アドレス遷移感知信号ＡＴＳＢを入力とし、直列接続のインバータ５１１，５１２，５１３をすべて通した信号と、そのうちの第１インバータ５１１だけを通した信号とを演算するＮＯＲゲート５１４から構成されている。アドレス遷移を感知して発生されるアドレス遷移感知信号ＡＴＳＢは、入力ノードＤＢ，ＤＢＢのプリチャージに関与しており、このアドレス遷移感知信号ＡＴＳＢが活性化されると、ＮＯＲゲート５１４から所定幅のオートパルスとして活性化制御パルスＰＡＴＳＢＣＤが発生する。
【００２３】
図６は、活性化制御パルスＰＡＴＳＢＣＤに従い活性化信号ＰＣＤを発生するデータ出力バッファ制御回路の論理部を示している。
【００２４】
この制御論理回路は、活性化制御パルスＰＡＴＳＢＣＤを一方の入力とするＮＯＲゲート５０１と、インバータ５０３を通して入力されるＣＡＳ制御信号ＰＣＩを一方の入力とし且つＮＯＲゲート５０１の出力を他方の入力として演算するＮＯＲゲート５０２と、インバータ５０４を通して入力される主制御信号ＰＥＤＯを一方の入力とし且つＮＯＲゲート５０２の出力を他方の入力として演算するＮＯＲゲート５０５と、ＮＯＲゲート５０５の出力を反転して活性化信号ＰＣＤを発生するインバータ５０６と、から構成されている。２つのＮＯＲゲート５０１，５０２によりラッチ回路１０００が構成されている。
【００２５】
第１の制御信号であるＣＡＳ制御信号ＰＣＩはカラムアドレスストローブ信号のバッファによる出力信号であって、内部回路を制御する主要信号である。また、主制御信号ＰＥＤＯはデバイスのＥＤＯモードを示すマスタクロックである。本回路構成によれば、活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”で活性化されている間は、制御信号ＰＣＩが活性化されても活性化信号ＰＣＤは抑止とされる。すなわち、活性化制御パルスＰＡＴＳＢＣＤが論理“ハイ”の非活性を示さなければ、活性化信号ＰＣＤが活性遷移することはない。逆に、活性化信号ＰＣＤが活性化されている間は、ノードＡの論理“ハイ”によりノードＢが論理“ロウ”にラッチされ、活性化制御パルスＰＡＴＳＢＣＤの論理“ロウ”入力が効かなくなる。したがってこのときの活性化信号ＰＣＤは、制御信号ＰＣＩの論理に応じることになる。
【００２６】
このように、活性化制御パルスＰＡＴＳＢＣＤが活性化されるとき、つまり新しいカラムアドレスが入力されるときには活性化信号ＰＣＤが抑止され、データ出力バッファへの入力が止められるので、ショートグリッチが防止される。
【００２７】
図７に、本例の回路の動作タイミングを示してある。
【００２８】
カラムアドレスがカラムアドレスストローブ信号ＣＡＳＢの活性化前にセットアップされるタイミング（ｔＡＣＳが＋のときで期間Ｐ２）では、カラムアドレスストローブ信号ＣＡＳＢのプリチャージ期間でラッチ制御信号ＰＹＡＬＢが論理“ロウ”へ活性化され、カラムアドレスＣＡｉが受け入れられる。このカラムアドレスＣＡｉはＣＭＯＳレベルへ変換したアドレス信号である。これによりカラムアドレスＣＡｉが遷移するとこれを感知したアドレス遷移感知信号ＡＴＳＢが出され、活性化制御パルスＰＡＴＢＣＤが発生される。なお、図中のアドレス遷移管理信号ＡＴＳＢは無効アドレスＹによって一度活性化され、有効アドレスＹによって再度活性化されている。したがって活性化制御パルスＰＡＴＳＢＣＤは、プリチャージ制御信号ＰＤＯＰとともに２つのオートパルスとして発生される。この２つのパルスは、アドレス入力の時間差によっては一つに合わせられることもある。
【００２９】
活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”に活性化されている間は、図６のノードＡも初期には論理“ロウ”にあるので、ノードＢは論理“ハイ”になるとともにノードＡの論理“ロウ”がラッチされる。このときにカラムアドレスストローブ信号ＣＡＳＢが活性となり、これにより制御信号ＰＣＩが論理“ハイ”へ活性化されてもノードＡの状態は変化しない。したがって、活性化信号ＰＣＤは論理“ロウ”へ抑止されている。
【００３０】
これ以後、入力ノードＤＢ，ＤＢＢのプリチャージが終わってアドレスＹによるデータがセットアップされると、活性化制御パルスＰＡＴＳＢＣＤが論理“ハイ”へ非活性遷移する。すると、図６のノードＢが論理“ロウ”になってノードＡの論理“ロウ”ラッチが解かれ、制御信号ＰＣＩの論理“ハイ”によるノードＣの論理“ロウ”に従い活性化信号ＰＣＤｉは論理“ハイ”へ活性化される。このときには、ノードＤＢ，ＤＢＢに有効データがラッチされているので、ショートグリッチが発生することはない。
【００３１】
また、カラムアドレスＣＡｉがカラムアドレスストローブ信号ＣＡＳＢの活性化後にセットアップされるタイミング（ｔＡＣＳが−のときで期間Ｐ３）では、まず、活性化制御パルスＰＡＴＳＢＣＤの論理“ハイ”により図６のノードＢが論理“ロウ”に保持される。カラムアドレスストローブ信号ＣＡＳＢが活性しているので制御信号ＰＣＩは論理“ハイ”に活性化されており、これに従ってノードＣが論理“ロウ”なのでノードＡは論理“ハイ”となり、ノードＢの論理“ロウ”がラッチされる。したがって活性化信号ＰＣＤｉは、活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”へ活性化されても、ノードＡの論理“ハイ”ラッチにより論理“ハイ”を保持する。このときにはＣＡＳ活性期間中なので、ショートグリッチは発生しない。
【００３２】
【発明の効果】
本発明によれば、アドレス遷移に基づき活性化制御信号を発生してデータ出力バッファの活性化信号を制御するようにしたことにより、バッファ内での不要なデータ遷移を防ぎ、出力データを常に充分なレベルで発生して動作信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来におけるデータ出力バッファの回路図。
【図２】図１の回路の動作タイミング図。
【図３】従来におけるデータ出力バッファへの入力経路を示した回路図。
【図４】従来におけるデータ出力バッファへの入力経路の他の例を示した回路図。
【図５】本発明のバッファ制御に係るオートパルス発生回路の回路図。
【図６】本発明のバッファ制御に係る制御論理回路の回路図。
【図７】図５及び図６の制御回路を使用したデータ出力バッファの動作タイミング図。
【発明の属する技術分野】
本発明は半導体メモリ装置に係り、特に、拡張データ出力（Extended Data Output：ＥＤＯ）モードのデータ出力バッファに関する。
【０００２】
【従来の技術】
ＥＤＯモードでは、ファストページモード(Fast Page Mode)とは異なり、カラムアドレスストローブ信号ＣＡＳＢ（Ｂ＝反転）が論理“ハイ”のプリチャージに入ってもデータ出力信号ＤＯＵＴをハイインピーダンスの状態にせずに以前のデータを保持するようにしておき、次のサイクルでデータ転換することにより、サイクル時間を減らして高速化を図っている。しかし一方でＥＤＯモードでは、カラムアドレスセットアップ時間ｔＡＳＣにカラムアドレスＣＡｉが入力される場合に、データ出力バッファが誤動作する可能性がある。これは、データ出力バッファがブースティング（Boosting：昇圧）方式を使うことにより発生する現象である。
【０００３】
ブースティング方式のデータ出力バッファでは、昇圧キャパシタを用いた昇圧回路がよく用いられており、その昇圧キャパシタ両端のノードにおけるプリチャージと放電が昇圧効率を高めるのに重要である。図１に、そのような昇圧回路を有するデータ出力バッファを示している。
【０００４】
第１及び第２入力制御部１００，２００は、データバス（以下“ノード”という）ＤＢ，ＤＢＢによる信号入力時にデータ出力バッファ活性化信号ＰＣＤで制御される伝送ゲート１０１，１０２からそれぞれ構成される。第１及び第２ラッチ部３００，４００は、直列接続のインバータ１０４−１０５，１０６−１０７からそれぞれ構成され、伝送ゲート１０１，１０２を通して入力される信号をノードＤＢＤ，ＤＢＤＢにラッチするラッチ回路である。
【０００５】
ＮＡＮＤゲート１０８，１０９，１１１，１１２は、ラッチノードＤＢＤ，ＤＢＤＢから出力されるラッチ信号と制御信号ＰＴＲＳＴＩＤを演算するための論理回路である。ＮＡＮＤゲート１０８の出力端にはキャパシタ１２８が設けられ、出力信号がポンピングされる。該キャパシタ１２８の他方に設けられたダイオード接続のＮＭＯＳトランジスタ１１７は、ノードＮ３を外部電源電圧ＶＣＣでプリチャージするための回路である。また、その次に直列接続されたＮＭＯＳトランジスタ１１９，１２０は、昇圧ドライバ５００のプルアップトランジスタ１２４に一定電圧を供給するための回路である。ＮＭＯＳトランジスタ１１８は、ノードＮ２が論理“ハイ”のときにノードＮ３へ外部電源電圧ＶＣＣを供給する回路である。ＮＭＯＳトランジスタ１２１，１２２は、外部電源電圧ＶＣＣ端子とノードＮ２との間に設けられ、ノードＮ２を内部電源電圧にプリチャージするための回路である。ノードＮ１，Ｎ２は、昇圧キャパシタ１１６の両端ノードである。
【０００６】
データ出力ドライバ５００は、ＰＭＯＳトランジスタ１２４及びＮＭＯＳトランジスタ１２５の直列接続で構成されており、ＰＭＯＳトランジスタ１２４はＮＡＮＤゲート１０９により制御され、ＮＭＯＳトランジスタ１２５はＮＡＮＤゲート１１１により制御される。このデータ出力ドライバ５００から昇圧レベルをもつデータ出力信号ＤＯＫＰが出力される。一方、データ出力信号ＤＯＫＮは、ＮＡＮＤゲート１１２の出力を反転するインバータ１１５から出力される。
【０００７】
ノードＮ１は、ドライバのインバータ１１４によって充放電される。そしてノードＮ２は、効率的な昇圧のために内部電源電圧レベルにプリチャージされる。そのノードＮ２がプリチャージされた状態でノードＮ１が論理“ロウ”状態から論理“ハイ”へ遷移すると、昇圧が生じてノードＮ２が２ＶＣＣだけ高くなる。この昇圧レベルの電圧がＰＭＯＳトランジスタ１２４へ提供され、データ出力ドライバ５００の駆動で論理“ハイ”のデータ出力信号ＤＯＫＰが出力される。
【０００８】
これとは逆の場合において、ノードＮ１がインバータ１１４によって論理“ハイ”から論理“ロウ”へ放電されると、ノードＮ２も２ＶＣＣからＶＣＣレベルに降下する。このノードＮ１の放電時に完全には放電が行われないままインバータ１１４による再充電が生じると、ノードＮ１の電圧スイング(Swing)幅が小さくなって昇圧効率が低下する。すると、ノードＮ２の電圧が２ＶＣＣまで上昇し損なってＰＭＯＳトランジスタ１２４を通じ出力されるデータ出力信号ＤＯＫＰのレベルが低くなる。その結果、データ論理“ハイ”の出力ＳＰＥＣ値を満足できない事態となり、以後の回路動作にエラーを生じる。このデータ出力信号ＤＯＫＰが論理“ハイ”のときの誤作動は、ＥＤＯモードで特定のカラムアドレスセットアップ時間に発生する。
【０００９】
図２は図１の回路の動作タイミングである。
【００１０】
カラムアドレスストローブ信号ＣＡＳＢが論理“ハイ”でプリチャージを示すときに新しいカラムアドレスが受け入れられると、該カラムアドレスによってデータバスＤＢにプリチャージが生じる。そして、カラムアドレスストローブ信号ＣＡＳＢの活性化に従い活性化信号ＰＣＤが活性化すると、第１ラッチ部３００に論理“ハイ”がラッチされ且つ第２ラッチ部４００に論理“ロウ”がラッチされている状態にあった場合、第１ラッチ部３００のノードＤＢＤにショートグリッチ(Short Glitch)が発生する。このようなショートグリッチはノードＮ１の放電を不完全にする効果をもつため、次のアドレスによってデータ論理“ハイ”の出力になると、不完全放電のノードＮ１に対する再充電の影響から、直前の論理“ハイ”出力よりも低い論理“ハイ”レベルでデータ出力信号ＤＯＫＰ（ＤＯＵＴ）が発生してしまう。
【００１１】
このようなラッチノードＤＢＤのショートグリッチはＥＤＯモードでのみ存在する。すなわちＥＤＯモードが、カラムアドレスストローブ信号ＣＡＳＢのプリチャージ時にも以前のデータ出力を保持していて、次のカラムアドレスストローブ信号ＣＡＳＢのサイクルで、そのデータ保持状態から遷移しなければならないモードであるため生じる問題である。この誤動作は特定のカラムアドレスセットアップ時間ｔＡＳＣにのみ発生する。つまり、図２中の期間Ｐ２のデータ出力ＤＯＵＴは、その前の期間Ｐ１における論理“ロウ”から論理“ハイ”へ変化する場合なので問題ないが、期間Ｐ２で論理“ハイ”出力した後の期間Ｐ３及び同じく期間Ｐ４では、上記の原因から出力電圧が低下していく。このように、データ出力の論理“ハイ”が続くアドレスの読出の場合に発生するものである。
【００１２】
図３は、上記のようなデータ出力バッファについて、入力元も含めて示した回路図である。
【００１３】
メモリセルからビットラインへ読出されたデータは、第１感知部（たとえばＢＬセンスアンプ）１０で感知及び増幅された後に第２感知部（たとえばＩＯセンスアンプ）２０で再度感知及び増幅される。この第２感知部２０から出力されたデータは、スイッチ信号ＦＤＢＳ及びこれを反転するインバータ１０３−１によってスイッチング制御される伝送ゲート１００−１，２００−１から構成された第１スイッチング部に入力される。第１スイッチング部１００−１，２００−１の各出力は第１ラッチ回路３００−１及び第２ラッチ回路４００−１でそれぞれラッチされ、該ラッチ信号がインバータ１１４−１，１１５−１によるドライバを経て伝送ゲート６０１，６０３へ送られる。この伝送ゲート６０１，６０３は、活性化信号ＰＣＤによって制御される図１の入力制御部１００，２００に相当する。
【００１４】
図中、スイッチ信号ＦＤＢＳ，ＰＣＤはカラムアドレスに従い活性化される。一方、カラムアドレスストローブ信号ＣＡＳＢがプリチャージに入って新しいカラムアドレスが受け入れられるとアドレス遷移感知信号ＡＴＳＢが変化し、これに従いラッチ回路３００−１，４００−１が論理“ハイ”にプリチャージされて入力ノードＤＢ，ＤＢＢは無効データの論理“ロウ”になる。この無効データが入っているときに制御信号ＰＣＤが活性化されるタイミングがあり、これによってショートグリッチが発生する。
【００１５】
図４には他の例のデータ出力バッファを示してあり、この回路は、図１及び図３における入力制御部１００（６０１，６０３）を除いた構成をもつ。しかし、第１スイッチング部１００−１，２００−１を制御するスイッチ信号ＦＤＢＳは同様なので、この場合にもショートグリッチが発生する。
【００１６】
【発明が解決しようとする課題】
上記のような従来技術に鑑みて本発明の目的は、データ出力バッファのラッチノードにショートグリッチを生じないようなデータ出力バッファの制御手法を提供することにある。
【００１７】
【課題を解決するための手段】
本発明では、アドレス遷移に基づきオートパルスを発生させ、これに従い活性化信号の活性を抑止することにより、カラムアドレスセット時間における無効データの影響を排除してラッチノードのショートグリッチを防ぎ、充分なレベルのデータ出力を保障するデータ出力バッファの制御とする。
【００１８】
すなわち本発明によれば、カラムアドレスストローブ信号に従うスイッチ信号により動作する第１スイッチング部を通してラッチされた読出データを、カラムアドレスストローブ信号に従う活性化信号により動作する第２スイッチング部を通して取り込みラッチノードにラッチするブースティング方式のデータ出力バッファにおいて、アドレス遷移を感知して発生されるアドレス遷移感知信号を基に所定幅の活性化制御パルスを発生するオートパルス発生回路と、前記活性化制御パルスとカラムアドレスストローブ信号に従う第１の制御信号との論理組合せからカラムアドレスセット時間を保障した活性化信号を発生し、前記第２スイッチング部へ提供する制御論理回路と、により制御することを特徴とする。
【００１９】
オートパルス発生回路はショートパルス発生回路とし、アドレス遷移感知信号を入力とする第１インバータと、該第１インバータにつながれたインバータチェーンと、これら第１インバータの出力及びインバータチェーンの出力を演算するＮＯＲゲートと、から構成することができる。また、制御論理回路は、第１の制御信号の遷移に応じる活性化信号の論理遷移を活性化制御パルスのパルス幅分遅らせることによりカラムアドレスセット時間を保障する構成とし、具体的には、活性化制御パルスを一方の入力とする第１ＮＯＲゲートと、第１の制御信号の反転信号及び前記第１ＮＯＲゲートの出力信号を演算する第２ＮＯＲゲートと、からなり、前記第２ＮＯＲゲートの出力信号を前記第１ＮＯＲゲートの他方の入力として帰還させてあるラッチ回路を含んでなるものとすることができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施形態を説明する。
【００２１】
図５に、本発明の制御手法に係るアドレス遷移感知信号（ＡＴＳ）によるオートパルス発生回路の回路図を示す。本回路は、アドレス遷移感知信号ＡＴＳＢを基に活性化制御パルス（信号）ＰＡＴＳＢＣＤを発生するオートパルス発生回路である。
【００２２】
このオートパルス発生回路は、アドレス遷移感知信号ＡＴＳＢを入力とし、直列接続のインバータ５１１，５１２，５１３をすべて通した信号と、そのうちの第１インバータ５１１だけを通した信号とを演算するＮＯＲゲート５１４から構成されている。アドレス遷移を感知して発生されるアドレス遷移感知信号ＡＴＳＢは、入力ノードＤＢ，ＤＢＢのプリチャージに関与しており、このアドレス遷移感知信号ＡＴＳＢが活性化されると、ＮＯＲゲート５１４から所定幅のオートパルスとして活性化制御パルスＰＡＴＳＢＣＤが発生する。
【００２３】
図６は、活性化制御パルスＰＡＴＳＢＣＤに従い活性化信号ＰＣＤを発生するデータ出力バッファ制御回路の論理部を示している。
【００２４】
この制御論理回路は、活性化制御パルスＰＡＴＳＢＣＤを一方の入力とするＮＯＲゲート５０１と、インバータ５０３を通して入力されるＣＡＳ制御信号ＰＣＩを一方の入力とし且つＮＯＲゲート５０１の出力を他方の入力として演算するＮＯＲゲート５０２と、インバータ５０４を通して入力される主制御信号ＰＥＤＯを一方の入力とし且つＮＯＲゲート５０２の出力を他方の入力として演算するＮＯＲゲート５０５と、ＮＯＲゲート５０５の出力を反転して活性化信号ＰＣＤを発生するインバータ５０６と、から構成されている。２つのＮＯＲゲート５０１，５０２によりラッチ回路１０００が構成されている。
【００２５】
第１の制御信号であるＣＡＳ制御信号ＰＣＩはカラムアドレスストローブ信号のバッファによる出力信号であって、内部回路を制御する主要信号である。また、主制御信号ＰＥＤＯはデバイスのＥＤＯモードを示すマスタクロックである。本回路構成によれば、活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”で活性化されている間は、制御信号ＰＣＩが活性化されても活性化信号ＰＣＤは抑止とされる。すなわち、活性化制御パルスＰＡＴＳＢＣＤが論理“ハイ”の非活性を示さなければ、活性化信号ＰＣＤが活性遷移することはない。逆に、活性化信号ＰＣＤが活性化されている間は、ノードＡの論理“ハイ”によりノードＢが論理“ロウ”にラッチされ、活性化制御パルスＰＡＴＳＢＣＤの論理“ロウ”入力が効かなくなる。したがってこのときの活性化信号ＰＣＤは、制御信号ＰＣＩの論理に応じることになる。
【００２６】
このように、活性化制御パルスＰＡＴＳＢＣＤが活性化されるとき、つまり新しいカラムアドレスが入力されるときには活性化信号ＰＣＤが抑止され、データ出力バッファへの入力が止められるので、ショートグリッチが防止される。
【００２７】
図７に、本例の回路の動作タイミングを示してある。
【００２８】
カラムアドレスがカラムアドレスストローブ信号ＣＡＳＢの活性化前にセットアップされるタイミング（ｔＡＣＳが＋のときで期間Ｐ２）では、カラムアドレスストローブ信号ＣＡＳＢのプリチャージ期間でラッチ制御信号ＰＹＡＬＢが論理“ロウ”へ活性化され、カラムアドレスＣＡｉが受け入れられる。このカラムアドレスＣＡｉはＣＭＯＳレベルへ変換したアドレス信号である。これによりカラムアドレスＣＡｉが遷移するとこれを感知したアドレス遷移感知信号ＡＴＳＢが出され、活性化制御パルスＰＡＴＢＣＤが発生される。なお、図中のアドレス遷移管理信号ＡＴＳＢは無効アドレスＹによって一度活性化され、有効アドレスＹによって再度活性化されている。したがって活性化制御パルスＰＡＴＳＢＣＤは、プリチャージ制御信号ＰＤＯＰとともに２つのオートパルスとして発生される。この２つのパルスは、アドレス入力の時間差によっては一つに合わせられることもある。
【００２９】
活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”に活性化されている間は、図６のノードＡも初期には論理“ロウ”にあるので、ノードＢは論理“ハイ”になるとともにノードＡの論理“ロウ”がラッチされる。このときにカラムアドレスストローブ信号ＣＡＳＢが活性となり、これにより制御信号ＰＣＩが論理“ハイ”へ活性化されてもノードＡの状態は変化しない。したがって、活性化信号ＰＣＤは論理“ロウ”へ抑止されている。
【００３０】
これ以後、入力ノードＤＢ，ＤＢＢのプリチャージが終わってアドレスＹによるデータがセットアップされると、活性化制御パルスＰＡＴＳＢＣＤが論理“ハイ”へ非活性遷移する。すると、図６のノードＢが論理“ロウ”になってノードＡの論理“ロウ”ラッチが解かれ、制御信号ＰＣＩの論理“ハイ”によるノードＣの論理“ロウ”に従い活性化信号ＰＣＤｉは論理“ハイ”へ活性化される。このときには、ノードＤＢ，ＤＢＢに有効データがラッチされているので、ショートグリッチが発生することはない。
【００３１】
また、カラムアドレスＣＡｉがカラムアドレスストローブ信号ＣＡＳＢの活性化後にセットアップされるタイミング（ｔＡＣＳが−のときで期間Ｐ３）では、まず、活性化制御パルスＰＡＴＳＢＣＤの論理“ハイ”により図６のノードＢが論理“ロウ”に保持される。カラムアドレスストローブ信号ＣＡＳＢが活性しているので制御信号ＰＣＩは論理“ハイ”に活性化されており、これに従ってノードＣが論理“ロウ”なのでノードＡは論理“ハイ”となり、ノードＢの論理“ロウ”がラッチされる。したがって活性化信号ＰＣＤｉは、活性化制御パルスＰＡＴＳＢＣＤが論理“ロウ”へ活性化されても、ノードＡの論理“ハイ”ラッチにより論理“ハイ”を保持する。このときにはＣＡＳ活性期間中なので、ショートグリッチは発生しない。
【００３２】
【発明の効果】
本発明によれば、アドレス遷移に基づき活性化制御信号を発生してデータ出力バッファの活性化信号を制御するようにしたことにより、バッファ内での不要なデータ遷移を防ぎ、出力データを常に充分なレベルで発生して動作信頼性を向上させることができる。
【図面の簡単な説明】
【図１】従来におけるデータ出力バッファの回路図。
【図２】図１の回路の動作タイミング図。
【図３】従来におけるデータ出力バッファへの入力経路を示した回路図。
【図４】従来におけるデータ出力バッファへの入力経路の他の例を示した回路図。
【図５】本発明のバッファ制御に係るオートパルス発生回路の回路図。
【図６】本発明のバッファ制御に係る制御論理回路の回路図。
【図７】図５及び図６の制御回路を使用したデータ出力バッファの動作タイミング図。
Claims (4)
- カラムアドレスストローブ信号に従うスイッチ信号により動作する第１スイッチング部を通してラッチされた読出データを、カラムアドレスストローブ信号に従う活性化信号により動作する第２スイッチング部を通して取り込みラッチノードにラッチするブースティング方式のデータ出力バッファにおいて、アドレス遷移を感知して発生されるアドレス遷移感知信号を基に所定幅の活性化制御パルスを発生するオートパルス発生回路と、前記活性化制御パルスとカラムアドレスストローブ信号に従う第１の制御信号との論理組み合わせからカラムアドレスセット時間を保障した活性化信号を発生し、前記第２スイッチング部へ提供する制御論理回路と、により制御され、
前記制御論理回路は、前記活性化制御パルスを一方の入力とする第１ＮＯＲゲートと、第１の制御信号の反転信号及び前記第１ＮＯＲゲートの出力信号を演算する第２ＮＯＲゲートとを有し、前記第２ＮＯＲゲートの出力信号を前記第１ＮＯＲゲートの他方の入力として帰還させるラッチ回路を含むことを特徴とするデータ出力バッファ。 - 前記オートパルス発生回路がショートパルス発生回路である請求項１記載のデータ出力バッファ。
- 前記ショートパルス発生回路は、前記アドレス遷移感知信号を入力とする第１インバータと、該第１インバータにつながれたインバータチェーンと、これら第１インバータの出力及びインバータチェーンの出力を演算するＮＯＲゲートと、から構成される請求項２記載のデータ出力バッファ。
- 前記制御論理回路は、前記第１の制御信号の遷移に応じる前記活性化信号の論理遷移を前記活性化制御パルスのパルス幅分遅らせることにより前記カラムアドレスセット時間を保障する請求項1〜３のいずれか１項に記載のデータ出力バッファ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1996P71714 | 1996-12-24 | ||
| KR1019960071714A KR100211149B1 (ko) | 1996-12-24 | 1996-12-24 | 반도체 메모리 장치의 데이터 출력버퍼 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10188561A JPH10188561A (ja) | 1998-07-21 |
| JP3768666B2 true JP3768666B2 (ja) | 2006-04-19 |
Family
ID=19490795
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35393897A Expired - Fee Related JP3768666B2 (ja) | 1996-12-24 | 1997-12-24 | 半導体メモリ装置のデータ出力バッファ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6094376A (ja) |
| JP (1) | JP3768666B2 (ja) |
| KR (1) | KR100211149B1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6297684B1 (en) * | 1998-12-14 | 2001-10-02 | Seiko Epson Corporation | Circuit and method for switching between digital signals that have different signal rates |
| US6745337B1 (en) * | 2000-09-29 | 2004-06-01 | Intel Corporation | Glitch detection circuit for outputting a signal indicative of a glitch on a strobe signal and initializing an edge detection circuit in response to a control signal |
| KR100400770B1 (ko) * | 2000-12-30 | 2003-10-08 | 주식회사 하이닉스반도체 | 데이터 출력회로 |
| KR100499632B1 (ko) * | 2002-12-04 | 2005-07-05 | 주식회사 하이닉스반도체 | 출력인에이블 신호 발생장치 |
| KR100702304B1 (ko) * | 2005-01-12 | 2007-03-30 | 주식회사 하이닉스반도체 | 셋업 타임 제어 장치 |
| KR100609617B1 (ko) * | 2005-04-04 | 2006-08-08 | 삼성전자주식회사 | 동작 주파수에 따라 모드가 전환되는 데이터 출력버퍼 및이를 포함하는 반도체 메모리 장치 |
| JP6013680B2 (ja) * | 2011-05-20 | 2016-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9088279B2 (en) | 2013-09-24 | 2015-07-21 | International Business Machines Corporation | Margin improvement for configurable local clock buffer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950012019B1 (ko) * | 1992-10-02 | 1995-10-13 | 삼성전자주식회사 | 반도체메모리장치의 데이타출력버퍼 |
| JPH0715312A (ja) * | 1993-06-15 | 1995-01-17 | Fujitsu Ltd | 半導体記憶装置 |
| JPH07326191A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1996
- 1996-12-24 KR KR1019960071714A patent/KR100211149B1/ko not_active IP Right Cessation
-
1997
- 1997-12-24 US US08/998,287 patent/US6094376A/en not_active Expired - Lifetime
- 1997-12-24 JP JP35393897A patent/JP3768666B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980052695A (ko) | 1998-09-25 |
| KR100211149B1 (ko) | 1999-07-15 |
| US6094376A (en) | 2000-07-25 |
| JPH10188561A (ja) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5555526A (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| KR960004567B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 | |
| JPH0253879B2 (ja) | ||
| JPH0373495A (ja) | 半導体メモリ装置 | |
| JPH0330185A (ja) | メモリ素子の出力バッファのプレチャージ制御回路 | |
| JPH097374A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JPH07177015A (ja) | 同期型半導体装置用パワーカット回路 | |
| US20030156461A1 (en) | Method and apparatus for simultaneous differential data sensing and capture in a high speed memory | |
| KR100299889B1 (ko) | 동기형신호입력회로를갖는반도체메모리 | |
| US6504774B2 (en) | DDR SDRAM for stable read operation | |
| JP3568573B2 (ja) | アドレス遷移検出回路を内蔵するメモリ装置 | |
| JP3768666B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| KR100319597B1 (ko) | 반도체메모리의독출회로 | |
| JP3287990B2 (ja) | バースト長さ検出回路 | |
| US6496443B2 (en) | Data buffer control circuits, integrated circuit memory devices and methods of operation thereof using read cycle initiated data buffer clock signals | |
| USRE36532E (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| US6341100B1 (en) | Semiconductor integrated circuit having circuit for writing data to memory cell | |
| KR950007141B1 (ko) | 의사 스태틱 ram의 제어회로 | |
| JP2908755B2 (ja) | クランプ機能を有するデータ出力バッファ | |
| US5600599A (en) | Data signal output circuit and semiconductor memory device including the same | |
| JP3109986B2 (ja) | 信号遷移検出回路 | |
| JPH1064263A (ja) | 半導体メモリ装置の自動モード選択装置 | |
| JP3168581B2 (ja) | 半導体記憶装置 | |
| JP3224712B2 (ja) | 論理＆レベル変換回路及び半導体装置 | |
| KR100532971B1 (ko) | 메모리 장치용 데이타 출력 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060202 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |