TW306988B - - Google Patents

Download PDF

Info

Publication number
TW306988B
TW306988B TW085109502A TW85109502A TW306988B TW 306988 B TW306988 B TW 306988B TW 085109502 A TW085109502 A TW 085109502A TW 85109502 A TW85109502 A TW 85109502A TW 306988 B TW306988 B TW 306988B
Authority
TW
Taiwan
Prior art keywords
internal address
clock cycle
calculation result
address
flop
Prior art date
Application number
TW085109502A
Other languages
English (en)
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW306988B publication Critical patent/TW306988B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

306988 六、申請專利範圍 時鐘循環與其後時鐘循環中以響應第二控制信號， 使得經閂鎖之該計算結果被輸出至該內部地址正反 器爲相對應之內部地址位元. 2 . —種在同步動態隨機存取記憶體（SDRAM)之猝發作業 中自外部地址產生內部地址之方法，具有下列步驟： 閂鎖一外部地址以響應一外部時鐘信號； 產生與該外部時鐘信號同步之第一及第二控制信 號，該第一與第二控制信號其有自該外部時鐘信號 之起始緣起，實質相同之延遲時間； 從連續模式中之經閂鎖之外部地址產生一用於猝 發作業之第一時鐘循環之內部地址以響應該第一控 制信號，其中一內部地址輸出正反器係配置用於各 該內部地址之位元，及第一與第二轉移閘電路係分 別地配置於第一與第二轉移路徑之上以用於各該內 部地址位元，及一計算結果正反器部係配置於該第 二轉移路徑之上之閂鎖用於下一時鐘循環之內部地 址位元；以及 產生一內部地址在連續模式中之猝發作業用於各 第二時鐘循環與其後時鐘循環以響應一第二控制信 號，使得用於各該第二時鐘循環與其後時鐘循環該 內部地址爲具有用於相對於該外部時鐘信號之該第 一時鐘循環之內部地址之延遲時間實質地相同之延 遲時間，其中產生一內址地址供一第一時鐘循環之 306988 六、申請專利範圍 該步驟包括、由開啓該第一轉移閘電路來產生用於 該第一時鐘循環之內部地址以響應該第一控制信號 而轉移經閂鎖之該外部地址至該內部地址輸出正反 器；以及其中產生一內部地址供各第二時鐘循環與 其後時鐘循環之該步驟包括，由開啓該第二轉移閘 電路來產生用於各該第二時鐘循環與其後時鐘循環 之內部地址以響應於第二控制信號而轉移閂鎖於該 計算結果正反器部之計算結果至該內部地址輸出正 反器作業內部地址，其特徵包含下列步驟： 產生一內部地址供各第二時鐘循環與其後時鐘循 環之該步驟包括，計算一來自經閂鎖之外部地址之 相對應位元以用於一第二時鐘循環之値與一在連續 模式之該第一時鐘循環中用於下一個低於相對應之 內部地址位元之內部地址位元之計數器增量信號， 以響應該第一控制信_而閂鎖計算結果於該計算結 果正反器之中，以及計算一來自經閂鎖之該計算結 果以用於下一時鐘循環之値與在連續模式之目前時 鐘環中之該計數器增量信號而閂鎖計算結果於該計 算結果正反器之中，以用於除了 LSB外之該內部地 址之位元。 3 .如申請專利範團第2項之方法，其中產生一內部地 址供各第二時鐘循環與其後時鐘循環之該步驟包 括，計算一在連續模式之該第一時鐘循環中用於經 306988 六、申請專利範圍 閂鎖外部地址之相對應位元之一第二時鐘循環之 値，以響應該第一控制信號閂鎖計算結果於該計算 結果正反器之中，以及計算一在連續模式之目前時 鐘循環中用於來自經閂鎖之計算結果之下一時鐘循 環之値而閂鎖計算結果於該計算結果正反器之中’ 以用於該內部地址之LSB。 4 .如申請專利範圍第2項之方法，其中產生一內部地 址供各第二時鐘循環與其後時鐘循環與其後時鐙之 該步驟包括，根據閂鎖於該計算結果正反器中之計 算結杲輸出該計數器增量信號以在連續模式之各該 第二時鐘循環與其後時鐘循環中用於下一個高於相 對應內部地址位元之內部地址元而響應該第二控制 信號，以用於除了 MSB外之內部地址之位元。 5 . —種半導體記憶元件、其與一外部時鐘信號同步作 業而自一連續模式中之一外部地址產生內部地址， 該內部地址係在一猝發作業中被使用來存取一記憶 單元陣列，具有： 閂鎖裝置，用於閂鎖一外部地址以響應該外部時 鐘信號， 控制信號產生裝置，用於產生與該外部時鐘信號 同步之第一與第二控制信號，該控制信號產生裝置 產生該第一與第二控制信號爲具有自該外部時鐘信 號之一起始緣起實質相同之延遲時間；以及 306988 六、申請專利範圍 內部地址產生裝置，用於在一連續模式中自經閂 鎖之該外部地址產生一內部地址供一猝發作業之一 第一時鐘循環，以響應該第一控制信號，及用於在 該連續模式中產生一內部地址供猝發作業之各第二 時鐘循環與其後時鐘循環，以響應一第二控制信號 使得用於各該第二時鐘循環與其後時鐘循環之該內 部地址爲具有用於相對該外部時鐘信號之該第一之 內部地址之延遷時間實質地相同之延遲時間，該內 部地址產生裝置含有：一內部地址輸出正反器，配置 用於該內部地址之各位元·，及第一與第二轉移閘電 路，分別地配置於第一與第二轉移路徑之上以用於 各該內部地址之位元；以及一計算結果正反器部，配 置於各該第二轉移路徑之上以閂鎖用於下一時鐘循 環之內部地址位元，及其中該內部地址產生裝置包 括： 用於由開啓該第一轉移閘電路來產生供該第一時 鐘循環之內部地址以響應該第一控制信號而轉移經 閂鎖之外部地址至該內部地址輸出正反器之裝置；以 及 用於由開啓該第二轉移閘電路來產生供各該第二 時鐘循環與其後時鐘循環之內部地址以響應該第二 控制信號而轉移閂鎖於該計算結果正反器部之計算 結果至該內部地址輸出正反器作爲內部地址之裝 306988 六、申請專利範圍 置，其特徵包含： 該內部地址產生裝置包括：配置用於除了 LSB外 之內部地址位元之裝置，用於計算一來自經閂鎖之 外部地址之相對應位元用於第一第二時鐘循環之値 與在連續模式之該第一時鐘循環中用於下一個低於 一相對應內部地址位元之內部地址位元之計數器增 量信號，以響應該第一控制信號而儲存計算結果於 該計算結果正反器之中；以及g十算一來儲存之i十算結 果以用於下一時鐘循環之値與在連續模式之一目前 時鐘循環中之計數器增遞信號而儲存計算結果於該 計算結果正反器之中。 6 .如申請專利範圍第5項之半導體記憶元件，其中該 內部地址產生裝置包括：配置用於內部地址之LSB 之裝置，用於一在連續模式之該第一時鐘循環中來 自經閂鎖外部地址之相對應位元用於一第二時鐘循 環之値，以響應該第一控制信號而儲存計算結果於 該計算結果正反器之中，以及計算一在連續橫式之 一目前時鐘循環中來自經閂鎖之計算結果以用於下 一時鐘循環之値而儲存計算結果於該計算結果正反 器之中， 7 .如申請專利範圍第5項之半導體記憶元件，其中該 內部地址產生裝置包括：配置用於除了 MSB外之內部 地址位元之裝置，用於根據閂鎖於該計算結果正反器 306988 t、申請專利範圍 中之計算結果輸出計數器增量信號以用於在連續模 式之各該第二時鐘循環與其後時鐘循環中用於下一 個高於相對應內部地址位元之內部地址位元，以響 應該第二控制信號。
TW085109502A 1995-09-19 1996-08-06 TW306988B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7264948A JP2991094B2 (ja) 1995-09-19 1995-09-19 半導体記憶装置

Publications (1)

Publication Number Publication Date
TW306988B true TW306988B (zh) 1997-06-01

Family

ID=17410424

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085109502A TW306988B (zh) 1995-09-19 1996-08-06

Country Status (4)

Country Link
US (1) US6038648A (zh)
JP (1) JP2991094B2 (zh)
KR (1) KR100215352B1 (zh)
TW (1) TW306988B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100492991B1 (ko) * 1997-11-03 2006-04-28 삼성전자주식회사 버스트카운터및이를이용한싱크로너스디램
JP3204384B2 (ja) * 1997-12-10 2001-09-04 エヌイーシーマイクロシステム株式会社 半導体記憶回路
JP3304909B2 (ja) * 1999-03-09 2002-07-22 日本電気株式会社 半導体集積回路装置
US6370611B1 (en) * 2000-04-04 2002-04-09 Compaq Computer Corporation Raid XOR operations to synchronous DRAM using a read buffer and pipelining of synchronous DRAM burst read data
KR100380161B1 (ko) * 2000-12-29 2003-04-11 주식회사 하이닉스반도체 고속 동작용 어드레스 카운터 및 그 카운팅 방법
US7058779B1 (en) * 2001-03-05 2006-06-06 Advanced Micro Devices, Inc. Computer system initialization via boot code stored in a non-volatile memory having an interface compatible with synchronous dynamic random access memory
US6557090B2 (en) * 2001-03-09 2003-04-29 Micron Technology, Inc. Column address path circuit and method for memory devices having a burst access mode
US6701423B2 (en) * 2001-05-30 2004-03-02 Fujitsu Limited High speed address sequencer
JP2007328907A (ja) * 2007-07-30 2007-12-20 Samsung Electronics Co Ltd 同期型バースト半導体メモリ装置
CN102831927B (zh) * 2011-06-14 2015-04-01 芯成半导体（上海）有限公司 进入asram芯片内部测试模式的电路
CN105974299B (zh) * 2016-05-30 2019-08-09 珠海市一微半导体有限公司 芯片测试控制电路及其方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4621320A (en) * 1983-10-24 1986-11-04 Sperry Corporation Multi-user read-ahead memory
US5347232A (en) * 1992-05-15 1994-09-13 Matsushita Electric Industrial Co. Ltd. Phase locked loop clock generator
JP3476231B2 (ja) * 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
JPH06290582A (ja) * 1993-04-02 1994-10-18 Nec Corp 半導体記憶装置
JPH06302185A (ja) * 1993-04-20 1994-10-28 Hitachi Ltd 半導体記憶装置
KR100309800B1 (ko) * 1993-11-08 2001-12-15 윤종용 동기랜덤액세스메모리장치
JPH07182863A (ja) * 1993-12-22 1995-07-21 Nec Corp 内部アドレス生成回路
JPH0855471A (ja) * 1994-08-12 1996-02-27 Nec Corp 同期型半導体記憶装置
JP2616567B2 (ja) * 1994-09-28 1997-06-04 日本電気株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JPH0991954A (ja) 1997-04-04
KR100215352B1 (ko) 1999-08-16
JP2991094B2 (ja) 1999-12-20
KR970017654A (ko) 1997-04-30
US6038648A (en) 2000-03-14

Similar Documents

Publication Publication Date Title
TW306988B (zh)
US6812753B2 (en) System and method for skew compensating a clock signal and for capturing a digital signal using the skew compensated clock signal
US6727740B2 (en) Synchronous mirror delay (SMD) circuit and method including a ring oscillator for timing coarse and fine delay intervals
JP3013714B2 (ja) 半導体記憶装置
US7633326B2 (en) Timing controller and controlled delay circuit for controlling timing or delay time of a signal by changing phase thereof
JP3183321B2 (ja) 半導体記憶装置
US7378891B2 (en) Measure-controlled circuit with frequency control
US7102361B2 (en) Delay lock circuit having self-calibrating loop
JPH10199239A (ja) 半導体記憶装置システム及び半導体記憶装置
JP2005031077A (ja) 温度測定回路及び方法
JP2001060392A (ja) 半導体装置
US7119592B2 (en) Delay locked loop circuit with time delay quantifier and control
EP0924859B1 (en) Self-clocked logic circuit and methodology
JP2004185691A (ja) 半導体記憶装置のテスト方法、半導体記憶装置のテスト回路、半導体記憶装置及び半導体装置
JP4063830B2 (ja) 半導体記憶装置
US6834015B2 (en) Semiconductor memory device for reducing data accessing time
JPH07262076A (ja) 半導体装置
JP2000011692A (ja) メモリ試験装置
JPH11110062A (ja) クロック制御回路
US7509451B2 (en) Method and circuit for updating a software register in semiconductor memory device
JP2001126474A5 (zh)
JPH0428085A (ja) メモリデータ書込み制御方式
JPH04205882A (ja) 半導体装置
JP2003016790A (ja) アドレスシーケンサ回路およびメモリアドレス生成方法
JPH11282742A (ja) メモリ制御回路