JP2001126474A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001126474A5 JP2001126474A5 JP1999300322A JP30032299A JP2001126474A5 JP 2001126474 A5 JP2001126474 A5 JP 2001126474A5 JP 1999300322 A JP1999300322 A JP 1999300322A JP 30032299 A JP30032299 A JP 30032299A JP 2001126474 A5 JP2001126474 A5 JP 2001126474A5
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- output
- internal clock
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims 5
- 230000001360 synchronised Effects 0.000 claims 2
- 230000003111 delayed Effects 0.000 claims 1
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30032299A JP2001126474A (ja) | 1999-10-22 | 1999-10-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30032299A JP2001126474A (ja) | 1999-10-22 | 1999-10-22 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001126474A JP2001126474A (ja) | 2001-05-11 |
JP2001126474A5 true JP2001126474A5 (zh) | 2005-06-09 |
Family
ID=17883392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30032299A Pending JP2001126474A (ja) | 1999-10-22 | 1999-10-22 | 半導体集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001126474A (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100507875B1 (ko) | 2002-06-28 | 2005-08-18 | 주식회사 하이닉스반도체 | 지연고정루프에서의 클럭분주기 및 클럭분주방법 |
JP2004110906A (ja) | 2002-09-17 | 2004-04-08 | Renesas Technology Corp | 半導体記憶装置 |
JP3942537B2 (ja) | 2002-12-06 | 2007-07-11 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US7969816B2 (en) | 2009-08-26 | 2011-06-28 | Spansion Llc | Memory device |
-
1999
- 1999-10-22 JP JP30032299A patent/JP2001126474A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3993717B2 (ja) | 半導体集積回路装置 | |
JP4376081B2 (ja) | クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法 | |
US7446586B2 (en) | Pulse generator | |
TWI363496B (en) | Delayed locked loop circuit | |
JP2002290214A (ja) | デューティーサイクル補正回路 | |
JP2001068650A5 (zh) | ||
TWI313541B (en) | Balanced programmable delay element | |
JP2002025259A (ja) | リング遅延とカウンタを利用したレジスタ制御遅延固定ループ | |
JP2001339280A (ja) | タイミング差分割回路と信号制御方法及び装置 | |
JP2010213308A (ja) | 遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 | |
TW202333456A (zh) | 自適應時鐘工作週期控制器 | |
TW200400696A (en) | Clock divider and method for dividing clock signal in DLL circuit | |
JP2011055048A (ja) | 多相クロック生成回路 | |
CN117897911A (zh) | 自适应时钟占空比控制器 | |
JP3851113B2 (ja) | デスキュー回路を有するクロック生成器 | |
CN117940854A (zh) | 自适应时钟占空比控制器 | |
JPH08148982A (ja) | 半導体集積回路 | |
JP2003198339A (ja) | 半導体装置 | |
JP2001126474A5 (zh) | ||
JP4902903B2 (ja) | 高速の半導体メモリ装置のデータ入力バッファリング方法及び装置 | |
JP2004260663A (ja) | Dll回路 | |
JP2003163592A (ja) | 位相比較器およびそれを用いたクロック発生回路 | |
JP3945894B2 (ja) | 半導体装置及び信号入力状態検出回路 | |
KR100321732B1 (ko) | 디지털 링 동기식 미러 딜레이를 이용한 지연고정루프 | |
JP2000049595A (ja) | Dll回路 |