TW306071B - Semiconducting device and its manufacturing method - Google Patents

Semiconducting device and its manufacturing method Download PDF

Info

Publication number
TW306071B
TW306071B TW085110273A TW85110273A TW306071B TW 306071 B TW306071 B TW 306071B TW 085110273 A TW085110273 A TW 085110273A TW 85110273 A TW85110273 A TW 85110273A TW 306071 B TW306071 B TW 306071B
Authority
TW
Taiwan
Prior art keywords
impurity
forming
transistor
main surface
semiconductor substrate
Prior art date
Application number
TW085110273A
Other languages
English (en)
Inventor
Masayoshi Shirahata
Yoshiki Okumura
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of TW306071B publication Critical patent/TW306071B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation

Description

經濟部中央標华局員工消費合作社印製
五 ^〇G〇 發明説明 曰體關於使得形成於同一晶片内之同一型的電 卵體達成高性能以構造，及其料方法。 所』321?示’例如習知之同一型(ν〇通道型電晶體) 2成〈具有不同臨限値之一般的電晶體之沿著開電極之 t 切斷時之刘面圖。依照臨限値最低至最高之順序 =左起分別爲感測放大器形成用電晶雜、周邊電路形成用 電晶體、記憶格形成用電晶體。 在圖32中各仲號所代表者爲，1〇1代表半導體基板， 1〇2 代表 LOCOS(l〇co丨 oxidatl〇n 〇f siHc〇n)場區氧化膜， 1〇3代表爲了防止穿透特性所形成之高濃度層，ι〇4代表 構成感測放大器之MIS(metal lnsulat〇r瞻—⑽型電 晶體的通道區域A中、形成於自半導體基板ι〇ι的主表面 起既Μ度之第―雜質層’奶代表構成周邊電路之 型電晶體的通道區域B中、形成於自半導體基板ι〇ι的主 表面起既足深度之第二雜質層，1〇6代表構成記憶格之 娜型電晶體的通«域c中、形成於自半導體基板ι〇ι 的主表面起既定深度之第三雜質層， 又，圖32中，107代表形成於半導體基板ι〇1的主表 面上之秒氧化膜等絕緣膜構成之閘極絕緣膜，〗〇8代表形 成於閘極絕缘膜107上之摻質聚矽氧烷等導電膜所構成之 閘電極，109代表形成於閘電極丨08的側剖面之絕緣膜構 成的邊牆（side wall)，110代表在半導體基板〗〇丨之表層、 藉由通道雜質層之逆導電型雜質之擴散所形成之具有 LDD(Light Doped Drain)構造之源極/¾極區域。 本紙張尺度適用中國國家標隼（CNS ) A4说格（21〇X；297公着 -------------裝-------訂------線 (請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部中央標準局員工消費合作社印裝 五、發明説明（2 ) ~ ~~--一~--- 圖32所示之第一、第二、第三雜質層ι〇4、⑼ 位Γ ’分別自半導體基板101之主表面起隔著 疋巨離^置’由於全部皆屬同K電晶體 =臨限値由小至大之順序，亦即依照感測放大器、周、 邊電路、記憶格之順序而設定所形成雜質廣之雜質濃度之 赞、此般藉由使得形成於通道區域巾切質層的雜 質濃度形成不同，以進行臨限値的調整，而如第—雜質看 肩般’使其具有低雜質濃度而形成低臨限値如第三雜 質看106般，使其具有高雜質濃度而形成高臨限値。 接著，分別以圖33〜圖35顯示圖32中之MM 、 B1-B2、C1-C2線所示的位置之MIS型電晶體的半導體基 板ΗΠ❾自主表面起沿著深度方向之雜質濃度的分布； 形。圖33係代表感測放大器用之電晶體的通道區域a之深 度方向的雜質濃度的分布情形，高濃度層1〇3之吸收峰係 形成於在較第一雜質$ 1〇4的吸收峰更深之位置。相同 地，周邊電路、記憶格的雜質濃度分布係如圖34、％所 不般，形成周邊電路之第二雜質層1〇5的吸收峰係與第一 雜質層104位於相同的深度，但顯示較第一雜質層ι〇4爲 大之雜質濃度；又，形成記憶格之第三雜質層1〇6之吸收 峰係與第一、第二雜質層104、105位於相同之深度，但 顯示較第一、第二雜質層Η)4、105爲大之雜質濃度。 又，爲了參考起見，以圖35作爲源極/汲極區域11〇 之雜質濃度分布之一例。例如，由於圖32之閘電極1〇8的 正下方没有構成源極/¾極區城110之雜質擴散廣的存 本紙張尺度適用中國國家標準（CNS)A4規格（210x 297公釐 (t - I - -- rl— I -:- IV— ^^1 1*^—-I- - - ....... ...... - - - ! 丁 · . I:— —II.....I- ------ »9^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 A7 -------B7 五、發明説明（3 ) ' ~ 在，故圖32中之記憶格用電晶體之通過源極/汲極區域11〇 之位置（C1-C 2)之雜質濃度分布將如圖35所示般。在圖35 中’通道區域之雜質曲線與逆導電型之源極/汲極區域11〇 之雜質曲線相交叉之位置爲互相接合之位置。 接著，説明有關此習知的半導體裝置之製造方法。首 先如圖36所示般，在構成p型半導體基板1〇1之非活性區 域之區域中藉由熱氧化以形成L〇COS場區絕緣膜1〇2。接 著’對於形成N型電晶體之區城選擇性地在硼5〇〇KeV、 5E12Cnr2的條件下進行離子植入，以形成丼區。之後’爲 了在LOCOS場區氧化膜丨〇2的正下方形成分離用的高濃 度層103，例如在硼100KeV、5E12cm-2的條件下進行離 子植入，同時在通道區域A、B、c下亦形成高濃度層 103 ° 之後，如圖37所示般，對於半導體基板ι〇1的整個面， 在例如硼500KeV、2E】2cm—2的條件下進行離子植入，以 形成感測放大器形成用之電晶體的第一雜質層丨〇4。在形 成此第一雜質層104之同時，在肖邊電路形成用電晶體及 記億格形成用電晶體的通道區域B、c亦形成第一雜質層 104 ° 接著，如圖38所示般，在不同型之電晶體（？通道型電 晶體）的形成區域上及感測放大器形成用之電晶體與其周 邊之LOCOS場區氧化膜丨02上形成阻抗圖形m ;對於周 邊電路用電晶體形成區域與記憶格用電晶體形成區域， 50KeV、3E12cm·2的條件下進行硼的植入，藉由此，對周 6 本紙張尺度制til邮料(CNS ) A4規格（2丨0x^97公幻 -------------裝— (請先閲讀背面之注意事項再填寫本頁) -β ---------------- 經濟部中央標準局員工消費合作社印製 Α7 ~~ _______ Β7 五、發明説明（4 ) ' —---- 通道區域8再進行雜質植入，以形成雜質濃度較 質層1G4爲以第二雜質;f 1G5。此時，記憶格形 :用，電晶體的通道區域。亦形成相同濃度之第二雜質廣 之後’再如圖39所示般，在記憶格形成用之電晶體的 形成區城以外之區城形成阻抗圖形112，以此爲光阻罩在 50KeV、2E12cm.2的條件下進行棚的植入，以對通道區域 c進行追加植入，而形成雜質濃度較第二雜質層1〇5之濃 度爲高之第三雜質層1〇6。 習知之製造方法係，如上所述般，第一、第二、第三 雜質盾104、1〇5、1〇6係位於自半導體基板1〇1之一主 表面起同一深度處，對於濃度大者則進行複數次的離子植 入，對於濃度小者則進行丨次（或2次）之較少次的離子植 入，以形成不同濃度之雜質層，且此時離子植入時之植入 能量皆爲相同植。 以上係説明一般所使用之技術，與上述之技術相同 般，日本特開平2-153574號公報係揭示出，具有不同臨限 値之電晶體且屬同一型者，雜質濃度不同之通道雜質層係 形成於自半導體基板的主表面起相同的深度；爲了使通道 雜質層之雜質濃度具有變化，藉由對電晶體之通道部分（同 一位置）進行複數次之離子植入以使該部分之濃度變大。 然而，依據以上之構成，隨著元件的微細化之進展， 電晶體之通道長度也變得更短，而爲了抑制穿透效應之雜 質濃度也變得必須更大。因此，如習知般，對於3個區域（感 7 本纸張尺度適用中國國家標準（CNS ) Λ4規格（210X297公釐） -------.——，----^------,玎------0 ——.-! (請先閲讀背面之注意事項再填S本頁) A7 A7 經濟郎中央標準局員工消費合作社印製 五、發明説明（5 ) 測放大器、周邊電路、記憶格形成區域）以同一能量進行通 之水—入則會產生感測放大器形成區域、周邊電路形成 區域之電晶體表面的雜質濃度變大、臨限値== 點。除此之外，由於記憶格形成區域的通道區域之雜質濃 度大，故造成源極/汲極區城與通道區域之接合濃度變大， 、.~果，產生接合電場變強、接合漏電流增加之問題點。 本發明之目的係爲了解決上述般之課題者，以得可防 止穿透效應、同時具有低臨限値電壓的電晶體；又，得出 可抑制與源極/汲極區城之接合電場之半導體裝置，及此半 導體裝置之製造方法。 本發明之半導體裝置係，在半導體基板的主表面上， 至少形成同一型之第一、第二MIS型電晶體，且使得上述 第一、第二之MIS型電晶體的通道區城之自上述主表面起 向下方之雜質濃度分布之吸收峰分別位於不同之位置。 本發明之半導體裝置係，在半導體基板的主表面上， 至少形成同一型之具有既定臨限値之第一 MIS型電晶體、 及臨限値較第一電晶體爲大之第二MIS型電晶體；且形成 於上逑第一、第二MIS型電晶體的第一、第二通道區域之 第一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置。 本發明之半導體裝置係，在半導體基板的主表面上， 至少形成同一型之具有既定臨限値之第一 MIS型電晶體、 及臨限俊較第一電晶體爲大之第二MIS型電晶體；且形成 於上述第—、第二MIS型電晶體的第一、第二通道區域之 本紙張尺度賴㈣ (210X297公釐） ----------裝------、玎------線 (請先閱讀背面之注意事項再填寫本頁} A7 3〇6〇 B7 五、發明説明（6 ) 链 一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；上述第 一、第二雜質層之雜質濃度係，依據所形成之MIS型電晶 雜的臨限値而分別形成不同。 ^本發明之半導體裝置係，在半導體基板的主表面上， 土少形成同一型之具有轧定臨限値之第一 MIS型電晶體、 及臨限値較第一電晶體爲大之第二MIS型電晶體；且形成 於上述第一、第二MIS型電晶體的第一、第二通道區域之 第一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；至少上述 第-、第二通道區域之任一者之半導體基板的自主表面起 向下方之雜質濃度分布具有至少2個吸收峰。 ^本發明之半導體裝置係，在半導體基板的主表面上， .v成同一型之具有既定臨限値之第一 MIS型電晶體、 及臨限値較第一電晶體爲大之第二MIS型電晶體；且形成 於上逑第―、第二MIS型電晶體的第一、第二通道區域之 筑— 你〜、 一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；上述第 、第一雜質層係，至少含有不同的雜質。 本發明之半導體裝置係，至少在半導體基板的主表面 上形成分別構成感測放大器、周邊電路、記憶格之同一型 的第一、第二、第三MIS型電晶體，且上述第一、第二、 MIS _±_電目日體的通道區域之自上述主表面起向下方之 雜質濃度分布之吸收峰係分別形成於不同之深度。 -----------1------ΐτ------.it (請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（6 第一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置上述第 —、第二雜質層之雜質濃度係，依據所形成之MIS型電晶 體的臨限値而分別形成不同。 本發明之半導體裝置係，在半導體基板的主表面上， 至少形成同—型之具有既定臨限値之第一 MIS型電晶體、 及臨限値較第—電晶體爲大之第二MIS型電晶體；且形成 於上述第一、第二MIS型電晶體的第一、第二通道區域之 第、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上逑主表面起形成深度較深之位置；至少上述 第一、第二通道區域之任一者之半導體基板的自主表面起 向下方之雜質濃度分布具有至少2個吸收峰。 本發明之半導體裝置係，在半導體基板的主表面上， 至少形成同一型之具有既定臨限値之第一 MIS型電晶體、 及臨限値較第—電晶體爲大之第二MIS型電晶體；且形成 於上述第一、第二MIS型電晶體的第一、第二通道區域之 第一、第二雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；上述第 一、第二雜質層係，至少含有不同的雜質。 本發明之半導體裝置係，至少在半導體基板的主表面 上形成分別構成感測放大器、周邊電路、記憶格之同一型 的第一、第二、第三MIS型電晶體，且上述第一、第二、 第三MIS型電晶體的通道區域之自上述主表面起向下方之 雜質濃度分布之吸收峰係分別形成於不同之深度。 ----1------^------、訂------^ (請先閱讀背面之注意事項再填寫本頁) ㈣狀及通用中國國家標準（CNS ) Β7 A7 五、發明説明（6 :、第一雜質層係，第二雜質層與第一雜質層比較之下 一形成於自上述主表面起形成深度較深之位置；上述第 雜質I <雜質濃度係，依據所形成之MIS型電晶 體的臨限値而分別形成不同。 κ本發明之半導體裝置係'，在I導體基板的主表面上， 少J成同型之具有既定臨限値之第—MIS型電晶體、 及臨限値較第一常a被沒丄、够 , 電卵體爲大 < 第二MIS型電晶體；且形成 第上述第一、第二Mis型電晶體的第一第二通道區域之 第一雜質層係，第二雜質層與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；至少上述 2 — H道區域之任―者之半導體基板的自主表面起 °下方之雜質濃度分布具有至少2個吸收峰。 s本發明之半導體裝置係，在半導體基板的主表面上， 少y成同型之具有既定臨限値之第一 MIS型電晶體、 及臨限値較第—電晶體爲大之第二MIS型電晶體；且形成 、：上述第一、第二M1S型電晶體的第一、第二通道區域之 第一、第二雜質廣係，第二雜質看與第一雜質層比較之下 係形成於自上述主表面起形成深度較深之位置；上述第 -、第二雜質層係’至少含有不同的雜質。 本發明之半導體裝置係，至少在半導體基板的主表面 上形成分別構成感測放大器、周邊電路、記憶格之同一型 的第一、第二、第三MIS型電晶體，且上述第一、第二、 第一 MIS型電晶體的通道區域之自上述主表面起向下方之 雜質濃度分布之吸收峰係分別形成於不同之深度。 ------------私衣------1T------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中夬標隼局員工消費合作杜印製 〇呢）厶4規格（210\297公楚） 經濟部中央標隼局員工消費合作社印製 A7 五、發明説明（7 ) 本發明之半導體裝置係，在半導體基板的主表面上形 成？一型之第-、第二廳型電晶體，在上述第一廳型 電叩體之第一％道區城，自上述主表面起既定距離的深度 之位置形成第一高濃度層；在上述第二MIS型電晶體之第 一通道區域，自上述主表面起既定距離的深度之位置形成 第二高濃度層；在上述第二高濃度層與上述主表面間，在 不同深度的位置上至少形成】層雜質層。 本發明之半導體裝置係，在半導體基板的主表面上形 成同一型之第-、第二M【S型電晶體，在上述第一 MIS型 電w體之第一通道區域，自上述主表面起既定距離的深度 之位置形成第-向濃度層；在上述第二Mis型電晶體之第 -通道區域’自上述主表面起既定距離的深度之位置形成 第二高濃度看；在上述第二高濃度廣與上述主表面間，在 =同深度的位置上至少形成i層雜質層；上述第―、第二 高濃度廣所含之雜質與雜質居所含之雜質分別爲不同之物 質。 本發明〈製造方法係包含下列步驟：在半導體基板的 主表面上至少形成第一、第二活性區域之步驟；在上述第 -、第二活性區域之構成MIS型電晶體之第—、第二通道 區域中，以不同的離子植入能量進行離子植入，以形成具 有第-、第二雜質層之第一、第二通道區城步驟；在上述 第一、第二通道區域上形成閘極絕緣膜之步驟；在上述閘 極絕緣膜上形成開電極之步驟；在上述半導體基板表面上 如夾住上述第一、第二通道區城般形成源極Μ及極區域之步 良纸張尺度適财_家標準（⑽ 种衣------II------^ (請先閱讀背面之注意事項再填寫本頁) 經 濟 部 中 央 標 準 局 員 工 消 費 合 作 社 印 製 五、發明説明（ 本發明之半導體裳置係，在半導體基板的主表面上形 成同一型之第一、笼_ Q 弟~ MIS型電晶體，在上述第一 MIS型 電阳體之第-通道區域，自上述主表面起既定距離的深度 之位置=成第—高濃度廣；在上述第二纽s型電晶體之第 通f區域’自上述主表面起既定距離的深度之位置形成 第问濃度廣，在上述第二高濃度廣與上述主表面間，在 不同深度的位置上至少形成Μ雜質看。 本發明<半導體裳置係，在半導體基板的主表面上形 成^ 一型之第一、第二MIS型電晶體，在上述第一題型 電w體之第$道區城，自上述主表面起既定距離的深度 ^位置形成第—高濃度層；在上述第二MIS型電晶體之第 -通道區域，自上述主表面起既定距離的深度之位置形成 第二高濃度看；在上述第二高激度層與上述主表面間，在 不同冰度的位置上至少形成】層雜質層；上述第一第二 高濃度層所含之雜質與雜質屬所含之雜質分別爲不同之物 質。 本發明之製造方法係包含下列步碌：在半導體基板的 王表面上至少形成第一、第二活性區域之步驟；在上述第 -、第二錄區域之構成型電晶體之第_、第二通道 區域中，以不同的離子植入能量進行離子植入，以形成具 有第一、第二雜質層之第一、第二通道區域步驟,在上述 第-、第一通道區域上形成閘極絕緣膜之步螺；在上述間 極絕緣膜上形成開電極之步驟；在上述半導體基板表面上 如爽住上述第-、第二通道區域般形成源極續極區域 本紙張尺度適用中國國家梯準（CNS ) A4規格（2丨0乂297公釐 -Ill I · I-------------裝*-- (請先閱讀背面之注意事項再填寫本頁) ΪΤ------M!—-------- I · I —ii . 經濟部中央標準局員工消費合作社印製 、發明説明（8) 驟。 本發明之製造方法係 主表面上至少形成第 T到步驟：在半導體基板的 -、第二活性區=第二活性區域之步碌;在上述第 妲场•〈構成MIS型電晶體泛第一、笼一g、若 區域中，以不㈣離子植人能量進 一 有第-、第二雜質層一 …以形成具 第一、第二通道區域上♦成通道區域步驟；在上述 極猙後膣上形成閘極絕緣膜之步驟；在上述閘 如步躁在上述半導體基板表 面上 應―、第二通道區域般形成源、極级極區域之步 ，、形成上述第―、第二雜質K步樣，亦即，在 =一通輕域上選擇性地藉由第—離子植人能量以進行離 植入而形成第—雜質層之㈣，及在第二通道區域上i 擇性地藉由第二離子植人能量以進行離子植人而形成第二 雜質層之步驟。 、本發明之製造方法係包含下列步驟：在半導體基板的 主表面上土’>形成第_、第二活性區域之步驟；在上述第 一、第二活性區域之構成同一型的MIS型電晶體之第一、 第二通道區域中’以不同的離子植人能量進行離子植入， 以形成具有第一、第二雜質層 <第一、第二通道區域步驟； 在上迷第一、第二通道區域上形成閘極絕緣膜之步驟；在 上述閘極絕緣膜上形成閘電極之步碌；在上述半導體基板 表面上如夾住上述第一、第二通道區域般形成源極/汲極區 城之步驟。 本發明之半導體裝置的製造方法係包括下列步驟·用 裝丨I! 訂 線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家榡準（CNS ) A4規格 (210X297公釐） A7 B7 經濟部中央標準局員工消費合作衽印製
五、發明説明（9 ) 來在半導體基板的一主表面上分別形成感測放大器周邊 電路、記憶格之第-、第二、第三活性區域形成步螺；形 成於上述第一、第二、第三活性區域，構成第一、第二: 第三MIS型電晶體的通道區域之區域中，以不同的離子植 入能量進行離子植入，以形成具有第一、第二、第三雜$ 層之第一、第二、第三通道區域之步驟；在上述第一、第 —、第三通道區域上形成閘極絕缘膜之步驟·在上述閘極 絕緣膜上形成閘電極之步驟；在上述半導體基板表面上如 夾住上述第一、第二、第三通道區城般形成源極/汲極區域 之步驟。 本發明之半導體裝置的製造方法係包括下列步驟：在 半導體基板的主表面上形成至少第一、第二活性區域之步 驟，形成於上述第一、第二活性區城之第一、第二mis型 電晶體的第―、第二通道區域之自上述一主表面起既定深 度之第一、第二高濃度層形成步驟；在上述第二通道區域 之上述一王表面與上述第二高濃度層之形成位置間，在不 同/木度下形成雜質層之步驟；在上述第一第二通道區域 上形成間極絕緣膜之步驟；在上述閘極絕緣膜上形成閘 極《步驟；在上述半導體基板表面上如夾住上述第-、 二通道區域般形成源極/汲極區城之步驟。 【發明之實施形態】 實施里見^ 圖1係顯示本發明的實施形態1之半導體裝置的剖_ 圖’係顯不沿著形成於同一晶片上之MIS型電晶體的感S 電 第 面
HH (請先閱讀背面之注意事項再填寫本頁) HI» 1^1. · .裝· 訂 線 12 (210X297公釐） 經濟部中央標準局員工消费合作社印裝 A7 B7 五、發明説明（l〇 ) ^ ~ 放大器用電晶體、周邊電路用電晶體、記憶格用電晶體的 閘接長軸方向之剖面。 在圖中，1代表半導體基板，至少此半導體基板丨係， 藉由LOCQS場區絕緣膜2以電性地分離成感測放大器形 成用活性區域、周邊電路形成用活性區域記憶格形成用 活性區域·，在圖中，分別顯示形成有左側之感測放大器形 成用MIS型電晶體、中央之周邊電路形成用祕型電晶 體、右侧之記憶格形成用MIS型電晶體之狀態。 再者，4代表在感測放大器形成用電晶體的通道區域 A之較冰的位置藉由離子植入所形成之含有與并區同型的 雜質之第-雜質廣，其形成於較高濃度層3爲淺之位置。 代表在周邊電路形成用電晶體的通道區域β藉由離子植 入所形成、料成於較_放大„制電晶體的通道區 域A之第-雜質層4爲淺的位置之含有與并區同型的雜質 之第二雜質層。6代表在記憶格形成用電晶體的通道區域 C藉由離子植人所形成、且形成於較周邊電路形成用電晶 體的通道區域B之第二雜質層5爲淺的位置之含有與并區 同型的雜質之第三雜質層。 、 又，7代表在各電晶體的通道區域A、B、c上藉由 熱氧化法所形成之閘極絕緣膜；8代表形成於閘極心膜 7上之多結晶矽等構成之閘電極；9代表形成於閘電極8 之側剖面，由絕緣物質構成之邊牆；1〇代表形成於半導體 基板1的表面之如夾住通道區域般之具有咖構造的源極 /汲極區域。又，高濃度層3及第_、第二、第三雜質層*、 ---ί!---裝—— (請先聞讀背面之注意事項再填寫本頁) 訂 ί Μ —*----- 13
五
經濟部中央標準局員工消费合作社印製 發明説明（11 ) 表各層之A 圖中所讀形成帶狀’但此帶狀區域係代濃度以上之區域。閘電極8之大小爲， 在感測=用電晶體上，閑極長〇5…閘極寬2。 "m ;在形成於同一 0 y 日日片上疋周邊電路用電晶體上，閛極 長0.35 # m、閘裎貧丨丨 10 " m ;在記憶格用電晶體上， 閘極長0.25 " m、閘極寬〇 “出。 接著，圖2係顯示圖1之感測放大器用電晶體的Α1· =線所κ位置’亦即，對於通道區域a之自半導體基板 的王表面起向下方的距離之雜質濃度分布情形。又，圖3 爲顯示圖1之周邊電路用電晶體的B】-B2線所示之通道區 域B之雜質濃度分布情形。又，圖4係爲了顯示參考用之 源極7汲極區域的雜質濃度，而顯示出之通過源極/渡極區 城10之以C1-C2線所示的區域之雜質濃度分布情形。 如圖2至圖4所示般，設定爲低臨限値之感測放大器 用電晶體之第一雜質看4的雜質濃度吸收峰係形成於自半 導體基板1起較深的位置；設定爲高臨限値之記憶格用電 晶體之第三雜質層6的雜質濃度吸收峰係形成在半導體基 板1的主表面附近；設定爲中間臨限値之周邊電路用電晶 體之第二雜質層5係，其雜質濃度吸收峰係形成於雜質層 4與雜質層6的吸收峰之位置間。 接著’説明圖1之半導體裝置的製造方法。 首先，如圖5所示般，在構成p型半導體（矽）基板1之 非活性區域之區域中形成膜厚36〇〇埃之1〇(：：〇§場區絕緣 膜2，藉由此以形成複數個用來形成MIS型電晶體之活性 14 --------^-- (請先閱讀背面之注意事項再填寫本頁)
,1T 線 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公釐）
經 濟 部 中 A 標 準 扃 Μ 工 消 費 合 作 社 印 製 區域。之後，在形成P型MOSFET(以下稱P型電晶體）之 區域塗上光阻劑作爲光罩，而爲了僅在形成N型電晶體之 區域形成丼區，在例如500KeV、5E12cm·2之條件下進行 硼的植入。 ' >接著，在形成P型電晶體之區域上形成阻抗圖形以作 爲光阻罩，例如在150KeV、1E12cm-2的條件下進行蝴的 離子植入，而在形成N型電晶體的區域上形成用來分離通 遺之高濃度層3。此處所形成之高濃度層3係位於l〇c〇s 場區絕緣膜2的正下方，且在構&電晶體通道區域之較深 位置處，其雜質濃度之吸收峰係形成於自半導體基板ι的 主表面起深度4〇〇〇埃的位置。 之後，如圖6所示般，在感測放大器用N型電晶體之 形成區域以外之區域上形成光阻罩n ，藉此以在例如 lOOKeV、7E12cm_2之條件下進行硼的離子植入，而形成 第-雜質看4。此第-雜質層4之雜質濃度之吸收峰係形 成於自半導體基板1的主表面起深度3〇〇〇埃處。當完成離 子植入後，除去光阻罩n。 接著，如圖7所示般，在周邊電路用Ν型電晶體之形 成區域以外之區域上形成光阻罩〗2 ’藉此以在例^ 5〇KeV、6E12cm-2之條件下進行硼的離子植入，而形成第 二雜質層5。此第二雜質屬5之雜質濃度之吸收峰係形成 於自半導體基板1的主表面起深度17〇〇埃處。當完成離子 植入後，除去光阻罩12。 接著，如圖8所示般，在記憶格用㈣電晶體之形成 本紙張尺度制巾闕
裝 15 經濟部中央標準局員工消f合作社印製 A7 __________B7 五、發明説明（13 ) --- 區域以外之區域上形成光阻罩13,藉此以在例如皿以、 5E12Cm-2之條件下進行硼的 嗶于植入，而形成第三雜質層 =第二雜質看6之雜質濃度之吸收峰係形成於自半導 體基板1的主表面起深度_埃處。當完成離子植入後， 接著，藉由熱氧化以積層出厚度11〇埃之閘極絕緣膜 7 ’藉由此’再積層出例如厚度2〇〇〇埃之多結晶碎後，藉 由進行任意形狀之圖形化以形成閘電極8。之後，爲了在 半導體基板i的表面形成具有LDD構造之源極通極電極 10疋低濃度雜質區域(N-區域），在例如4〇Kev、45度、 0E〗2cm·2之條件下進行砷之斜轉動植入。 又 接著，積層出厚度1_埃之TE〇s(正秒酸四乙酿）氧 化膜，之後，藉由蝕刻以在閘電極8之側剖面形成邊牆9。 接著，在例如60KeV、3E15cm·2之條件下進行砷之離子植 入，而在自主表面起直到深度0.〗"阳之區城形成源極 極區域10之高濃度雜質區域(N+區域，濃度1E2〇cm 3)。經 由以上之步驟以形成圖丨之半導體裝置。 在如此般所形成之半導體裝置中，3己合所要得到之具 有不同臨限値之用來作爲感測放大器、周邊電路、記憶格 之電晶體，藉由調整雜質濃度，並調整雜質濃度分布中之 吸收峰的位置（深度），故可達成各個電晶體的特性之最適 化0 例如，感應放大器形成用之電晶體係，由於其通道分 布係如圖2所示般形成於較深之位置，故就算吸收峰之雜 16 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ I! I I I - i— I 11 (請先閲讀背面之注意事項再填寫本頁) 、-° A7 A7
經濟部中央標準局員工消費合作社印製 五、發明説明（14 ) 質濃度大，由於可使得半導體基板〖之主表面的雜質濃度 變小，故可抑制穿透特性，同時可達成低臨限値。 又，由於記憶格部之通道分布係如圖4所示般形成於 較淺的位置，故可抑制在與源極/汲極區域l〇的分布之交 叉位置上之雜質濃度，亦即將接合濃度抑制爲相當小，二 接合電場也會很小，因此可將接合漏電流抑制成相當小。 再者，周邊電路用電晶體係，由於雜質濃度之吸收峰 位置係設置於感測放大器與記憶格之中間點，故可將 限値設定爲其等中間之値。 又’圖1之半導體裝置的製造方法係，在所要得到之 具有不同臨限値之用來作爲感測放大器、周邊電路、交憶 格之電晶體之各個區域中，藉由選擇性地使用不同的植入 能量以植入雜質，以分別形成上述般之㈣濃度㈣ 位置不同之第—、第二、第三雜質層4、5、6。藉由如 此般之雜質離子植人，可得出具有最適特性之半導體裝 置。 再者，在上述之説明中，係僅描述有關N型電晶體之 形成’而有關P型電晶體之形成係，首先在形成N并區後， =電晶體之形成方法相同般，將雜質來源置換成逆導 電型者即可製造出。又，雜質之來源並不以上述爲限，亦 可2其他物質，·只要形成相同的離子植入能量的強度間 《關係，料對不同用途的電晶體之臨限値特性 足0 又’上迷<半導體裳置中’閘極絕緣膜7、閘電極8、 f詩先閲讀背面之注意事項再填轉本頁)
經濟部中央標準局負工消費合作社印裝 A7 五、發明説明（15 ) ~ --— 源'極/沒極區城10皆形成相同的大小，但依據其等各個電 晶體的特性，亦可分別藉由不同的步碌，選擇性的形成不 同的大小。 實施形態2 在已説明的實施形態1中，形成於感測放大器用、周 邊電路用、記憶格用電晶體的通道區域 第二、第三雜質層4、5、6係皆含有相同的雜質（例如 硼但此實施形態2之半導體裝置係如圖9所示般，其特 徵在於，形成在設定爲最高臨限値之記憶格用電晶體的通 道區域C之第三雜質區城6a係，由不同於其他之第一第 二雜質層4、5所含的雜質之物質所構成(例如銦）。 圖10係顯示此實施形態2之記憶格形成用電晶體的自 半導雜基板1之主表面起向下方之C1_CW面之雜質濃度 分布情形。 此雜質濃度分布係，在自主表面起深度較淺的位置具 有一吸收峰，且在更下方形成有用來分離通道之高濃度層 3的吸收峰。 接著，説明有關圖9之半導體裝置的製造方法。首先， 依照實施形態1之圖5〜圖7所示之製造方法進行處理，以 形成膜厚3600埃之LOCOS場區氧化膜、高濃度層3、第 一、第二雜質層4、5。接著，同實施形態丨般，在記憶 格形成用N型電晶體的形成區域以外之區域形成光阻罩 U，接著，如圖1丨所示般，進行此實施形態的特徵之銦 的離子植入。此離子植入係在50KeV、lEI3cnT2的條件下 18 本紙張尺度適用中關家標準（CNS ) Μ· ( 2丨Q χ Μ?公幻 (請先閱讀背面之注意事項再填寫本頁) -裝· 線------
-I I I I I I I 1- -« fj HI n A7 經濟部中央標準局貝工消費合作社印策 五、發明説明（16 進行，以在靠近半導體基板丨的主表面之位置上形成含有 銦之第三雜質層。 之後，選擇性地除去光阻罩13，同實施形態丨般依序 形成閘極絕緣膜7、閘電極8、具有LDD構造之雜質擴散 層的低濃度區域(N—區域）、由已形成之低濃度區域(N —區 域）及新形成之高濃度區域(N+區域）所構成乏源極/汲極區 域10，如此以得出圖9之半導體裝置。 在如此般所形成之半導體裝置中，藉由在記德格電晶 體的通道植入時使用質量較蝴爲大之離子，不僅可使得雜 質濃度的吸收峰之濃度變大，且如圖1〇所示般其分布會變 得陡11肖，即可將與源極/汲極區域1 〇之接合濃度（圖1 〇中之 在雜質分布的交叉位置上之雜質濃度値）抑制在極小値。 藉由此，既可維持感測放大器形成用、周邊電路形成 用電晶體的性能，同時可形成具有更高的穿透酎性、更低 的接合漏電流之記憶格形成用電晶體。 又，此處係僅舉銦作爲例子，亦可取代銦而使用一般 之質量較爲大之同導電型的雜質。又，有關植入能量雜 質濃度方面，考慮其與其他電晶體間之大小，只要使其形 成相同趨勢的變化即可。又，亦可對於形成於周邊電路形 成用電晶體或感測放大器形成用電晶體的通道區域上之電 晶體選擇性地使用细作爲雜質。 實施形態3 接著，説明本發明的實施形態3。 在實施形態1中，形成於通道區域A、b、c之雜質 19 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· -訂 線 經濟部中央標準局員工消費合作社印製 ^υ6〇7χ A7 __________B7 五、發明説明Ο7 ) 層皆爲1層，而此實施形態3係，如圖12所示般，其特徵 在於，在周邊電路形成用之具有中間的臨限値之電晶體與 記憶格形成用之具有較高臨限値之電晶體之通道區域B、 C上形成複數層的雜質層。 如圖12所示般’在圖中央之周邊電路形成用電晶體與 圖右側之記憶格形成用電晶體之通道區域B、C上，除了 如實施形態1之圖1所示般形成於該等電晶體的通道區城 之第二、第三雜質層5、6之外，尚在此第二、第三雜質 層與高濃度層3之間形成第一雜質層4a、4b。又，此第 一雜質層4a、4b之雜質濃度分布係，與形成於感測放大 器形成用電晶體的通道區域A之第一雜質層4形成同樣的 分布。 圖13、14、15係分別顯示如圖12所示之半導體裝置 的感測放大器形成用、周邊電路形成用、記憶格形成用的 電晶體的A1-A2、B1-B2、C1-C2剖面之自主表面起向下 方之雜質濃度分布情形。A1-A2及B1-B2係顯示電晶體的 通道區域之雜質濃度分布；C1-C2係爲了瞭解與源極/汲 極區域10的雜質濃度間之關係，故顯示通過源極/汲極區 域]0的位置之雜質濃度分布。 如圖13所示般’ A1-A2位置上之雜質濃度分布係與實 施形態1所示之圖2的雜質濃度分布相同。又，如圖14所 示般，具有中間的臨限値的電晶體之B1-B2位置上之雜質 濃度分布係，形成在實施形態1之圖3所示的周邊電路形 成用電晶體的通道區城B之高濃度層3與第二雜質看5的 20 本紙張尺度^國家樣準（CNS ) A4規格（210X297^ ) ~ — -- --裂------訂------線！ (請先閱讀背面之注意事項再填寫本頁} 經濟部中央標率局員工消費合作社印製 A7 _______B7五、發明説明（18 ) ~ ~ ' --- 吸收峰間具有第一雜質層4a的吸收峰之雜質濃度分布 又，如圖15所示般，具有較高臨限値之電晶體的do 位置上之雜質濃度分布係，形成在實施形態丨之圖*所示 之記憶格形成用電晶體的通道區域c之高濃度層3與第二 雜質層6的吸收峰間具有第一雜質層h的吸收峰之雜質濃 度分布。 接著，説明此實施形態3之如圖12所示般之半導體裝 置的製造方法。首先，如實施形態〗之圖5所示般，在半 導體基板1的主表面上形成L0C0S場區氧化膜2 ,藉由此 在N型電晶體形成區域以外之區域選擇性地形成光阻罩 11，藉由此在N型電晶體形成區域植入硼以形成并區。接 著，藉由光阻罩11以在構成半導體基板1内部的通道區域 A、B、C之區域及locos場區絕緣膜2的正下方形成高 濃度層3。 之後’在實施形態1中，係如圖6所示般，在感測放 大器形成用N型電晶體形成區域以外之區域形成光阻罩 11 ’藉由此以選擇性地僅在感測放大器形成區域進行離子 植入’以形成第一雜質層4。但在此實施形態係，如圖 所示般’藉由已形成之光阻罩u而在N型電晶體的整個 形成區域，例如在15〇KeV、1E丨2cm·2的條件下進行硼的 離子植入，藉由此而不依據想要形成之電晶體的臨限値， 以在感測放大器用、周邊電路用、記憶格用N型電晶體的 通道區城A、B、C上形成第一雜質層4、4a、4b，接 著除去光阻罩11。 本紙張尺度適用巾國國家標準（CNS ) M規格（训、〆297公董） I I . ：--^-- (請先閱讀背面之注意事項再填寫本頁) 訂 線—— 經濟部中央標準局員工消費合作杜印聚 A7 _________B7 五、發明説明（19 ) 之後，同實施形態1，如圖17所示般，在周邊電路形 成用N型電晶體形成區域以外之區城上形成光阻革12， 藉由此在周邊電路形成用N型電晶體的通道區域A、B、 C上，例如在5〇KeV、6E12cm·2的條件下進行硼的離子植 入，以在較已形成之第一雜質層4a爲淺的位置上形成第二 雜質層5。接著，如圖18所示般，形成光阻罩13，藉由 此以選擇性地在記憶格形成用電晶體的通道區域c，在例 如20KeV、8E12cm·2的條件下進行硼的離子植入，以在已 形成之第一雜質層4b的上部形成靠近半導體基板】的主表 面的表面之第三雜質層6。 之後，選擇性地除去光阻圖形13，同實施形態1，依 序形成出閘極絕緣膜7、閘電極8、邊牆9、具有ldd構 造之源極/汲極區域10，以得出如圖12所示般之半導體裝 置。又，藉由在離子植入時使用逆導電型的離子種類，依 照N型電晶體的製造方法進行處理，亦可形成出p型電晶 體。 在如此般形成出之半導體裝置中，同實施形態1般， 由於在具有不同的臨限値之通道區城A、B、c上，不僅 調整雜質濃度、同時亦調整雜質濃度分布之吸收峰位置， 故可形成特性分別適於感測放大器形成用、周邊電路形成 用、汜憶格形成用電晶體的構造。又，在此實施形態3中， 由於在N型電晶體形成區域的整個面上進行朝感測放大器 形成用電晶體的通道A之離子植入，以共通地使用在藉由 光阻罩11以形成丼區時、高濃度層3之形成時、在第一雜 ^------.訂------0 ! (請先閲讀背面之注意事項再填寫本頁) 22
A7 B7 經濟部4-央標準局員工消費合作社印製 五、發明説明（20 ) 質層4、4a、4b形成時，故可使用較少的製造步骤以得 出具有最適特性之半導體裝置。 接著，藉由在周邊電路形成用電晶體及記憶格形成用 電晶體的通道區城B、C形成第一雜質層4a、4b，以形 成在通道區域B、C的較深位置上具有高濃度層之構成， 故可減少在較淺區域之雜質植入量，因此可達成半導體裝 置全體的低臨限値化。 實施形態4 又，如實施形態2所示般，亦可選擇性地在臨限値設 疋爲較向之記憶格形成用電晶體的通道區域C上，取代雜 質蝴所構成之第二雜質看6，而如圖19所示般，形成使用 銦作爲雜質之第三質層6a。 圖20係顯示圖19所示之在半導體裝置的記憶格形成 用電晶體的通道區域C形成含有以銦作爲雜質之第三雜質 層6a時之通過源極/汲極區域10之c_C剖面的半導體基板 1的自主表面向下方之雜質濃度分布情形。 在圖20中’沿著自半導體基板！的主表面朝深度變深 之方向，首先，具有第三雜質層6a之陡峭的吸收峰，接著 有第一雜質層4b的吸收峰、高濃度層3的吸收峰。 又，逆導電型之雜質擴散區城所構成之療心及極區域 10的分布係，自半導體基板的表面起形成有較大的濃产， 而在第三雜質區域6a與第一雜質區域仆之吸收峰間^在 雜質濃度極小點附近會產生接合。由於第= 、 、一維質廣6a係# 用質量較硼爲大之銦作爲雜質，故雜質分布之吸收峰 23 Μ氏張尺度適用中國國家標準（CNS ) A4規格（210X 297公董） (請先閱讀背面之注意事項再填寫本頁) -裝 泉 -Iff fur nt A7 ______ B7 五、發明説明（21 ) 成陡峭的形狀，而具有就算吸收峰濃度大，亦可簡單地將 接合位置之雜質濃度抑制爲較小般地進行調整之效果。 又’感測放大器形成用電晶體、周邊電路形成用電晶 體之性能係與實施形態1相同般，而有關記憶格形成用電 晶體係’可形成耐穿透性更高、接合漏電流更低之電晶體。 實施形態5 接著’説明有關本發明之實施形態5。圖21係顯示實 施形態5的半導體裝置之剖面圖，自圖面之左側起依序形 成有感測放大器形成用電晶體、周邊電路形成用電晶體、 記憶格形成用電晶體。圖21中之2a係代表膜厚較實施形 態1中爲小之膜厚2300埃之LOCOS場區氧化膜；3a、 3b、3c係分別代表形成於構成電晶體的通道區域的區域 上之高濃度層。此外，使用同一符號代表已用過的符號所 代表之同一或相當之部分。 經濟部中央標準局員工消費合作社印製 (#先閱讀背面之注意事項再填寫本買) 接著，圖22、23、24係分別顯示圖21中各個電晶體 的自半導體基板1的主表面朝深度變深方向之Ai_A2 、 B1-B2、C1-C2位置的雜質濃度分布。首先，在顯示通過 感測放大器形成用電晶體的通道區域A的部分之雜質濃度 分布之圖22中，其分布係，可看到位於自半導體基板的表 面起較深的位置之高濃度層33之雜質濃度的吸收峰。 又’在顯示通過周邊電路形成用電晶體的通道區域B 的部分之雜質濃度分布之圖23中，其分布係，除了具有如 圖22所示之高濃度層3b，同時在較其爲淺的位置上形成 有第一雜質層5的吸收峰。在顯示通過記憶格形成用電晶 本紙張尺度適用中國國家梂準（CNS ) Λ4ί^7Τ^χ297^ )
五、發明説明（22 ) 體的通道區域C的部分爻雜哲 你“目女山 農度分布之圖24中，其分布 係，除了具有與如圖22所示之*
_ & 一 a々丁又円濃度層3a相同般之高濃 二二“，同時在較圖23的第二雜質廣5的吸收 峰位置爲淺的位置上形成第三雜質層6的吸收峰。又，與 源極/ ;及極區域1 〇的接合值，形# U ώ a 接。係，形成於第三雜質層ό與高濃 度層3c間之低濃度部分。 接著，説明上述般之半導體裳置的製造方法。首先， 圖25所純，在構成p料導體基心的主表面之非活 ϋ區域之區城上’形成膜厚極薄之L〇⑺S場區絕緣膜 2a(膜厚爲實施形態η中所形成之場區絕緣膜2的 3/4) 〇 之後，如圖26所示般，在半導體基板1之Ν型電晶體 形成區域之整個面上，例如在3〇〇KeV、5£12咖_2之條件 下進行㈣離子植人，以形成丼區。接著，如圖㈣示般， 例如在lOOKeV、7E12cm-2之條件下進行蝴的離子植入， 以在UXX)S輕絕賴2a^T相成分離料高濃度 層3及在各個通道區域A、B、c的下部形成高濃度層 3a 、 3b ' 3c 。 接著，如属27所示般，在周邊電路形成用電晶體 的形成區域以外之區城形成光阻罩12,藉由此光阻罩12， 而在例如50KeV、4E12cm_2之條件下進行硼的離子植 入，以形成第二雜質層5。之後，除去光阻罩I]。 接著，如圖28所示般，在記憶格形成用n型電晶體的 形成區域以外之區域形成光阻罩13，藉由此光阻罩13， 25 本紙張尺度適用中國國家標準（CNS ) a4規格（210X297公釐） ----------^ — (請先閲讀背面之注意事項再填寫本頁) -β 經濟部中央標準局員工消費合作社印裝 ------------- .1 I - - —II · 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（23 ) 而在例如20KeV、6E12cm·2之條件下進行硼的離子植 入，以形成第三雜質層6。之後，除去光阻罩13。接著， 與其他之實施形態相同般，藉由形成閘極絕緣膜7、閱電 極8、邊牆9、具有Ldd構造之源極/汲極區域1〇，以形 成圖21所示之半導體裝置。又，藉由進行逆導電型的雜質 植入，亦可形成出p型電晶體。 在如此般所形成之半導體裝置中，在各個電晶體的通 道區域A、B、C上，由於不僅調整雜質濃度，同時調整 雜質濃度分布之深度，故可達成感測放大器形成用周邊 電路形成用、記憶格形成用電晶體的特性之最適化。再者， 在感測放大器形成用電晶體的通道區域八上，例如形成有 高濃度層3a而未形成有附加之雜質層，故可使用最少的步 踩而得出具有最適特性之電晶體。 實施形態6 接著，圖29係顯示本發明的實施形態6之半導體裝 置。在圖29所示之半導體裝置中，自圖面之左側起依次形 成有感測放大器形成用、周邊電路形成用、記憶格形成用 之電晶體。 在前述之實施形態5中’在記憶格形成用電晶體的通 道區域C上形成含有以蝴作爲雜質之第三雜質屬6。而依 據此實施形態6之半導體裝置係，其特徵在於，在記憶格 3用電晶體的通道區域C形成含有以質量較蝴爲大之銦 =雜質、且雜質濃度分布爲具有陡哺的吸收蜂之第三雜 質層6a ;其他的構成係與實施形態$相同。 裝 . 訂 線 (讀先閱讀背面之注意事項再填寫本頁) 26
經濟部中央標準局員工消費合作社印製 A7 _____B7 五、發明説明（24 ) 圖30係顯示通過圖29的半導體裝置之記憶格形成用 電晶體的源接/汲極區域丨〇之位於Ci _C2位置之半導體基 板1的自主表面向下方之雜質濃度分布情形。 在圖30中’自半導體基板之主表面朝向内部（深度更 深之方向），首先具有第三雜質層以之雜質濃度的吸收峰， 接著在較深之位置上，形成有高濃度層3a的雜質濃度吸收 峰0 接著，説明圖29之半導體裝置的製造方法。首先，同 實施形態5般，進行如圖25〜圖27所示之處理；之後，如 圖31所示般，在記憶格形成用電晶體的形成區城以外之區 域形成光阻罩13，藉由此光阻罩13，在例如50KeV、 lE13CnT2的條件下進行銦等質量較硼爲大之3償離子的植 入，以形成第三雜質層6a。 之後，選擇性地除去光阻罩Π，之後，同實施形態5 般形成閘極絕緣膜7、閘電極8、邊牆9、具有lDD構造 之源極/汲極區域10 ,以得出如圖29所示之半導體裝置。 又，藉由進行逆導電型的雜質植入，進行與上述之N型電 晶體的形成方法相同的處理亦可形成出p型電晶體。 在如此般所形成之半導體裝置中，藉由在記憶格形成 用電晶體的通道區城C使用質量大的3價離子之植入，不 僅可使得雜質濃度分布之吸收峰濃度値變大，同時可使得 分布變的陡峭，故可使得源極/汲極區域1〇與通道區城之 接合濃度抑制成較小値。藉由此，可使得感測放大器形成 用、周邊電路形成用電晶體的性能維持與實施形態5相 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公後） ---裝------、訂------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（25 ) 同，同時可使得記憶格形成用電晶體形成具有更高的耐穿 透特性、更小的接合漏電流之構造。 由於本發明具有如上所説明般之構成，故 般之效果。 』逆风r、 對於形成於同一晶片上之至少2個電晶體，藉由使得 形成於各個通道區域之雜質看的雜質濃度的吸收峰形成於 =的：度，以調整電晶體的臨限値，故可得出具有最適 特性<電晶體。 再者，對於形成於同-晶片上之至少2個電晶體，藉 由使得形成於各個通道區域之雜質屬形成於不同的深度， =調整電晶雜的臨限値，故可得出具有最適特性之電晶 體0 X料«個具有衫定料㈣裝㈣感測放大 路形成用、記憶格形成用之不同臨限値 ^體，4由使得形成於各個通道區域之雜質㈣雜質濃 =吸收峰形成料同的深度，以調整電晶體的臨限値， 故可得出具有最適特性之電晶體。 述私元成於同—晶片上之複數個電晶體，藉由使得形 成於各個Μ輯之„層„於Μ㈣度，且 個通道區域之雜質濃度分布形成具有2個以上的吸收峰之 =成’以形成使得通道區域的表面雜質濃度抑制爲小具 t臨限値的電晶體；同時藉由使得形成於各個通道區域 疋雜質層的雜質濃度吸收峰形成於不同之深度，以調整電 體的臨限値，故可得A具有最料性之電晶體。
28
經濟部中央標隼局員工消費合作社印製 A7 ---_- B7 五、發明説明（26 ) 又’藉由使用其他的雜質作爲植入不同的電晶體的通 道區域中之雜質，以將特定通道區域之雜質濃度分布調整 爲較陡峭’故可使得源極/汲極區域與通道區城的接合濃度 抑制爲小’同時可提高耐穿透特性，並將接合漏電流抑制 爲小。 再者’藉由使得具有如設定爲半導體裝置的感測放大 器形成用、周邊電路形成用、記憶格形成用之不同臨限値 的3個電晶體的通道區域之雜質濃度分布的吸收峰形成於 不同的深度，以調整電晶體的臨限値，故可得出具有最適 特性之電晶體。 又，在第一、第二Mis型電晶體的通道區域之較深的 位置形成共通之高濃度層，藉由此以在較第二型電晶 體的通道區域的高濃度層之形成位置爲淺的位置上形成雜 質層，而使得形成於第一、第二MIS型電晶體的通道區域 之高濃度層可兼作爲分離通道用及臨限値調整用；又，由 於如第二MIS型電晶體的通道區域般除了高濃度廣之外尚 在較淺的位置形成雜質層，故可更進一步對臨限値進行精 度極佳之調整。 再者’藉由使用2種以上的雜質作爲植入電晶體的通 道區域中的雜質，故可選擇性地將雜質濃度之分布調整爲 陡哨，藉由此’可使得源極/汲極區域與通道區域的接合濃 度抑制爲小’同時可提高耐穿透特性，並將接合漏電流抑 制爲小。 又，本發明之半導體裝置的製造方法係，在同—晶片 29 本紙張尺度適家鮮（CNS )機格（21GX 297公疫)'' ---—— ^------’玎------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A7 ___ B7 _ 五、發明説明（27 ) 上進行不同離子植入能量之離子植入，藉由此處理可調整 通道區域之雜質濃度分布，故可得到由各個具有最適特性 之不同的臨限値之電晶體所構成之半導體裝置。 又，本發明之半導體裝置的製造方法係，具有在通道 區城形成自半導體基板的表面起形成深度不同之複數的雜 質層之步驟，藉由使用不同的離子植入步驟以丨層]層形 成出各電晶體，故在各個電晶體上可形成出具有最適雜質 濃度分布之通道區城，因此可形成出由具有最適特性之電 晶體所構成之半導體裝置。 又，本發明之半導體裝置的製造方法係，在同一晶片 上進行不同離子植入能量之離子植入，藉由此處理可調整 通道區域之雜質濃度分布，故可得到由各個具有最適特性 之不同的臨限値之電晶體所構成之半導體裝置。 又’本發明之半道體裝置的製造方法係，對於形成於 同一晶片上之臨限値不同的感測放大器、周邊電路、記憶 格形成用電晶體的通道區域，進行不同離子植入能量之離 子植入，藉由此處理可調整通道區域之雜質濃度分布，故 可得到由各個具有最適特性之不同的臨限値之電晶體所構 成之半導體裝置。 又’本發明之半導體裝置的製造方法係，具備在形成 於同一晶片上之第一、第二電晶體的通道區城上，形成兼 作爲分離通道用與調整臨限値用之共通的高濃度層之步 綠；同時在第二電晶體的通道區域，在主表面與高濃度廣 間的位置上選擇性地形成高濃度層，故可使得各電晶 I n 訂 線 (請先閱讀背面之注意事項再填寫本頁)
衫臨限値，„得出具有分離通道效果之半導 【圖面之簡單説明】 圏1係顯示本發明的實施形態1之半導體裝置的剖面 圖 圖 圖 經濟部中央標準局員工消費合作社印製 =系顯示本發明的實施形態1切質濃度分布圖。 =係顯轉發㈣實_態1切質濃度分布圖。 ㈣本發明时麵Κ雜《度分布圖。 圖5係顯示本發明时麵態製造流程圖。 圖6係顯示本發明的實施形態i之製造流程圈。 圖7係顯示本發㈣實施形K製造流程圖。 圖8係顯示本發明的實施形態1之製造流程圖。 圖9係顯$本發明的實施形態2之半導體裝置的剖面 圖1〇係顯示本發明的實施形態2之雜質濃度分布圖。 圖11係顯示本發明的實施形態2之製造流程圖。 圖12係顯示本發㈣實施形態3之半導體裝置的剖面 圖13係顯示本發明的實施形態3之雜質濃度分布圖。 圖14係顯示本發明的實施形態3之雜質濃度分布圖。 圖15係顯示本發明的實施形態3之雜質濃度分布圖。 圖16係顯示本發明的實施形態3之製造流程圖。 圖17係顯示本發明的實施形態3之製造流程圖。 圖18係顯示本發明的實施形態3之製造流程圖。 ----—^-------ΙΤ------^ (請先聞讀背面之注意事項再填寫本頁) 31 本紙張尺度適用中國國家樣隼（CNS )八4規格（210X297公楚：） 圖 圖 圖 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（29 ) 圖19係顯示本發明的實施形態4之半導體裝置的剖面 圖20係顯示本發明的實施形態4之雜質濃度分布圖。 圖21係顯示本發明的實施形態5之半導體裝置的剖面 〇 圖22係顯示本發明的實施形態5之雜質濃度分布圖。 圖23係顯示本發明的實施形態5之雜質濃度分布圖。 圏24係顯示本發明的實施形態5之雜質濃度分布圖。 圖25係顯示本發明的實施形態5之製造流程圖。 圖26係顯示本發明的實施形態製造流程圖。 圖27係顯示本發明的實施形態製造流程圖。 顯示本發明的實施形態5之製造流程圖。 丨顯林發明的實施形態6<半導體裝置的剖面 ==4_實施形態6之雜質濃度分布圖。 發明的實施形態6之製造流程圖。 圖32係顯示習知技術之圖。 圖33係顯示習知技術之圖。 圖34係顯示習知技術之圖。 圖35係顯示習知技術之圖。 圖36係顯示習知技術之圖。 圖37係顯示習知技術之圖。 圖38係顯示習知技術之圖。 圖39係顯示習知技術之圖。 32 私衣------II------^ (請先閱讀背面之注意事項再填寫本頁) 卜紙張尺度適财關^ 210 X297公釐） ^^GG7l A7 B7五、發明説明（30 ) 【符號説明】 卜半導體基板，2、2a〜LOCOS場區絕緣膜，3、3a〜 高濃度層，4、4a、4b〜第一雜質層，5〜第二雜質層， 6、6a〜第三雜質層，7〜閘極絕緣膜，8〜閘電極，9〜邊 牆，10〜源極/汲極區域，11、12、13〜光阻罩。 I II 裝— — I I 訂矣 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印策 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）

Claims (1)

  1. 經濟部中央標準局員工消費合作社印製 3ϋβ〇7ΐ is8 C8 _ D8 六、申請專利範圍 1. 一種半導體裝置，在半導體基板的主表面上至少形 成同一型之第一、第二MIS型電晶體，上述第一、第二 MIS型電晶體的通道區域之自上述主表面朝下方之雜質濃 度分布的吸收峰係分別位於不同的位置。 2. —種半導體裝置，在半導體基板的主表面上，至少 形成同一型之具有既定臨限値之第一 MIS型電晶體、及臨 限値較第一 MIS型電晶體爲大之第二MIS型電晶體；且形 成於上述第一、第二MIS型電晶體的第一、第二通道區域 之第一、第二雜質層係，上述第二雜質層與上述第一雜質 層比較之下係形成於自上述主表面起深度較深之位置。 3. 如申請專利範圍第2項所述之半導體裝置，其中， 上述第一、第二雜質層之雜質濃度係，依據所形成之MIS 型電晶體的臨限値而分別形成不同。 4. 如申請專利範圍第2項所述之半導體裝置，其中， 至少第一、第二通道區域之任一者之半導體基板的自主表 面起向下方之雜質濃度分布具有至少2個吸收峰。 5. 如申請專利範圍第2項所述之半導體裝置，其中， 上述第一、第二雜質層係，至少含有不同的雜質。 6 —種半導體裝置，至少在半導體基板的主表面上形 成分別構成感測放大器、周邊電路、記憶格之同一型的第 一、第二、第三MIS型電晶體，且上述第一、第二、第三 MIS型電晶體的通道區域之自上述主表面起向下方之雜質 濃度分布之吸收峰係分別形成於不同之深度。 7.—種半導體裝置i在半導體基板的主表面上形成同 34 本紙張尺度適用---— I II I I n ~~ 訂 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印装 A8 B8 C8 D8 、申請專利範圍 一型之第一、第二MIS型電晶體，在上述第一 MIS型電遥 體之第一通道區域，自上述主表面起既定距離的深度之包 置形成第一高濃度層；在上述第二MIS型電晶體之第二场 道區域，自上述主表面起既定距離的深度之位置形成第二 向濃度層；在上述第二高濃度層與主表面間，在不同深肩 的位置上至少形成1層雜質層。 8.如申請專利範圍第7項所述之半導體裝置，其中， 上述第一、第二高濃度層所含之雜質與雜質曆所含之雜質 分別爲不同之物質。 9_ 一種半導體裝置之製造方法，包含下列步驟：在半 導體基板的主表面上至少形成第一、第二活性區域之步 驟，在上述第一、第二活性區域之構成MIS型電晶體之第 -、第二通道區域中’以+同的離子植入能量進行離子植 入’以形成具有第-、第二雜質層之第―、第二通道區域 步驟；在上述第-、第二通道區城上形成閘極絕緣膜之步 驟；在上述閘極絕緣膜上形成閘電極之步驟；在上述半導 體基板表面上如轉上述第…第二通《域般形成源心 沒極區域之步驟。 10.如申請專利範圍項所述之半.導體裝置之製造方 法，其中，另包含形成上述第一、第二雜質層之步驟；亦 即’在第-通道區域上選擇性地藉由第一離子植入能量以 逐行離子植人而形成第—雜質層之步驟，及在第二通道區 2選擇性地藉由第二離子植人能量以進行離子植入 成第二雜質層之步驟。 / -----------^-------IT------# (請先-W讀背面之注意事項再填寫本頁) 35
    經濟部中央標準局員工消費合作社印製 C8 _ ______D8 六、申請專利範圍 '一 11. 一種半導體裝置之製造方法，包含下列步驟：在半 導體基板的主表面上至少形成第-、第^㈣區域ο 驟；在上述第-、第三活性區域之構成同一型的第一、第 二MIS型電晶體的第―、第二通道區域中，以不同的離子 植入能量進行離子植入，以形成具有第一、第二雜質層之 第一、第二通道區域步驟；在上述第一第二通道區域上 形成開極絕緣膜之步綠；在上述閘極絕緣膜上形成閉電極 之步驟；在上述半導體基板表面上如夾住上述第一、第二 通道區城般形成源極/汲極區域之步驟。 12. -種半導體裝置之製造方法，包括下列步驟用來 在半導體基板的主表面上分別形成感測放大器、周邊電 路、記憶格之第-、第二、第三活性區域形成步驟；形成 於上述第一、第二、第三活性區域，構成第一第二第 三MIS型電晶體的通道區域之區域中，以不同的離子植入 能量進行離子植入，以形成具有第一、第二、第三雜質層 之第一、第二、第三通道區域之步驟·在上述第一第二、 第三通道區域上形成閘極絕緣膜之步驟；在上述閉極絕緣 膜上形成閉電極之步碌；在上述半導體基板表面上如夹住 上述第一、第二、第三通道區域般形成源極/汲極區域之步 驟。 13.—種半導體裝置之製造方法，包括下列步驟在半 導體基板的主表面上形成至少第…第二活性區域之步 踩:形成於上述第-、第二活性區域之第一、第二祕型 電晶體的第一、第二通道區域之自上述主表面起既定深度 36 ) ( 210X297^ ) 11 裝 —-訂線 (請先閲讀背面之注意事項再填寫本頁)
    A8 B8 C8 D8 六、申請專利範圍 之第一、第二高濃度層形成步驟；在上述第二通道區域之 上述主表面與上述第二高濃度層之形成位置間，在不同深 度下形成雜質層之步驟；在上述第一、第二通道區域上形 成閘極絕緣膜之步驟；在上述閘極絕緣膜上形成閘電極之 步驟；在上述半導體基板表面上如夾住上述第一、第二通 道區域般形成源極/汲極區域之步驟。 I I I n I I I n ^ 線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度逋用中國國家標準（CNS ) A4規格（210父297公釐）
TW085110273A 1996-04-01 1996-08-22 Semiconducting device and its manufacturing method TW306071B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8078912A JPH09270466A (ja) 1996-04-01 1996-04-01 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW306071B true TW306071B (en) 1997-05-21

Family

ID=13675066

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085110273A TW306071B (en) 1996-04-01 1996-08-22 Semiconducting device and its manufacturing method

Country Status (5)

Country Link
US (2) US6144079A (zh)
JP (1) JPH09270466A (zh)
KR (1) KR970072485A (zh)
DE (1) DE19642538A1 (zh)
TW (1) TW306071B (zh)

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152642B2 (ja) * 1998-01-29 2001-04-03 三洋電機株式会社 半導体集積回路装置
JP4199338B2 (ja) * 1998-10-02 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2001203169A (ja) * 2000-01-19 2001-07-27 Mitsubishi Electric Corp 半導体装置およびその製造方法と注入用露光マスク
US7145191B1 (en) * 2000-03-31 2006-12-05 National Semiconductor Corporation P-channel field-effect transistor with reduced junction capacitance
JP2002100746A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6512244B1 (en) * 2001-05-07 2003-01-28 Advanced Micro Devices, Inc. SOI device with structure for enhancing carrier recombination and method of fabricating same
US6583001B1 (en) 2001-05-18 2003-06-24 Sun Microsystems, Inc. Method for introducing an equivalent RC circuit in a MOS device using resistive paths
US6586817B1 (en) * 2001-05-18 2003-07-01 Sun Microsystems, Inc. Device including a resistive path to introduce an equivalent RC circuit
US6489224B1 (en) 2001-05-31 2002-12-03 Sun Microsystems, Inc. Method for engineering the threshold voltage of a device using buried wells
US6621318B1 (en) 2001-06-01 2003-09-16 Sun Microsystems, Inc. Low voltage latch with uniform sizing
US6501295B1 (en) 2001-06-01 2002-12-31 Sun Microsystems, Inc. Overdriven pass transistors
US6472919B1 (en) 2001-06-01 2002-10-29 Sun Microsystems, Inc. Low voltage latch with uniform stack height
US6489804B1 (en) 2001-06-01 2002-12-03 Sun Microsystems, Inc. Method for coupling logic blocks using low threshold pass transistors
US6605971B1 (en) 2001-06-01 2003-08-12 Sun Microsystems, Inc. Low voltage latch
US6908810B2 (en) * 2001-08-08 2005-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of preventing threshold voltage of MOS transistor from being decreased by shallow trench isolation formation
JP2003218350A (ja) * 2002-01-22 2003-07-31 Hitachi Ltd 半導体装置及びその製造方法
JP2003273351A (ja) * 2002-03-18 2003-09-26 Seiko Epson Corp 半導体装置およびその製造方法
AU2003299515A1 (en) * 2002-05-30 2004-07-29 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
US7115949B2 (en) * 2002-05-30 2006-10-03 Freescale Semiconductor, Inc. Method of forming a semiconductor device in a semiconductor layer and structure thereof
US6756619B2 (en) * 2002-08-26 2004-06-29 Micron Technology, Inc. Semiconductor constructions
JP2007088054A (ja) * 2005-09-20 2007-04-05 Nec Electronics Corp 半導体装置
JP5283845B2 (ja) * 2007-02-07 2013-09-04 株式会社メガチップス ビットエラーの予防方法、情報処理装置
JP5205779B2 (ja) * 2007-03-20 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法および半導体装置
US7645662B2 (en) * 2007-05-03 2010-01-12 Dsm Solutions, Inc. Transistor providing different threshold voltages and method of fabrication thereof
JP5194805B2 (ja) * 2008-01-08 2013-05-08 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2009302194A (ja) * 2008-06-11 2009-12-24 Sony Corp 電源遮断トランジスタを有する半導体装置
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
JP2011151120A (ja) 2010-01-20 2011-08-04 Toshiba Corp 半導体装置および半導体装置の製造方法
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2014067912A (ja) * 2012-09-26 2014-04-17 Seiko Instruments Inc カレントミラー回路
WO2014071049A2 (en) 2012-10-31 2014-05-08 Suvolta, Inc. Dram-type device with low variation transistor peripheral circuits, and related methods
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
KR102316160B1 (ko) * 2014-12-22 2021-10-26 삼성전자주식회사 반도체 소자 및 이를 제조하는 방법
JP6996858B2 (ja) 2017-03-29 2022-01-17 旭化成エレクトロニクス株式会社 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
JPH02153574A (ja) * 1989-05-24 1990-06-13 Hitachi Ltd 半導体集積回路装置の製造法
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
EP0513415A1 (en) * 1991-05-16 1992-11-19 Kabushiki Kaisha Toshiba Insulated gate FET having double-layered wells of low and high impurity concentrations and method of manufacturing the same
JP2965783B2 (ja) * 1991-07-17 1999-10-18 三菱電機株式会社 半導体装置およびその製造方法
JPH05211331A (ja) * 1992-01-30 1993-08-20 Nec Corp Ｍｉｓ型ｆｅｔ装置およびその製造方法
US5525823A (en) * 1992-05-08 1996-06-11 Sgs-Thomson Microelectronics, Inc. Manufacture of CMOS devices
JP2978345B2 (ja) * 1992-11-26 1999-11-15 三菱電機株式会社 半導体装置の製造方法
KR0121992B1 (ko) * 1993-03-03 1997-11-12 모리시다 요이치 반도체장치 및 그 제조방법
JPH06334032A (ja) * 1993-03-23 1994-12-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2581415B2 (ja) * 1993-10-08 1997-02-12 日本電気株式会社 半導体記憶装置の製造方法
JP3367776B2 (ja) * 1993-12-27 2003-01-20 株式会社東芝 半導体装置
US5395773A (en) * 1994-03-31 1995-03-07 Vlsi Technology, Inc. MOSFET with gate-penetrating halo implant
US5413944A (en) * 1994-05-06 1995-05-09 United Microelectronics Corporation Twin tub CMOS process

Also Published As

Publication number Publication date
JPH09270466A (ja) 1997-10-14
KR970072485A (ko) 1997-11-07
US6144079A (en) 2000-11-07
US6461920B1 (en) 2002-10-08
DE19642538A1 (de) 1997-10-02

Similar Documents

Publication Publication Date Title
TW306071B (en) Semiconducting device and its manufacturing method
TW417298B (en) Non-volatile semiconductor device and its fabricating method
TW416152B (en) C-axis oriented thin film ferroelectric transistor memory cell and method of making the same
TW417256B (en) Semiconductor MOS device and its manufacturing method
TW320781B (en) Semiconductor device and manufacturing method thereof
TWI284984B (en) Semiconductor device and fabrication process therefor
US10096602B1 (en) MTP memory for SOI process
JP5567832B2 (ja) ボディ・タイを形成する方法
US20190067309A1 (en) Method for Forming a PN Junction and Associated Semiconductor Device
EP1939934A2 (en) Nonvolatile memory device and method of fabricating the same
TW201142842A (en) Memory device and operating method thereof
US20120094461A1 (en) Semiconductor memory device and manufacturing method therefor
TW200945562A (en) Single gate nonvolatile memory cell with transistor and capacitor
US5786265A (en) Methods of forming integrated semiconductor devices having improved channel-stop regions therein, and devices formed thereby
TW556325B (en) Source side boron implanting and diffusing device architecture for deep sub 0.18 micron flash memory
TW434878B (en) Manufacturing method of semiconductor device
US7615809B2 (en) Junction field effect transistor and method of manufacturing the same
TW320778B (zh)
TW557497B (en) Method for fabricating a silicide layer of flat cell memory
TW560008B (en) Method for manufacturing mask ROM
TW508751B (en) Method to form an elevated S/D CMOS device by contacting S/D through the contact of oxide
TWI364800B (en) Semiconductor device and method for fabricating the same, bipolar-cmos (complementary metal-oxide-semiconductor transistor)-dmos (double diffused metal-oxide-semiconductor transistor) and method for fabricating the same
TW200845153A (en) NAND memory with virtual channel
US20170148794A1 (en) P-channel multi-time programmable (mtp) memory cells
TWI248675B (en) Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory