TW299503B - Improved performance matrix, method of making and active matrix displays incorporating an improved TFT - Google Patents

Improved performance matrix, method of making and active matrix displays incorporating an improved TFT Download PDF

Info

Publication number
TW299503B
TW299503B TW085104147A TW85104147A TW299503B TW 299503 B TW299503 B TW 299503B TW 085104147 A TW085104147 A TW 085104147A TW 85104147 A TW85104147 A TW 85104147A TW 299503 B TW299503 B TW 299503B
Authority
TW
Taiwan
Prior art keywords
layer
patent application
item
temperature
application scope
Prior art date
Application number
TW085104147A
Other languages
English (en)
Inventor
h holmberg Scott
Swaminathan Rajesh
Original Assignee
Image Quest Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Image Quest Technologies Inc filed Critical Image Quest Technologies Inc
Application granted granted Critical
Publication of TW299503B publication Critical patent/TW299503B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6725—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having supplementary regions or layers for improving the flatness of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Steroid Compounds (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Description

B7 五、發明説明（1 ) 發明背景 (請先閲讀背面之注意事項再填寫本頁) 本發明係關於一種改良性能之薄膜矩陣、製作此薄膜矩 陣之方法及結合一改良電晶體之矩陣顯示器。更特定言之 ，本發明係關於製作多層薄膜矩陣之方法，以增加以此法 元成之矩陣裝置之良率並增加矩陣之集積度及性能。 近年來’人們對薄膜電晶體（Thin Film Transistor，簡稱 TFT )及結合如TFT之矩陣裝置，例如記憶陣列、各類型之 積體電路及機械開關與繼電器之取代物的興趣愈來愈濃厚 。此乃因此簧式繼電器會產生金屬疲勞，而M〇s開關之漏 電流太大之故。 薄膜矩陣電晶體之特定使用實例爲平面顯示器，例如液 晶顯示器，電色或場致發光等，用以取代傳統陰極射線管 (cathode ray tube ’簡稱爲CRT )。平面顯示器與crt相較 經濟部中央橾準局員工消费合作社印製 之優點爲重量較輕，體積更小，消耗功率更低。而且由於 操作模式不同，CRT幾乎總是會有扭曲之困擾。此乃因 CRT之動作係將電子束投射至被覆著螢光粉之銀幕上。此 電子束將聚焦形成一個點，此點將隨電子束之強度成正比 地產生發光強度。所形成之影像將藉持續移動電子束造成 銀幕上不同點發出不同強度之光而形成。由於電子束自其 固定源行進至銀幕邊緣之距離較其至中央之距離遠，因此 電子束會以不同角度撞擊於銀幕之不同點上，產生不同之 點大小及形狀（亦即扭曲）。 平面顯示器本質上即無此種扭曲現象產生，此乃因每一 個畫素係經曝光顯影蝕刻工程使之佈型於基板上，而非如 -4- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央梯準局員工消費合作社印製 299503 Α7 ----- Β7 五、發明説明（2 ) CRT般係由電子束撞擊銀幕上螢光粉來決定其位置。平面 顯π器之製造係將電路元件沉積及佈型，通常係藉曝光顯 影蝕刻工程，於—基板上，例如玻璃。這些元件係階段地 沉積及蝕刻，以形成具有垂直行及列矩陣之電路控制線， 於控制線行及列之間爲—個畫素接點及控制元件。畫素接 觸點上面具有一種介質，係當施加臨界電壓於介質控制元 件上時可使此物質發光（自行發光）或調制週園光之穿透率 (非自行發光）。此介質可爲液晶’例如硫化鋅之場致發光 或電色材料，如氖氣及氬氣之電漿氣體，二色性染料等， 或其它此類會因施加於其上之電壓而發光或改變光學特性 之適當材料或裝置。由於對介質施加適當之電壓，介質將 因而產生光線或發生其它光學變化。此種每個接觸點上之 光學主動介質通常稱爲一個畫面元件或「畫素」。 平面顯示器之電路通常設計成將資料移入行，使每一行 至一預設之電壓。平面面板及其它矩陣裝置對其内列與行 直線之導電度、整合性及信賴性係有一定之要求。於場發 光裝置（field emission devices ’簡稱爲FED )及其它例如主 動矩陣裝置之矩陣裝置中應使用高導電線條。於主動矩陣 裝置中，驅動一列以開啓該列内所有電晶體（―次寫入一 列）。然後將该列關閉並將下一列之資料移入行直線，隨 後驅動第二列並窝入。反覆此一步驟直至所有列均已驅動 。-般係於-個圖框時間内寫入所有列，典型來説此段時 間大約爲六十分之-秒或大約16.7毫秒。之後將代 之電壓選擇性地輸入特定行’使選定之畫素在寫入列時會 ___ -5- 本紙張尺度適用中國國家揉準（CNS ) A4規格（2ΐ〇χ297公釐)' ί Ί — (請先聞讀背面之注意事項再填寫本頁) 、1Τ 線k! 經濟部中央標準局貝工消費合作社印製 A7 ---------一 B7 五、發明説明（3 ) ' — --—
亮起或改變光學特性。愈冬 A 〒 畫素〈焭度可藉施加較大之電壓或 或者較長之電壓或電冼脈衝而加以改變。使用扭轉 1歹」¾•王動材料（液晶顯示器（Uquid匸_&1 Display，簡 稱爲LCD)時’顯不器在尚未驅動時幾乎爲透明，而當驅 動時則爲吸光狀態，但由於偏光板定向不同情況可能相反 因此顯示器上之影像係藉連續—列接一列地驅動顯示器 麵陣上畫素而完成。由於平面顯示器之每個畫素位置均係 由曝光顯以触刻決定並加以固定，因此上述之幾何形 狀扭曲現象對平面顯示器來説並非要素之一。 至杰製造主動矩陣顯示器結構方法之先前技藝（例如於 每個畫素所使用之非線性控制元件，例如薄膜二極體' MIM或薄膜電晶體）之主要困擾之一爲跟其它積體電路類 似之生產良率問題。亦即所製造裝置之良率通常並非百分 之百，而且在最糟的情況下良率（裝置毫無缺陷之百分率） 可能爲零。高品質之顯示器不能忍受任何—個有缺陷之控 制元件或其它零件。此外，通常較大尺寸顯示器比較小尺 寸顯示器更受歡迎。因此製造商在製造較大尺寸及/或較 高解析度顯示器時，面臨著即使只有一些電晶體，即一些 畫素’有缺陷時就必須將整個產品淘汰之困境。換句話説 ，製造商必須承受由於可用產品良率下降，每單個產品之 製造成本即急遽增加之結果。 一個令人滿意之矩陣電晶體包括一個形成於矩陣基板上 之反向閘極。於反向閘極TFT-LCD結構中，通常將閘極金 屬直接沉積於玻璃基板上。爲了形成高性能TFT陣列，閘 -6 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 1-1-- -· (請先閲讀背面之注意事項再填寫本頁} -訂 線L! 經濟部中央標準局貝工消費合作社印11 A7 B7 五、發明説明（4 ) — '" -- 極金屬應具高導電性、與基板及後續層之接著性應良好、 於後續所需冋溫製程中不會形成凸起在閘極金屬上與後 續層之落差遮蔽性應最小，而且閘極金屬應可將以陽極化 〇 於嘗試解決這些困難中試過些方法，包括一層單層耐溫 金屬層閘極、一層鋁或鋁/矽及/或鋁合金閘極金屬，耐溫 金屬及閘極金屬之結合，甚至一層經蚀刻之厚單層金屬閘 極。每種嘗試都包括本文所述之一種或多種問題。 這些增加成本及降低良率之問題於本發明中均可大幅加 以改良，係藉提供一種製造改良矩陣之方法，此類矩陣包 括具高性能多層閘極金屬結構之反向閘極矩陣電晶體，可 大幅減少矩陣缺陷，可應用於所有類型之積體電路中，例 如主動矩陣顯示器。 發明摘述 提供製作矩陣之改良方法，此類矩陣包括降低其内缺陷 並增加結合電晶體之裝置之性能的反向閘極薄膜矩陣電晶 體，此類裝置包括主動矩陣顯示器。反向閘極直線係於佈 型前連續地沉積之多層金屬結構中形成。此多層結構包括 一第一底層耐溫層、一鋁層以及一第二耐溫層，以形成閘 極結構。此銘層係經陽極化與閘極相鄰，以避免於其它沉 積層造成落差遮蔽性之困擾，尤其是於矩陣跨接點上。此 多層閘極結構將與基板及後續層接合，具高導電性並可抑 制凸起之形成，因此增加生成矩陣裝置之良率。所提供之 另一個改良爲，形成一個使用此多層閘極結構之主動矩陣 本紙張尺度適用中國國家標準（CNS ) A4规格（2丨0X297公釐） ---------ί i裝------訂------線」I ' · * (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 Α7 Β7 五、發明説明（5 ) 顯示器儲存電容。 圖形簡述 圖1係一平面視圖，圖例説明結合本發明之多層線及電 晶體之一主動矩陣顯示器； 圖2係先前技藝之反向閘極電晶體之一具體實施例的橫 截面； 圖3係圖2之電晶體具體實施例之第二個橫截面； 圖4 A及圖4 B係舉例説明兩矩陣金屬層之跨接點，其間 具有介電層，之部份截面視圖； 圖5 A至圖5 C係一些矩陣金屬製造步驟之部份截面視圖 » 圖6 A至圖6 Q係一較佳多層線及反向閘極電晶體具體實 施例與顯示器之製造步驟的部份截面視圖；以及 圖7 A至圖7 Q係第二個多層線及電晶體具體實施例與顯 示器之製造步驟的部份截面視圖。 較佳具體實施例詳述 如先前所提及，有些裝置可藉使用薄膜電晶體（thin film transistor，簡稱爲TFT)而形成，一個特定之使用例爲主 動矩陣液晶顯示器（Active Matrix Liquid Crystal Display， 簡稱爲AMLCD )，而本發明中之多層線及反向閘極TFT即 將描述爲AMLCD内之一部份。參考圖1，爲一可結合本發 明之AMLCD的圖示説明，通常以代號1 0代表。 舉例説明之AMLCD 10包括一組可任選之外部短棒1 2、 14、16及18，於共同申請中之申請案序號08/497,372， -8- 本紙張Λ度適用中國國家標準（CNS ) A4規格（210X297公釐） f威-- 』 « f請先閱讀背面之注意事項再填寫本頁〕 -訂- 線!. 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（6 )
標題爲「主動矩陣ESD保護及測試圖（ACTIved MATRIX ESD PROTECTION AND TESTING SCHEME) j，1995 年 7 月3 1曰公布’以參考方式併入本文中，内更詳細描述。外 邵短棒1 2 ' 1 4、1 6及1 8係於製程中藉沿切割線2 〇裂片而 加以移除，詳如序號08/497,372中所述。 舉例説明之AMLCD 10亦包括一组内部短棒22、24、26 及28。内部短棒22、24、μ及28亦於製程中使用，詳如 序號08/497,3 72中所詳細敘述。然而，内部短棒22、24、 2 ό及2 8較佳只於沿直線3 〇與amLCD 10電氣不連結，但 仍維持係爲AMLCD 10之物理上之一部份較佳。 AMLCD 10係沉積於一基板3 2上，通常係形成於一玻璃 面板上，而沿切割線2〇裂離。基板32亦可由其它種類之
絕緣材料形成，包括具絕緣被覆物之金屬面板。AMLCD 10係由一些列直線3 4及一些行直線3 6形成之大矩陣所構 成，於此只以一小部份舉例説明。列直線3 4包括與每條直 線34連接之一些驅動器接觸墊38其中之一，而行直線36 亦包括與每條直線36連接之一些驅動器接觸墊4〇其中之 - 〇 AMLCD 10包括一些於列直線3 4及行直線3 6之間形成之 相同畫素，因此於此只詳細描述一個畫素4 2。在每一個矩 陣跨接點4 4 ’即列直線3 4與行直線3 6交叉處，即形成一 個TFT 46讓畫素接觸點4 8與兩條直線連接。將主動液晶介 質形成於至少接觸點48之上，此種介質將隨跨接點44之 結合電壓或電流改變其性質。畫素42上之介質通常於整個 ί -裝-- (請先閲讀背面之注意事項再填寫本頁) -訂
線L
本紙張尺度適用中國國家梂準（CNS ) A4规格（210X297公楚） 209503五、發明説明（7 ) 經濟部中央樣準局員工消費合作社印製 AMLCD 10之矩陣中均爲方形、矩形或點狀。電晶體4 6及 接點4 8之尺寸並未依確實尺寸比例繪出，而只是圖示以爲 舉例説明用。 應注意的是對其可使用之列直線3 4及行直線3 6之數目或 AMLCD 10之外觀尺寸並未有理論上之限制。而是由所使 用之製造設備對外觀尺寸設定了 —個實際限制，此—限制 將可隨設備之改良而持續改變。 製造AMLCD會面臨的問題是，若AMLCD 10包括有缺陷 之TFT或其它電路元件而造成—個或多個不能運作之’畫素 ’則顯示器通常將必須被淘汰。—個遮掩缺陷畫素4 2之一 可任選技術係於畫素42使用額外電晶體49，使畫素42與 相鄰列R 1結合。然後，當資料寫入列R i時，此資料並不 只輸入先前之畫素42，，亦通過電晶體49輸入畫素42。當 隨後寫入列R2時，畫素42之資料通過電晶體46輸入而將 來自畫素先前之資料蓋過。然而，若電晶體46係有缺陷的 ’則畫素4 2並不會無法運作’而維持來自先前列R i之資 料。這將可遮掩住畫素42不能正確運作之事實。 另一個選擇係讓畫素42亦包括一個與列ri結合之錯存 電容50,可於每個圖框内維持窝入畫素42之電壓並使^ 穩定。 、 TFT 46及AMLCD 10係形成用以增加主動畫素之良率。 TFT 40及其製造方法將參考圖2及3加以描述。tft 46係 於同時申請之申請案序號08/497,371 ,標題「改良性能翅 陣TFT，製造方法及結合該丁打之矩陣顯示 (請先閲讀背面之注意事項再填寫本頁) 裝· 、1Τ 10- 本紙張尺度適用中國國家梯準（CNS ) A4規格（210Χ297公釐
經濟部中央標準局員工消費合作社印製 A7 _B7 _ 五、發明説明（8 ) (IMPROVED PERFORMANCE MATRIX TFT, METHOD OF MAKING AND MATRIX DISPLAYS INCORPORATING THE TFT)」於1995年7月3 1曰公布，中詳細描述，並以參考方 式併入本文中。將TFT 46形成爲反向閘極T F T，先沉積閘 極5 2作爲列直線3 4。完成之TFT 46如圖2及3所舉例説明 ，而其各個製造步驟係於序號08/497,371中舉例説明並描 述之。雖然對TFT 46中各層厚度要求並不嚴格，但是將於 形成TFT 46及AMLCD 10之較佳具體實施例中描述其較佳 厚度及材料。 閘極5 2較佳係由兩種金屬層所形成，沉積一第一層鋁， 以鋁/铜合金較佳，並佈型形成直線元件5 4。爲形成備份 列直線3 4，於銘元件5 4上沉積第二閘極層叙’並佈型形 成蓋住元件5 4之直線元件5 6。元件5 6另有指狀物5 8，形 成個別TFT 46之實際閘極。直線元件5 4較佳係由鋁或鋁合 金所形成。由於鋁之導電性高，故常用於形成長線，但小 型顯示器内並不一定得使用，若有必要亦可將之省略。爲 提供導電性，鋁之厚度大約爲1200埃，此厚度尚稱夠薄而 不會於元件54上造成落差遮蔽性之困擾。纽元件56或其 它陽極性耐溫金屬較佳係另外形成大約2000埃之厚度以達 到備份之作用。作爲TFT 46之閘極之指狀物5 8並不一定得 爲鋁層，典型來説常只以钽形成。 然後藉使曝露之艇元件5 6陽極化而形成第一個閘極絕緣 層60，使此元件硬電鍍形成氧化麵’ Τ&2〇5’之絕緣層60 。硬陽極化係於含百分之01至4_0擰檬酸之去離子水溶液 -11 - >紙張尺度i4财關家料（CNS ) Α4規格（210X297公釐） (請先閲讀背面之注意Ϋ項再填寫本頁) *裝· 訂 線 A7 B7 經濟部中央標準局員工消费合作社印製 五、發明説明（9 ) - 中進行。使用大約6 0伏特之電壓，以每伏特大約丨5埃之 速率進行膜之形成，或形成大約厚900埃非常精準及均句 之氧化層60。可以光阻蓋住墊38及40，以避免墊之陽極 化，或讓整38及40陽極化後再將之蝕刻。 另一種作法係以沉積介電層形成第一個閘極絕緣體6 〇。 然後形成第二個或備份閘極絕緣體6 2，較佳係爲氮化矽， Si3N4，厚度大約3000埃。随後沉積另兩層，一層多晶石夕 6 4，然後一層N+摻雜多晶矽6 6。N+層6 6及多晶矽層6 4 係經選擇性蝕刻，只於氮化物層6 2上之閘極部份5 8留下 不連續區域70。多晶矽層64之厚度大約1500埃，而n+層 66之厚度則大約300埃。在佈型之後，殘留之N+層形成歐 姆接觸部份6 8。 在下一層金屬層沉積前先進行再陽極化，以避免電壓短 路’尤其是在没極或源極與閘極金屬重叠部份。再陽極化 係於一般源極與閘極線間出現之最大電壓之至少兩倍電壓 下進行。再陽極化將於钽或下層之鋁層内形成一層新的氧 化物’以避免下一層沉積之金屬經由一個使閘極金屬曝露 之針孔而與閘極線短路。 之後沉積一層源極-ί及極（source-drain，簡稱爲S - D )層 72 ’由一些大型顯示器用之金屬層形成較佳。對小型顯示 器而言’層7 2可爲單一金屬層，例如銘或翻。較佳之大型 元件多層7 2之形成係先沉積第一層鉬障層，大約500埃厚 。然後沉積第二層厚度大約5000埃可增進導電性之鋁或铭 合金層。隨後沉積第三層麵或_合金之障層至大約3〇〇埃 __-12- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 訂 -線k! A7 B7 經濟部中央標準局工消費合作社印製 五、發明説明（1〇 ) 厚。亦可只沉積前兩層。 之後將S-D層72佈型以形成源極部份74、汲極部份76 及一個頂層電容接觸部份7 8。隨後藉移除接觸部份6 8間 之N +摻雜層而於源極74與汲極76部份之間形成一電晶體 凹槽部份8 0 ;接觸部份則仍殘留於s _ d金屬層部份7 4及 7 6之下。於此點上電晶體4 6係導電的。儲存電容5 0現在 亦爲導電狀況，而且係藉接觸部份7 8及氮化物層6 2、氧 化物層60及閘極52等基層所形成。而且若需要，電晶體 4 6及電容5 0目前均可進行電氣測試。 隨後沉積第一層保護層82，較佳由Si3N4形成大約厚 7000埃。此層介電層亦可由沉積Si〇2，旋轉塗佈於玻璃 (SOG)或其它有機介電材料上。將層82佈型以形成汲極接 觸開口 8 4及電容接觸開口 8 6。當欲形成備份之行直線時 ’必須形成貫通孔8 8，以提供與下層行直線3 6之接觸點 〇 然後沉積畫素ITO層90並將之佈型以於開口 84形成汲極 接觸點、於開口 8 6形成電容接點、經由貫通孔8 8 (若使用 的話）與之接觸形成備份行直線，以及畫素4 8。畫素4 8並 未依比例繪製，而且其截面係經位移使電晶體4 6及電容結 構50兩個錯開，以於截面中可同時包括兩者。於此截面中 並未能完全舉例説明行ITO與畫素ITO 48之間的電氣分離（ 參見圖1 )。並未舉例説明另一個電晶體4 9 (圖1 )，但可以 如形成電晶體構造4 6之相同方法將之形成。 隨後形成一層最後之保護層9 2，如此TFT構造4 6才算完 13- 各紙張尺度適用中國國家標準（CNS ) A4規格（210X297公瘦 --------ί -裝------訂------線1^· * * J (請先閲讀背面之注意事項再填寫本頁) A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（11 ) 成。保護層92之厚度大約2000至3〇〇〇埃，形成方法同層 82。層92亦可形成於彩色濾光膜基板上，或者於兩者上 都形成該層亦可。 雖然本文中所描述_以反向閘極TFT較佳，但事實上多層 線可爲任何型式之矩陣所使用。矩陣較佳係包括係如薄膜 二極體、MIM或TFT等非線性控制元件，然而，多層線之 優點並不只限於任何特定之非線性控制元件。 於反向閘極TFT-LCD結構中，例如TFT 46，通常先將閘 極金屬直接沉積於玻璃基板32上。對高性能閘極金屬有一 些要求。 1.通導電性-由於閘極金屬線5 2及行金屬線3 6會將穿過 LCD面板之光線遮住，因此製造商試著儘可能地將閘極及 行直線之寬度減至最小。然而’随著這些線的寬度變小， 其電阻値會變大。對一些資訊容量較小（列及行數較少）而 且灰度較少之小尺寸顯示器而言，列及/或行直線之電阻 値較尚是可以忍受的。在這些矩陣中，可以使用例如鉬、 运、鉻、鎳、鎳絡齊、鈦或鎢等薄（低於2〇〇〇埃）耐溫金屬 作爲列及/或行金屬。耐溫金屬之最大形成厚度通常限制 於大約2000埃’此乃因較厚線之應力及裂缝問題。當需要 較低阻値之線條時’則常使用例如鋁或銅等高導電性金屬 與耐溫金屬結合以形成列或行金屬3 4、3 6。在兩種情況 中，列或行金屬線之形成均由1 )沉積金屬，2 )塗佈光阻， 3)光阻軟烤，4)於光阻上曝光圖案，5)將已曝光或未曝光 之光阻顯影，6 )於蚀刻前先將光阻硬烤，7 )以乾式或濕式 -14- 私紙張尺度適用中國國家標準（CNS ) M規格（加父別公疫 I ^ -裝------訂------線」丨 % - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局員工消費合作社印製 A7 --—~— _B7 五、發明説明（12 ) 蚀刻方式蚀刻金屬層，以及8)將光阻剝離等步驟完成。 2·支魁凸起第一層金屬，不論是列或行金屬，在加熱至 後續所需攝氏300度或更高之加工溫度時都不得形成任何 凸起。此乃因凸起會形成金屬間介電層之穿透，造成列及 行金屬間之短路。於具有如TFT 46反向閘極之TFT結構中 ，列或閘極金屬可能與源極或汲極金屬短路而造成TFT無 法運作。此一困擾並不僅限於AMLCD ,亦可能於任何X _ Y矩陣驅動陣列於第—層金屬佈型後之後續高溫製程中發 生。高導電金屬，例如鋁及銅，對此一問題最爲敏感。 3· 差遮若爲了降低列直線3 4之電阻而將 閘極金屬變厚（300埃或更厚），則第一層金屬上之第二層 金屬或行直線3 6及跨點1 4上之金屬間介電層的落差遮蔽 性將可能於跨接點44内造成缺陷。此介電層可能無法完全 蓋住第層金屬，因此第二層金屬會與第一層金屬接觸。 也有可能此層介電層可蓋住第一層金屬，但第二層金屬及 /或此介％層受到應力影響，而造成一個電性擊穿之弱點 。此外，第二層金屬可能無法蓋住介電質，而於第二金屬 線條内造成孔洞/開口。因此希望使第一金屬線34上之落
差平面化或最小化D ----------^ *裝-- (請先閲讀背面之注意事項再填寫本頁) -訂 線-ί!
1 ·-第一金屬之陽-差可將第—金屬（閘極）陽極 化（轉換成金屬氧化物）係相當重要的，其原因如下： a.於如圖4Α及4Β舉例説明之兩種金屬系統之跨接處， 100、102兩種金屬係由至少—種介電質丨所分離，以避 免金屬間之短路。若金屬間之介電層内剛好有一個針孔（ 五、發明説明（13 ) A7 B7 經濟部中央標準局貞工消费合作社印裝 未顯不説明），則100及1〇2兩種金屬可能短路，而造成電 路播法運作。藉首先使閘極或第一金屬1〇〇表面陽極化以 形成金屬氧化層106，及隨後沉積金屬間之介電質1〇4，即 於100及102兩種金屬間形成一雙層之絕緣體。於及 106兩種介電層之同一個位置產生針孔之機率可謂相當之 低，因此產生一個高良率之雙層金屬系統。這對具有數百 萬個跨接處44之大型Χ_γ矩陣電路來説相當重要。 b. 於TFT結構46中，可將陽極金屬氧化物1〇6視爲—電 容。此電容係位於閘極絕緣體下方，並使閘極及閘極電容 成電容性結合。雖然此電容並未增加T F τ之性能，但卻能 於閘極絕緣體104内有個針孔時，仍能避免閘極1〇〇與源極 -没極金屬102間之電壓_短路。 c. 於TFT主動矩陣液晶顯示器（AMLCD)結構1〇中，有時 於閘極直線34上形成儲存電容以儲存電荷並使[CD畫素 4 2上之電壓穩定化係有利之做法。假設驅動顯示器之列2 ，那麼該列上所有TFT之汲極接點均與畫素IT〇及儲存電 容5 0連接，此電容與列！或先前驅動之列直線連接。爲列 2所驅動之所有畫素42之儲存電容均與上述垂直，如 圖2舉例説明。由於令人滿意的是將開口畫素面積最大化 ’並使列直線之面積最小化，因此即需要一薄型高品質、 高介電常數、低漏電流之電容。形成Τ4〇5之鈕陽極化即 相當適合於此一應用。 d. 亦可使用其它一及二元件之非線性控制裝置，例如二 極體及MIM。金屬-絕緣體-金屬（MetaMnsuiator_Me】， c請先聞讀背面之注意事項再填寫本耳j ά. 、*!- 線U! -16· 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（14 ) 簡稱爲MIM )結構亦可使用第一金屬之陽極化製程形成。 有時MIM結構亦可取代TFT作爲驅動LCD畫素之非線性元 件0 先前技藝第一金屬結構之問顳 1.耐溫之第一金屬閘極結構 如先前所述之耐溫金屬通常與基板之接著性都相當良好 、不會於高溫形成凸起，而且具高電阻係數。然而，於這 些金屬中只有钽、鈮、鈦及锆可加以陽極化形成無孔氧化 物’可作爲電容5 0及金屬間之介電層106。單獨使用耐溫 金屬層108，圖5 A，則僅限於直線電阻値並非重大考量之 電路及小尺寸顯示器矩陣。 2 ·每銘（梦及/或銅）合金之第一金屬閘極構造 銘及銘合金係具高導電性者，但易於高溫形成凸起。凸 起之形成可藉於擰檬酸及去離子水百分之一水溶液中對鋁 硬陽極化而稍加抑制，然而當鋁之厚度增加時，凸起之形 成亦隨之增加。由於凸起與TFT薄閘極絕緣體（小於等於 3000埃）同時生成，因此TFT之閘極金屬只能爲薄層（小於 數千埃）°銘之陽極化形成一層介電常數大約7之穩定氧化 銘（Al2〇3) ’可作爲電容使用，然而電容形成後之必需製程 高溫使其性能變差。 屬合成作爲第一金屬閘極構造 於抑制凸起形成之努力外發現鋁及耐溫金屬之混合可以 達到此一目的，並獲得高導電性。方法之一係首先形成大 約1200埃之銘丨1〇，將之佈型後，於鋁之上沉積大約2〇〇〇 (請先閲讀背面之注意#項再填寫本頁) 裝. 訂
經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（15 ) 埃之钽112，隨後與鋁個別地將钽佈型。此法之優點在可 只花兩層遮蔽層及兩次個別沉積即完成備份層之製作。爲 了於銘上獲得良好之钽遮蔽性，钽層之厚度必須大約爲銘 110厚度之1.5倍。由於钽或其它耐溫金屬之最大合理厚度 大約爲2000埃，因此鋁層之厚度不能超過大約13〇〇埃。雖 然此法對中型尺寸之顯示器有用，但是較大面積之顯示器 卻需要較厚之鋁層以提供多灰階所需之足夠導電性。 另一種方法係連續沉積鋁11〇然後是钽丨12，以光阻將之 佈型，將叙蝕刻，然後才是鋁。此法之缺點爲自钽之邊緣 蚀刻鋁會留下一個如圖5 C所示之突出部114。在後續之加 工沉積時，突出部114之下可能會留住一些空氣孔洞及化 學物品，造成落差遮蔽性及可靠度之困擾。 4.厚的已蝕刻金屬系統 一般而言，具5000埃或更大之厚度之已蝕刻金屬膜1〇8 會對金屬間介電質104及第二金屬1〇2造成落差遮蔽性之困 擾。對於閘極絕緣體最大通常限制在3000埃之TFT而言， 此一問題更加嚴重。正在嘗試在蝕刻製程中將金屬層1〇8 之邊緣逐漸變小，以將落差遮蔽性之問題最小化。 圖6 A至6 Q所舉例説明的是第一個多層高導電性直線具 體實施例’如本發明之改良反向閘極矩陣TFT 120部份所 述’及形成TFT 120之製程步驟。從清洗玻璃基板丨22開始 ，随後沉積金屬層，第一層钽124 (50至100埃），第二層 銘或銘合金126( 1000至10000埃），然後第三層麵128 ( 1000至2000埃）。之後塗佈光阻130 (圖6B)並佈型形成第 -18- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公慶） I--------^ >裝------訂------線」- • «' (請先閱讀背面之注意事項再填寫本頁) 經濟部中央梂準局員工消費合作社印製 A7 _B7 五、發明説明（16 ) 一金屬層132。所有必須經陽極化之金屬都須與一傳輸棒 連結（未舉例説明），此傳輸棒引導至在陽極化製程時進行 電性連結之基板邊緣。在陽極化過程中，電氣接點區域必 須遠離陽極化溶液° 然後藉以氟爲主，例如NFg或CF4等化學物，之電聚或 RIE (反應性離子蝕刻）進行乾式蝕刻頂層钽層。由於光阻 或銘層12 6都不會爲以氟爲主之化學物所蚀刻，因此蚀刻 動作會於鋁層126上停住。随後將基板122放置在去離子水 及2%草酸之陽極化溶液中。亦可使用其它可將鋁軟陽極 化之酸或濃縮液，亦即形成其厚度與陽極化電壓無關之多 孔性Al2〇3。之後將鋁陽極化，於0.05至0.5毫安培/平方公 分之固定電流及大約4至10伏特之挾持電磬。在陽極化過 程中，未蝕刻頂層鈕層132上之光阻130會使钽層不爲陽極 化。陽極化將持續一直到所有曝露在外之鋁13 4轉變成 Al2〇3爲止，此時間係與鋁層126(圖6C)之厚度有關。 當鋁層126完成陽極化之後，陽極化電壓將開始昇高直 到電壓到達挾持電壓（4至1 0伏特），在這段時間内電流開 始下降。在10分鐘之内，電流將會降至幾毫安培，這段時 間内清洗基板122或這些基板並將之乾燥。在陽極化之後 ，基板122將成半透明及半金屬性，此乃因仍有有些妲薄 層124尚未完全轉換成Ta205。Al2〇3之折射率爲1 . 7至1.8 ，對基板122之穿透率有些微影響。 上述結構之底層钽層124之特殊處在與玻璃基板122之接 著性相當良好，而且在第一次陽極化時並不會完全被陽極 (請先閱讀背面之注意事項再填寫本頁) •裝· 訂 線U! -19 - «張从適财關家標準（CNr)A4規格（2丨0><297公釐） 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（17 ) 化。第一層鈕層124之厚度須經選擇以使層124不會爲上述 挾持電壓完全陽極化。避免底層鈕層124完全被陽極化之 原因係由於此層應於鋁層陽極化時維持爲導電狀態，以確 保鋁層126爲均勻而且會完全轉換成A1203。若將鋁層126 直接沉積在玻璃122上，而沒有底層赵層，則陽極化製程 將難以完成，此乃因會殘留一些高反射性且光透過性相當 差（不爲需高透過率之基板所接受）之電流漂浮薄鋁島狀物 。Ta2〇5層之厚度通常爲15至17埃/伏特。應注意的是， 钽層132下之鋁並不會陽極化而是沿著邊緣會有一與鋁厚 度成正比的切口。因此鋁可形成爲非常厚以維持高導電性 ’但是仍維持爲一平面結構。由於Al2〇3層134通常比未陽 極化之鋁層126厚10%，因此從钽層136頂端至八1203層134 之距離會小於钽層132之厚度。 下一個製程步驟係將光阻130 (圖6 D )剝離。隨後將基板 122放在純水及1 %檸檬酸之溶液中（圖6 E )準備第二階段 之陽極化。與草酸不同之處在檸檬酸與銘及麵均會形成硬 陽極化；亦即Al2〇3及Ta205之厚度會與陽極化電壓有關。 然後以0.02毫安培/平方公分之固定電流源及6 〇伏特之挾 持電壓使基板122陽極化。在第一部份之陽極化過程中， 當底層纽層124進行陽極化時電壓之上升速度緩慢。但一 旦底層短層124完成陽極化（大約1 1伏特）後，當閘極線上 殘留之較小區域钽正在陽極化時電壓上升速度變得較快， 直到挾持電壓到達6 0伏特。然後電流在5分鐘後迅速下降 至數毫安培。在此一製程中，於陽極化之剛開始部份底層 -20- 本紙張尺度適用中國國家標準（CNS ) A4規格（2ΐ〇χ297公釐） ---------f ·裝------訂------線」丨 * m - (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 五、發明説明（18 ) 銓層124即完全被陽極化，然後閘極線上之頂層銓層 第一金屬126 —直陽極化至6 〇伏特，相對於大約9 6或 1000 埃Ta205層 130。 、 〇〇 至 銘層126上之頂層鈕層1：36具備三種功能。第—，可a 凸起抑制器，以避免下層之鋁126凸起，而造成與後 —金屬（圖6J)之短路。第二，可用以形成具高介電常赵 閘極線用電容（圖6D)。第三，將形成與後續以3、開極^ 緣體及源-汲極金屬（圖6 J )電容結合之TFT結構。' Τ&2〇5之介電常數爲27，此層將可形成一個單位面積^目= 高介電常數之區域-理想上適合作爲電容。在第二個陽= 化製程中使用檸檬酸之理由爲當電壓向6〇伏特增加時，可 將短層下館之下切或陽極化現象最小化，而且造成開路^ 或閘極線之機會較小。當列直線相當窄時這變得相當重要 〇 剩下之製程步驟與TFT 46所述者相仿。在沉積〜〜絕緣 層138(圖6F)之後加上一層非晶矽（a_Si)層14〇、一層 &-8丨層142，而後爲一層光阻層144。將層i44佈型，然後 蝕刻層14 0及14 2以形成如圖6 F舉例説明之基本電晶體結 構。 參見圖6G，將殘留之光阻層144剥離，然後將此結構再 陽極化以消除任何可能之针孔缺陷。接下來（圖6h)形成 光阻層146，佈型後（未舉例説明），蚀刻層以使接觸塾 38及40(未舉例説明）曝露在外。之後將殘留之光阻層〖μ 移除。如圖61舉例説明，随後沉積源_汲極金屬層，及光 本紙張尺度適❼國國家標準（CNS) A·^ (2ι〇χ297公釐 (請先閲讀背面之注意項再填寫本頁} •裂· -訂 經濟部中央標準局貝工消費合作社印製 A7 B7 五、發明説明（19 ) 阻層150。將層150佈型並蝕刻下層148以形成源極部份 152、汲極部份154及電容接點部份156。隨後將殘留之光 阻層150剝離（圖6 K)。 然後藉蝕刻將n+ a-Si層142之中央部份158移除以形成電 晶體凹槽（圖6L)。沉積第一層保護層16〇 (圖6M)後，再一 層光阻層162。將層162佈型後，蝕刻層160，隨後移除殘 留之光阻層162以形成汲極貫通孔〖64及電容貫通孔166( 圖 6 N ) 〇 之後沉積ITO層168，之後爲光阻層17〇。將層17〇佈型 ，並蚀刻ITO層168以形成畫素墊48,此畫素墊與先前驅 動之列直線3 4之電容5 0及已驅動列直線内TFT 46之汲極 相連接。之後將殘留之光阻層17〇剝離（圖6 P )。 最後於TFT 120及AMLCD 10上形成一層第二保護層 1 7 2 ’經佈型後並將其自墊3 8及4 〇 (未舉例説明）上剝離， 如圖6 Q所舉例説明。 另一個TFT具體實施例180及TFT 180之製程步驟如圖 7八至7(5所舉例説明。基本上丁？丁180及八^11^〇與圖6八至 6Q中所示之TFT 120相同。TFT 180之製程步驟中最主要 的不同處，因此亦爲唯一應説明處爲電容5〇'之形成。 電容50'係藉於光阻層146佈型後蝕刻呂卜义層138以開出 一個接觸墊’並形成一個與Ta205層136之貫通孔182，如 圖7 Η所舉例説明。隨後沉積電容接觸金屬156 ,並自層 148將之直接佈型在層136 ^電晶體180及AMLCD之其餘製 程幾乎與TFT 120的完全相同。 __-22- 本紙張尺度適财關家縣（〇^)丨4規格（210'_><297公釐) I -- *· (請先閲讀背面之注意事項再填寫本頁) 訂 線- A7 B7 五、發明説明（20 ) 按照上述敎示將可對本發明進行許多改良及變化。如上 所述’陽極化絕緣層136 (圖6 E )可以沉積之絕緣層代替， 亦或與此種沉積層相結合。若是如此，於步驟3中（圖6〇) 可將層124陽極化於閘極外侧。保護層172 (圖6Q)將可藉 滚筒塗佈在主動畫素區域上，那麼墊38及4〇將不必再經 蚀刻。此外，在步驟2(圖6B)後，可將光阻（photoresist， 簡稱P R)剥離，即可進行步驟3 (圖6 C )。若是如此，將可 將步驟4(圖6D)省略，但墊38及4〇上則將殘留τ&2〇5層。 然後必須於步驟8 (圖6 Η )中蝕刻Ta2〇5層以清潔接觸墊3 8 及40。因此應了解本發明將可於後附申請專利範圍之範缚 内實施，而不須加以特定描述。 (請先閲讀背面之注意事項再填寫本頁) -裝· .,-ιτ 線」- m 經濟部中央橾準局貝工消費合作社印製 -23- 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐）

Claims (1)

  1. J85104147號專利中請案 2 3 凑專利範圍修正本(85年12月） A8 B8 C8 D8 \^：Γ· 六 申請專利範圍 1. 一種製造改良反向閘極薄膜矩陣電晶體之方法，其改良 包含： (請先閲讀背面之注意事項再填寫本頁) 於一絕緣基板上形成多層閘極，包括於該基板上形成 第一耐溫金屬層，於該第—層上形成_鋁層，於該鋁層 上形成第二耐溫金屬層： 將該第二耐溫金屬層佈型以形成該閘極； 將該銘層陽極化以避免於後續層内造成落差遮蔽性問 題；以及 將該第一耐溫金屬層陽極化。 2. 根據申請專利範圍第1項之方法，包括自钽形成該第一 及第二耐溫金屬層。 3. 根據申請專利範圍第1項之方法，包括自一鋁合金形成 該鋁層。 4. 根據申請專利範圍第1項之方法，包括於該第二耐溫金 屬層上形成一介電層。 5. 根據申請專利範圍第4項之方法，包括使該第二耐溫金 屬層陽極化。 6. —種製造改良矩陣之方法，其改良包含·· 經濟部中央標隼局員工消费合作社印製 於一絕緣基板上形成多層線，包括於該基板上形成第 一耐溫金屬層，於該第一層上形成一鋁層，於該鋁層上 形成第二耐溫金屬層； 將該第二耐溫金屬層佈型以形成該線； #該鋁層陽極化以避免於後續層内造成落差遮蔽性問 題；以及 本纸伕尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 第85104147號專利申請案 中文申請專利範圍修正本(85年12月）申請專利範圍 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印繁 將該第一耐溫金屬層陽極化。 7，根據申請專利範圍第6項之方法 及第二耐溫金屬層。 8. 根據申請專利範圍第6項之方法 該鋁層。 9. 根據申請專利範圍第6項之方法 屬層上形成一介電層。 10·根據申請專利範圍第9項之方法 屬層陽極化。 11. 根據申凊專利範圍第6項之方法，包括形成一個主動矩 陣顯示器，包括形成一些非線性控制元件，每個均與該 線上之一個畫素結合。 12. 根據申請專利範圍第1 1項之方法，包括使該控制元件 成爲反向閘極薄膜電晶體，並使用該多層線作爲該電晶 體閘極線。 13. 根據申請專利範圍第1 2項之方法，包括爲每一個畫素 形成一個儲存電容，並於每一個該畫素及一相鄰列或行 直線之間結合該儲存電容。 14. 根據申請專利範圍第丨3項之方法，包括形成該儲存電 谷成爲该相鄰列或行直線之一部份。 15. 根據申請專利範圍第1 4項之方法，包括自該相鄰列直 線之一部份形成該儲存電容，包栝以該閘極形成、作爲 多每列直線之該列直線。 16. 根據申請專利範圍第！ 5項之方法，包括於該第二耐溫 包括自銓形成該第一 包括自一鋁合金形成 包括於該第二耐溫金 包括使該第二耐溫金 . ^~裝 (請先閱讀背面之注意事項再填寫本頁) 7 線 -2 本纸伕尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） 經濟部中央標準局負工消費合作社印製 第85104147號專利申請案 A8 中文申請專利範圍修正本⑻年^月） H ___D8 六、申請專利範圍 ~~' 層上形成一介電層，及於該介電層上形成—金屬氧化物 電容接點》 17·根據申請專利範圍第1 6項之方法，包括於該介電耐溫 層上形成一金屬氧化物電容接點。 18. —種改良之反向閘極薄膜電晶體，其改良包含： 於一絕緣基板上形成之多層閘極’該多層閘極包括於 該基板上形成之第一耐溫金屬層，於該第—層上形成之 一鋁層，及於該鋁層上形成之第二耐溫金屬層； 將該弟一财溫金屬層佈型以形成該閘極；以及 將與該閘極相鄰之該鋁層陽極化以避免於後續層内之 洛差遮敗性問題。 19. 根據申請專利範圍第1 8項之改良之反向閘極薄膜電晶 體’包括自鈕形成之該第一及第二耐溫金屬層。 20. 根據申請專利範圍第〗8項之改良之反向閘極薄膜電晶 體’包括自一鋁合金形成之該鋁層。 21. 根據申請專利範圍第1 8項之改良之反向閘極薄膜電晶 體，包括形成於該第二耐溫金屬層上之一介電層。 22. 根據申請專利範圍第2 1項之改良之反向閘極薄膜電晶 體，包括具有一陽極化表面之該第二耐溫金屬層。 23. —種改良之矩陣，其改良包含： 於一絕緣基板上形成之多層線，該多層線包括於該基 板上形成之第一耐溫金屬層，於該第一層上形成之一鋁 層，以及於該銘層上形成之一第二财溫金屬層； 將該第二耐溫金屬層佈型以形成該閘極；以及 --------^丨裝------訂-----1線 (請先閔讀背面之注意事項再填寫本頁} -3-
    經濟部中央標準局員工消費合作社印製 第85104147號專利_請案 中文申請專利範固修正本(85年12月） 7T、申請專利範圍 將與相線相鄰之該第一耐溫金屬層陽極化，以避免於 後續層内之落差遮蔽性問題。 24. 根據申請專利範圍第2 3項之改良之矩陣，包括自鈕形 成之該第一及第二耐溫金屬層。 25. 根據申請專利範圍第23項之改良之矩陣，包括自一鋁 合金形成之該鋁層。 26. 根據申請專利範園第2 3項之改良之矩陣，包括於該第 二耐溫金屬層上形成之一介電層。 27. 根據申請專利範圍第2 6項之改良之矩陣，包括具有一 陽極化表面之該第二耐溫金屬層。 28根據申請專利範固第2 3項之改良之矩陣，包括形成一 主動矩陣顯示器，包括一些非線性控制元件，每個元件 與該直線之一畫素結合。 29. 根據申請專利範圍第2 8項之改良之矩陣，包括該控制 元件爲一反向閘極薄膜電晶趙，其該直線形成該閉極。 30. 根據申請專利範圍第2 9項之改良之矩陣，包括一儲存 電容於每個該畫素及一相鄰列直線之間結合。 31·根據申請專利範圍第3 〇項之改良之矩陣，包括該儲存 電容形成爲該相鄰列或行直線之一部份。 32‘根據申請專利範圍第3 1項之改良之矩陣，包括自該相 都列直線之一部份形成之該儲存電容，及由該閘極所形 成、作爲多層列直線之該列直線》 33.根據申請專利範圍第2 9項之改良之矩·陣，包括於該第 二耐溫層上形成之介電層，及於該介電層上形成之金屬 -4- ....................《裝................訂..............ί沐 (請先閱讀背面之注意事項再填寫本頁) ABCD 第85104147號專利申請案 中文申請專利範圍修正本(85年12月) 六、申請專利範圍 氧化物電容接點。 34.根據申請專利範圍第3 3項之改良之矩陣，包括於該介 電層上形成之一金屬氧化物電容接點。 ................-裝..... (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -5- 本纸張尺度適用中國國家標準(CNS)A4規格(210Χ 297公釐)
TW085104147A 1996-03-27 1996-04-09 Improved performance matrix, method of making and active matrix displays incorporating an improved TFT TW299503B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/618,597 US5731216A (en) 1996-03-27 1996-03-27 Method of making an active matrix display incorporating an improved TFT

Publications (1)

Publication Number Publication Date
TW299503B true TW299503B (en) 1997-03-01

Family

ID=24478344

Family Applications (1)

Application Number Title Priority Date Filing Date
TW085104147A TW299503B (en) 1996-03-27 1996-04-09 Improved performance matrix, method of making and active matrix displays incorporating an improved TFT

Country Status (9)

Country Link
US (2) US5731216A (zh)
EP (1) EP0898785B1 (zh)
JP (1) JP3360831B2 (zh)
CN (1) CN1117393C (zh)
AT (1) ATE395718T1 (zh)
AU (1) AU2547897A (zh)
DE (1) DE69738688D1 (zh)
TW (1) TW299503B (zh)
WO (1) WO1997036324A1 (zh)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341315A (ja) * 1992-06-08 1993-12-24 Hitachi Ltd 薄膜トランジスタ基板、液晶表示パネルおよび液晶表示装置
KR0166894B1 (ko) * 1995-02-20 1999-03-30 구자홍 액정표시장치
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100234376B1 (ko) * 1996-04-09 1999-12-15 윤종용 박막 트랜지스터의 제조방법 및 이를 이용한 액정 표시장치의 제조방법
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
JPH1022457A (ja) * 1996-07-03 1998-01-23 Mitsubishi Electric Corp 容量装置及び半導体装置並びにそれらの製造方法
KR100232679B1 (ko) * 1996-11-27 1999-12-01 구본준 액정표시장치의 제조방법 및 그 구조
JPH10163501A (ja) * 1996-11-29 1998-06-19 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型トランジスタ
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
KR100248123B1 (ko) * 1997-03-04 2000-03-15 구본준 박막트랜지스터및그의제조방법
JPH10268794A (ja) * 1997-03-26 1998-10-09 Sharp Corp 表示パネル
JP3270361B2 (ja) 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
US6149792A (en) * 1997-09-30 2000-11-21 Candescent Technologies Corporation Row electrode anodization
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
US6103095A (en) * 1998-02-27 2000-08-15 Candescent Technologies Corporation Non-hazardous wet etching method
KR100495807B1 (ko) * 1998-05-15 2005-10-12 삼성전자주식회사 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법
KR100269326B1 (ko) * 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
US6215130B1 (en) * 1998-08-20 2001-04-10 Lucent Technologies Inc. Thin film transistors
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6599788B1 (en) * 1999-08-18 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100660813B1 (ko) * 1999-12-31 2006-12-26 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
TW495854B (en) 2000-03-06 2002-07-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
US6562668B2 (en) * 2000-08-12 2003-05-13 Jin Jang Method of fabricating thin film transistor using buffer layer and the thin film transistor
DE10141301B4 (de) * 2000-08-23 2005-03-24 Samsung Electronics Co., Ltd., Suwon Halbleitervorrichtung mit einer Self-Aligned-Kontaktstruktur, die Dual-Abstandshalter verwendet, und Herstellungsverfahren dafür
KR100685914B1 (ko) * 2000-09-05 2007-02-23 엘지.필립스 엘시디 주식회사 멀티 도메인 액정표시소자 및 그 제조방법
US6930732B2 (en) * 2000-10-11 2005-08-16 Lg.Philips Lcd Co., Ltd. Array substrate for a liquid crystal display
US6486530B1 (en) * 2000-10-16 2002-11-26 Intarsia Corporation Integration of anodized metal capacitors and high temperature deposition capacitors
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
GB0100733D0 (en) * 2001-01-11 2001-02-21 Koninkl Philips Electronics Nv A method of manufacturing an active matrix substrate
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
TW474023B (en) * 2001-02-27 2002-01-21 Hannstar Display Corp Thin film transistor process of liquid crystal display
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
KR100799464B1 (ko) * 2001-03-21 2008-02-01 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
US6586325B2 (en) * 2001-06-26 2003-07-01 Cosmos Vacuum Technology Corporation Process for making an electronic device having a multilevel structure
JP3953330B2 (ja) 2002-01-25 2007-08-08 三洋電機株式会社 表示装置
JP3723507B2 (ja) 2002-01-29 2005-12-07 三洋電機株式会社 駆動回路
JP2003308030A (ja) 2002-02-18 2003-10-31 Sanyo Electric Co Ltd 表示装置
JP2003332058A (ja) 2002-03-05 2003-11-21 Sanyo Electric Co Ltd エレクトロルミネッセンスパネルおよびその製造方法
CN100517422C (zh) 2002-03-07 2009-07-22 三洋电机株式会社 配线结构、其制造方法、以及光学设备
JP3837344B2 (ja) 2002-03-11 2006-10-25 三洋電機株式会社 光学素子およびその製造方法
US7365408B2 (en) * 2002-04-30 2008-04-29 International Business Machines Corporation Structure for photolithographic applications using a multi-layer anti-reflection coating
TWI232991B (en) * 2002-11-15 2005-05-21 Nec Lcd Technologies Ltd Method for manufacturing an LCD device
KR100652214B1 (ko) * 2003-04-03 2006-11-30 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
US8263983B2 (en) * 2003-10-28 2012-09-11 Semiconductor Energy Laboratory Co., Ltd. Wiring substrate and semiconductor device
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US20060003485A1 (en) * 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
CN101145564B (zh) * 2005-11-25 2012-08-29 香港科技大学 有源矩阵显示基板制备方法
KR100735310B1 (ko) * 2006-04-21 2007-07-04 삼성전기주식회사 다층 반사 면 구조를 갖는 엘이디 패키지 및 그 제조방법
TWI316297B (en) * 2006-11-10 2009-10-21 Innolux Display Corp Thin film transistor substrate
US8222642B2 (en) * 2007-04-26 2012-07-17 Nec Corporation Field-effect type transistor having two gate electrodes and display element using the same
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
KR101234382B1 (ko) 2008-05-23 2013-02-18 엘지디스플레이 주식회사 플렉서블 표시장치 및 그 제조 방법
KR101782176B1 (ko) * 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101267277B1 (ko) * 2011-05-19 2013-05-24 한국기계연구원 유연기판의 금속배선 형성방법
CN102629575B (zh) * 2011-08-23 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103400802B (zh) * 2013-07-30 2016-04-13 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
KR20150034947A (ko) * 2013-09-27 2015-04-06 삼성디스플레이 주식회사 표시 장치의 금속 배선, 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5153754A (en) * 1989-06-30 1992-10-06 General Electric Company Multi-layer address lines for amorphous silicon liquid crystal display devices
US5498573A (en) * 1989-11-29 1996-03-12 General Electric Company Method of making multi-layer address lines for amorphous silicon liquid crystal display devices
DE4192351T (zh) * 1990-10-05 1992-10-08
GB2255443B (en) * 1991-04-30 1995-09-13 Samsung Electronics Co Ltd Fabricating a metal electrode of a semiconductor device
KR970004885B1 (ko) * 1993-05-12 1997-04-08 삼성전자 주식회사 평판표시장치 및 그 제조방법
US5518805A (en) * 1994-04-28 1996-05-21 Xerox Corporation Hillock-free multilayer metal lines for high performance thin film structures
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
KR0175409B1 (ko) * 1995-11-20 1999-02-18 김광호 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT

Also Published As

Publication number Publication date
AU2547897A (en) 1997-10-17
US5731216A (en) 1998-03-24
DE69738688D1 (de) 2008-06-26
CN1117393C (zh) 2003-08-06
JP3360831B2 (ja) 2003-01-07
US6160270A (en) 2000-12-12
ATE395718T1 (de) 2008-05-15
WO1997036324A1 (en) 1997-10-02
EP0898785B1 (en) 2008-05-14
JP2000505602A (ja) 2000-05-09
EP0898785A1 (en) 1999-03-03
EP0898785A4 (en) 2002-03-13
CN1214799A (zh) 1999-04-21

Similar Documents

Publication Publication Date Title
TW299503B (en) Improved performance matrix, method of making and active matrix displays incorporating an improved TFT
TW512247B (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
US7671367B2 (en) Liquid crystal display device and fabricating method thereof
JPH03232274A (ja) 液晶表示装置
TWI396910B (zh) 顯示基板、顯示基板製造方法及具有該顯示基板之顯示面板
JPS62171160A (ja) 薄膜トランジスタ
US5210045A (en) Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
TW315425B (zh)
US5148248A (en) Dual dielectric field effect transistors for protected gate structures for improved yield and performance in thin film transistor matrix addressed liquid crystal displays
CN1983606A (zh) 薄膜晶体管阵列基板及其制造方法
TWI260774B (en) Method for manufacturing liquid crystal display substrates
TW200428661A (en) Circular thin film transistor structure
JP3397549B2 (ja) 液晶表示装置
JPH02170135A (ja) 薄膜電界効果型トランジスタ素子アレイ
KR100309210B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치
JP3547063B2 (ja) アクティブマトリクス型液晶表示装置の製造方法
KR100464632B1 (ko) 능동매트릭스디스플레이및그제조방법
TWI300864B (en) Thin film transistor array and repairing method of the same
JPS61203484A (ja) 表示装置用駆動回路基板及びその製造方法
JPH07258826A (ja) 薄膜半導体装置の製造方法
JPS6269670A (ja) 表示装置用基板の製造方法
JPH0815733A (ja) 薄膜トランジスタパネルとその製造方法
JPH0661490A (ja) ２層構造絶縁膜及びそれを用いた電子装置及びｔｆｔ液晶表示装置
JP2980803B2 (ja) 金属配線の形成方法
JP2003215634A (ja) 薄膜トランジスタ液晶表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees