TW296511B - - Google Patents

Description

經濟部中央標準局負工消费合作杜印製 A7 _B7_ 五、發明説明（1 ) 〔發明背景〕 此發明係關於時鐘信號產生電路’主要是與利用形成 內藏於互補式金氧半導體（C 〇 m p 1 e in e n t a n y m e t a 1 ο X i d e semiconductor; CMOS)積體電路並與由外部供應的時刻 (timing)信號同步的時鐘信號的有效技術有關。 本專利發明者等人在特開平2 — 2 3 0 8 2 1號公報 中提出了：藉由設置對應著由外部端點所供應的時刻信號 的頻率而改變構成鎖向位環（phasS lock look; PLL)的 電愿控制型發振器（voltage cmtrol oscillator; VCO) · 的振盪頻率範圍的補償手段，而在大頻率範圍內能夠安定 的動作的時鐘信號產生裝置。 〔發明概要〕 在上述的時鐘信號產生裝置中，VC ◦係由射極偶合 型的多重振動器（multivibratoe)，雙極性（bipular) 型電晶體（transistor)及金氧半導體場效應電晶體（_ metal-oxide-semicmductor-field-effed-transistor; M0SFET)的組合所構成，並使用利用時刻信號的設定（ set) /復原（reset)的積分電路的頻率/電流變換手段 來做爲補償手段。因此，需要將雙極性型電晶體及 MO S F E T形成於同一半導體基板上，而使製造程序（ prvcess)變得複雜•再者，因爲補償手段及V C 0分別 係會因元件特性的處理程序的不同而有所不同，所以本專 利發明者等人發現了在現實上其動作範園係受到限致· 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐Ϊ '~~' ~~ --------Ί--裝------^訂------線 (請先閱讀背面之注意事項另填寫本頁) 丨修正 月 SSfif，諳案 ^ 經濟部中央標準局負工消费合作社印裝 五、發明説明（2 ) 此發明的目的係在於提供：以簡單的構成且對應於半 導體稹體m路的外部所供應的時刻信號在大的頻率範圍內 能夠安定的動作的時鐘信號產生電路。本發明的前述及其 它的其的及新加的特徵可由本說明書的前述及附加圖面所 得知。 本專利發明中的代表者的概要簡單說明爲如下所述。 即是，將從半導體積體電路的外部端點所供應的時刻信號 及形成於半導體積體電路內部的時鐘信號輸入到相位比較 器；並將比相位比較器的輸出信號經由低通濾波器而轉換 成平滑的信號：並使用授受上述時刻信號的電流控制遲延 電路的遲延信號及上述時刻信號而由補償電路將其轉換爲 對應於頻率的電流信號；將由上述低通濾波器所形成的電 壓信號轉換成電流信號並與上述補償電路的電流信號合成 ，而控制使用由與上述電流控制遲延電路具有相同構成的 電流控制遲延電路所構成的環型振盪器的振盡頻率，並由 此環型振盪器的振盪信號而形成上述的時鐘信號及半導體 積體電路內部所必需的同步時鐘信號。 〔作用〕 在上述的手段中，因爲使用了設於P L L環的環型振 盪器，及，與控制其動作範圍的補償電路具有相同構成的 電流控制電路，所以電路的整合性會變好，使製造過程的 不同的影響會被大幅的減輕，而能夠使用如CMO S電路 等的簡單的構造的電路。 ¥紙張尺度遑用中國國家標準（CNS)A4規格（210X297公釐）-5_ ----------^------.ST------^ (請先閲讀背面之注意事項再填寫本頁) 296511 A7 ____B7______ 五、發明说明（3 ) 〔圚面之簡單說明〕 第1圖係顯示本發明的時鐘信號產生鬣路的一實施例 的方塊（block)圖。 第2圖係顯示構成圖1的VC 0的環型振盪器的一寊 施例的電路圖。 第3圖係圇2的環型振盪器的電流一頻率特性圖。 第4圇係顯示圖1的補償電路的一實施例的具體的電 路圚。 第5圖係顯示包含圖1的V C 0的電壓一電流變換電 路的一實施例的電路圖。 第6 A圖係用以說明圖5的電壓一電流芦換電路的動 作的VB — I V特性的圖。 第6 B圖係用以說明圖5的電壓-電流變換電路的動 作的1C — IV特性的圇。 第7圖係用以說明圖4的補償電路的動作的波形圖° 第8 A圖係用以說明圖4的補償電路的特性。 經濟部中央樣準局員工消費合作社印袈 (請先閲讀背面之注意事項再填寫本頁) 第8 B圖係用以說明使用圖4的補償電路的P L L的 特性圖。 第9圖係顯示本發明的時鐘信號產生電路中’構成 V C 0的環型振盪器的另一實施例的電路圖。 第10圖係顯示對應於圖9的環型振盪器的補償電路 的一實施例的具體的電路圖。 第1 1圖係用以說明圖1 0的補償電路的動作的 '波开多 本紙張尺度適用中國國家橾準（CNS)A4规格（ 210X297公釐）-6 - 經濟部中央橾準局貝工消費合作社印製 A7 B7五、發明説明（4 ) 圖。 第1 2圖係顯示本發明的時鐘信號產生電路的另一實 施例的概略鼇路圚。 第1 3圖係顯示本發明的時鐘信號產生電路的另一實 施例的方塊圖。 第1 4圖係顯示圖1 3的電流控制閘極遲延（gate-delay) 電路的 一實施 例的電路圖。 第1 5 A圖係用以說明圖1 3的電流控制閘極遲延電 路的動作的1/1 v — t d特性的圖。 第1 5 B圖係用以說明圚1 3的電流控制閘極遲延電 路的動作的1/f i n — td特性的圖。 第1 6 A圖係顯示本發明的時鐘信號產丰電路所搭載 的情報處理裝置的一實施例的方塊圖。 第1 6 B圖係顯示將複數個圖1 6 A的情報處理裝置 搭載於構裝基板的一實施例的方塊圖。 〔適當實施例的說明〕 圖1顯示本發明的時鐘信號產生電路的一實施例的方 塊圖。此圖的各電路方塊面及圖所未示的其它的內部電路 係由公知的CMO S稹體電路製造技術而形成於如單晶矽 等的1片半導體基板上。 時刻信號C I N ( f i η )係從半導體積體電路的外 部端點所供應的頻率信號並供應到相位比較器1 1的一邊 的輸入端點（圖未示）。由此發明的時鐘信號產生電路所 I ! I ^訂 I 線 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度逋用中國國家梂準（CNS)A4规格（210X297公釐）-7 - 經濟部中央標準局負工消费合作社印«. A7 B7 五、發明説明（5 ) 形成的同步信號C L K ( f v / η )則供應到此相位比較 器11的另一邊的輸入端點（圖未示）。上述相位比較器 1 1則檢出上述時刻信號C I N ( f i η)與上述同步信 號CLK ( f ν/Ν)的相位差並輸出與上述相位差相對 應的誤差信號ERR。而相位比較器1 1所形成的誤差信 號E RR則由低通濾波器L P F而轉換成平滑了的控制電 壓信號VB。此控制電壓信號VB則由構成VC01 3的 一部份的電壓-電流變換電路而轉換成電流信號I v :而 控制環型振盪器電流控制振盪器2 2 (以下也稱爲環型振- 盪器）的振盪頻率。此環型振盪器2 2的输出信號CKV (f v )，則由分頻電路14而做1/N分頻並供應到圚 所未示的內部電路以做爲上述的同步時鐘信號CLK ( fv/N)，而且，也輸入到上述相位比較器而爲內部的 頻率信號。由上述的構成而形成P L L電路。 在此實施例中，因爲係使用爲搭載在由CMOS電路 所構成的半導體積體電路的時鐘信號產生電路，所以爲了-容易的以CMOS電路來實現上述的VC01 3，而設置 了環型振盪器型電流控制振盪器。但是，因爲相對於此環 型振盪器2 2的元件特性的製程的變動差值係相對於其設 定值有約3 0%的相當大的偏差，所以其自由程序進行（ f ree-ru η)頻率會相對於其設計目檫值有較大的變動’而 且與後述的通常動作時相較，以極爲遲的頻率的時鐘信號 可容易的進行開發時的除錯（debug)，所以設有如下所 述的補償電路15· 本紙張尺度適用中國國家揉準（CNS ) A4規格（2丨0X297公釐） -----^---^--參------ΐτ------.^- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局肩工消费合作社印製 A7 ____B7 五、發明説明（6 ) 此補償電路15的基本的動作係與本專利發明者等人 先前在特開平2- 23082 1號公報所提出的補償電路 相同，偵測出時刻信號C I N ( f i η)的頻率而使 V C Ο 1 3的動作範圍變更。在此場合，必需要對如上所 述的環型振盪器2 2的製程差異進行補償，必需要對使用 於補償電路15的頻率-電流變換電路做特別的處理。 在本專利發明中，利用即使形成於半導體積體電路的 元件特性的製程差異很大，但是元#相互間受到同樣的製 程差異。其結果爲相對的差異會變小；所以使用與環型振-盪器2 2及補償電路1 5具有相同構成的遲延電路。 在圖2中顯示構成圖1的VC〇13的環型振盪器 2 2的一實施例的電路圖。爲了以如CMO S電路的簡單 的構成來做成此實施例的V C 0，換言之，爲了使其能夠 搭載於由CMO S電路所構成的半導體積體電路中，所以 使用以CMO S電路所構成的環型振塗器。此環型振盪器 係與後述的補償電路1 5中的電流控制遲延電路具有同樣-的構成。 進行振盪頻率的控制的控制電流Iν係供應到由Ν通 道型MOSFET Q7及Q8所構成的電流反映器（ current minor)電路所構成的控制電流電路2 1。此 MOSFET Q7係做爲與構成遲延閘極（gate )電路 222的N通道型MOSFET 010等的電流反映器 的形態。上述MOSFET Q8的洩極（洩極端點）係 連接到二極髏形態的P通道型MOSFET Q9，並做 本紙張尺度逡用中國國家梂準（CNS ) A4規格（210 X 297公釐） 裝------訂------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消费合作社印製 2965J1 Μ _________Β7 _ 五、發明説明（7 ) 爲與構成此MOSFET Q9及遲延閘極電路222的 P通道型MOSFET Ql1等爲電流反映器的形態。 由此’上述N通道型MOSFET Q10等及P通道型 MOSFET Ql 1等係做爲：流出隨著控制電流I v‘ 而改變的電流的可變電流源而動作。 遲延閘極電路2 2 2的代表如例所示的# 1的電路， 在做爲上述可變電流源而動作的N通道型MO S F E T Q10及P通道型MOSFET Ql1之間，以串聯的 形態連接構成CMO S反相（inveter)電路的N通道型-MOSFET Q12 及 P 通道型MOSFET Q 1 3 «由此’ CMO S反相電路的動作電流係由做爲上述可變 電流源的N通道型MOSFET Q10及P通道型 MOSFET Ql 1所決定。而共通接續的最終段（# 9 )的遲延閘極電路2 2 2的輸出信號則回饋到上述 MOSFET Q12及Q13的閘極。上述 MOSFET Ql 2及Ql 3的洩極（洩極端點）係共― 通的連接，並連接到下一段電路# 2的同樣的CMO S反 相電路的輸入端點（閘極端點），全體9個的遲延閘極電 路以環型狀縱列的連接而進行振盪的動作。 上述控制電流I v及遲延閘極電路2 2 2的遲延時間 t p v的關係約爲反比，可以下式（1 )表之。此處， a 0爲常數。 t p v = 1 / ( .a 〇 · I v ) ......... ( 1 ) 本紙張尺度遴用中國國家標车（CNS ) A4規格（2丨0X297公釐） (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 經濟部中央標準局爲工消费合作杜印製 A7 B7 _ 五、發明説明（8 ) 在上述述實施例中，因爲係設爲如# 1〜# 9的9段 的環型振塗器，所以發振頻率丨7爲1/(18· tPV )，由上式（1)可得下次（2)，即振盪頻率ίν與控 制電流I ν成正比。 fv = (aO · Ιν)/18 ......... (2) 在圖3中顯示上述環型振盪器的電流一頻率特性圖。 上述控制電流I ν與遲延閘極電路2 2 2的遲延時間 t ρ ν的關係如上所述的約爲反比。再者’因爲遲延時間 與振盡頻率f ν的關係也約成反比’結果振盪頻率f ν約 與控制電流Iν成正比，而可由控制電流Iν所控制。在 同圖中，f v c爲中心頻率而電流I v c爲與其對應的控 制電流。 在圖4中顯示圚1的補償電路1 5的一實施例的具體· 的電路圖。時刻信號CIN由分頻電路15做1/2分頻 並變換成脈衝寬度的能率（duty)爲5 0%的脈衝信號a 。此脈衝信號a並由電流控制遲延電路1 5 2所遲延。並 將此電流控制遲延電路1 5 2所遲延的脈衝信號b及上述 的脈衝信號a —起输入到遍輯電路1 5 3 *此遞辑電路 1 5 3係由反及閘（NAND)電路Gl ，G2及反相電 路Ν 1，N 2所構成，並產生對應於上述運延電路1 5 2 的遲延時間的脈衝信號d，及，從上述時刻信號c I N的 本紙張尺度逋用中國國家揉準（CNS ) A4洗格（210X297公着) I-----^---1--^------?τ------0 - 一： (請先閣讀背面之注意事項再填寫本頁) 經濟部中央揉隼局負工消費合作社印裝 A7 __B7____ 五、發明説明（9 ) 1周期減去上述脈衝信號d的時間的脈衝信號e。 即是，邏輯電路1 5 3係：由在時刻信號C I N的1 周期間對應於上述遲延電路1 5 2的遲延時間的脈衝信號 d，使電荷泵（charge pump)電路154的P通 道型 MOSFET Q1在開（ON)狀態而使電容（C1) 15 5由定電流源Ip而充電（charge up)，並由對應 於剩餘的時間的脈衝信號e而使電荷泵電路1 5 4的N通 道型MOSFET Q2在開狀態而使電容（Cl) 1 5 5由定電流源I d而放電（dis charge)。因爲時刻― 信號C I N由分頻電路1 5 1而做1/2分頻，所以上述 的充電及放電係每時刻信號CIN的2周期而進行一次。 即是，在上述的充電及放電結束時，在下一週期，電容 1 5 5係保持如前的電荷的狀態。 如上所述的電荷1 5 5的電壓信號f經過由電阻R 1 及電容C 2所構成的低通瀘波器而變平滑。此低通濾波器 1 5 6的輸出電壓g則输入到電壓一電流變換電路1 5 7· 並轉換成電流信號I Μ。即是，上述的電壓信號g被供應 到N通道型MOSFET Q3的閘極（閘極端點）並在 那裏轉換成來自洩極（洩極端點）的電流信號I Μ。此電 流信號ΙΜ藉由由Ρ通道型MOSFET Q4及05以 及Q 6所構成的電流反映器電路，一方面通過 MOSFET Q5而输出做爲上述遲延電路152的控 制電流I X，另一方面通過MOSFET Q6而输出做 爲前述VC013的補償電訑· 本紙張尺度適用中國國家梂準（CNS) A4規格（210X297公釐} -------J---裝-------訂------線 (請先閲讀背面之注意事項再填寫本頁) -12 - A7 B7 經濟部中央橾準局貝工消费合作社印製 五、 發明说明（ 10) 1 | 上 述的控 制電流 I X 係 被 供 應 到 由 與前 述 圖 2 的 環 型 1 1 振 盪 器 相同的 Ν通道 型 Μ 0 S F Ε Τ Q 7 - 及 Q 8 〆 所 1 1 構 成 的 電流反 映器電 路 所 搶 偁 成 的 控 制 電 流電 路 2 2 1 〇 此 S. 1 1 Μ 0 S F E T Q 7 >· 係 興 構 成 遲 延 閘 極電 路 2 2 2 的 Ν 請 先 閱 1 | 通 道 型 Μ 0 S F Ε Τ Q 1 0 〆 等 爲 電 流反 映 器 的 形 態 0 讀 背 面 I 1 而 在 上 述的Μ 0 S F Ε Τ Q 8 的 洩 極（ 洩 極 端 點 ) 則 1 J 意 設 有 爲 二極體 形態的 Ρ 通 道 型 Μ 〇 S F Ε T Q 9 〆 0 此 事 項 再 1 1 Μ 〇 S F Ε Τ Q 9 - 係 與 構 成 遲 延 閘 極電 路 2 2 2 的 Ρ 填 寫 本 1 Λ I 通 道 型 Μ 0 S F Ε Τ Q 1 1 等 爲 m 流反 映 器 的 形 態 0 ' 頁 1 1 由 此 > 上述Ν 通道型 Μ 0 S F Ε Τ Q 10 - 等 及 Ρ 通 道 1 | 型 Μ 〇 S F Ε T Q 1 1 〆 等 的 動 作 爲 依照 控 制 電 流 I X 1 I 的 大 小 而使電 流流動 的 可 變 電 流 源 〇 1 訂 I 遲 延閘極 電路2 2 2 其 代 表 爲 如 例所 示 的 # 1 的 電 1 I 路 在 做爲上 述的可 變 電 流 源 的 Ν 通 道 型Μ 0 S F Ε Τ 1 1 Q 1 0 一及Ρ 通道型 Μ 0 S F Ε Τ Q 11 一 之 間 9 以 串 1 聯 連 接 著構成 C Μ 0 S 反 相 電 路 的 Ν 通 道型 Μ 〇 S F Ε τ 線 Q 1 2 >及 Ρ通道 型 Μ 0 S F Ε Τ Q 1 3 » 而 1 C Μ 0 S反相 電路的 動 作 電 流 的 大 小 則 由做 爲 上 述 可 變 電 1 1 流 源 的 Ν通道 型Μ 0 S F E T Q 1 0 /及 Ρ 通 道 型 1 1 I Μ 0 S F Ε Τ Q 1 1 所 決 定 0 上 述 Μ 0 S F Ε Τ 1 I Q 1 2 一及Q 1 3 ^ 的 閘 極 ( 閘 極 端 點 )係 共 通 的 連 接 在 1 1 — 起 9 並由上 述的分 頻 電 路 1 5 1 而 供 應分 頻 了 的 脈 衝 信 1 號 a 0 上述Μ 0 S F Ε Τ Q 1 2 及 Q 1 3 >· 的 洩 極 ( 1 | 洩 極 端 點）係 共通的 連 接 在 一 起 * 並 連 接到 下 一 段 的 運 延 1 1 本紙張尺度遑用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央樣準局貝工消费合作社印製 A7 B7 五、發明説明（11) 閘極電路# 2的同樣的CMO S反相電路的輸入端點。 上述遲延閘極電路（# 1 )係驅動由如上所述的P通 道型MO S F E T及N通道型MO S F E T的閘極電容及 配線電容所構成的電容性負荷’因爲係由上述的動作電流 而進行電容性負荷的充電/放電，所以等於是做爲遲延電 路而動作，且因爲上述動作電流會隨控制電流I X而改變 ，所以可做爲電流控制遲延電路而動作。在此實施例中， 雖然沒有特別的限制，但遲延閘極燴路2 2 2係由# 1到 # 7的全部7個的遲延閘極電路做縱列的連接而形成上述-的遲延脈衝信號b。 由控制電流I X來控制上述遲延閘極電路2 2 2的遲 延時間t p X而使上述時刻信號C I N的周期（1/ f i η)與遲延電路的遲延時間t 1的比率爲一定。並對 應著時刻信號C I N的周期，即是頻率f i η而形成捕償 電流I c。此時的頻率f i η與補償電流I c的關係爲： 在頻率f i η變高的時候周期（1/f i η)會變短，而_ 使控制電流I X及I c均變大以使遲延閘極電路2 2 2的 遲延時間t ρ X也變小。反之，在頻率變低時周期（1/ f i η)會變長，而使控制電流I X及I c均變小以使遲 延閘極電路222的遲延時間t ρχ變大。如此，補償電 路15便可進行將輸入信號CIN的頻率轉換爲電流信號 的動作。 上述的補償電流I c係’如以下所說明的，經過電壓 -電流變換電路2 1而實質的決定了做爲V C ◦的環型振 本紙乐尺度逡用中國國家橾率（CNS ) A4規格（210X297公釐1 ' " -14 - . 裝 I I H 線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消费合作社印製 296511 A7 ______B7_ 五、發明説明（！2) 盪器22的中心頻率f vc。此時，在補償電路1 5中， 因爲實際上進行頻率-電流轉換動作的遲延閘極電路及決 定環型振盪器的振盪頻率的遲延閘極電路具有同樣的構成 ，所以控制電流I X及I v不會受到元件的製程差異的影 響而可經常的保持約爲一定的關係》因此，供應到V C 0 的補償電流與振盪中心頻率f v c的關係，及，補償電路 1 5中的補償電流及時刻信號C I N的頻率f i η的關係 ，即使在變換常數不同的場合也可保持同樣的相關關係， 而能夠保持時刻信號f i η與振盪中心頻率f ν c的比例-關係。如此，補償電路1 5可控制VC01 3的動作區域 的中心頻率f v c與從外部端點輸入的時刻信號C I N的 頻率f i η爲一比例的值。 在由P L L電路所構成的時鐘信號產生電路中，輸入 的時刻信號C I Ν的頻率f i η及VC0 1 3的振盪輸出 C KV的頻率的關係在P L L爲鎖入後（鎖住狀態）一定 會成爲正比的關係（若將環（loop)的分頻數設爲Ν則 f i n=f v/N)。若將上述的頻率f i η及振盪输出 f ν的比例常數設定爲與上述的補償電路1 5的頻率 f i η及VC013的振盪中心頻率fvc的比例常數相 同，則振盪输出f ν及f v c會相同。即是，即使從半導 體積體電路的外部端點输入的時刻信號CIN的頻率 f i η改變，或是有製程上的差值，VCO 1 3也永遠會 在振盪的動作區域的中心頻率f ν c的點動作》 圊5顯示包含於圖1的VC0 1 3的電JE-電流變換 本紙張尺度遑用中國國家橾隼（CNS > A4规格（210 X297公釐1 ~ I---------^---^------ΐτ.------^ (請先閱讀背面之注意事項再填寫本頁) -15 - A7 B7 經濟部中央標準局貝工消费合作社印製 五、 發明説明 ( 13) 1 | 電 路 2 1的 — 實施 例 的 電路 圖 〇 由 Ρ L L 環的 低 通 濾波器 1 1 1 2 所形成 的 控制 電 壓 V B 及 基 準 電 壓 V R係 分 別 供應到 1 1 N 通 道型的 差 動Μ 〇 S F E Τ Q 1 9 及 Q 1 8 的 閘極（ /—N 1 I 閘 極 端點） 〇 而在 上 述 差動 Μ 0 S F Ε Τ Q 1 8 及 請 先 閲 1 1 I Q 1 9的共 通 化了 的 源 極（ source ( 源 極端 點 ) ，則設 讀 背 δ 1 1 I 置 了 形成電 流 12 的 N 通道 型 Μ 0 S F Ε Τ Q 1 6。在 之 注 1 1 意 I 上 述 補償電 路 15 中 所 形成 的 補 償 電 流 I C興 输 入 的二極 事 項 1 再 I 體 形 態的Ν 通 道型 Μ 0 S F E Τ Q 1 5 爲電 流 反 映器的 填 窍 本 1 裝 I 形 態 。因此 < 電流 I 2 係與 形 成 爲 9s 流 反 映器 形 態 的 頁 Sw^ 1 1 Μ 0 S F Ε Τ Q 1 5 及Q 1 6 的 尺 寸 ( size ) 比 a 2成 1 | 正 比 ，即是 I 2 = a 1 • I C 〇 1 I 在上述 差 動Μ 0 S F E τ Q 1 8 及 Q 1 9 的 洩極（ 1 訂 1 洩 極 端點） 設 置了 爲 電 流反 映 器 形 態 的 Ρ 通道 型 1 Μ 〇 S F Ε Τ Q 2 0 > Q 2 1 〇 並 使 — 邊的 差 動 1 1 Μ 0 S F Ε Τ Q 1 8 的洩 極 電 流 經 過 爲 上述 電 流 反映器 1 形 態 的Μ 0 S F Ε T Q 2 0 及 Q 2 1 而 使同 樣 的 電流流· 線 入 另 一邊的 差 動Μ 0 S F E T Q 1 9 的 洩極 0 因 此，在 1 I 控 制 電壓V Β 與基 準 電 壓相 等 時 > 流 經 差 動Μ 0 S F Ε T 1 1 | Q 1 8及 Q 19 的 洩 極的 電 流 等 於 I 2 / 2 而 使 輸出端 1 I 1 點 的 電流爲 零 。在 控 制 電壓 V Β 變 髙 而 Μ OS F E T 1 1 Q 1 9爲開 的 狀態 下 ♦ 若Μ 0 S F Ε Τ Q 1 8 是 在關的 1 1 狀 態 則Μ 0 S F Ε T Q 1 9 會 有 電 流 I 2流 入 並 在其输 1 入 端 點形成 如 —I 2 的 吸入 m 流 〇 在 控 制 電壓 V B 變低而 1 I Μ 0 S F Ε Τ 在開 的 狀 態下 若 Μ 0 S F Ε T Q 1 9是 1 1 本紙張尺度逋用中國國家揉準（CNS ) A4说格（2丨OX297公釐） -16- 經濟部中央橾準局貝工消费合作社印装 A7 ____B7 五、發明説明（14) 在關的狀態MOS FET Q 1 8會有電流I 2流入並經 由上述電流反映器電路而在輸出端點形成如+I2的押出 電流。 在接受上述補償電流I c的MOSFET Q1 5中 設有爲電流反映器形態的N通道型MOSFET Q 1 7 。在此MOSFET Q1 7的洩極（洩極端點）則設有 爲二極體形態的P通道型MOSFET Q22。並使由 上述MOSFET Q17所形成的電流11及上述差動 電路的輸出電流的合成電流流入此MO S F E T Q 2 2-。由此，從上述P通道型MOSFET Q22及爲電流 反映器的P通道型MOSFET Q23而形成對應於上 述電流I 1± I 2的輸出電流I v。並依爲電流反映器形 態的MOSFET 〇15及017的尺寸比31而形成 電流I 1 。即是I l = al · I c。 圖6 A及圖6 B顯示用以說明上述電壓-電流變換電 路2 1的動作的特性圖。圖6 A顯示其VB — I v特性 在圖6 A的特性中顯示：若以基準電壓VR爲中心而使控 制電壓VB在正或負方向變化，則與此相對應的電流I 2 的分配比也會變化，此差分的電流會與電流1 1重叠（合 成）而形成輸出電流I v。圖6B顯示其I c_ I v特性 •並顯示上述電流I1及I2均爲與由捕償電路所形成的 補償電流控制信號I C成正比的變化。電流I 1係設定中 心控制電流I v c而電流I 2則對應P L L的控制電壓 V B而設定其動作範團的最大值I vm a X及最小值 本紙張尺度遑用中國國家橾窣（CNS > A4规格（210X297公釐〉 (請先閱讀背面之注意事項再填寫本頁) -裝· 訂 經濟部中央標準局員工消费合作社印裝 A7 _B7_ 五、發明説明（I5 ) I v m i η 。 圖7顯示用以說明圖4的補償電路的動作的波形圖。 時刻信號CIΝ被分頻電路151做1/2的分頻並形成 脈衝寬度爲對應於時刻信號CIΝ的1周期的脈衝寬度的 能率的脈衝信號a。將此脈衝信號輸入到電流控制遲延電 路1 5 2而形成遲延脈衝信號b。此2脈衝信號a及b則 經由邏輯電路1 5 3而形成：對應於遲延時間t 1且爲低 準位（low level)的脈衝信號d，及，對應於從上述時 刻信號C I N的1周期減去上述遲延時間t 1的時間t 2-且爲高準位（high level)的脈衝信號e。脈衝信號c則 爲用以基於上述脈衝信號a及b而生成上述脈衝信號d及 e的信號。 由上述脈衝信號d的低準位，電荷泵（charge pump )電路154的P通道型MOSFET Q1會成爲開狀 態使電容1 5 5充電（charge up);而由上述脈衝信號 e的高準位，電荷泵電路的N通道型MOSFET Q 2 -會成爲開狀態使上述電容15 5放電（dis charge)。因 此，在電容1 5 5上形成對應於上述充電動作及放電動作 的電壓信號f 。此電壓信號f再由低通濾波器156而變 平滑而形成控制電壓g。 · 因爲遲延閘極電路2 2 2與使用於環型振通器2 2所 使用的遲延閘極電路具有同樣的構成，所以能夠將控制電 流IX及遲延閘極電路的遲延時間PX的關係表式爲使用 與前述式（1)同樣常數a〇的式（3) · 本紙張尺度遥用中國國家揉準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) -裝. 18 - 經濟部中央樣準局員工消费合作杜印製 _B7_ 五、發明説明（W ) t px=l / (a 0 · I X) ......... (3) 由此，因爲遲延時間t 1爲遲延閘極電路2 2 2以 # 1〜#7的7段所構成，所以能夠以如下式（4 )來表 示： t 1 = 7 t p X ......... ( 4 ) ’ 在此時間t 1中，由電流I p而進行前置充電（prechar ge) 動 作而注入電荷 QP 到電容 1 55 。 因此 ，電容 155的電壓f會上昇。然後，在時間t2〔（1/ f i η ) _ t 1〕中，由電流I d而進行敎電而放出電荷 Q d使上述電壓f下降。上述電荷Q ρ及Q d可由下式（ 5 ) ，（ 6 )來表示： Q p = t 1 · I ρ ......... ( 5 )

Qd=t2· Id=C (1/f in)-tl] . id .........(6 ) 低通濾波器1 5 6則將上述的電壓f平滑 電壓g。此電壓g被加到N通道型MOSFET 閘極（閘極端點），而轉換成控制電流 反映器電路而形成正比於上述電流I Μ的控制m流丨χ , 本紙張尺度逍用中國國家梂準（CNS ) Α4規格（210X297公釐） ~ I----------^------ΐτ------ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央梂準局負工消费合作社印笨 A7 ____B7_ 五、發明説明（Π ) 而控制上述遲延閘極電路2 2 2的遲延時間t p X。 在此電流I X很大的場合，遲延時間t p X會由式（ 3 )所示的變小，如式（4 )所示的前置充電時間t 1也 會變短。如此，因爲由式（5)，電荷Qp會變小，而由 式（6)Qd會變大，所以電容155的電壓f會變低， 其平滑了的控制電壓g也會變低使上述電流I Μ變小。反 之，在此電流I X很小的場合，如式（3 )所示的遲延時 間t ρχ會變大，如式（4)所示的前置充電時間t 1也 會變長。如此，因爲由式（5)，電荷Qp會變大，而由-式（6) Qd會變小，所以電容155的電壓會上昇，其 平滑了的控制電壓g也會增大使上述電流I Μ變大。 即是，上述電路構成一負回嬪環，當前置充電電荷 Q Ρ與放電電荷Q d相等時，此回饋環達到平衡’在式（ 5)及（6)中，當Qp = Qd，則下式（7)成立： l/fin = 7.tpx〔l+(Ip/Id)〕 - ".*"··· ( 7 ) 此式代表時刻信號C I N的周期l/f i η及內藏的 遲延閘極電路2 2 2的遲延時間t ρ X的比率爲一定值， 而在回饋環內產生控制電壓I X以使式（7 )成立。因此 ，由式（7)及式（3)，上述控制電流lx如式（8) 所示的與時刻信號C I N的頻率f i η成正比。 本紙張尺度逋用中國國家橾準（CNS)娜（21〇χ虜簸） ------------^------、玎------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央樣準局貝工消费合作杜印製 A7 B7 五 '發明説明（is) ^=(7/30) -〔1 十（Ip/Id) .fin ········· ( Q ) 再者，由形成與上述控制電流I x成正比的補償電流 1 c ，而使電流I c與I X的關係爲I c = a3 · I X， 則下〜式（9 )可成立，且可知捕償電流I c與時刻信號 C I N的頻率f i η成正比。 ^=(7-33/30) ·〔（l+(Ip/Id)〕- • f in ......... ( 9 ) 圖8 A及8 B顯示用以說明上述補償電路及使用此電 路的P L L的特性圇。圖8A爲補償電路1 5的特性圖， 顯示補償電流I c與時刻信號C I N的頻率f i η成正比 。圖8Β則爲PLL的特性圖。並由上述補償電路1 5的 補償電流I c而決定VC0 1 3的振盪動作區域的中心頻-率fvc。即是，因爲式（2)中的控制電流I v爲電壓 —電流變換電路的電流I 1 ( = a 1 · I c)，而能夠以 下式來表示。 fvc=(7/18) .al.a3· 〔l+(Ip/ Id)〕.fin ......... (10) 在P L L瓚中，在後所输入的時刻信號C I N的頻率 本紙張尺度遙用中國國家標牟（CNS ) M規格（210X297公釐） I 7---裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 線 -21 A7 經濟部中央標準局貝工消费合作杜印装 B7 I 五、 發明説明 ( 19 ) 1 f i η及V C 0 1 3 的振 盪 頻 率 f V 的 關 係 » 因 爲 環 內 的 1 1 分 頻 電路1 4 的 分 頻 比爲 N 所 以 f V = Ν • f i η 〇 因 1 1 此 若將此 分 頻 比 Ν 設爲 與 式 ( 1 0 ) 的 比 例 常 數 及 如 下 1 I 式 ( 11) 般 相 同 的 話， 則 f V 及 f V C 會 相 等 〇 請 先 1 1 utj 讀 1 背 1 ίέ I N = (7 / 1 8 ) • a 1 * a 3 • c 1 +· ( I P / I d ) < 1 | ‘意 1 I ]· ·· · .. ( 1 1 事 項 | 再 填 1 寫 本 裝 在式（ 1 1 ) 中 » a 1 及 a 3 均 是 由 電 流 反 映 器 電 路- 頁 '—✓ 1 | 的 Μ 0 S F Ε Τ 的 尺 寸比 而 決 定 也 能 夠 由 同 樣 的 電 流 反 1 | 映 器 電路的 Μ 0 S F Ε T 的 尺 寸 比 而 設 定 電 流 I P 及 I d 1 1 I 〇 即 是，在 此 實 施 例 的V C 〇 中 9 即 使 Μ 0 S F E Τ 的 特 1 訂 性 具 有差值 但 因 其 相對 的 具 有 高 精 度 所 以 實 際 上 其 製 1 程 差 值會互 相 抵 消 而對 應 //(Σλ 著 時 刻 信 號 C I N 的 頻 率 而 一 1 1 直 能 夠在大 的 頻 率 範 圍內 做 安 定 的 動 作 〇 1 | 圓9顯 示 此 發 明 的時 鐘 信 號 產 生 電 路 中 構 成 V e 〇 - 線 的 環 型振盪 器 的 另 一 個實 施 例 的 sB> 尾 路 圖 0 在 使 用 如 刖 所 述 1 1 | 的 C Μ 0 S 反 相 電 路 的場 合 因 爲 此 信 號 振 幅 受 到 電 源 電 1 1 壓 的 變動的 影 響 所 以會 有 振 盪 頻 率 易 受 到 電 源 電 壓 的 變 1 1 動 的 問題。 此 處 * 在 此實 施 例 中 * 利 用 下 述 的 差 動 閘 極 電 I 1 路 « 在同圖 的 電 路 元 件上 所付 的 路 符 號 f 雖 然 與 前 述 的 1 實 施 例中的 符 號 重 複 ，但 是 是 分 别 具 有 不 同 的 電 路 功 能 0 1 1 在 下 一個圖 1 0 的 電 路元 件 中 也 是 同 樣 的 1 1 I 控制電 流 I V 係 供應 到 爲 二 围 髖 形 態 的 N 通 道 型 1 1 1 本紙張尺度遑用中國國家梂準（CNS ) A4規格（210X297公釐） -22 - 經濟部中央橾準局負工消费合作社印製 A7 B7_ 五、發明説明（2〇 ) MOSFET Q1。此MOSFET Q1與，如例所 示的形成差動閘極電路3 0 2的動作電流的N通道型的電 流源MOSFET Q2爲電流反映器的形態。此 MOSFET Q2的洩極（洩極端點）則連接到N通道 型的差動MOSFET Q3及Q4的共通源極（共通源 極端點）。再者，在各差動MOSFET Q3及Q4的 洩極（洩極端點）及電源電壓之間則設有由供應接地電位 到閘極（閘極端點）而作爲電阻元件的P通道型 的MOSFET Q5及Q6以做爲負載電阻。 差動閘極電路3 0 2則由# 1到# 5的5段電路以環 狀連接而構成環型振盪器。即是，與第1段的差動閘極電 路互補的輸出信號分別供應到下一段電路# 2的差動 MOSFET的閘極（閘極端點），以下同樣的使與各段 互捕的输出信號供應到下一段電路的差動输入，而構成環 型振盪器。在此構成中*來自各差動閘極電路的輸出的互 補輸出信號依序傅到下一段電路的差動輸入，並以小的信· 號振幅而依序傳送。因此，能夠大幅的減小電源電壓的變 動的影響。 在此實施例中，第5段的差動閘極電路# 5的互補的 输出信號係回娥到第1段的差動閘極電路#1 ，而且傅到 输出差動電路3 0 3 ·在输出差動電路3 0 3中，供應如 前所述的互補的输出信號到差動MOSFET Q8及 Q9的閘極（閘極端點）•然後，在此差動MOSFET Q 8及Q 9的共通源極（共通源極端點）及電路的接地 本紙張尺度遑用中國國家標準（CNS ) A4规格（2丨0 X 297公釐） ---------Ί--^------1T------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央梯準局員工消費合作杜印製 965il A7 B7_______ 五、發明説明（21 ) 電位之間設置N通道型MO S F E T Q 7以做爲電流源 。在上述差動MOSFET Q8及Q9的洩極（洩極端 點）則設有由P通道型MOSFET Q1 0及Ql 1所 構成的電流反映器電路以做爲主動（active)負載電路。 由此，形成單端（single end)的增幅輪出信號，並經過 設於輸出段的CMO S反相電路而輸出CMO S準位（ level)的振盡信號K C V。 圖10顯示對應於上述圖9的環型振盪器的補償電路 的一實施例的具體的電路圓，圖1 1則顯示其動作波形圖-。與前述實施例同樣的，時刻信號C I N被1/2分頻電 路所分頻而轉換成脈衝的能率（duty)爲5 0%的脈衝信 號a。此脈衝信號a則由與前述環型振盪器構成相同的電 流控制遲延電路的差動閘極電路3 0 2所遲延。即是，經 過如差動閘極電路302#1〜#10以10段縱列連接 而成的電流控制遲延電路及差動輸出電路3 0 3所輸出的 脈衝信號a的遲延信號h與此脈衝信號a —起輸入到邏輯_ 電路3 1 3。此邏輯電路3 1 3係由反及閘電路G 1及反 相器電路N 1所構成，並對應於上述遲延電路的遲延時間 t 3而成爲低準位，只有在從上述時刻信號C I N的2周 期（1/f in + l/ f in)減去上述遲延時間（t3 )的時間t 4會產生髙準位的脈衝信號i 。 即是•邏輯電路3 1 3在時刻信號C I N的1周期間 (1/f i η)中，對應於上述遲延電路的遲延時間t 3 ，使脈衝信號i爲低準位，並使電荷泵電路3 1的P通道 本紙浪尺度遙用中國國家梂準（CNS ) A4规格（210X297公釐） m 丨丨.: m , 11 I— I » I- - -1 - - - I - 丁 !; —i : I If.--- (請先閲讀背面之注意事項再填寫本頁) -24 - A7 B7 經濟部中央揉準局貝工消費合作社印製 五、 發明説明（ 22 ) 1 型 Μ 0 S F E T Q 1爲關的狀態，並使 電容C 1 由 定 電 1 1 流 源 I P而充 電 * 而對應於上述2周期中 剩餘的 時 間 t 4 1 1 則 使 脈 衝i爲 髙 準 位，並使電荷泵電路3 1 4的 N 通 道 型 1 | Μ 〇 S F E T Q 2爲開的狀態，並使電 容C 1 由 定 電 流 請 先 閲 1 1 源 I d 而放電 0 讀 背 1 1 | 如 上所述 的 電 容C1的電壓信號j係 供應到 N 通 道 型 之 注 1 | 意 I Μ 0 S F E T Q 3的閘極（洩極端點） 及源極 ( 源 極 端 事 項 矣 1 點 ) 之 間，並 在 此 處轉換成來自洩極（洩 極端點 ) 的 電 流 填 寫 1 裝 信 號 0 此電流 信 號 由以P通道型MO S F E T Q 4 及 - 頁 1 1 Q 5 及 Q 6所 構 成 的電流反映器電路而另 一方面 經 過 1 | Μ 0 S F E T Q 5而輸出爲上述遲延電 路的控 制 電 流 1 I X 另一方 面 則 經過MOSFET Q 6而输 出 爲 上 訂 I 述 V C 0的補 償 電 流I c。 1 上 述的控 制 電 流I X係經由與前述圖 2所示 的 環 型 振 1 1 盪 器 同 樣的N 通 道 型 MOSFET Q 7 及Q 8 所 構 成 的 1 電 流 反 映器電 路 而 控制差動閘極電路的動 作電流 0 在 此 實 線 施 例 中 ，使用 差 動 閘極電路，在第1段的 差動閘 極 電 路 # 1 I 1 中 供 應上述 的 脈 衝信號a到一方的差動 Μ 0 S F E T 1 1 I Q 9 的 閘極， 並 對 另一方的差動MO S F Ε Τ Q 1 0 的 1 1 閘 極 供 應由電 阻 R 1及R2所構成的偏壓 (bias ) 電 路 1 1 3 1 1 的中點 電 壓 。從第2段的電路# 2 到最後 —— 段 的 電 1 1 路 # 1 0爲止 > 也 是與環型振盪器同樣的 依序供 應 互 補 的 1 | 輸 出 信 號以做 爲 下 一段的差動輸入信號。 然後， 最 後 — 段 1 I 電 略 # 1 0的 输 出 信號則由输出差動電路 3 0 3 而 轉 換 成 1 1 1 本紙張尺度適用中國國家梂率（CNS > Μ規格（210X297公釐） A7 B7 經濟部中央樣準局贝工消费合作社印製 五、發明説明 ( 23 ) 1 單端 的信 號 並 送到 上 述 的 邏 輯 電 路 3 1 3 0 邏 輯 電 路 1 3 1 3的 反 相 器電 路 N 1 則 同 時 也 具 有 將 上 述 差 動 輸 出 電 1 | 路3 0 3 的 輸 出信 號 轉 換 成 C Μ 〇 S 準 位 的 準 位 變 換 的 功 1 I 能。 請 先 閲 1 | 上述 的 差 動閘 極 電 路 ( # 1 ) 係 藉 由 形 成 於 讀 背 1 Μ 0 S F E T Q 8 的 動 作 電 流 而 由 差 動 Μ 0 S F Ε Τ 之 注 1 I 意 1 I Q 9 及Q 1 0 而切 換 > 並 使 由 下 一 段 電 路 的 閘 極 電 容 及 配 事 項 1 1 線電 容所 構 成 的電 容 性 負 載 放 電 而 進 行 信 疏 遲 延 0 因 爲 形 丹 填 寫 本 1 裝 成於 上述 Μ 0 S F E T Q 8 的 動 作 電 流 會 對 應 著 流 入 Cb3 與· 頁 '«w» 1 I 其爲 電流 反 映 器形 態 的 Μ 0 S F E Τ Q 7 的 控 制 電 流 1 I I X 而變 化 所以 能 夠 做 爲 電 流 控 制 遲 延 電 路 而 動 作 0 1 1 I 藉由 控 制 電流 I X 來 控 制 上 述 差 動 閘 極 電 路 3 0 2 的 訂 遲延 時間 t P X而 使 上 述 時 刻 信 號 C I N 的 周 期 ( 1 / 1 1 f i η ) 與 遲 延電 路 的 遲 延 時 間 t 3 的 比 率 爲 一 定 值 9 並 1 1 依時 刻信 號 C I N 的 周 期 即 是 頻 率 f i η 而 形 成 補 償 電 1 流I c ° 此 時 的頻 率 f i η 與 補 償 電 流 I C 的 關 係 在 頻 率- 線 信f i η 變 高 時周 期 ( 1 / f i η ) 會 變 短 而 控 制 電 流 1 I I X 及I C 均 變大 以 使 差 動 閘 極 竃 路 3 0 2 的 遲 延 時 間 1 1 I t p X變 小 0 反之 » 在 頻 率 f i η 變 低 時 周 期 ( 1 / 1 ! f i η ) 會 變 長， 而 控 制 電 流 I X 及 I C 均 變 小 以 使 差 動 1 1 閘極 電路 3 0 2的 遲 延 時 間 t P X 變 大 〇 如 此 的 補 償 電 路 1 1 可執 行將 输 入 信號 C I N 的 頻 率 轉 換 成 電 流 信 號 的 動 作 〇 1 1 上述 的 補 償電 流 I C 係 經 由 如 前 述 圖 5 的 電 壓 一 電 流 1 | 變換 電路 而 決 定實 質 上 作 爲 V C 0 的 環 型 振 盪 器 的 中 心 頻 1 1 本紙張尺度逋用中國國家棣準（CNS ) A4規格（210X297公釐） -26 - 經濟部中央搮準局員工消费合作社印製 A7 B7 _ 五、發明説明（24) 率f V C。此時，因爲在補償電路中實質的執行頻率-電 流變換動作的差動閘極電路及決定環型振Μ器的振盪頻率 的差動閘極電路有同樣的構成，所以控制電流I X及I Ρ 不會受到元件的製程差值的影響而能夠保持一定的關係。 在此實施例中，在電荷泵電路3 1 4上附加了以下的 功能。藉由以控制信號S 1〜S 4選擇的將充電上述電容 C1的定電流IΡ設定爲低準位，以電流I爲基準，而流 入其3倍的I ，7倍的I及15倍的I而執行電流的切換 。即是，在P L L環，在鎖入後所輸入的時刻信號C I Ν-的頻率f i η及VC01 3的振盪頻率f ν的關係係：由 環內的分頻電路1 4的分頻比的N所決定，而在此N變更 之時，由上述控制信號S 1〜S 4而對應著上述分頻比N 而改變電流I P及I d的比，而能夠保持前述式（1 1) 的關係。上述控制信號S 1〜S 4可以是由搭載於本發明 的時鐘信號產生電路的半導體積體電路的外部端點所供應 。也可以是對應著上述分頻比N的改變而在上述半導體積-體電路的內部形成上述的控制信號S 1〜S 4並供應給電 荷泵電路3 1 4。 圖12顯示本發明的時鐘信號產生電路的其它的一實 施例的概略電路圖。在此實施例中，係只能得到對從外部 端點输入的時刻信號而使頻率倍增的時刻信號的電路。即 是，並不像P L L —般的也能調整相位，而是只能夠使頻 率以一定的比率變高的時刻信號的頻率倍增信號。 在此實施例中，係由如前所述的補償電路及環型振盪 本紙張尺度逋用中國國家橾準（CNS ) Μ規格（210X297公釐) ~~ -------- - 丨 ^------.IT.------.^. (請先閲讀背面之注意事項再填寫本頁)

經濟部中央標準局負工消费合作社印$L A7 B7 五、發明説明（25) 器的組合所構成。即是，由前述圖1的實施例的補償電路 所形成的控制電流而控制環型振逯器型電流控制電路，由 式（10)所示的關係而能夠簡單的得到培增了的內部頻 率信號f v。雖然沒有特別的限制，但是此內部頻率f v 係供應到構成內部昇壓電源電路的電荷泵電路，並能夠利 用於：相對於外部端點所供應的時鐘信號而以高頻率而得 到安定的昇壓電壓的場合。此外，也能夠廣泛的利用於： 對外部端點所供應的時鐘信號脈衝：，需要倍增了的脈衝的 時鐘信號產生電路。 圖13顯示此發明的時鐘信號產生電路的另一實施例 的方塊圖。在此實施例中，形成與外部端點所供應的時刻 信號同頻率且相位同步的同步時鐘信號。即是，相對於從 外部端點所供應的時刻信號而形成遲延1周期的內部同步 信號。基本上，在圖1的PLL電路中，除了省略了插入 於P L L環的分頻電路外，也使用了與補償電路1 5相同 的電流控制閘極遲延電路2 3以取代環型振盪器2 2 在此實施例中，在時刻信號C I N的頻率變化時，由 補償電路1 5來設定其基本的遲延時間，並由相位比較器 1 1而檢出此遲延時間及時刻信號的誤差信號（相位差） ERR，並由低通濾波器1 2而轉換成電壓信號VB而進 行電流控制閘極遲延電路2 3的微調整。由此，能夠使接 受外部端點所供應的時刻信號CIN的電流控制閘極遲延 電路2 3的輸出信號C LK爲相對於上述時刻信號C I N 爲遲延且正確而同步的同步時鐘信號•在此構成中，也是 本紙張尺度適用中國國家標準（CNS > A4规格（210X297公釐） ---------.—^------、订|----- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局貝工消費合作社印製 A7 ____B7_____ 五、發明説明（26 ) 與前述實施例同樣的，由與使用補償電路1 5的控制電流 遲延電路及使上述輸入信號CIN遲延的電流控制遲延電 路2 3同樣的電路構成的遲延電路所構成，所以即使輸入 信號C I N係設定於大的頻率範圍，也能夠隨之而得到正 確的同步的同步時鐘信號C L K。 圖1 4顯示上述電流控制電壓閘極遲延電路2 3的一 實施例的電路圖。基本上，係由與前述圖2的環型振盪器 同樣的遲延閘極電路2 2 2以縱列連接所構成。與圖2的 環型振盡器不同點只有：最終段的遲延閘極電路2 2 2 (- # 4 )的輸出信號並沒有回饋到第一段的遲延閘極電路 2 2 2 ( # 1 )。 圚15A及圖15B顯示用以說明電流控制閘極遲延 電路23的動作的特性圖。圖1 5A顯示遲延時間t d與 控制電流的反比（1 / I v )的關係。即是，如前所說明 的，遲延時間I d與控制電流I v係成反比的關係。圖 1 5 B則顯示上述補償電路的中間遲延時間t d c及對應· 於相位比較器的相位差ERR的最大遲延時間t dma X 及最小遲延時間t dmi η。此爲與圖8B的特性圖相對 應。 在此實施例中，遲延時間t d c及時刻信號的周期（ 1/ f i η )的關係也是與前述的同樣的係由電流反映器 電路的MO S F Ε Τ的尺寸比而決定。即是，在此實施例 的遲延電路中也是，即使有MO S F Ε Τ的特性差值，但 因其相對的精度高，所以實質上其製程差值相抵消，而對 本紙張尺度遑用中國國家標率（CNS ) Α4規格（210X297公釐） I----------^------ΪΤ'------0 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消费合作社印製 A7 _B7___ 五、發明説明（27 ) 應時刻信號的頻率能夠在大的頻率範園內一直實現安定的 動作。 如以上的說明，因爲能夠實現內部電路的動作點不受 输入的時刻信號C I N的頻率f i η的變化及製程差值的 影響的時鐘信號產生電路，所以能夠增大其動作頻率範圔 。再者，因爲能夠由設置如上所述的補償電路或將遲延電 路的遲延變化區域設的較小，所以即使遲延電路的遲延時 間td與時刻信號CIN的周期（1/f in)不相同， 在2以上的自然倍數時也能夠防止變爲同步的擬似同步。-圖16A顯示搭載於本發明的時鐘信號產生電路的情 報處理裝置的一實施例的方塊圖。此實施例的情報處理裝 置，如同圖的點線所示的，爲一半導體積體電路裝置 LS I晶粒所構成的RI SC型處理器（processor)。 時鐘信號產生電路C P G係由如前所述的P L L電路 的時鐘信號產生電路所構成。I-Cache爲內藏程式的命令 隱藏記憶體（cache memory) ; D-Cache爲內藏資料的·資… 料用隱藏記憶體。I U爲整數記算單元（unit) ，FU爲 浮動小數點記算單位。 形成於上述的時鐘信號產生電路C P G的時鐘信號脈 衝係由時鐘信號驅動器（clock driver) C L D而分配到 晶粒的全面並供應到各內部電路。即是，使從時鐘信號4 衝產生電路C P G供應到各內部電路所設的俥達路徑的時 鐘信號驅動器的段數相等，而且使其約具有相同的配線長 以減少內部時鐘信號脈衝相互的差•再者，使最後一段的 本紙張尺度適用中國國家標隼（CNS ) A4规格（210X297公釐） ----------装------.訂------^ ^ .. (請先閲讀背面之注意事項再填寫本頁) -30 - 經濟部中央標準局貝工消費合作社印製 A 7 B7 五、發明説明（28) 時鐘信號驅動器的输出互相吸收：包含互柑連接（短路） 的時鐘信號驅動器的時鐘信號分配路徑的信號遲延的差值 〇 在時鐘.信號產生電路c P G產生爲晶粒內部的基準的 內部時鐘信號及與從外部輸入的時刻信號CIN周期的內 部時鐘信號。由此，如圖1 6 B所示的，在取得構裝基板 PB上的複數的半導體積體電路裝置LSI (晶粒）間的 同步時便不需要考慮時鏟信號驅動器的遲延時間。再者， 如前所述的，在時鐘信號產生電路C P G中，即使有時刻-信號C I N的頻率變化及製程差值，也能夠安定的動作， 並不需要用以搭載P L L電路的特別的製程差值管理及增 加製造過程。雖然沒有特別的限定，但圖1 6 B所示的內 部電路1 0 0及2 0 0係包含圖1 6 A所示的命令隱藏記 憶體I— Cache ，資料用隱藏記億體（D — Cache)，整數運算單元IV及浮動小數點運算單元 F U等電路。在此實施例的時鐘信號產生電路C P G中以_ 高精確度的產生：對應時刻信號CIN的大範圍的頻率的 內部時鐘信號。針對此點，在平常的動作中，也可以對應 著構裝基板等上的信號配線的時鐘信號頻率而分配較低的 時鐘信號：而在各半導體積體電路則以超過對應著P L L 的分頻比的上述信號配線的信號傳達頻率的上限的高頻的 內部時鐘信號來動作以進行高速動作。 再者，在開發設計上述時鐘信號產生電路所搭載的各 處理器及其周邊電路時，爲了簡化電路的偵錯，而以比通 本紙張尺度逋用中國國家梂準（CNS > A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本1) -δ Γ 經濟部中央梂準局貝工消费合作社印装 A7 B7__ 五、發明説明（29) 常的動作頻率低很多的時鐘信號來動作。此時，只要使上 述時刻信號C I N的頻率與其對應的設的較低，便能夠不 像以往的設置偵錯用的時鐘信號输入端點，便能夠大幅的 降低內部時鐘信號的頻率並能夠簡單的進行連績的（ sequential)電路動作的確認。 從上述的實施例所得的作用效果如下所述的，即是： (1 )將從半導體積體電路的外部端點所供應的第1 的頻率信號及形成於半導體稹體電路內部的第2的頻率信 號输入到相位比較器，並經由低通濾波器而將此相位比較 器的輸出信號轉換成平滑的電壓信號，並使用接受上述第 1的頻率信號的電流控制遲延電路的遲延信號及上述第1 的頻率信號由補償電路而轉換爲對應於頻率的電流信號， 並將由上述低通濾波器所形成的電壓信號轉換成電流信號 並與上述補償電路的電流信號合成，並使用由與上述電流 控制遲延電路相同構成的電流控制遲延電路而控制所構成 的環型振盪器的振盪頻率，並基於此環型振盪器的振盪信 號而形成上述第2的頻率信號及半導體稹體電路內部所必 要的時鐘信號。由此構成，因爲設置於P L L環的環型振 盪器及控制其動作範圍的補償電路係使用同樣構成的電流 控制遲延電路，所以電路的整合性會變好，並能夠得到使 製程差值的影響大幅的減輕而可以使用如CMO S電路等 的簡單的構造的電路的效果。 (2)構成上述電流控制遲延電路及環型振盪器的單 位的遲延電路係藉由使用：使控制電流流動的第1的P通 本紙張尺度適用中國國家橾準（CNS) A4规格（210X297公羞）_ 32 _ ----------^.------1T—-----i (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貝工消費合作社印製 A7 _____B7_ 五、發明説明（3〇) 道型MOSFET及第1的N通道型MOSFET，及， 由此第1的P通道型MOSFET及第1的N通道型 MO S F E T而使動作電流流動的第2的P通道型 MO S F E T及第2的N通道型MO S F E T所構成的 CMO S反相電路而能夠由製造過程較簡單的CMO S稹 體電路來實現。 (3) 構成上述電流控制遲延電路及環型振盪器的單 位的遲延電路係藉由使用：使控制電流流動的第1導電型 的MOSFET，及，設置於此第1的MOSFET的共-同連接的源極（源極端點）的第1導電型的第2及第3的 差動MOSFET，及，設置於上述第2及第3的差動 MO S F E T的洩極（洩極端點）而由第2導電型的第1 及第2的MO S F E T所構成以做爲負載的差動閘極電路 ，而能夠降低其電源電壓依存性並實現安定的動作。 (4) 上述的電流控制遲延電路的遲延信號及上述第 1的頻率信號係對應於其相位差而轉換爲電流信號*並由-以此電流信號而控制遲延時間而使遲延信號相對於第1的 頻率信號具有所定的相位差，由此而能夠簡單的得到補f 電路及被補償電路所控制的P L L電路或遲延線（delay line)型P L L的電路整合性。 (5) 藉由控制：使用接受供應自半導體稹體霪路的 外部端點的第1的頻率信號的電流控制遲延電路的遲延信 號及上述第1的頻率信號並對應於頻率而形成控制電流的 補償電路，及，由此控制電流而與上述電流控制遲延電路 本紙張尺度遑用中國國家橾準（CNS ) A4規格（210X297公釐) . 裝 . 訂 線 (請先閲讀背面之注意事項再填寫本頁) -33 - 經濟部中央樣準局貝工消费合作杜印裝 A7 B7_ 五、發明説明（31 ) 有相同構成的遲延電路的環型振盪器，便能夠以簡單的構 成而形成相對於輸入信號使頻率倍增的內部時鐘信號。 (6)將供應自半導體積體電路的外部端點的頻率信 號與其遲延信號輸入到相位比較器，並由低通濾波器而將 此相位比較器的輸入信號轉換成平滑了的電壓信號，並由 補償電路而使用接受上述頻率信號的第1的電流控制遲延 電路的遲延信號及上述頻率信號轉換成對應於頻率的電流 信號，並將由上述低通濾波器所形成的電壓信號轉換成電 流信號而且與上述補償電路的電流信號合成而控制與上述-電流控制遲延電路具有相同構成的第2的電流控制電路， 並由此第2的電流控制遲延電路的遲延信號而形成：在半 導體積體電路的內部所必需的時鐘信號及輸入於上述相位 比較器的遲延信號。在此構成中，因爲係使用形成在內部 爲必要的時鐘信號的第2的電流控制遲延電路及與控制其 動作範圍的補償電路具有相同構成的電路，所以可使電路 的整合性變好，而能夠大幅的減輕製程差值的影響並能夠· 使用如CMO S電路等的簡單的構造。 以上是以實施例而具體的說明了本發明者的發明，但 是本專利發明並不僅限於前述的實施例。當然，在不脫離 其要旨的範園內可能有種種的變更•瞽如說，在圖4的實 施例中可以省略低通濾波器1 5 6。反之，在圓1 0的實 施例中，在電容C 1的下一段也可以設置低通濾波器。在 圖1 0的實施例中也可以使電荷泵電路的充電電流I Ρ如 圖4的實施例般的固定化；反之，在實4的實施例中也可 本紙張尺度適用中國國家標率（CNS ) Α4規格（210Χ297公釐） I--------i^.------ΐτ·------^ (請先閲讀背面之注意事項再填寫本頁) 296511 A7 B7 五、發明説明（32) 以使充電電流IP如圖10的實施例般的能夠切換》設於 補償電路的輸入段的分頻電路如果時刻信號的脈衝寬度的 能率爲5 0%的話也可以省略。再者，環型振盪器或電流 控制閘極遲延電路的段數以及形成其補償電流的電流控制 遲延電路的段數也能夠依照需要而有種種的實施形態。 本發明的時鐘信號產生電路可以被廣泛的利用在對應 於來自外部端點的時刻信號的頻率而形成內部時鐘信號的 電路。 ----------^------,訂------線 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局員工消費合作社印製 本紙張尺度適用中國國家梂準（CNS ) A4規格（210X297公釐） -35 -

Claims (1)

1. A8 經濟部中央棣準局貝工消費合作社印製 六、申請專利範圍 1 ·—種形成於半導體基板上的半導體積體電路的時 鐘信號產生電路，具有： 檢測出供應自上述半導體稹體電路的外部端點的時刻 信號及形成於上述半導體積體電路內部的頻率信號的相位 差，並由上述相位差而輸出所產生的輸出信號的相位比較 器，及 將上述相位比較器的輸出信號平滑而轉換成電壓信號 的低通濾波器，及 具有用以形成上述時刻信號的遲延信號的第1電流控 制遲延電路，並使用上述時刻信號及上述遲延信號而形成 對應於上述時刻信號的頻率的第1電流信號的補償電路， 及 . 將由上述低通濾波器所形成的電壓信號轉換成第2電 流信號，而且由上述第1電流信號及上述第2電流信號而 形成第3電流信號的電壓電流變換電路，及 由上述第3電流信號所控制，並使用與上述第1電流 控制遲延電路具有相同電路構成的第2電流控制遲延電路 而形成上述時鐘信號的環型振盪器。 · 2.如申請專利範圍第1項之時鐘信號產生電路，其 中：構成上述第1及第2電流控制遲延電路的複數的遲延 閘極電路係包含：使上述第3電流信號流動的第1 P通道 型MOS FET及第1 N通道型MOS FET，及，在上 述第1P通道型MOSFET及上述第1N通道型 MOS F ET之間以直列連接形態而設®並由第2 p通道 裝 訂 線 (請先閱讀背面之注意事項再填寫本1) 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐）—| - 蝗濟部中央揉準扃貞工消费合作社印轚 B8 C8 六、申請專利範圍 型MO S F E 丁及第2 N通道型M〇 S F E T所構成的 CMO S型反相電路· 3. 如申請專利範園第1項之時鐘信號產生電路•其 中：構成上述第1及第2電流控制遲延電路的遲延閘極電 $係包含：使上述第3電流信號流動的第1導電型的第1 MOSFET ·及，共同的連接到上述第1導電型的第1 MO S F E T的浅極端軲並分別具有源極端黏的第1導竃 型的第2及第3M0SFET，及彳設置於上述第1導電 型的第2及第3 MO S F E T的洩極端黠並做爲負載元件-的第2導電型的第1及第2M0 S F E 丁所構成的差動閘 極電路》 4. 如申請專利範園第2項之時鏟信號產生電路•其 中：更具有：將输出自上述環型振盪器的上述時鏟信號依 所定的分頻比而分頻的分頻電路；並將分頻了的上述時鐘 信號供應到形成於上述半導體稹《電路的所定的內部電路 及上述相位比較器· ...... 5. —種形成於半導轚基板上的半導證稹證電路的時 鐘信號產生電路•係具有： 檢測出供應自上述半導«稹體電路的外部端黏的時刻 信號及使上述時刻信猇遲延而得的第1運延信號間的相位 差，並由上述相位差而输出所產生的输出信號的相位比較 器•及 將上述相位比較器的输出信號平滑而轉換成電壓信猇 的低通濾波器•及 本紙ft尺度遑用_«家«準（CNS ) A4洗格（210X297公釐） ---------^-----—ΐτ------^ (請先》讀背面之注意事項算<J?本頁) B9 C8 _ _ D8 六、申請專利範圍 具有用以形成上述時刻信號的第2遲延信猇的第1電 流控制遲延電路，並使用上述時刻信猇及上述第2遲延信 號而形成對應於上述時刻信猇的頻率的第1信號的補償電 路•及 將由上述低通濾波器所形成的電壓信號轉換成第2電 流信號，而且由上述第1«流信號及上述第2電流信號而 形成第3電流信號的電壓電流變換電路•及 由上述第3電流信號所控制，k使用與上述第1電流 控制遲延電路具有相同竃路構成的第2電流控制運延電路· 而形成上述第1遲延信號的電流閘極電路· 6.如申請專利範園第5項之時鑪信號產生電路•其 中：上述的第1遲延信猇係與上述時刻信號同步並被供應 < 到形成於上述半導«稹«電路的所定的內部電路· 請 先 9Q 讀 背 面 之 注 意 I 订 線 鋟濟部中央揉率局負X消#·合作.杜印*. 本纸Λ尺Λ遑用_國釅窣輮準（CNS M4«L格（2丨0X297公釐）