的 3107 A7 __B7_ 五、發明説明（1 ) <發明所靥技術領域> 本發明係爲一種半導體稹《回路，尤指有關用於將衩 數連績输入输出之半導髖稹《回路。 <先存技術> 近年來，可做爲代表性之動態随機存取記憶髏（以下 稱DRAM)之半導《稹髏回路，大約以毎三年就有四倍 之基本量之速度進行大型積體化。鼸著道種大稹體化之進 展，同時也播來專用晶片化，尤其是就在影像領域之應用 而言，日本松下電子工業公司所製造之MN 4 7 0 0系列 爲代表，用於影像之DRAM則以各式各樣之形態上市。 經濟部中央棣率局員工消费合作杜印製 (請先閲讀背面之注意事項再填寫本頁) 茲將採用影像用D R AM系統爲例以第8圖加以表示 之。孩系統係藉著將現在所输入之影像信號與剛領先一步 所输入之影像信號加以比較，來把影像信號中之雜訊成分 除掉。在影像用DRAM51係採取行位址及列位址之一 次遘擇，對同一個記億單元執行數據之讀出及寫入之兩道 工作，亦即進行所謂讀取修飾寫入動作。在影像用 DRAM51若把行位址及列位址選擇一次的時候，在前 一時段输入之影像信猇則被出，繼之就將新的影像信號寫 入同一個位址中。在許多情形下，則有必要自影像用 DRAM中不停地讀出數據。 <擬解決的問《> 關於影像用DRAM也與汎用之DRAM，都有被要 本紙張尺度適用中國國家梯準（CNS)A4规格（ 210X297公釐）_ 4 - 經濟部中央揉準局貝工消费合作杜印氧 293107 ΑΊ _Β7_ 五、發明説明（2 ) 求達成大容置化之傾向》可是若要實現大容董化的時候， 其耗用電力之大小卻會成閜題。 本發明係有鑑於道種現狀而加以硏成者，其目的係用 以提供一種能連纊输入數據，而且耗電又少，構成最佳之 半導镫記憶裝匿。 <解決問題之手段> 本發明之半導髏記憶裝置，係一種備有複數個區塊之 半導體記憶裝置，又將複數個第1選擇信號及複數個第2 選擇信號供給該複數個區塊，該複數個區塊之每一面塊， 係當記憶單元陣列與胲複數個第1選擇信號之中，所對應 之1個是爲有源（Active)的時候，係做爲自胲記憶單元 陣列同時讀出複數個數據之讀出回路，與將同時讀出之該 複數個數據，一個接一個地連績输出之並串聯轉換回路， 與該複數個第2選擇信號之中，藉著所對應之一個來控制 之閘極，而當陔對應之第2選擇信躭若爲有源的時候，便 有閘做爲自該並串聯轉換電路输出複數個數據，賅複數個 第2選擇信號中，如果有一個是有源的時候，其他的則全 爲非有源狀態，藉此以達成上述之目的。 上述複數個第1選擇信號中之毎一個信號，係於上述 複數個第2選擇信號所對應之一個信號要變成有源之前就 變成有漯狀態，該毎一第1選揮倌號之持績時W，也可以 與肢對應之一個第二選揮信號之持績時閫重複。 本發明之其他半導《記慷裝匿，係爲具有複數個苗塊 本紙張尺度遴用中國國家標準（CNS > A4規格（210X297公釐）-5 - J； p.—1T0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央揉準局SBC工消费合作杜印製 A7 B7 五、發明説明（3 ) 之半導髏記億裝置，並將複數個第1選擇信號及複數個第 2選擇信號供給該複數個區塊，孩複數個ffi塊中之每一個 面塊，係當記憶單元陣列與該複數個第1選擇信號之中所 對應之一個若處於有源狀態的時候，自胲記«單元陣列中 將複數個數據同時寫入之寫入回路，與接受連縯送來之該 複數個數據，同時输進寫入回路之串並聯轉換回路，與對 應孩複數個第2選擇信號中之一個來控制之閘極，當該對 應之第2選擇信號若處於有源狀態的時候，將連績之該複 數個數據输入閘極，該複數個第2選擇信號，其中若有一 個處於有源狀態的時候，其他剩下來的全都爲非有源源狀 態，藉此以便達成上述目的。 上述複數個第1選擇侰號中之每一個倍號，於對應上 述複數個第2選擇信號中，若有一個變成非有源之後，就 變成非有源狀態，每一個第1選擇信號之持績時間，也可 以與所對應之一個第2選擇信號之持績時間重複。 本發明之另一其他之半導髖記憶裝置，係爲具有複數 個區塊之半導體記憶裝置，又將複數個第1信號及複數個 第2信號以及複數個第3信號供給該複數個區塊。該複數 個tt塊之毎一压塊，係爲當記億單元陣列，與複數個第1 選擇信號之中所對應，若有一個處於有源狀態的時候，就 自孩記憶單元陣列中同時讀出複數個數據，繼而把複數個 其他之數據同時寫入孩記憶單元陣列中之讀/寫回路，與 將同時讀出之該複數個數據一個接一個地連績输出之並串 聯轉換回路，與藉著複數個第2選揮信號之中之一個來控 本紙張尺度適用中國國家揉準（CNS)A4规格（ 210X297公釐）-6 _ I,---：------- (请先聞讀背面之注意事項再填寫本頁) 訂 v93i〇7 A7 __________B7_ 五、發明説明（4 ) (請先閱讀背面之注意事項再填寫本頁) 制讀取用轉接閘，又是於爲當胲對應之第2選擇侰號成爲 有源狀態的時候，自該並串聯轉換回路將胲複數個數據输 出之讀取用轉接閘，與接受連績之複數個其他的數據，同 時將接受之其他數據输入該讀/寫回路之串並聯轉換回路 ，與藉著複數個第3遘擇侰號之中所對應之一個信號，來 控制寫入用轉接閘，當該對應之第3選擇信號處於有源狀 態的時候，備有將連縯之複數個數據输入該串並聯轉換回 路之寫入用轉接閘，當該複數個第2選擇信號中有一個處 於有源狀態的時候，剩下的全部都是呈非有源狀態，當該 複數個第3選擇信號中若有一個呈有源狀態的時候，剩下 的則全部都呈非有源狀態，藉此以便達成上述目的。 經濟部中央揉準局負工消费合作社印製 上述複數個第1選擇信號中之毎一個信號，係於當上 述複數個第2選擇信號所對應之中，在有一個變成爲有源 狀態前就變成有源狀態，且於上述複數個第3選擇信號所 對應之一個信號變成非有源狀態之後，就變成非有源狀態 ，該第1選擇信號之每一個信號之持績時間，也可以與所 對應之一個第2選擇信號之持績時間及所對應之一個第3 遘擇信猇之持嫌時間重複。 再者，也可以再設用以產生上述第1選擇信號及上述 第2遘擇信號之控制回路部。 再者，上述之半導髒記憶裝置，也可以再設用以產生 •上述第1遘擇信號及上述第2選擇信號，以及上述第3選 擇信號之控制回路部。 上述控制回路部*也可以備有依據顧示所選擇之區塊 本紙張尺度逋闲中國國家梂準（CNS > Μ規格（210X297公釐〉-7 - A7 A7 經濟部中央標準局貝工消费合作社印裝 B7_ 五、發明説明（5 ) 之第1陣列選澤信號要自外部輸入之第1輸入端子，與依 據該第1陣列選擇信號用以產生上述第1信號之第1控制 回路，與顯示要遘擇之區塊之第2陣列選揮信號要自外部 输入之第2输入端子、與依據第2陣列選擇信號，作爲產 生上述第2信號之第2控制回路，與顯示要選擇之第3陣 列選擇信號要自外部输入第3输入端子，與依據第3陣列 選擇信號作爲產生上述第3信號之第3控制回路。 上述控制回路部，也可以備有：顯示要選擇E塊之共 同陣列選擇侰號要自外部输入之共同输入端子，與依據該 共同陣列選擇信號，用以產生上述第1信號及上述第2信 號，以及上述第3信號之第1及第2以及第3控制回路。 上述控制回路部也可以再備有：安設在上述共同输入 端子與上述第1及第2以及第3控制回路之間，且把上述 共同陣列選擇信號拉入加以保持之输入閂鎖。 上述並串聯回路，也可以將同時讀出之上述複數個數 據，轉換爲每次N位元之連績數據输出之。 上述串並聯回路，也可以將上述連縯之複數個數據接 受起來，毎次以N位元並聯方式输入上述讀/寫回路，該 讀/寫回路，也可以將N位元在時間上作成並聯的數據， 同時寫入上述記憶單元陣列內。 .上述之複數個區塊，也可以形成在一個晶片上。 就本發明之半導«記憶裝置而言，係要把用以控制输 入Μ塊之數據的選擇倌號，把自S塊输出之數據加以控制 之選擇倍號及藉著讀/寫回路，把供給記憶單元陣列之數 本紙张尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-8 - I.---：-----------IT------ο (諳先閲讀背面之注意事項再填寫本頁) A7 ____B7_ 五、發明説明（6 ) (請先閲讀背面之注意事項再填寫本頁) 據之输入及數據之输出加以控制之選擇倍號合計有三種之 信號，供給複數個K塊之毎一個面塊。藉此，在本發明之 半導體記億裝置中，就能夠連績地執行數據之輸入或输出 工作。再者，在作一次行位址或列位址之選擇工作中，於 將數據之讀出及寫入兩道工作，對同一個記憶單元施行讀 數修改寫入（Read modify write)動作而言，儘管數據 之输入時序與數據之輪出時序不同，也能夠資現數據之連 縝输入工作，且也能夠減少耗费電力。 <實施例> 通常，爲要減少消耗電流的方法，是將晶片內部之記 憶單元陣列分爲複數個區塊，採以區塊爲單位進行動作。 道種技術係例如在日本特開平4 一 2 7 8 2 8 4號公報所 示。 經濟部中夬棣準局貝工消費合作杜印製 本案之發明人，爲要實現減少影像用DRAM之消耗 電力，首先檢討把區塊分割技術，對於原來之影像用 D R AM之逋用性，而第9圚所示則爲逋用在區塊分割技 術之半導《記憶裝置1 0 0之構成例。 半導酱記憶裝置1 0 0係設有K塊1 1 9、1 2 0。 區塊1 1 9、1 2 0依據自外部供給至區塊位址输入端子 1 2 1所输入之位址，來選擇其中之—方並使他動作，藉 此以實現耗用小電力之狀態。®塊1 1 9、1 2 0係各備 有自苗塊位址输入端子121送來之位址信息，與接受自 外部送來之數據的選擇器1 〇 1、1 〇 2，和對自選擇器 本紙張尺度適用中國困家標準（CNS)A4规格（210X297公釐）-9 - A7 B7 293ί〇7 五、發明説明（7 ) 送來之數據施行串並聯轉換之串並聯轉換回路1 0 7、 1 0 8，與記值單元陣列1 1 1、1 1 2，與對自記億單 元陣列111、112讀出之數據施行並串聯轉換之並串 聯轉換回路1 1 5、1 1 6，及選擇器1 0 3、1 0 4。 茲將第9圖之半導體記憶裝置之動作來執行讀數修改 寫入動作之情形爲例說明如下。例如，當有區塊1 1 9之 位址訊息输入區塊位址輸入端子121的時候，區塊 1 1 9內之構成要素就全部都被有源化。而輸入選擇器 1 0 1之數據則經介數據線1 0 5输入至串並聯轉換回路 1 0 7，在此被串並聯轉換後，再經介數據線1 0 9寫入 記億單元陣列111。而自記億單元陣列111讀出之數 據，則經介數據線1 1 3输入並串聯轉換回路1 1 5，在 此經過並串聯轉換後，再經介數據線117並通過選擇器 1 0 3输出之。在道個期間中，區塊1 2 0內之各構成要 索卻未被有源化。 此時之時序流.程係如第1 0圓所示，在本例中係在執 行4位元之並串聯轉換及串並聯轉換工作。當區塊119 被選出，有數據W1〜W8输入選擇器101的時候，數 據W1〜W8係以一循環單位施行串並聯轉換後被输送至 記憶單元陣列1 1 1。在記憶單元陣列1 1 1 ，則於寫入 一循環之數據W 1〜W 8之前，就曾經將要寫入道等數據 之位址中的數據同時讀出，做爲數據R 1〜R4被输送至 並串聯轉換回路。當數據输出之後才把數據W 1〜W 4寫 入。同樣地，先將數據R 8〜R 8讀出後，才把數據W5 本紙張尺度適用中困國家標準（CNS > A4規格（210X297公釐）-1〇 - —.. ; 11^一 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印装 A7 B7 五、發明説明（8 ) 〜W8寫入。而被讀出之數據R 1〜R 8係以並串聯轉換 回路1 1 5轉換成串聯後做爲區塊1 1 9之輸出數據，並 自選擇器1 0 3输出之。 繼而，當要寫入數據W9〜W13之寫入位址，若輪 到區塊1 2 0之記億單元內之位址的時候，要输入區塊位 址输入端子1 2 1之倌號，就會被切換至選擇面塊1 2 0 。但是由於區塊內之構成要素全部被胲信號施予活性化， 所以，在區塊1 1 9之自選擇器1 0 3之數據R1〜R8 尙未输出完畢之前，還是不能把信猇切換。爲此，對一個 區塊完成數據寫入後，不能夠立刻對不同的區塊施行數據 之寫入工作。同樣地，自一個區塊讀出數據後，也不能夠 立刻又自不同的區塊讀出數據。 如斯，經由本案發明人檢討後，就明白，只將原來之 影像用DRAM施予區塊分割技術乙事，還是無法同時實 現影像用D RAM所要求之連縯數據之输入输出、與記憶 嫌之大容纛化及低耗電之能亊。 經濟部中央揉率局負工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 茲將本發明之半導體記憶裝置加以說明如下。本發明 之半導髗記憶裝置係採用面塊分割技術，而且可以實現連 縯的數據之输入輸出工作。第1圖係用以表示本發明之半 導體記億裝置10之構成的方塊圖。半導髖記值裝S10 係由各備有記億單元陣列1 a、1 b之區塊0、1所形成 。記憶單元陣列1 a、1 b係將儲存1位元數據之記憶單 元在行方向與列方向配置成m行與η列，並具有備存m行 xn列數據之機能。在記憶犟元陣列1 a、1 b各速接有 本紙張尺度遑用中國國家標準（CNS)A4規格（ 210X297公釐）-11 - B7 五、發明説明（9 ) 讀出放大器2 a、2 b，用以將儲存在記憶單元陣列1 a 、：Lb內之一行份之記億單元內之數據加以放大。而讀出 放大器（Sense amplifier) 2 a、2 b係利用本地數據 排1 3 a、1 3 b連接在各讀/寫回路3 a、3 b。本地 數據排1 3 a、1 3 b係做爲N位元寬度之本地數據排 LDBO (N: 0) 、LDB1 (N: 0)，藉道些使數 據能夠在讀出放大器（Sense amplifier) 2 a、2 b與 讀/寫回路3 a、3 b之間傳遞。讀/寫回路3 a、3 b 係具有於讀取動作時就將自讀出放大器2 a、2 b讅出之 數據加以放大，又於寫入動作時就把寫入數據输送給各謓 出放大器2a、2b之機能。 經濟部令央標準局貞工消费合作社印製 (請先閲讀背面之注意事項再填寫本頁) 自讀/寫回路3 a、3 b讀出之數據，係藉著讀取數 據排1 4 a、1 4 b傳遞給並串聯轉換回路4 a、4 b。 讀取數據排（Read data bus) 1 4 a、1 4 b係做爲N 位元宽度之讀取數據排RDBO (N: 0) 、RDB1 ( N : 0 )。並串聯轉換回路4 a、4 b係具有將自讀/寫 回路3 a、3 b以時間的並聯方式毎次讀出N位元之數據 ，在時Μ軸方轉換成一系列之數據後加以輸出之機能。自 並串聯轉換回路4 a、4 b送來之一系列的數據則被傳遞 至轉接閘5 a、5 b。當由讀取陣列選擇信號ARYR 0 、ARYR 1之其中之一個選擇到賅等之轉接閛5 a或 5 b的時候，胲轉接閘5 a或5 b係具有將自並串聯轉換 回路4 a或4 b送來之一系列的數據輪出外部之機能，而 自被選揮到之轉接閘送來之數據，則會被傅通給输出緩衝 本紙張尺度遑用中國國家標準（CNS ) A4洗格（210X297公釐）_ 12 - 經濟部中央標準局貝工消费合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）_ A7 B7 ___ 五、發明説明（10 ) 器6。自此處，從轉接閘5 a、5 b其中被選到的一方送 來之數據則做爲输出數據D 〇 u t輸至外部。 自外部送來之寫入數據D i η係先由输入緩衝器7加 以放大後再输入區塊〇、1內之轉接閘8 a、8 b。轉接 閘8 a、8 b係於被寫入瘅列選擇傖號ARYW0、 ARYW1其中之一個選擇到時*就將自输入緩衝器7送 來之寫入數據傅遞給串並聯轉換回路9 a、9 b之其中之 一個。串並聯轉換回路9 a、9 b則將自轉接閘8 a、 8 b送來之在時間上成一系列之寫入數據，以N位元爲單 位方式，在時間軸方向轉換成爲並聯的數據，然後經介寫 入數據排1 5a、1 5b输送至讀/寫回路3a、3b。 寫入數據排1 5 a、1 5 b係做爲N位元宽度之寫入數據 排 WDBO (N: 0) 、WDB1 (N: 0)。 上述之讀取陣列選擇信號ARYR 0、ARYR 1及 寫入陣列選擇信號ARYWO、ARYW1 ，以及棋準陣 遘擇信號ARYNO、ARYN1係都在控制部1 6生成 。標準陣列選擇信號ARYNO、ARYN1係用以令讀 /寫回路3 a、3 b與讀出放大器2 a、2 b動作之信號 。再者，在本例中，雖然將控制回路1 6安設在半導髓記 憶裝置1 0之內部，可是也可以將生成上述選擇信號之回 路安設在半導鳢記憶裝置10之外部。 在控制回路1 6係設有用以連接讀入陣列控制回路 1 1、寫入陣列控制回路1 2及檫準陣列控制回路1 7、 以及各連接在道等控制回路之输入端子1 8、1 9、2 0 1.:---；-----------tr------ (請先閲讀背面之注意事項再填寫本莧) A7 ___ B7 五々發明説明（11 ) 。臏取陣列控制回路11係自醸取用陣列選擇僧號输入端 子1 8，藉著誘入時脈LATR將讀取用陣列選擇信號 ARYR拉入內部，並產生讀取陣列選擇信號 ARYRO、ARYR1，又將道些信號输至各轉接閘 5 a、5 b。檩準陣列控制回路1 7係自檫準用陣列選擇 信號输入端子1 9，藉著拉入時脈LATN將檩準用陣列 選擇倌號ARYN誘入內部，並將標準陣列選擇信號 ARYN 0或ARYN 1输至各讀/寫回路3 a和讀出放 大器2 a或讅/寫回路3 b和讀出放大器2 b。寫入陣列 控制回路1 2係自寫入用瘅列選擇僧號输入端子20，藉 著時脈L ATW將寫入用陣列選擇信號A RYW誘入內部 ，並將寫入陣列選擇信號ARYWO、ARYW1输至各 轉接閘8 a、8 b。 經濟部中央橾準局貝工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 第2圚（a )及第2圖（b )係爲本實施例形態之讀 取用之轉接閘5 a、5 b及寫入用之轉接閘8 a、8 b之 內部回路圖。本實施例之形態，係以一般的N型電晶體來 構成轉接閘5a、5b、8a、8b。再者第3圚（C) 係爲本實施例形態之控制回路部1 6之回路構成圖。控制 回路部16係以一般的D正反回路所構成。 第4圖係用以表示寫回路、讀出放大器、及用以 將道些構件連接起來之本地數據排之詳細圖。在本實施之 形態中，不論本地數據排1 3 a、1 3 b、讀取數據排 1 4 a、1 4 b及寫入數據排1 5a、1 5b，其位元寬 度全部定爲4位元。再者，正如容後述，將採以時間的一 本紙張尺度逋用中國國家標準（CNS)A4规格（ 210X297公釐）_ μ - A7 B7 五、發明説明（12 ) 串聯输入之寫入數據，分爲串並聯轉換回路及讀/寫回路 兩階段來執行。藉著將串並聯轉換工作分爲兩階段來執行 ，比起以一階段，亦即僅用串並聯轉換回路來執行串並聯 轉換工作，較可以藉著數據排根數之減少，能夠縮小數據 排之宽度。再者，由於對記憶單元陣列之寫入動作及讀出 動作，最好是以低速來執行爲佳，是故並沒有必要爲高速 化而將串並聯轉換工作用一階段來執行。至於藉著讀/寫 回路所讀出之在時間上成爲並聯之數據，也是相同地在讀 /寫回路及並串聯轉換回路之二階段，被轉換爲時間的之 一系列串聯數據。 茲將以上所構成之半導體記憶裝置10之動作說明如 首先，僅就半導體記憶裝置1 0之寫入動作，亦即對 僅執行數據之寫入情形參照第5圊說明之。在以之說明中 ，係以內部之並聯數據之位元宽度爲N= 4位元之狀態來 加以說明之。 經濟部中央樑準局貝工消费合作社印製 (請先閱讀背面之注意事項再填寫本頁) 首先，自寫入用陣列選擇信號输入端子2 0，把外部 输入之寫入用陣列選擇信號ARYW，藉著誘進時脈 LATW誘進寫入陣列控制回路1 2。藉著寫入用障列選 擇倌號A RYW所示之數據，按應寫入之位址依照所屬之 區塊之記憶單元陣列，寫入陣列控制回路1 2就令複數個 寫入陣列選擇信號其中一個變成有源狀態，剩下的都變成 非有源狀態。在此，則就算以區塊1 0之記憶單元陣列 1 a之位址被選到之情形加以脫明之。寫入陣列控制回路 本紙張尺度適用中國國家揉準（匚炤）八4规格（2丨0父297公釐）-15- 經濟部中央搮準局負工消费合作社印装 A7 _____B7 五、發明説明（l3 ) 1 2先令寫入陣列選擇倌號ARYWO變成有源狀態，苒 使要選擇苗塊1之寫入瘅列遘擇信號A RYW 1變成非有 源狀態。藉此使K塊0之寫入用轉接閘8 a變成接通（ ON )狀態，令输入緩衝器7連接在串並聯轉換回路9 a 。區塊1之寫入用轉接閘8 b係處於打開狀態，於是输入 緩衝器7與串並聯轉換回路9 b之間則被切斷。自外部送 來之寫入數據W1、W2、W3……則依序输入输入緩衝 器7。串並聯回路9 a則將寫入數據W1、W2、W3轉 換爲N位元接N位元，在此係轉換爲4位元接4位元之並 聯數據後才供給寫入數據排1 5 a之WDB0 ( 1 )、 WDB0 (2) 、WDB0 (3)及 WDB0 (4)。在 道個時候，N位元（4位元）之數據並非都同時要開始输 至寫入數據排1 5 a，而如第5圖所示，是要依序開始输 出。 當寫入陣列選擇信號ARYW0處於有源期間中，有 一段與應寫入區塊0之記憶單元陣列1 a之數據之個數X 1個數據之持縯時間相等之期間，而經過該期間後寫入陣 列選擇信號ARYW0就變成非有源狀態，同時也使其他 的寫入陣列選擇侰號，在此則使信號A R YW 1樊成有源 狀態，將由输入緩衝器7送來之寫入數據供給证塊1。
一方面在上述動作中，自外部送來之標準用陣列選擇 倌號ARYN則經由標準用陣列選擇信號输入端子19输 入標準陣列控制回路1 7，並被誘進時脈LATN內。標 準陣列控制回路17係按照樣準用陣列選揮倍號ARYN 本紙張尺度遑用中國國家揉準（CNS)A4规格（ 210X297公釐>-16 - I,_---^-----0·^-- (請先W讀背面之注意事項再填寫本頁) 訂 A7 B7 五、發明説明（14 ) ，令標準陣列選擇信號ARYN 0、ARYN 1變成有源 狀態。在此，由於數據W1、W2、W3……應該寫入之 位址是在區塊G之記憶單元陣列1 a之位之位址，所以蘅 要把選擇區塊0之選擇信號ARYN 0先變成有源狀態。 藉此，使讀/寫回路3 a、與第4圖所示之要控制讀出放 大器2 a之讀出放大器控制回路2 0 1，與依據自外部输 入之低位址，將記億單元陣列1 a內之一根語線選擇出來 之低階解碼器2 0 2都被活性化，然後，使以N位元（4 位元）爲單位供給寫入數據排1 5 a之寫入數據输入讀/ 寫回路3 a。而讀/寫回路3 a，就將已接受之4位元之 數據W1、W2、W3、W4同時經由本地數據排 LDBO (4 : 0) 13a输至讀出放大器2a°讀出放 經濟部中央揉率局負工消费合作社印装 (請先閲讀背面之注意事項再填寫本頁) 大器（Sense amp) 2 a就將道些數據W1、W2、W3 、W4加以放大後供給位元線BL01〜BL04。藉此 ，使數據各W1、W2、W3、W4都寫入由語線WLO m與位元線BL01〜BL04所選擇之記億單元。同樣 地，下個4位元之數據W5、W6、W7、W8也同時供 給位元線BL05〜BL08。如斯，對於區塊0之記憶 單元陣列1 a之數據寫入工作則算完畢。至於對其他區塊 1之記憶單元陣列1 b之數據寫入工作也是用同樣的方法 來執行。 各槲準陣列選擇信猇ARYN 0、ARYN 1則必須 在所输入之數據確實地寫入記憶單元之期間，保持有源狀 態。爲此，即使所對應之寫入陣列選擇信號ARYN 0、 本纸張尺度遑用中國國家揉準（CNS ) A4规格（210X297公釐）-17 · 經濟部中央橾準局貝工消费合作社印製 A7 B7 五、發明説明（15 ) ARYN 1都由有源狀態切換爲非有源狀態，也必須等到 全部數據都寫完、否則標準陣列選擇並不會切換。再者， 各標準陣列選擇信號ARYNO、ARYN1爲要準備將 數據寫入記憶陣列，則在输入之數據經由串並聯轉換回路 到達讀/寫回路之前都必須要變成有源狀態。至於自各標 準陣列選擇倌號回路ARYNO、ARYN1之有源狀態 至切換爲非有源狀態之時序，及處於有源狀態之期間（持 纊時間），則只要有考置到以上之兩個條件來決定就可以 。因此，檩準陣列選擇信號與寫入瘅列選擇信號並不相同 ，即使有複數個信號都同時變成有源狀態也無妨。在本實 施例之形態中，係如第5圖所示，供給苗塊0之有源之標 準陣列選擇信號ARYNO，係一直延長到供給區塊1之 檫準陣列選擇信號A RYN 1被切換爲有源狀態時間之，後 0 如上述，藉著使用時序曾經被設定之寫入陣列選擇信 號及標準陣列遘擇信號，就能夠把要備存於不同面塊之記 憶單元陣列之數據，連縯地寫入。 茲僅將半導髖記億裝置1 0之限於讀取動作，亦即僅 將數據之讀出之執行情形，參照第6圖說明如下。 首先，其做爲外部输入之讀取用陣列選擇倌猇 ARYR自讀取用陣列選擇倌號输入端子1 8，藉著誘進 時脈LATR被誘進讀取陣列控制回路11中。藉著讀取 用障列選掃信號ARYR所示之數據，按照應該讀出之位 址，査出到底是屬於那一個區塊之記憶單元陣列後，讀取 本紙張尺度逋用中國國家橾準（CNS)A4规格（210X297公釐）-18 - I:---：-----------tr------ο (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貞工消费合作社印裝 393107 at B7 五、發明説明（16 ) 陣列控制回路11令複數個讀取陣列選擇信號之一個信號 變成有源狀態，剩下的則全部變爲非有源狀態。在此則就 轅入至端子18之信號ARYR係爲表示區塊0之記憶單 元陣列1 a之位址之情形加以說明如下。讀取陣列控制回 路1 1係先把要選揮面塊〇之讀取陣列選擇信號 ARYR 0變成有源狀態，然後把要選擇區塊1之讀取陣 列選擇信號ARYR1變成非有源狀態。此，區塊0之讀 取用轉接閛5 a就變成接通（ON)狀態，而输出緩衝器 6則連接在並串聯轉換回路4 a。此時，區塊1之讀取用 轉接閘5 b係處於開放狀態，而输出緩衝器6與並串聯轉 換回路4 b之間係被分開狀態。 再者，在複數個讀取陣列選擇侰號中之一個信號要變 成有源狀態之前，標準陣列控制回路1 7，就將要供給所 對應面塊之檫準陣列選擇信號變成有源狀態。茲就該時序 說明如下。在這個情形下，檫準陣列控制回路17則將供 給塊0之檁準陣列選擇信號ARYN 0變成有源狀態。 藉此，讀/寫回路3 a、讀出放大器控制回路2 0 1及低 位解碼器2 0 2就被活性化，先自藉著語線WLOm和位 元線B L Ο 1〜B LO 4所選擇之記憶單元，同時讀出數 據Rl、R2、R3、R4。而被讀出來之數據R1、 R2、R3、R4則先藉著饋出放大器2 a加以放大後， 經由本地數據排1 3 a供給讀/寫回路3 a。組之同樣地 ，藉著自語繚WLOm和位元鎳B LO 5〜B LO 8所選 出之記憶單元，同時讀出數錄R5、R6、R7、R8， 本紙張尺度逋用中國國家橾準（CNS)A4規格（ 210X297公釐）_ μ _ (請先閲讀背面之注意事項再填寫本頁) 經濟部中央搮牟局貝工消费合作社印製 A7 £7_ 五、發明説明（17 ) 然後輸至讀/寫回路3 a。而被讀出之數據則毎4位元爲 一組之方式同時供給並串聯轉換回路4 a，在這個地方先 把他轉換成爲在時間的串聯數據，再输至讀取用轉接閘 5 a。讀取用轉接閛5 a則如上述藉著讀取陣列選擇信號 ARYR 0 —直維持接通（ON)狀態，將自並串聯轉換 回路4 a所送來之串聯數據输至输出緩衝器6。 當讀取陣列選擇信號ARYR 0處於有源狀態之期間 ，係與自區塊0之記慷單元陣列1 a應讀出之數據之個數 X 1個之數據之持績時間相等，而該期間完畢之時刻係爲 自面塊0之轉接閘5 a將全部數據输出完畢之時刻。當讀 取陣列選擇信號ARYR 0要切換爲非有源狀態的時候， 同時也把其他之讅取陣列選擇信號ARYR1變成有源狀 態，然後經介面塊1之讅取用轉接閘5 b，使自區塊1之 記憶單元陣列1 b讀出之數據開始輸送至输出緩衝器6。 再者，至於各檩準陣列選擇信號，則只要在自其區塊 之記憶單元中讀出數據起，直到自讀/寫回路输出完畢爲 止之期間中維持有源狀態就可以。因此，在所對應之讀取 陣列數據信號要切換爲非有源狀態之前，即使把檩準陣列 選擇信號切換成爲非有源狀態也無妨。可是，各檩準陣列 選擇倌號要自非有源狀態切換爲有源狀態之時序（timing )，則必須在所對應之蹟取陣列選擇信號要切換爲有源狀 態之時序之前。更具«地脫，就是檩準陣列選擇信號要變 成爲有源狀態之時序，則需要股定在所對應之讀取陣列遘 揮信猇要»爲有浙狀態，同時也要將串聯的數據能夠開始 (請先閲讀背面之注意事項再填寫本頁) -裝 訂 ό 本紙張尺度適用中國國家橾準（CNS)A4规格（210Χ297公釐）-20 - 經濟部中央標準局貝工消费合作杜印製 A7 B7 五、發明説明（18 ) 输出。當棵準陣列選擇倍躭處於有源狀態期間，係要考；1 上述兩點再下決定。因此，在讀取陣列選擇信號中如果有 一個信號處於有源狀態的話，剩下的就必須全部都變爲非 有源狀態，可是標準陣列選擇信號卻可以同時容許複數個 有源狀態存在。在本實施例之形態中，則如第6圖所示， 在供給面塊0之標準陣列選擇信躭A RYN 0要樊成非有 源狀態之前，亦即自區塊0之記憶單元瘅列1 a尙未讀完 數據之前，供給ffi塊1之標準陣列選擇侰號ARYN 1就 切換爲有源狀態，並可以開始自®塊1之記億單元陣列 1 b讀出數據。 藉著採用像這樣把切換時序設定妥當之檫準陣列選擇 信號及讀取陣列選擇信號，就能夠將自不同之區塊之記憶 單元陣列讀出之數據連績输出來。 繼之，將半導體記憶裝置要執行讀取修改寫入動作參 照第7圖說明之。在讀取修改寫入動作中，標準陣列選擇 信號之切換時序，是要考量寫人陣列遘擇信號及讀取陣列 選擇信號兩方之切換時序後才做決定。
首先，藉著自外部输入至端子2 0之寫入用陣列選擇 信號ARYW，來選擇其中之一個面輿，使供給其证塊的 寫入陣列選擇倌號變成有源狀態。而剩下的其他寫入陣列 選擇信號則仍然保持爲非有源狀態。在此，假定是選擇到 苗塊0，繼之，就與上述之寫入動作時相同，自外部输入 至翰入緩衝器7之數據，則經介谨塊0之寫入用轉接闞 8 a输入至串並明轉換回路9 a，在此做成毎一單位爲N 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-21 - I ^ — (請先閲讀背面之注意事項再填寫本頁) 訂 ό A7 B7 經濟部中央楯準局貞工消费合作社印製 五、發明説明（19) 位元（4位元）在時間上轉換成爲並聯數據後，供給寫入 據排 W D B ( N : 0〉1 5 a 〇 —方面，用以表示位址之標準用陣列選擇信號 ARYN躭自端子1 9输入至檩準陣列控制回路1 7。而 標準陣列控制回路17就令複數個檩準陣列選擇信號 ANYNO變成有源狀態。藉此，使讀/寫回路3 a、讀 出放大器控制回路2 0 1及低位解碼器2 0 2成活性化， 並與上述謫取動作時同樣地自記憶單元陣列1 a讀出數據 ，先藉著讀出放大器2 a加以放大後，自讀/寫回路3 a 输至讀取數據排LDB (N : 0 ) 1 4 a上。繼之，自寫 入數據排1 5 a送來之寫入數據就供給讀/寫回路3 a， 再經介讀出放大器2 a後，先讀出之數據就寫入記億單元 。如斯，在一次位址選擇工作中對於同一個記憶單元就要 執行數據之讀出和寫入兩道工作。 再者，讀取用陣列選擇信號ARYR係自端子2 0输 入至讀取陣列控制回路1 2。按照道個狀態，讀取陣列控 制回路1 2 ，就自複數個讀取陣列選擇信號之中之一個信 號，在此地就是將爲要選擇區塊0之讀取陣列選擇僧號 ARYR 0變成有源狀態。藉此區塊〇之並串聯轉換回路 4 a就經由讀取用轉接閘5 a連接至输出緩衝器6，在同 一時聞输至在讀取數據排LDB (N : 0 ) 1 4 a上之臏 數據，係藉著並串聯轉換回路4 a，在時間上轉換成爲串 聯數據後，输至输出緩衝器6。當把讀出之數據全部輸至 输出緩衝器6的時候，讀取陣列選揮信號ARYR 0就切 (請先閲讀背面之注意事項再填寫本頁) 裝. -訂 d 本紙張尺度適用中國國家標準（CNS)A4規格（ 210X297公釐）-22 - 經濟部4-央橾準局MC工消费合作社印製 293107 A7 _____B7 _ 五、發明説明（20 ) 換爲非有源狀態，同時其他之讀取陣列選擇偺號就變成有 源狀態。 用上述之方法，就可以執行本發明之半導體記憶裝置 1 0之讀取修改寫入（Read modify write)動作。在該 動作中，各遘擇信號之處於有源狀態之期間、及自有源狀 態切換成爲非有源狀態之時序，則決定如下。亦即各寫入 陣列選擇侰號處於有源狀態之期間，係如同曾在寫入動作 之說明所述，是等於應該寫入數據之個數X 1個數據之持 績時間。當供給某一ffi塊之寫入陣列選擇信號自有源狀態 被切換爲非有源狀態的時候，同時也供給其他之一個區塊 的寫入陣列選擇倌號切換成爲有源狀態。亦即，在供給複 數個面塊之寫入陣列遲擇信號中，僅有一個面塊是被供給 有源狀態之信號。各讀取陣列選擇信號也是相同，只有在 讀出數據之個數X1個數據之持績時間相等之期間是處於 有源狀態，供給複數個區塊之讀取陣列選擇信號中，只要 有一個是處於有源狀態的話，其餘剩下的都是處於非有源 狀態。 各標準陣列選擇信號要變成有源狀態之時序（timing )，係要考量以下之兩個條件後才做決定。第一條件就是 :當寫入之數據經由串並聯轉換回路，输至寫入數據排 RDB (N : 0 )上，要输入讀/寫回路之前爲止，必須 使檁準障列選擇倌號變成有瀝狀態、及令讀/寫回路處於 活性化狀態。第二條件就是：爲要在讀取陣列選擇信號切 換成爲有漯狀戆時，间時要將數據促成能夠输至输出緩銜 本纸張尺度適用中國國家標準（CNS〉A4规格（210X297公釐）-23 - I.. |------- (請先閱讀背面之注意事項再填寫本頁) 訂 ό 經濟部中央標準局貝工消费合作杜印製 A7 __B7__ 五、發明説明（21 ) 器，必須在讀出陣列選擇佰猇形成之前，將讀/寫回路及 讀出放大器變成活性化，並自記億單元中讀出數據，又在 時間上轉換成爲串聯數據。至於對各槺準陣列選擇信號變 成爲有源狀態之時序的決定，是爲要滿足該等兩個條件。 在第7圚之例中，是採取標準陣列選擇信號與寫入選擇信 號成同步之狀態下切換成爲有源狀態，可是並不是一定要 採取這種同步方式。 再者，各標準陣列選擇信躭，係只要在把寫入數據完 全寫入、又將自記億單元陣列讀出之數據都全部输出完畢 爲止之期間中，是處於有源狀態的話則夠矣。在第7圇之 例中，係採取檫準陣列選擇信號與讀取陣列選擇信號成同 步之情形下切換成爲非有源狀態，可是並不一定要在同步 狀態時才執行。再者，如上述由於有設定把各標準障列選 擇信號要變成有源狀態之時序，及變成爲非有源狀態之時 序，是故，例如第7園所示，供給複數個區塊之檫準陣列 選擇信號，有可能同時都是呈有源狀態。 如上說明，在採用1[塊分割技術之半導體記憶裝置 1 0中，將複數個區塊之毎一個區塊，都藉著採用：用以 控制供給區塊之數據之输入之寫入陣列選擇信號，及用以 控制自tt塊之數據之输出之讀取陣列選擇信號，以及用以 控制在苗塊內之供給記憶單元陣列之存取工作之標準陣列 選擇信號等三種信猇來加以控制，是故即使在執行臃取修 改寫入（Read modify write)動作之情形下，也能夠執 行遑績數據之输入输出工作。 本紙張尺度逋用中國國家標率（CNS)A4规格（2丨0X297公釐> -24 · I\ 1^------- (請先閱讀背面之注意事項再填寫本莨) 訂 ό 經濟部t央梂準局貝工消费合作杜印製 A7 _'_B7_______ 五、發明説明（22) 再者，在本實施例中，其轉接閘5 a、5 b、8 a、 8 b係以N型《晶體之情形加以說明者，可是在P型電晶 «之情形下，只要將讀取陣列選擇信號ARYR 0、 ARYR1及寫入陣列選擇信猇ARYWO、ARYWl 之邏辑倒反過來的話，也是同樣地可以說明。再者，即使 將轉接閘5a、5b、8a、8b各構成爲如第2圇（c )、第2圖（d)所示之CMOS的時候，也是同樣地可 以說明，也可以做爲其他之同等的機能回路。 再者，在本實施例之形態中，其半導《記憶裝置1 0 係就具有記憶單元陣列之兩個區塊之情形加以說明者，可 是區塊（Block)個數若增到3個以上的時候，也是同樣 地可以說明。 再者，在本實施例之形態中，內部之並聯數據之位元 宽度係以N= 4位元之狀態加以說明者，可是當N= 2、 N=3、N25之情形下也同樣地可以說明。 在上述資施例+，有關具有臏取陣列控制回路、檩準 陣列控制回路及寫入陣列控制回路三種之陣列選擇控制回 路，係採用如第3圚（c )所示之構成回路。可是若採用 第3圖（a )及（b )所示構成之陣列選播回路，也可以 得到同樣的功效。 第3圖（a )係用以表示陣列遘揮控制回路之構成的 其他實施例蹁。在第3園（a )中，其饋取陣列控制回路 3 2、檩準陣列控制回路3 3、及寫入陣列控制回路3 4 ，係具有與上述各讀取障列控制回路11，欏準陣列控制 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐）-25 - 1.·---^-----^ λ------t------ο {請先閱讀背面之注意事項再填寫本頁) 經濟部中央樣牟局貝工消費合作社印裝 A7 ________B7_五、發明説明（幻） 回路1 7及寫入陣列控制回路1 2同等之機能。在此，對 於各控制回路係以共同陣列選擇信號输入端子31，來替 代讀取用陣列遘擇信號输入端子1 8、寫入用陣列選擇信 號输入端子2 0、標準用陣列選擇信號输入端子1 9之三 個分別使用之端子。在共同陣列選擇倌號输入端子31， 則有上述之讀取用陣列選擇信號ARYR，與寫入用陣列 選擇信號ARYW，與檫準陣列選擇信號ARYN之邏輯 和之信號作爲共同陣列選擇僧號ARYC1自外部输入。 即使在採用像這種構成之陣列選擇控制回路，也可以做與 上述例同樣的說明。再者也可以令D正反器做爲其他之同 等機能的回路。由於採用第3圖（a )所構成之陣列選擇 控制回路的時候，比起採取上述之例，較可以減少输入端 子，是故能夠減少晶片面稹進而減少晶片成本。 第3圔（b )所示係爲陣列選擇控制回路之其他例圖 。在第3圚（b)中，其讀取陣列控制回路37，檩準陣 列控制回路3 8、寫入陣列控制回路3 9、都各具有如上 述例之讀取瘅列控制回路11、與檫準陣列控制回路17 ，與寫入陣列控制回路12同等之機能。在此，則於共同 瘅列選擇信號输入端子3 5與各控制回路3 7、3 8、 3 9之間設有输入閂鎖3 6，藉著输入閂鎖3 6，將自外 部之共同障列選擇信號ARYC 2誘入後，把他保持一定 時閜。在共同障列邐擇倌號输入端子3 5，則將讀取陣列 選揮倌號、槺準陣列遵揮倌號及寫入障列選擇倌號之三個 邐輯和之倌號，做爲共同陣列選揮倌號ARYC 2自外部 (請先聞讀背面之注意事項再填寫本頁) -裝· 訂 d 本紙張尺度逍用中國國家標準（〇澠）八4规格（210父297公釐）-26_ A7 B7 五、發明説明（24 )
輸入之。即使在採用像道種梅成之陣列選擇控制回路的時 候，也可以與上述例作同樣的脫明。再者，也可以將D正 反器做爲其他同等之機能之回路。再者，如果採用如同第 3圓（b )之構成之陣列選擇控制回路的話，比起採用如 第3 ( a )之構成、較能夠把共同陣列選擇信號ARYC 之輸入時序條件加以緩和，也能夠將外部控制回路施予簡 化。 再者，就本實施例形態之半導髗記憶裝置10而言， 係將各班塊之構成要索，亦即記億單元陣列、謫出放大器 、寫入用轉接閘、串並聯回路、臏/寫回路、並串聯回路 、及讅取用轉接閘等全都形成在一個晶片上。可是並不是 一定要把全部構成要素都形成在同一個晶片上。就本實施 形態而言，係將包括串並聯回路及並串聯回路之全部構成 要素形成在同一個晶片上，而且由於將串並聯轉換及並串 聯轉換分以二階段來執行，是故能夠將數據排寘度減小， 甚至可以縮小一個晶片大小之程度。 經濟部中央標準局負工消費合作社印裝 (請先閲讀背面之注意事項再填寫本頁) <功效> 就本發明之半導體記憶裝置而言，要將數據之输入输 出對記億單元陣列執行讀/寫回路和串並聯轉換回路與並 串聯轉換回路工作，係藉由藉著寫入陣列選擇信號所控制 之寫入用轉接閘與藉著讀取陣列選擇信號所控制之讀取用 轉接閛，來執行數據之運作，藉此執行讀取修改寫入動作 且將數據速接输入，又藉著陣列分割方式把耗用《力變小 本紙張尺度適用中國國家樣準（CNS ) A4規格（210X297公釐）-27 - 經濟部中央棣準局貝工消费合作社印製 293107 A7 ___B7_五、發明説明（25 ) •以便提供一種髙性能之連縯數據输入输出之半導體記值 裝置，又能夠改進提舁採用本半導镰記億裝置之系統的性 能。再者，因爲容易實現高性能之半導髏記憶裝置，是故 可以縮短晶片之設計期間，容易拓展新品種之製品。 <圓面之簡單說明> 第1圖係爲本發明之半導體記憶裝置之構成例圖。 第2圖係爲第1圚之半導體記憶裝置之轉接閘之構成 例圖，（a)及（c)係爲寫入用轉接閘，（b)及（d )係爲讀出用轉接閘之構成例。 第3圖（a )〜（c )係各爲第1圊之半導體記憶裝 置之陣列選擇控制回路之構成例圖。 第4圖係爲第1圚之半導體記憶裝置之讀/寫回路周 邊之構成例之詳細 第5圖係爲本發明之半導髏記憶裝置之寫入動作時之 時序流程圖。 第6圖係爲本發明之半導髖記憶裝置之讀取動作時之 時序流程圖。 第7圖係爲本發明之半導髏記億裝置之讀取修改寫入 動作時之時序流程圖。 第8圖係爲採用影像用半導體記憶裝ft之系統圖。 第9圖係爲半導體記值裝置之構成圖。 第1 0圖係爲半導體記憶裝置之時序圖。 (請先聞讀背面之注意事項再填寫本頁) -裝. 訂 0. 本紙張尺度遴用中國國家標準（CNS)A4規格（ 210X297公釐）-28 - A7 B7 五、發明説明（26; <符號之脫明> 9 a 1 1 1 2 1 7 a ' lb :記 憶 單 元 陣 列 、3 b :讀 / 寫 回 路 、4 b :並 串 聯 轉 換 回 路 、5 b :轉 接 閘 '8b :轉 接 閘 、9 b :串 並 聯 轉 換 回 路 3 2、3 7 :讅取陣列控制回路 3 4、3 9 :寫入障列控制回路 33、38:棋準陣列控制回路 1 8 :讀取用陣列選澤信號输入端子 1 9 :標準用瘅列選擇信號输入端子 2 0 :寫入用陣列選擇信號输入端子 3 1、3 5 :共用陣列選擇信號输入端子 J_丨^-----i------IT------ο (請先閲讀背面之注意事項再填寫本頁) 經濟部中央橾準局貝工消费合作社印製 本紙張尺度逋用中國國家樣準（CNS)A<t規格（ 210X297公釐）-29 -