TW215134B - - Google Patents
Download PDFInfo
- Publication number
- TW215134B TW215134B TW080104738A TW80104738A TW215134B TW 215134 B TW215134 B TW 215134B TW 080104738 A TW080104738 A TW 080104738A TW 80104738 A TW80104738 A TW 80104738A TW 215134 B TW215134 B TW 215134B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- analog
- input terminal
- circuit
- coupled
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
- H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of dc and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
- H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Processing Of Color Television Signals (AREA)
Description
五、發明説明( 本發明係為有鬮於用Μ使施加 D.C.成份予以箝位之電路者。 當A.C.信號耩合至ADC時•其 立於某一預定電壓位準上*俾能 。此外,常希望使若干信》多工 並確使此等信轚之D.C.位準箝位 依數位方式單獮處理調變彩色成 必須確保各種成份信號平均值( «免使彩色誤差介入所產生影像 禰準ADC轤入箝位罨路見述於 號中*其中有比較器供合於ADC 信»予ADC轤人上之D.C.箝位霣 或預定位準上之時段内,其信號 而產生所望D.C.轤入信號位準與 之差異量度。此差異量值乃予配 所望位準之方向諝整實際D.C.位 此D.C.調轚電路乃輿驗入信號路 D.C.位準乃予保持直至次一較時 路内之《容器中為止。 已知之ADC箝位電路之比較« 本發明· ADC输入箝位電路之比 用以使與ADC相糴合之A.C.信 箝位《路包括有與ADC轤入相箱 邇輯霣路,礬應於由ADC提供之 ΤΡ 甲 4(210X297 公潘) A6 B6 至ADC上之A.C.信號中 平均值 有效利 慮理至 於相同 份信號 例如· 中。 美Β専 之输出 路。當 係與固 «除D. 置促使 準。在 徑有效 段餹存 或D.C.成份必須建 用ADC之動態範圃 公用ADC ««入上* 位準上例如•在 之霣視接收機中, 0 )之精確立•俾 利案第 上,提 信號幅 定之基 C.输入 箝位霣 比較時 切斷。 於繪入 4,859,871 供箝位控制 度應在已知 準相比較* 信號位準間 路依能逹成 段结束時· 此雕入 信號霣路經 路易超於比較複嫌》根據 較霣路可予消除。 號之D.C.電屋予Μ讕轚之 合之D.C.位準調準霣路。 输出樣本單一位元*而提 {請先閱讀背面之注意事項再填寫本ΙΓ) 3 215134 Α6 Β6 五、發明説明(2 ) 供控制信號予D.C.位準調整電路。 圖1所示為包括本發明在内之視頻信處理電路一邰份之 方塊圖〆 圖2所示為圖1電路中所,用各種時鐘信號之定時圖解 、 * 0 s/ 圖3所示為實施本發明之箝位電路之簡略電路圖。 « 圖4和5所示分別為8位元二進位及2互補值之位元圖 型表(部份、〇 ’ . 本發明將於視信處理系统環境中予以說明;但是,應予 9 * 理解的乃是其並不限於此.等用途,。 在圖1中·,由源(未顯示)所供應之三類比視頻成份信 號Y (亮度)U和V (色差信號),係施加於相關耦合電容 器I3,,2和3上。,Y信號係經由使施加至ADC 15之亮度信 號D.C.值調整之D.C.箝位14而施加於ADC 15上/ ADC 15產 生亮度信號之数位(例如,二進位)符號〆此等數位符號 施加至信號處理電路I'M供數位信號領域中繼續處理/來 自ADC 15之输出樣本亦係耦合至比較器is;此比較器檢査 每一水平遮沒時段内之樣本/例如,黑界位準樣本)> 及產 生信號用Μ控制箝,位電路。 經濟部中央標準局貝工消費合作社印製 Α請先閲讀背面之注意事項再填寫本頁) U和V色差信號係經由D.C.箝位電路4和5 /耦合至2比 1類比信號多工器6之相闞输入接端(1 ,0)上/。多工 器6使U和V信號 > 依-交替方式與ADC 7输入端相耦合^ 此ADC提供U和V信號之間條數位符號予数位信號處理器 9,〇 ΤΡ - 4 - 太皈张尺度iA用Ψ因K «:搮维(CNS) V4姒棋(210x297公炔1 215134甜克林丨年as L·.--J B6 五、發明説明() 箝位電路4和5係受經由ADC 7所提供數位樣本之最高 效位元(下文中籣稱為MSB )所控制。由於信號係由多工器 予Μ多工分時•而且ADC提供間條信號樣本,箝位電路4 和5必須響應於相對應之轤出信號而予以魍當定時或同步 化〇 信虢產生器12產生魍當之同步信號。茲傾定有水平嫌同 步信號F SYHC和系统時鐘信轚豳加於信號產生器12上。信 號產生器12依傅統方法產生三種信號FM, FB和ADC CLOCK 。此三種信虢部份異示於鼷2中。ADC時鐘信號之腌加用 Μ控制ADC 7和15之信號轉換時刻》ADC時鐮鳙率可為彩 色成份副載波頻率之倍數。信號FM為係多工器控脚時鐮信 號*此信號在本實例中,係為信號ADC CLOCK速率之一半 。當信號FM為高位和低位時,促使多工器使信號V和U分 別輿ADC 7相耩合。因此由ADC 7所提供之败位樣本•毎 隔一個即與信號U樣本相對應•而中間介入數位樣本則與 信號V樣本相對應》 由ADC 7所提供之U和V樣本之MSB分別耦合至箝位霣 路4和5上。此等MSB *係分別響應於信*FM及其互補, 經由鎖定器ΐβ和W ·由ADC 7現有Μ條櫬本類序中予Μ抽 取。參閲匾2,檷示為I/O ADC之方塊列係部份顯示嫌加 至輪人上及來自ADC 7输出之樣本顚序。檷示為U LACCH 和V LATCH之方塊列係輿來自鎖定器ΐβ和19之U和V樣本 顒序相對應。順予注意者乃是,回顗施加至箝位電路之 MSB在時間上與由多工器現時所遘取之信號樣相對延蠼。
TP 甲 4(210X297 公 «) ......................................................St................................ίτ..............................#4L {請先閏讀背面之注意事項再填寫本百) 215134 A 6 B6 經濟部中央標準局員工消費合作社印製 五、發明説明(4 ) 玆假定在箝位實施時段内丨其信號位準大體上恆定不變,, 因此在MSB信號經路上之此等反饋延遲係前後無關的/ 當傳输信號在預定位準時 > 信號FB辨良信號時隔 >。在視 頻信號中·^此等時隔可能與‘水平-同步脈衝邊緣與有效視信 間之時段相對應 > 此等時隔係與信號下SYNC脈衝之產生相 闞連。》因此丨信號FB為信號F SYNC與系统時鐘信號中導出/ 〇 試考應信號U和'V具有與M0伏特平均值波幢調變正弦 波相對應之有效時段及至少有一部份係由信號FB之脈衝 所界定之無效時段丨在無效時段期間/此信號與一恆定值 ,理想上為0伏特I,相對應γ玆假定ADC提供於範圍0至 255 (十進位)内提供8位元二進位樣本值/此等量值皆 為極樣本量值丨部份見示於圖4中在圖1中/反相器8 插入MSB線>乂使MSB反相、因而使由ADC所提供之單極值 變換為2互補樣本。> 當此等值施加於具有” 〇 ”和” 1 ”之處 理器9時> MSB分別被視為正和負值5換言之,,二進值為 或大於128者皆予重分配正值0至127 /而二進位值由 127至0重分配值為一 1至-128 )為使ADC 7適當響應0 平均值之雙極信號丨雙極信號之D.C.位準必須箝定於提供 128 (十進位)之二進位输出之位準相對應之電壓上。由 Φ 圖4中可看出y等於或大於128之任一二進位樣本/,其 MSB皆為"0 由於希望使输人DC位準建立為與二進位 128相對應之值,;可利用MSB K控制输入箝位電路 >。亦即 是說、為MSB為"1 "或”0 ”時}此箝位電路,/響應於MSB TP - 6 (請先閲讀背面之注意事項再塡寫本頁) 太K 泞ϊΛ ffl Φ 因 B5 «:说mfCNS)甲4規格i2Ulx297公你) 2151^4 A 6 B6 經濟部中央標準局貝工消費合作社印製 五、發明説明(5 ) 而調節為分別使DC输入位準減量或增量》在穩定狀態時v, DC输入位準將在與〇平均值相對應之電壓上下振盪/,但是 ,可使此一振盪之波幅為無關重要4。 圖5所示部份為8位元2*互補.數位值之位元圖型可看 出所有正值皆具有”0” MSB,而所有負值皆具有”1 ” MSB >因此〉如ADC產生2互補樣本時/可利用MSB或 ”符號位元”以控制输入箝位電路使输入DC位準調整為與 0伏特相對應之值^ 而且、如ADC產生另一代替碼樣本時而接著變換為二進 位或2互補形式時;可使用變換後樣本之MSB以控制输入 箝位電路穿 圖3所示為箝位電路之實例v此一電路可實施圖1中所 示之箝位電路4、5和14卩在圖3中:二極體連接之p型 電晶體P 1 >電阻器R 1和二極體連接之η型電晶體N1皆串聯 於相對正和負之電源接端之間/在此串聯連接中之傳導電 流係為電源電位之函數,,η和ρ型電晶體之臨限電位/電 阻器R1之電阻,,其電流皆可予準確頂測。>在各相闞電晶體 Ρ1和H1閘極上所產生電信皆適足以使電晶體Ρ1和Ν1偏壓至 導通電流。#第二Ρ型電晶體之吸極與耦合電容器,例如電 容器2之互連20及多工器6之输入相耦合•。電晶體Ρ2之閘 極係與電晶體Ρ1之閘極相耦合,,而電晶體Ρ 2源極係烴由電 晶體Ρ3所姐成之開關與-正電源接端相耦合.。當開關Ρ3閉合 時,,電晶體Ρ2導通霉流至互連20上:此電流係與電晶體 Ρ1所導通之電流成比例。,由電晶體Ρ2所導通之電流係於電 ΤΡ 太板ft尺疳诎用Ψ因因甲4規格(210x297公资Ί (請先閲讀背面之注意事項再填寫本頁) S15134 A 6 B6 經濟部中央標準局貝工消費合作社印製 五、發明説明(6 ) 容器20上積分,,旦傾向於使互連上之電位朝正電源接端電 位提外?當開闞P3為斷開電路時,•乃迫使電晶體P2停止導 通,.在電容器C2上之積分電荷使D.C.電位保持於所建立之 量值上:直至電晶體P2’再度.調節.至導通為止?轚晶體 PI , HI , P2和P3等構成為一閘控罨流源,.依選擇使電流源 不斷的流向互連20。同樣,電晶體P1,N1,H2和N3等構成為 • · 一閘控電流變換器,.用K依選擇使電流雔開互連20.。 此電流變源器及電流源皆經油閛控電路24稂22予K調節 ,使於相互排斥之時段内導通.。 產生於信號箝位時段内之定時信號FB係施加於閘控電路 22和24之相關第一输入端上.。由鎖定器(例如,,18 )或 ADC输出所提供之JtSi係施加至閘控電路22和24之相關第 ’二输入端上〃閘控電路22和24之输出信號在名義上是分別 為理輯高值和低值.,此等埋輯值使開關P3和H3保持開路> * 在信號FB脈衝產生期間,,如MSB係為理輯低值時,閘控電 路22將展現理輯低值,,使開關P3調節而閉合。,另外,如 Φ MSB為理輯高值時,•閘控電路34將展現理輯高输出值,並 使開關N3調節而閉合,。因此須視在箝位時段內MSB係為高 位或低位而定丨閘控電流源或變換器之一或另一將導通而 促使互連2〇上之電位減小或朝與128 (十進位)之二進位 输出相對應之所望值方向增加。, 在圖3中之緩衝放大-器顯示為與箝位電路4'输出相連 接。、此一放大器展現高输入和低输出阻抗,,且當ADC输人 展現低阻抗•,或箝位罨路係與多工器输入端相耦合時;包 TP - 8 - 乂請先閲讀背面之注意事項再塡寫本頁) 太/ίίΛ ffl Ψ 因因宅拢規格(210x297公册) 215134 A 6 B6 五、發明説明(7 ) 括此放大器Μ使與儲存於電容器2上之電荷相隔離在後 一狀況時,媛衝器之包括阻礙經多工至ADC输入之信號之 r D.C.位準無法耦合回去,,並影堪經多工至ADC之第二信號 D · C .位準。在前者狀況中.,.嫒衝.器使儲存於電容器上之電 荷無法洩漏出去,.而產生DC編移。 應予理解者乃是,·在調整時段期間,_输入信號,.無須展 現恆定值,•但可能展現恆定振幅振遲信號.,諸如視頻信號 之彩色基準<玄脈衝-祗要ADC之採樣定時之自3置能予提供 依振盪信號平均值對稱之樣本,β箝位電路將有肋於使输入 D.C.位準會聚為所望值.。 •(請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局貞工消費合作社印製 ΤΡ - 9 - 太蚯法R疳i«用Φ因03宅搮miCNS)甲4規格【210X297公势)
Claims (1)
- A7 B7 C7 D7 六'申請專利範園 L 一種類比數位轉換器之信號箝位電路,包括: 用Μ施加一输入信號之類比信號输入終端,其預定部份 展現預定值; 控制信號產生装置,用Μ提供控制信號Μ表示預定部份 各部份之產生; 類比數位麥換器,用Μ使施加於成输入端之類比信號變 換為具#包括最高效位元MSB在内之多個位元之數位樣 本; 用Μ使類比信號输入端與類比數位變換器输入端相耦合 之装置; 此耦合裝置包括耦合於類比信號输入端與類比數位變換 器输入端之間之箝位霄路,並響應於控制信號及W應於 該多個位元之單一位元,該單一位元包含該最高效位元 MSB ,用以使施加於類比數位變換器之類比信號直流值 予Μ調整。 '2 根據申謫專利範圃第1項之電路,其中該ff位電路包括 有: 一 閘控電流變換器及閘控電流源*具有相關轚流输出端與 類比數變換器输入端相耦合•及具有相關控制電極; 經濟部中央標準局印製 (請先閱讀背面之注意事邛再填寫本頁) 理輯電路,響應於控制信號和最高效位元(MSB) •用Μ 產生第一和第二轉換信號,此等轉換信號分別與閘控電 流源和閘控電流變換器各控制電極相耦合,Κ在此等預 定部份之一產生時,依相互排他方式導通。 3. 根據申請專利範圍第2項之電路,其耦合裝置更包括有 甲 4(210X 297公尨) AT B7 C7 D7 六、申請專利範園 is合電容器,耦合於類比信號输入端與類比數位麥換器 输入端之間。 4 根據申請專利範圍第1項之電路•其中,用Μ使類比信 號输入端與類比數位變換器输入端相耦合之裝置,包括 • 有: 多工器,具有耦合至類比數位變換器输入端之輸出端, 及至少一输入端; 霄容器,耦合於類比信號输入端和至少一输入端之間, ;而其箝位電路耦合於電容器與多工器之間。 5. 根據申請專利範園第4項之電路,進一步包括有: 另一類比信號输入端,用以施加其預定部份展現預定值 之另一输入信號; 另一電容器,耦合於另一類比信號榆入端與多工器之第 二输入端之間; 另一箝位電路,耦合於另一罨容器與多工器之第二输入 端之間,並響應於其控制信號和最高效位.元(MSB),用 K調整施加至類比數位變換器上另一输入信號之直流{! Ο a 根據申請專利範固第5項之電路,進一步包括有: 經濟部中央搮準局印裝 (請先閲讀背面之注意事邛再嗔商本頁) 第_ 一和第二鎖定器装置,其相闞输入端相耦合以接受數 位樣本之最高效位元(MSB),此第一和第二鎖定器裝置 之相闞输出端分別耦合至箝位電路和另一箝位電路上, 此第一鎖定器裝置經調節用K儲存數位樣本中經選定樣 本之最高效位元(MSB),而第二鎖定器裝置經調節用Μ 甲 4(210X297 公;¥) AT B7 C7 D7 六、申請專利苑® 儲存數位樣本中之其他樣本。 7. 根據申請專利範圍第4項之電路,進一步包括有緩衝放 大器,耦合於電容器與至少一输入端之間。 a 根據申請專利範圍第5項之電路,其中所述組合包括有 視信處理系統之一部份,而其输入信號及另一输入信號 係為相關之第一和第二經調變後之色差信號。 a 根據申請專利範圍第1項之電路,其中所述之最高效位 元(MSB)係與符號位元相對應。 (請先閱讀背面之注意事項再填宵本頁) •装· 經濟部中央標準局印製 肀 4 (210X297公尨)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/650,330 US5084700A (en) | 1991-02-04 | 1991-02-04 | Signal clamp circuitry for analog-to-digital converters |
Publications (1)
Publication Number | Publication Date |
---|---|
TW215134B true TW215134B (zh) | 1993-10-21 |
Family
ID=24608446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW080104738A TW215134B (zh) | 1991-02-04 | 1991-06-19 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5084700A (zh) |
EP (1) | EP0498262A2 (zh) |
JP (1) | JPH0583594A (zh) |
KR (1) | KR920017371A (zh) |
CN (1) | CN1063986A (zh) |
MX (1) | MX9200474A (zh) |
MY (1) | MY108213A (zh) |
TW (1) | TW215134B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586359B2 (en) | 2006-05-02 | 2009-09-08 | Mstar Semiconductor, Inc. | Signal coupling circuit and method |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69133026T2 (de) * | 1990-08-30 | 2002-10-31 | Canon K.K., Tokio/Tokyo | Bildsignalverarbeitung |
JP3143117B2 (ja) * | 1990-09-25 | 2001-03-07 | キヤノン株式会社 | 信号処理装置 |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
US5339114A (en) * | 1992-07-29 | 1994-08-16 | Thomson Consumer Electronics, Inc. | Television receiver with luminance signal clamped offset and re-clamped prior to contrast control for preventing black level changes with contrast control changes when displaying luminance signals having elevated black level |
US5448308A (en) * | 1993-02-05 | 1995-09-05 | Thomson Consumer Electronics, Inc. | Apparatus for clamping a video signal level |
JP2809577B2 (ja) * | 1993-09-24 | 1998-10-08 | 富士通株式会社 | ゼロレベル設定回路 |
US5523756A (en) * | 1994-01-18 | 1996-06-04 | The Grass Valley Group, Inc. | Analog-to-digital converter with offset reduction loop |
CN1068473C (zh) * | 1994-04-07 | 2001-07-11 | Rca.汤姆森许可公司 | 锁相环的鉴相器 |
JP3595657B2 (ja) * | 1997-08-22 | 2004-12-02 | キヤノン株式会社 | ビデオ信号処理装置および方法 |
FR2769772B1 (fr) * | 1997-10-09 | 1999-12-03 | Thomson Multimedia Sa | Dispositif de conversion analogique-numerique avec echantillonneur-bloqueur |
JP3807863B2 (ja) * | 1999-03-09 | 2006-08-09 | ローム株式会社 | A/d変換装置 |
JP2000278132A (ja) * | 1999-03-24 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 多信号のクランプ装置 |
US6676250B1 (en) | 2000-06-30 | 2004-01-13 | Silverbrook Research Pty Ltd | Ink supply assembly for a print engine |
DE10042281A1 (de) | 2000-08-29 | 2002-03-14 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Regenerierung des Schwarzwertes von Videosignalen |
US6587065B1 (en) * | 2002-04-29 | 2003-07-01 | Analog Devices, Inc. | Stable current-control reference systems |
US6956621B2 (en) * | 2002-06-05 | 2005-10-18 | Broadcom Corporation | High impedance digital full line video clamp |
KR100538226B1 (ko) * | 2003-07-18 | 2005-12-21 | 삼성전자주식회사 | 복수의 아날로그 입력 신호를 고속으로 처리하는아날로그/디지털 변환 장치 및 이를 이용한 디스플레이 장치 |
US7106231B2 (en) * | 2003-11-04 | 2006-09-12 | Mstar Semiconductor, Inc. | Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter |
US7068204B1 (en) * | 2004-09-28 | 2006-06-27 | Spansion Llc | System that facilitates reading multi-level data in non-volatile memory |
US7425994B2 (en) * | 2005-01-31 | 2008-09-16 | Texas Instruments Incorporated | Video decoder with different signal types processed by common analog-to-digital converter |
TWI349489B (en) | 2006-09-07 | 2011-09-21 | Realtek Semiconductor Corp | Image processing device and method |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3221253A (en) * | 1961-04-17 | 1965-11-30 | Dresser Ind | Peak analysis and digital conversion apparatus |
JPS558051B2 (zh) * | 1974-11-06 | 1980-03-01 | ||
JPS6058629B2 (ja) * | 1976-09-27 | 1985-12-20 | ソニー株式会社 | 映像信号のアナログ−デジタル変換回路 |
JPS61210770A (ja) * | 1985-03-15 | 1986-09-18 | Hitachi Ltd | クランプ回路 |
ATE87786T1 (de) * | 1985-10-21 | 1993-04-15 | Rank Cintel Ltd | Klemmschaltung fuer einen analog-zu-digitalwandler. |
US4707741A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Video signal clamping with clamp pulse width variation with noise |
US4736117A (en) * | 1986-11-14 | 1988-04-05 | National Semiconductor Corporation | VDS clamp for limiting impact ionization in high density CMOS devices |
JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
US4859871A (en) * | 1987-02-13 | 1989-08-22 | Fujitsu Limited | Voltage level setting circuit |
JP2678006B2 (ja) * | 1988-03-04 | 1997-11-17 | 松下電器産業株式会社 | 自動利得制御装置 |
JP2543177B2 (ja) * | 1989-03-24 | 1996-10-16 | 松下電器産業株式会社 | クランプ装置と自動利得制御装置 |
US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
-
1991
- 1991-02-04 US US07/650,330 patent/US5084700A/en not_active Expired - Fee Related
- 1991-06-19 TW TW080104738A patent/TW215134B/zh active
-
1992
- 1992-01-22 MY MYPI92000095A patent/MY108213A/en unknown
- 1992-01-28 EP EP92101325A patent/EP0498262A2/en not_active Withdrawn
- 1992-01-29 KR KR1019920001272A patent/KR920017371A/ko not_active Application Discontinuation
- 1992-02-03 MX MX9200474A patent/MX9200474A/es unknown
- 1992-02-03 JP JP4047862A patent/JPH0583594A/ja not_active Withdrawn
- 1992-02-03 CN CN92100732A patent/CN1063986A/zh active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7586359B2 (en) | 2006-05-02 | 2009-09-08 | Mstar Semiconductor, Inc. | Signal coupling circuit and method |
Also Published As
Publication number | Publication date |
---|---|
US5084700A (en) | 1992-01-28 |
EP0498262A3 (zh) | 1995-01-18 |
CN1063986A (zh) | 1992-08-26 |
JPH0583594A (ja) | 1993-04-02 |
EP0498262A2 (en) | 1992-08-12 |
MX9200474A (es) | 1992-08-01 |
KR920017371A (ko) | 1992-09-26 |
MY108213A (en) | 1996-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW215134B (zh) | ||
US5675274A (en) | Semiconductor clock signal generation circuit | |
US6452432B2 (en) | Signal processing circuits having a pair of delay locked loop (DLL) circuits for adjusting a duty-cycle of a periodic digital signal and methods of operating same | |
US6772351B1 (en) | Method and apparatus for calibrating a multi-level current mode driver | |
KR960024887A (ko) | 브이씨씨 검파회로 | |
TW442956B (en) | Semiconductor device with dummy interface circuit | |
CA2014532C (en) | Display device driving circuit | |
KR19990086693A (ko) | 트라이스테이트 감지회로와 이를 구비한 출력 신호 발생회로 | |
KR870009386A (ko) | 반도체 감지증폭기 | |
US7911246B2 (en) | DLL circuit and method of controlling the same | |
US4535257A (en) | Comparator circuit | |
EP3520219A1 (en) | High speed driver with adaptive termination impedance | |
US20030043935A1 (en) | Signal receiver apparatus and method for detecting logic state represented by an input signal and semiconductor integrated circuit device having the same | |
US5206553A (en) | Clamping circuit | |
US7123075B2 (en) | Current mirror compensation using channel length modulation | |
US5032740A (en) | Voltage level conversion of a clock signal | |
US5036223A (en) | Inverter circuit and chopper type comparator circuit using the same | |
KR970060222A (ko) | 동기형 반도체 메모리 장치 | |
US7538619B2 (en) | Oscillator reducing clock signal variations due to variations in voltage or temperature | |
US5065056A (en) | Clamping circuit | |
TW200907969A (en) | Clock generating circuit of semiconductor memory apparatus | |
KR880002371A (ko) | 비디오 표시 장치용 동기 펄스 분리기 | |
JP2996416B2 (ja) | Ic試験装置 | |
SU983684A1 (ru) | Непрерывный стабилизатор напр жени посто нного тока | |
KR100845808B1 (ko) | 클럭 미스매치 보정 회로 및 이를 포함하는 디엘엘 회로 |