TW202329648A - 訊號線結構、訊號線驅動方法以及訊號線電路 - Google Patents
訊號線結構、訊號線驅動方法以及訊號線電路 Download PDFInfo
- Publication number
- TW202329648A TW202329648A TW111122692A TW111122692A TW202329648A TW 202329648 A TW202329648 A TW 202329648A TW 111122692 A TW111122692 A TW 111122692A TW 111122692 A TW111122692 A TW 111122692A TW 202329648 A TW202329648 A TW 202329648A
- Authority
- TW
- Taiwan
- Prior art keywords
- driver
- signal
- voltage
- enabling
- data line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005070 sampling Methods 0.000 claims description 5
- 230000008054 signal transmission Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 21
- 101100111453 Arabidopsis thaliana BHLH57 gene Proteins 0.000 description 20
- 101100111459 Arabidopsis thaliana BHLH67 gene Proteins 0.000 description 19
- 101100325974 Arabidopsis thaliana BHLH95 gene Proteins 0.000 description 13
- 101100325970 Arabidopsis thaliana BHLH92 gene Proteins 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 101150110971 CIN7 gene Proteins 0.000 description 3
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 3
- 101150110298 INV1 gene Proteins 0.000 description 3
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 3
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910017435 S2 In Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc Digital Transmission (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Logic Circuits (AREA)
Abstract
本申請提供一種訊號線結構、訊號線驅動方法以及訊號線電路。訊號線結構包括:多條平行的訊號線,每條所述訊號線在任一時刻均維持驅動狀態。本申請實施例可以保持訊號高速、穩定傳輸的同時節省佈線及相關電路的元件和面積。
Description
本申請涉及積體電路製造技術領域,具體而言,涉及一種訊號線結構、訊號線驅動方法以及訊號線電路。
在通常的資料通路中,由於資料跳變的方向是隨機的,平行相鄰的不同訊號線之間存在串擾,影響資料時序。在一些情况下,會插入接地的走線做隔離,以保證資料跳變時的時序一致性,此外,有時還需要設置狀態保持器(keeper)來降低訊號線間的串擾影響。隔離用的走線和狀態保持器均會占用額外的線道和佈局面積,導致訊號線佈局面積較大。
需要說明的是,在上述背景技術部分公開的訊息僅用於加强對本申請的背景的理解,因此可以包括不構成對所屬技術領域中具有通常知識者已知的現有技術的訊息。
本申請的目的在於提供一種訊號線結構、訊號線驅動方法以及訊號線電路,用於至少在一定程度上改善訊號線上的訊號質量,節省平行訊號線的佈局面積。
根據本申請的第一方面,提供一種訊號線結構,包括:多條平行的訊號線,每條所述訊號線在任一時刻均維持驅動狀態。
在本申請的一個示例性實施例中,每條所述訊號線的兩端分別連接第一驅動器和第二驅動器,在同一時刻同個該訊號線的所述第一驅動器和所述第二驅動器中只有一個維持驅動狀態。
在本申請的一個示例性實施例中,所述第一驅動器在第一致能訊號爲第一電壓時維持驅動狀態,在所述第一致能訊號爲第二電壓時維持高阻狀態;所述第二驅動器在第二致能訊號爲所述第一電壓時維持驅動狀態,在所述第二致能訊號爲所述第二電壓時維持高阻狀態。
在本申請的一個示例性實施例中,所述第一電壓爲高電壓,所述第二電壓爲低電壓。
在本申請的一個示例性實施例中,所述第二致能訊號由所述第一致能訊號經過反相器反相得到。
在本申請的一個示例性實施例中,所述第一驅動器或所述第二驅動器包括至少一個閘控反相器,所述閘控反相器的輸入端電連接輸入訊號,所述閘控反相器的致能端連接所述第一致能訊號或所述第二致能訊號,所述閘控反相器的輸出端電連接所述訊號線。
在本申請的一個示例性實施例中,這些平行的訊號線包括交錯設置的奇資料線和偶資料線,所述奇資料線用於傳輸根據奇時脈取樣得到的奇訊號,所述偶資料線用於傳輸根據偶時脈取樣得到的偶訊號,所述奇時脈和所述偶時脈的相位差爲180度;所述奇資料線對應的所述第一致能訊號和所述偶資料線對應的所述第一致能訊號相位不同,所述奇資料線對應的所述第二致能訊號和所述偶資料線對應的所述第二致能訊號相位不同。
在本申請的一個示例性實施例中,所述奇資料線對應的所述第一致能訊號和所述偶資料線對應的所述第一致能訊號相位相差180度,所述奇資料線對應的所述第二致能訊號和所述偶資料線對應的所述第二致能訊號相位相差180度。
根據本申請的第二方面,提供一種訊號線驅動方法,應用於如上任一項所述的訊號線結構,包括:控制平行設置的多條訊號線在任一時刻均維持驅動狀態。
在本申請的一個示例性實施例中,每條所述訊號線兩端分別設置有第一驅動器和第二驅動器,控制平行設置的訊號線在任一時刻均維持驅動狀態包括:在同一時刻控制同個該訊號線的所述第一驅動器和所述第二驅動器中只有一個維持驅動狀態。
在本申請的一個示例性實施例中,所述第一驅動器或所述第二驅動器包括至少一個閘控反相器,所述閘控反相器的輸入端電連接輸入訊號,所述閘控反相器的致能端連接第一致能訊號或第二致能訊號,所述閘控反相器的輸出端電連接所述訊號線,所述在同一時刻控制同個該訊號線的所述第一驅動器和所述第二驅動器中只有一個維持驅動狀態包括:在同一時刻對所述第一驅動器的致能端輸入第一電壓的第一致能訊號以使所述第一驅動器維持驅動狀態,對所述第二驅動器的致能端輸入第二電壓的第二致能訊號以使所述第二驅動器維持高阻狀態;或者,在同一時刻對所述第一驅動器的致能端輸入第二電壓的第一致能訊號以使所述第一驅動器維持高阻狀態,對所述第二驅動器的致能端輸入第一電壓的第二致能訊號以使所述第二驅動器維持驅動狀態。
在本申請的一個示例性實施例中,所述第一驅動器的輸入端用於接收第一輸入訊號,所述第一驅動器的致能端連接第一節點,所述第一驅動器的輸出端連接所述訊號線,所述第二驅動器的輸入端用於接收第二輸入訊號,所述第二驅動器的致能端連接第二節點,所述第二驅動器的輸出端連接所述訊號線,所述第一節點用於接收驅動器致能訊號,所述第二節點和所述第一節點之間透過奇數個反相器連接,在同一時刻控制所述第一驅動器和所述第二驅動器中只有一個維持驅動狀態包括:響應第一輸入訊號到達消息,設置所述驅動器致能訊號爲第一電壓,以使所述第一驅動器維持驅動狀態,所述第二驅動器維持高阻狀態;響應第二輸入訊號到達消息,設置所述驅動器致能訊號爲第二電壓,以使所述第二驅動器維持驅動狀態,所述第一驅動器維持高阻狀態。
在本申請的一個示例性實施例中,所述第一電壓爲高電壓,所述第二電壓爲低電壓。
在本申請的一個示例性實施例中,每條所述訊號線兩端分別設置有第一驅動器和第二驅動器,這些訊號線包括奇資料線和偶資料線,所述控制平行設置的訊號線在任一時刻均維持驅動狀態包括:對同一條所述奇資料線的第一驅動器輸入第一電壓的第一致能訊號,且對第二驅動器輸入第二電壓的第二致能訊號以使所述奇資料線維持驅動狀態;或對同一條所述奇資料線的第一驅動器輸入第二電壓的第一致能訊號,且對第二驅動器輸入第一電壓的第二致能訊號以使所述奇資料線維持驅動狀態;對同一條所述偶資料線的第一驅動器輸入第一電壓的第一致能訊號,且對第二驅動器輸入第二電壓的第二致能訊號以使所述偶資料線維持驅動狀態;或對同一條所述偶資料線的第一驅動器輸入第二電壓的第一致能訊號,且對第二驅動器輸入第一電壓的第二致能訊號以使所述偶資料線維持驅動狀態;所述奇資料線對應的所述第一致能訊號和所述偶資料線對應的所述第一致能訊號相位不同,所述奇資料線對應的所述第二致能訊號和所述偶資料線對應的所述第二致能訊號相位不同。
根據本申請的第三方面,提供一種訊號線電路,包括:第一驅動器,第一驅動器的輸入端用於接收第一輸入訊號,第一驅動器的致能端連接第一節點,第一驅動器的輸出端連接訊號線;第二驅動器,第二驅動器的輸入端用於接收第二輸入訊號,第二驅動器的致能端連接第二節點,第二驅動器的輸出端連接所述訊號線;反相器,反相器的輸入端連接所述第一節點,反相器的輸出端連接所述第二節點,所述第一節點用於接收驅動器致能訊號,所述驅動器致能訊號包括第一電壓和第二電壓,所述第一電壓用於控制所述第一驅動器維持驅動狀態、所述第二驅動器維持高阻狀態,所述第二電壓用於控制所述第二驅動器維持驅動狀態,所述第一驅動器維持高阻狀態。
本申請實施例透過設置訊號線均維持在驅動狀態,可以在並行設置多條訊號線時,避免訊號線間的串擾造成傳輸的資料發生錯誤,且無需設置隔離走線和狀態保持器,可以極大節省訊號線的佈局占用面積。
應當理解的是,以上的一般描述和後文的細節描述僅是示例性和解釋性的,並不能限制本申請。
現在將參考附圖更全面地描述示例實施方式。然而,示例實施方式能夠以多種形式實施,且不應被理解爲限於在此闡述的範例;相反,提供這些實施方式使得本申請將更加全面和完整,並將示例實施方式的構思全面地傳達給所屬技術領域中具有通常知識者。所描述的特徵、結構或特性可以以任何合適的方式結合在一個或更多實施方式中。在下面的描述中,提供許多具體細節從而給出對本申請的實施方式的充分理解。然而,本領域技術人員將意識到,可以實踐本申請的技術方案而省略所述特定細節中的一個或更多,或者可以採用其它的方法、組元、裝置、步驟等。在其它情况下,不詳細示出或描述習知技術方案以避免喧賓奪主而使得本申請的各方面變得模糊。
此外,附圖僅爲本申請的示意性圖解,圖中相同的附圖標記表示相同或類似的部分,因而將省略對它們的重複描述。附圖中所示的一些方框圖是功能實體,不一定必須與物理或邏輯上獨立的實體相對應。可以採用軟件形式來實現這些功能實體,或在一個或多個硬件模組或積體電路中實現這些功能實體,或在不同網絡及/或處理器裝置及/或微控制器裝置中實現這些功能實體。
下面結合附圖對本申請示例實施方式進行詳細說明。
圖1是本申請示例性實施例中訊號線結構的示意圖。
參考圖1,訊號線結構100可以包括:
多條平行的訊號線S1~Sn,每條訊號線在任一時刻均維持驅動狀態。
與相關技術相比,多條平行的訊號線S1~Sn之間不用設置隔離線道,也無需在傳輸訊號後設置狀態保持器(keeper),可以有效節省佈線面積。由於每條訊號線在任一時刻均維持驅動狀態,平行訊號線之間的串擾不會造成訊號線的訊號翻轉,可以有效提高訊號穩定程度,避免由於高密度佈線導致的串擾增大、訊號線上的訊號翻轉、傳輸出錯。因此,本申請實施例可以在降低高密度佈線面積的同時提高訊號穩定性。
控制每條訊號線在任一時刻均維持驅動狀態可以有多種方式,下面透過附圖說明一些實施例。
圖2是本申請一個實施例中訊號線的驅動方式示意圖。
參考圖2,在本申請的一個示例性實施例中,訊號線S1的兩端分別連接第一驅動器11和第二驅動器12,在同一時刻訊號線S1的第一驅動器11和第二驅動器12中只有一個維持驅動狀態。訊號線S2與訊號線S1平行相鄰,訊號線S2的兩端分別連接第一驅動器21和第二驅動器22,在同一時刻訊號線S2的第一驅動器21和第二驅動器22中只有一個維持驅動狀態。
繼續參考圖2,在一個實施例中,訊號線S1的第一驅動器11在第一致能訊號EN11爲第一電壓時維持驅動狀態,在第一致能訊號EN11爲第二電壓時維持高阻狀態;第二驅動器12在第二致能訊號EN12爲第一電壓時維持驅動狀態,在第二致能訊號EN12爲第二電壓時維持高阻狀態。在第一致能訊號EN11、第二致能訊號EN12透過兩個電壓控制時,第一電壓例如爲高電壓,第二電壓例如爲低電壓。或者,第一電壓例如爲低電壓,第二電壓例如爲高電壓。高電壓例如爲大於或等於電源電壓的狀態,低電壓例如爲小於或等於接地電壓的狀態。在這裏,高電壓和低電壓是相對而言的,所包含的具體電壓範圍需要根據具體器件確定。例如,對於N型場效電晶體,高電壓是指能夠使其導通的閘極電壓範圍,低電壓是指能夠使其關斷的閘極電壓範圍;對於P型場效電晶體,低電壓是指能夠使其導通的閘極電壓範圍,高電壓是指能夠使其關斷的閘極電壓範圍。
對應的,訊號線S2的第一驅動器21在第一致能訊號EN21爲第一電壓時維持驅動狀態,在第一致能訊號EN21爲第二電壓時維持高阻狀態;第二驅動器22在第二致能訊號EN22爲第一電壓時維持驅動狀態,在第二致能訊號EN22爲第二電壓時維持高阻狀態。
圖3A是相關技術中相鄰兩條訊號線之間的串擾示意圖。
圖3B是本申請實施例中相鄰兩條訊號線之間的串擾示意圖。
在圖3A和圖3B中,訊號線S1和訊號線S2爲平行相鄰的兩條訊號線。訊號線S1對應的第一致能訊號爲EN11,第二致能訊號爲EN12;訊號線S2對應的第一致能訊號爲EN21,第二致能訊號爲EN22。
參考圖3A,在相關技術中,在第一時刻T1,訊號線S1對應的第一致能訊號EN11出現高電壓脈衝,訊號線S1受第一驅動器11的驅動出現訊號A,同時,與訊號線S1相鄰平行的訊號線S2兩端的第一驅動器21和第二驅動器22都處於高阻狀態,對訊號線S2沒有驅動能力,受訊號A的影響,訊號線S2上出現串擾錯誤EA。在第二時刻T2,訊號線S2對應的第一致能訊號EN21出現高電壓脈衝,訊號線S2受第一驅動器21的驅動出現訊號B,與此同時,與訊號線S2相鄰平行的訊號線S1兩端的第一驅動器11和第二驅動器12都處於高阻狀態,對訊號線S1沒有驅動能力,受訊號B的影響,訊號線S1上出現串擾錯誤EB。
同理,在第三時刻T3,當訊號線S1對應的第二致能訊號EN12出現高電壓脈衝,訊號線S1受第二驅動器12的驅動出現訊號翻轉(訊號C),影響訊號線S2上訊號B的狀態,訊號線S2上出現串擾錯誤EC。在第四時刻T4,當訊號線S2對應的第二致能訊號EN22出現高電壓脈衝,訊號線S2受第二驅動器22的驅動出現訊號翻轉,影響訊號線S1上訊號C的狀態,同樣出現串擾錯誤。
因此,在相關技術中,平行相鄰的兩條訊號線之間容易出現串擾,導致資料傳輸出現錯誤。
參考圖3B,在本申請實施例中,訊號線S1的第一致能訊號EN11和第二致能訊號EN12在同一時刻有且僅有一個爲高電壓,訊號線S2的第一致能訊號EN21和第二致能訊號EN22在同一時刻有且僅有一個爲高電壓。
在第二時刻T2,訊號線S2的第一致能訊號EN21變爲高電壓,訊號線S2的第一驅動器21變爲驅動狀態,訊號線S2上出現資料翻轉,由於此時訊號線S1的第一致能訊號EN11也爲高電壓,訊號線S1的第一驅動器11也爲驅動狀態,訊號線S1上的資料訊號受串擾影響較小(D點)。在第三時刻T3,訊號線S1的第二致能訊號EN12變爲高電壓,訊號線S1的第二驅動器12變爲驅動狀態,訊號線S2上出現資料翻轉,由於此時訊號線S2的第一致能訊號EN21也爲高電壓,訊號線S2的第一驅動器21也處於驅動狀態,訊號線S2上的資料訊號受串擾影響較小(E點)。同理可推導,在第一時刻T1和第四時刻T4,訊號線S1和訊號線S2上的資料訊號受串擾影響也較小。
因此,透過維持訊號線兩端的驅動器在任意時刻有且僅有一個維持驅動狀態,可以減小訊號線上的訊號受到平行相鄰的訊號線的資料翻轉串擾影響,維持訊號穩定。即,使用本申請實施例提供的方法控制訊號線的驅動器,無需在訊號線之間設置隔離線道和狀態維持器即可保持訊號穩定,可以極大節省佈線面積。
圖4是本申請一個實施例中訊號線的第一驅動器和第二驅動器的電路示意圖。
參考圖4,在本申請的一個實施例中,訊號線S1的第一驅動器11或第二驅動器12包括至少一個閘控反相器。
在圖4所示實施例中,第一驅動器11中的第一閘控反相器111的輸入端電連接第一輸入訊號IN11,致能端連接第一致能訊號EN11,輸出端電連接訊號線S1。第二驅動器12中的第二閘控反相器121的輸入端電連接第二輸入訊號IN12,致能端連接第二致能訊號EN12,輸出端電連接訊號線S1。
第一閘控反相器111包括順次透過連接的第一電晶體M1、第二電晶體M2、第三電晶體M3、第四電晶體M4,其中第一電晶體M1和第二電晶體M2均爲P型電晶體,第一電晶體M1的源極連接電源電壓Vcc;第三電晶體M3和第四電晶體M4均爲N型電晶體,第四電晶體M4的源極接地。第一電晶體M1和第四電晶體M4的閘極相連,作爲第一閘控反相器111的輸入端,電連接第一輸入訊號IN1。第二電晶體M2的閘極連接反相器INV1的輸出端,反相器INV1的輸入端與第三電晶體M3的閘極相連,第三電晶體M3的閘極作爲第一閘控反相器111的致能端,連接第一致能訊號EN11。
第二閘控反相器121包括順次透過連接的第五電晶體M5、第六電晶體M6、第七電晶體M7、第八電晶體M8,其中第五電晶體M5和第六電晶體M6均爲P型電晶體,第五電晶體M5的源極連接電源電壓Vcc;第七電晶體M7和第八電晶體M8均爲N型電晶體,第八電晶體M8的源極接地。第五電晶體M5和第八電晶體M8的閘極相連,作爲第二閘控反相器121的輸入端,電連接第一輸入訊號IN1。第六電晶體M6的閘極連接反相器INV2的輸出端,反相器INV2的輸入端與第七電晶體M7的閘極相連,第七電晶體M7的閘極作爲第二閘控反相器121的致能端,連接第二致能訊號EN12。
當第一致能訊號EN11爲高電壓時,第一閘控反相器111中的第二電晶體M2和第三電晶體M3均導通,第一閘控反相器111呈驅動狀態,訊號線S1上的訊號隨第一輸入訊號IN11而變;當第一致能訊號EN11爲低電壓時,第一閘控反相器111中的第二電晶體M2和第三電晶體M3均截止,第一閘控反相器111呈高阻狀態,訊號線S1上的訊號不隨第一輸入訊號IN11變化。
同理,當第二致能訊號EN12爲高電壓時,第二閘控反相器121中的第六電晶體M6和第七電晶體M7均導通,第二閘控反相器121呈驅動狀態,訊號線S1上的訊號隨第二輸入訊號IN12而變;當第二致能訊號EN12爲低電壓時,第二閘控反相器121中的第六電晶體M6和第七電晶體M7均截止,第二閘控反相器121呈高阻狀態,訊號線S1上的訊號不隨第二輸入訊號IN12變化。
當設置第一驅動器11和第二驅動器12在同一時刻有且僅有一個維持驅動狀態時,可以設置第一致能訊號EN11和第二致能訊號EN12在同一時刻有且僅有一個爲高電壓,如圖3B所示。在本申請的一個示例性實施例中,第二致能訊號EN12可以由第一致能訊號EN11經過反相器反相得到。
第一驅動器11和第二驅動器12中的閘控反相器數量均可以爲一個或多個,圖4僅爲示例,本申請對此不作特殊限制。
圖5是本申請一個實施例中圖4所示第一致能訊號和第二致能訊號的連接關係示意圖。
參考圖5,在本申請的一個示例性實施例中,第一驅動器11的輸入端用於接收第一輸入訊號IN11,致能端連接第一節點N1,輸出端連接訊號線S1,第二驅動器12的輸入端用於接收第二輸入訊號IN12,致能端連接第二節點N2,輸出端連接訊號線S1,第一節點N1用於接收驅動器致能訊號DRV,第二節點N2和第一節點N1之間透過奇數個反相器INV0(圖5僅示出一個)連接。
在圖5所示實施例中,驅動致能訊號DRV在高電壓狀態或低電壓狀態時均能夠控制第一驅動器11和第二驅動器12在同一時刻有且僅有一個維持驅動狀態。
圖6是本申請一個實施例中訊號線的設置示意圖。
參考圖6,在本申請的一個示例性實施例中,多條平行的訊號線包括交錯設置的奇資料線61和偶資料線62,奇資料線61用於傳輸根據奇時脈取樣得到的奇訊號,偶資料線62用於傳輸根據偶時脈取樣得到的偶訊號,奇時脈和偶時脈的相位差爲180度。奇資料線61對應的第一致能訊號EN11和偶資料線62對應的第一致能訊號EN21相位不同,奇資料線61對應的第二致能訊號EN12和偶資料線62對應的第二致能訊號EN22相位不同。
圖7是圖6所示訊號線設置方式對應的訊號時序圖。
參考圖7,在本申請的一個示例性實施例中,奇資料和偶資料的傳輸周期均爲T,奇資料和偶資料的傳輸間隔爲T/2,即奇資料和偶資料的相位相差180度。
在第一時刻T1,奇資料線61對應的第一致能訊號EN11出現上升沿時,奇資料線61對應的第二致能訊號EN12出現下降沿,奇資料線61對應的第一驅動器11變爲驅動狀態,第二驅動器12變爲高阻狀態,奇資料線61上的訊號受第一驅動器11的輸入訊號控制;在第三時刻T3,奇資料線61對應的第二致能訊號EN12出現上升沿時,奇資料線61對應的第一致能訊號EN11出現下降沿,奇資料線61對應的第二驅動器12變爲驅動狀態,第一驅動器11變爲高阻狀態,奇資料線61上的訊號受第二驅動器12的輸入訊號控制;在第二時刻T2,偶資料線62對應的第一致能訊號EN21出現上升沿時,偶資料線62對應的第二致能訊號EN22出現下降沿,偶資料線62對應的第一驅動器21變爲驅動狀態,第二驅動器22變爲高阻狀態,偶資料線62上的訊號受第一驅動器21的輸入訊號控制;在第四時刻T4,偶資料線62對應的第二致能訊號EN22出現上升沿時,偶資料線62對應的第一致能訊號EN21出現下降沿,偶資料線62對應的第二驅動器22變爲驅動狀態,第一驅動器21變爲高阻狀態,偶資料線62上的訊號受第二驅動器22的輸入訊號控制。
奇資料線61對應的第一致能訊號EN11和偶資料線62對應的第一致能訊號EN21相位相差180度(T/2),奇資料線61對應的第二致能訊號EN12和偶資料線62對應的第二致能訊號EN22相位相差180度(T/2)。在同一時刻,奇資料線61對應的第一致能訊號EN11和第二致能訊號EN12有且僅有一個維持高電壓;偶資料線62對應的第一致能訊號EN21和第二致能訊號EN22有且僅有一個維持高電壓。
透過控制奇資料線61和偶資料線62在任意時刻均維持驅動狀態,可以避免交替傳輸的奇資料和偶資料之間互相應影響,提高資料可靠性。
圖8是本申請實施例中一種訊號線驅動方法的示意圖。
訊號線驅動方法800可以應用於如上任一項實施例所示的訊號線結構。
參考圖8,訊號線驅動方法800可以包括:步驟S10,控制平行設置的多條訊號線在任一時刻均維持驅動狀態。
在本申請的一個示例性實施例中,每條訊號線兩端分別設置有第一驅動器和第二驅動器,控制平行設置的訊號線在任一時刻均維持驅動狀態包括:在同一時刻控制同一訊號線的第一驅動器和第二驅動器中只有一個維持驅動狀態。
在本申請的一個示例性實施例中,第一驅動器或第二驅動器包括至少一個閘控反相器,閘控反相器的輸入端電連接輸入訊號,閘控反相器的致能端連接第一致能訊號或第二致能訊號,閘控反相器的輸出端電連接訊號線,在同一時刻控制同個訊號線的第一驅動器和第二驅動器中只有一個維持驅動狀態包括:在同一時刻對第一驅動器的致能端輸入第一電壓的第一致能訊號以使第一驅動器維持驅動狀態,對第二驅動器的致能端輸入第二電壓的第二致能訊號以使第二驅動器維持高阻狀態;或者,在同一時刻對第一驅動器的致能端輸入第二電壓的第一致能訊號以使第一驅動器維持高阻狀態,對第二驅動器的致能端輸入第一電壓的第二致能訊號以使第二驅動器維持驅動狀態。
在本申請的一個示例性實施例中,第一驅動器的輸入端用於接收第一輸入訊號,第一驅動器的致能端連接第一節點,第一驅動器的輸出端連接訊號線,第二驅動器的輸入端用於接收第二輸入訊號,第二驅動器的致能端連接第二節點,第二驅動器的輸出端連接訊號線,第一節點用於接收驅動器致能訊號,第二節點和第一節點之間透過奇數個反相器連接,在同一時刻控制第一驅動器和第二驅動器中只有一個維持驅動狀態包括:響應第一輸入訊號到達消息,設置驅動器致能訊號爲第一電壓,以使第一驅動器維持驅動狀態,第二驅動器維持高阻狀態;響應第二輸入訊號到達消息,設置驅動器致能訊號爲第二電壓,以使第二驅動器維持驅動狀態,第一驅動器維持高阻狀態。在本申請的一個示例性實施例中,第一電壓爲高電壓,第二電壓爲低電壓。
在本申請的一個示例性實施例中,每條訊號線兩端分別設置有第一驅動器和第二驅動器,多條訊號線包括奇資料線和偶資料線,控制平行設置的訊號線在任一時刻均維持驅動狀態包括:對同一條所述奇資料線的第一驅動器輸入第一電壓的第一致能訊號,且對第二驅動器輸入第二電壓的第二致能訊號以使所述奇資料線維持驅動狀態;或對同一條所述奇資料線的第一驅動器輸入第二電壓的第一致能訊號,且對第二驅動器輸入第一電壓的第二致能訊號以使所述奇資料線維持驅動狀態;對同一條所述偶資料線的第一驅動器輸入第一電壓的第一致能訊號,且對第二驅動器輸入第二電壓的第二致能訊號以使所述偶資料線維持驅動狀態;或對同一條所述偶資料線的第一驅動器輸入第二電壓的第一致能訊號,且對第二驅動器輸入第一電壓的第二致能訊號以使所述偶資料線維持驅動狀態;所述奇資料線對應的所述第一致能訊號和所述偶資料線對應的所述第一致能訊號相位不同,所述奇資料線對應的所述第二致能訊號和所述偶資料線對應的所述第二致能訊號相位不同。
訊號驅動方法800的相關原理已經在圖1~圖7所示實施例中進行解釋,本申請於此不再贅述。
圖9是本申請示例性實施例提供的一種訊號線電路的示意圖。
參考圖9,訊號線電路900包括:
第一驅動器91,第一驅動器91的輸入端用於接收第一輸入訊號IN11,第一驅動器91的致能端連接第一節點N1,第一驅動器91的輸出端連接訊號線90;
第二驅動器92,第二驅動器92的輸入端用於接收第二輸入訊號IN12,第二驅動器92的致能端連接第二節點N2,第二驅動器92的輸出端連接訊號線90;
反相器INV,反相器INV輸入端連接第一節點N1,反相器INV的輸出端連接第二節點N2,第一節點用於接收驅動器致能訊號DRV,驅動器致能訊號DRV包括第一電壓和第二電壓,第一電壓用於控制第一驅動器11維持驅動狀態、第二驅動器12維持高阻狀態,第二電壓用於控制第二驅動器12維持驅動狀態,第一驅動器11維持高阻狀態。
圖9所示的訊號線電路900可以確保驅動器致能訊號DRV在高電壓狀態或低電壓狀態下,均能維持第一驅動器91和第二驅動器92中僅有一個維持驅動狀態。從而,無需爲訊號線90設置隔離線道和狀態維持器,也能夠避免訊號線90受到平行相鄰的訊號線上電壓翻轉影響。從而,訊號線電路900具有較小的佈線面積。
應當注意,儘管在上文詳細描述中提及了用於動作執行的設備的若干模組或者單元,但是這種劃分並非强制性的。實際上,根據本申請的實施方式,上文描述的兩個或更多模組或者單元的特徵和功能可以在一個模組或者單元中具體化。反之,上文描述的一個模組或者單元的特徵和功能可以進一步劃分爲由多個模組或者單元來具體化。
所屬技術領域中具有通常知識者在考慮說明書及實踐這裏公開的發明後,將容易想到本申請的其它實施方案。本申請旨在涵蓋本申請的任何變形、用途或者適應性變化,這些變形、用途或者適應性變化遵循本申請的一般性原理並包括本申請未公開的本技術領域中的通常常識或慣用技術手段。說明書和實施例僅被視爲示例性的,本申請的真正範圍和構思由申請專利範圍指出。
11,21,91:第一驅動器
12,22,92:第二驅動器
61:奇資料線
62:偶資料線
100:訊號線結構
111:第一閘控反相器
121:第二閘控反相器
800:訊號線驅動方法
900:訊號線電路
A,B,C:訊號
D,E:點
DRV:驅動器致能訊號
EA, EB, EC:串擾錯誤
EN11, EN21:第一致能訊號
EN12, EN22:第二致能訊號
IN11:第一輸入訊號
IN12:第二輸入訊號
INV0,INV1,INV2:反相器
M1:第一電晶體
M2:第二電晶體
M3:第三電晶體
M4:第四電晶體
M5:第五電晶體
M6:第六電晶體
M7:第七電晶體
M8:第八電晶體
N1:第一節點
N2:第二節點
S1~Sn:訊號線
S10:步驟
T:傳輸周期
T1:第一時刻
T2:第二時刻
T3:第三時刻
T4:第四時刻
Vcc:電源電壓
此處的附圖被併入說明書中並構成本說明書的一部分,示出了符合本申請的實施例,並與說明書一起用於解釋本申請的原理。顯而易見地,下面描述中的附圖僅僅是本申請的一些實施例,對於所屬技術領域中具有通常知識者來講,在不付出進步性勞動的前提下,還可以根據這些附圖獲得其他的附圖。
圖1是本申請示例性實施例中訊號線結構的示意圖。
圖2是本申請一個實施例中訊號線的驅動方式示意圖。
圖3A是相關技術中相鄰兩條訊號線之間的串擾示意圖。
圖3B是本申請實施例中相鄰兩條訊號線之間的串擾示意圖。
圖4是本申請一個實施例中訊號線的第一驅動器和第二驅動器的電路示意圖。
圖5是本申請一個實施例中圖4所示第一致能訊號和第二致能訊號的連接關係示意圖。
圖6是本申請一個實施例中訊號線的設置示意圖。
圖7是圖6所示訊號線設置方式對應的訊號時序圖。
圖8是本申請實施例中一種訊號線驅動方法的示意圖。
圖9是本申請示例性實施例提供的一種訊號線電路的示意圖。
800:訊號線驅動方法
S10:步驟
Claims (10)
- 一種訊號線結構,其特徵在於,包括:多條平行的訊號線,該些訊號線之每一條在任一時刻均維持驅動狀態。
- 如請求項1所述的訊號線結構,其中,該些訊號線之每一條的兩端分別連接一第一驅動器和一第二驅動器,在同一時刻同個該訊號線的該第一驅動器和該第二驅動器中只有一個維持驅動狀態。
- 如請求項2所述的訊號線結構,其中,該第一驅動器在一第一致能訊號爲一第一電壓時維持驅動狀態,在該第一致能訊號爲一第二電壓時維持高阻狀態;該第二驅動器在一第二致能訊號爲該第一電壓時維持驅動狀態,在該第二致能訊號爲該第二電壓時維持高阻狀態;及/或其中,該第一電壓爲高電壓,該第二電壓爲低電壓;及/或其中,該第二致能訊號由該第一致能訊號經過一反相器反相得到。
- 如請求項3所述的訊號線結構,其中,該第一驅動器或該第二驅動器包括至少一個閘控反相器,該至少一個閘控反相器的一輸入端電連接一輸入訊號,該至少一個閘控反相器的一致能端連接該第一致能訊號或該第二致能訊號,該至少一個閘控反相器的一輸出端電連接該訊號線。
- 如請求項3或4所述的訊號線結構,其中,該些平行的訊號線包括交錯設置的一奇資料線和一偶資料線,該奇資料線用於傳輸根據一奇時脈取樣得到的一奇訊號,該偶資料線用於傳輸根據一偶時脈取樣得到的一偶訊號,該奇時脈和該偶時脈的相位差爲180度;該奇資料線對應的該第一致能訊號和該偶資料線對應的該第一致能訊號相位不同,該奇資料線對應的該第二致能訊號和該偶資料線對應的該第二致能訊號相位不同;及/或該奇資料線對應的該第一致能訊號和該偶資料線對應的該第一致能訊號相位相差180度,該奇資料線對應的該第二致能訊號和該偶資料線對應的該第二致能訊號相位相差180度。
- 一種訊號線驅動方法,其特徵在於,應用於如請求項1~5任一項所述的訊號線結構,包括:控制平行設置的該些訊號線在任一時刻均維持驅動狀態。
- 如請求項6所述的訊號線驅動方法,其中,每條該訊號線兩端分別設置有一第一驅動器和一第二驅動器,控制平行設置的該些訊號線在任一時刻均維持驅動狀態包括:在同一時刻控制同個該訊號線的該第一驅動器和該第二驅動器中只有一個維持驅動狀態。
- 如請求項7所述的訊號線驅動方法,其中,該第一驅動器或該第二驅動器包括至少一個閘控反相器,該閘控反相器的一輸入端電連接輸入訊號,該閘控反相器的一致能端連接一第一致能訊號或一第二致能訊號,該閘控反相器的一輸出端電連接該訊號線,在同一時刻控制同個該訊號線的該第一驅動器和該第二驅動器中只有一個維持驅動狀態包括:在同一時刻對該第一驅動器的該致能端輸入一第一電壓的該第一致能訊號以使該第一驅動器維持驅動狀態,對該第二驅動器的該致能端輸入一第二電壓的該第二致能訊號以使該第二驅動器維持高阻狀態;或者,在同一時刻對該第一驅動器的致該能端輸入該第二電壓的該第一致能訊號以使該第一驅動器維持高阻狀態,對該第二驅動器的該致能端輸入該第一電壓的該第二致能訊號以使該第二驅動器維持驅動狀態;或者該第一驅動器的該輸入端用於接收一第一輸入訊號,該第一驅動器的該致能端連接一第一節點,該第一驅動器的該輸出端連接該訊號線,該第二驅動器的該輸入端用於接收一第二輸入訊號,該第二驅動器的該致能端連接一第二節點,該第二驅動器的該輸出端連接該訊號線,該第一節點用於接收一驅動器致能訊號,該第二節點和該第一節點之間透過奇數個反相器連接,在同一時刻控制同個該訊號線的該第一驅動器和所述第二驅動器中只有一個維持驅動狀態包括:響應該第一輸入訊號到達消息,設置該驅動器致能訊號爲該第一電壓,以使該第一驅動器維持驅動狀態,該第二驅動器維持高阻狀態;響應該第二輸入訊號到達消息,設置該驅動器致能訊號爲該第二電壓,以使該第二驅動器維持驅動狀態,該第一驅動器維持高阻狀態;其中,該第一電壓爲高電壓,該第二電壓爲低電壓。
- 如請求項6所述的訊號線驅動方法,其中,每條該訊號線兩端分別設置有一第一驅動器和一第二驅動器,該些訊號線包括一奇資料線和一偶資料線,控制平行設置的該些訊號線在任一時刻均維持驅動狀態包括:對同一條該奇資料線的該第一驅動器輸入一第一電壓的一第一致能訊號,且對該第二驅動器輸入一第二電壓的一第二致能訊號以使該奇資料線維持驅動狀態;或對同一條該奇資料線的該第一驅動器輸入該第二電壓的該第一致能訊號,且對該第二驅動器輸入該第一電壓的該第二致能訊號以使該奇資料線維持驅動狀態;對同一條該偶資料線的該第一驅動器輸入該第一電壓的該第一致能訊號,且對該第二驅動器輸入該第二電壓的該第二致能訊號以使該偶資料線維持驅動狀態;或對同一條該偶資料線的該第一驅動器輸入該第二電壓的該第一致能訊號,且對該第二驅動器輸入該第一電壓的該第二致能訊號以使該偶資料線維持驅動狀態;該奇資料線對應的該第一致能訊號和該偶資料線對應的該第一致能訊號相位不同,該奇資料線對應的該第二致能訊號和該偶資料線對應的該第二致能訊號相位不同。
- 一種訊號線電路,其特徵在於,包括:一第一驅動器,該第一驅動器的一輸入端用於接收一第一輸入訊號,該第一驅動器的一致能端連接一第一節點,該第一驅動器的一輸出端連接一訊號線;一第二驅動器,該第二驅動器的一輸入端用於接收一第二輸入訊號,該第二驅動器的一致能端連接一第二節點,該第二驅動器的一輸出端連接該訊號線;一反相器,該反相器的一輸入端連接該第一節點,該反相器的一輸出端連接該第二節點,該第一節點用於接收一驅動器致能訊號,該驅動器致能訊號包括一第一電壓和一第二電壓,該第一電壓用於控制該第一驅動器維持驅動狀態、該第二驅動器維持高阻狀態,該第二電壓用於控制該第二驅動器維持驅動狀態,該第一驅動器維持高阻狀態。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210028112.2A CN116470902A (zh) | 2022-01-11 | 2022-01-11 | 信号线结构、信号线驱动方法以及信号线电路 |
CN202210028112.2 | 2022-01-11 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW202329648A true TW202329648A (zh) | 2023-07-16 |
Family
ID=85382881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111122692A TW202329648A (zh) | 2022-01-11 | 2022-06-17 | 訊號線結構、訊號線驅動方法以及訊號線電路 |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN116470902A (zh) |
TW (1) | TW202329648A (zh) |
WO (1) | WO2023134045A1 (zh) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7206981B2 (en) * | 2002-12-31 | 2007-04-17 | Intel Corporation | Compliance testing through test equipment |
JP2006345258A (ja) * | 2005-06-09 | 2006-12-21 | Canon Inc | 差動伝送方式 |
CN106936472B (zh) * | 2008-07-02 | 2021-11-02 | 拉姆伯斯公司 | 电容耦合串扰消除 |
US10804884B1 (en) * | 2020-01-22 | 2020-10-13 | M31 Technology Corporation | Voltage tolerant level shifter |
-
2022
- 2022-01-11 CN CN202210028112.2A patent/CN116470902A/zh active Pending
- 2022-04-18 WO PCT/CN2022/087463 patent/WO2023134045A1/zh active Application Filing
- 2022-06-17 TW TW111122692A patent/TW202329648A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2023134045A1 (zh) | 2023-07-20 |
CN116470902A (zh) | 2023-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7296729B2 (ja) | シフトレジスター及びその駆動方法、ゲート駆動回路、並び表示装置 | |
JPH11186882A (ja) | Dフリップフロップ | |
JP2010161761A (ja) | クロックd型フリップ・フロップ回路 | |
JPH10303707A (ja) | D型フリップフロップ回路 | |
JPH10242807A (ja) | データラッチ回路 | |
TWI771981B (zh) | 掃描輸出觸發器 | |
JP2000058764A (ja) | 集積回路 | |
TW202329648A (zh) | 訊號線結構、訊號線驅動方法以及訊號線電路 | |
JPH09312553A (ja) | 論理回路 | |
JP2004078804A (ja) | クロック信号伝搬ゲート及びそれを含む半導体集積回路 | |
TWI831135B (zh) | 積體電路和控制時脈信號的方法 | |
JPH06197006A (ja) | 同期式論理回路 | |
EP4236075A1 (en) | Signal line structure, signal line driving method, and signal line circuit | |
JP4273278B2 (ja) | 非同期センシング差動論理回路 | |
JP3580483B2 (ja) | クロックパルス発生器、空間光変調器およびディスプレイ | |
JPH03272216A (ja) | フリップフロップ回路 | |
US20160269010A1 (en) | Clock signal controller | |
JP5878936B2 (ja) | シフトレジスタ及び択一型シフトレジスタ | |
JP3133089B2 (ja) | 書込み応答回路 | |
JPH1093397A (ja) | D型フリップフロップ | |
JP2894040B2 (ja) | ラッチ回路 | |
CN116781087B (zh) | 一种二转一并串转换电路 | |
KR20050097226A (ko) | 저전력 소모의 플립플롭 | |
JPH09232919A (ja) | ラッチ回路およびフリップフロップ回路 | |
JP3580484B2 (ja) | クロックパルス発生器、空間光変調器およびディスプレイ |