TW202326906A - 半導體基板處理設備 - Google Patents

半導體基板處理設備 Download PDF

Info

Publication number
TW202326906A
TW202326906A TW111140530A TW111140530A TW202326906A TW 202326906 A TW202326906 A TW 202326906A TW 111140530 A TW111140530 A TW 111140530A TW 111140530 A TW111140530 A TW 111140530A TW 202326906 A TW202326906 A TW 202326906A
Authority
TW
Taiwan
Prior art keywords
wafer
boat
support
semiconductor substrate
substrate processing
Prior art date
Application number
TW111140530A
Other languages
English (en)
Inventor
西奧多羅斯 G M 烏斯特雷肯
迪特 派瑞克斯
Original Assignee
荷蘭商Asm Ip私人控股有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Asm Ip私人控股有限公司 filed Critical 荷蘭商Asm Ip私人控股有限公司
Publication of TW202326906A publication Critical patent/TW202326906A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6732Vertical carrier comprising wall type elements whereby the substrates are horizontally supported, e.g. comprising sidewalls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4581Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber characterised by material of construction or surface finish of the means for supporting the substrate
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H01L21/67309Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements characterized by the substrate support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一種半導體基板處理設備,其包含一處理室、一晶舟、及複數個晶圓支撐件。此晶舟係配置以容納複數個晶圓,且係可收容在此處理室中,用於在各晶圓上沉積一層。此晶舟包含至少兩個晶舟支柱,其中各晶舟支柱包含複數個槽位。各晶圓支撐件包含一配置以支撐至少一晶圓之一周向邊緣的支撐區域,以及一周向地環繞此支撐區域的凸緣。此凸緣係可收容在此等槽位中並受此等槽位支撐,且具有一寬度,用以在此晶圓之此周向邊緣與此等晶舟支柱之間建立一距離。此距離係使得此等晶舟支柱實質上不影響在此晶圓之處理期間沉積在此晶圓上的此層之一層厚度。

Description

半導體基板處理設備
本揭露大致上係關於一種半導體基板處理設備。
在半導體基板處理設備中(諸如垂直批式爐、原子層沉積(atomic layer deposition,ALD)設備、及類似者),晶圓可在製程室中藉由在此晶圓上沉積一層沉積材料來處置。晶圓可裝載於可容納複數個間隔開之晶圓的晶舟中。具有經裝載晶圓之晶舟可放置於製程室中處置。在晶舟中之晶圓上均勻地沉積材料對於獲得高品質晶圓可以是重要的。一個已知問題可以是沉積材料在晶圓之外側邊緣附近的累積,亦即在晶圓之外側邊緣區中累積,使此外側邊緣區中之層較晶圓上他處更厚。此邊緣效應可能降低晶圓之品質,並可能減少晶圓之有效區域。再者,支撐晶圓的含有槽位之晶舟的支柱可能干擾沉積製程,使得相鄰於晶圓支柱沉積在晶圓上之層厚度可不同於較遠離支柱的晶圓部分處之層厚度。
已知將遮蔽環置於晶圓上方晶舟中的槽位中,其中遮蔽環屏蔽晶圓之外側邊緣區免於過剩的沉積。
提供本揭露內容來以簡化形式介紹一系列概念。此等概念將在下方本揭露的實例實施例之實施方式中做進一步詳盡的描述。本揭露內容不意欲鑑別所主張申請標的之關鍵特徵或基本特徵,亦不意欲用以限制所主張申請標的之範疇。
可認知到,在使用遮蔽環之已知基板處理設備中,沉積材料仍在晶圓之外側邊緣區附近累積且沉積於其上。
一目標可以是要提供一半導體處理設備,在此半導體處理設備中晶圓之外側邊緣區上沉積材料之累積少於已知半導體處理設備中者。
為此,可提供一種半導體基板處理設備。此半導體基板處理設備可包含一處理室、一晶舟、及複數個晶圓支撐件。此處理室可配置用於批次處理複數個晶圓。此處理可包括在此複數個晶圓中之各晶圓上沉積一層。此晶舟可配置以容納此複數個晶圓,且係可收容在此處理室中。此晶舟可包含至少兩個晶舟支柱。各晶舟支柱可包含複數個槽位。此複數個晶圓支撐件中之各晶圓支撐件可包含一支撐區域及一凸緣。此支撐區域可配置以支撐至少此複數個晶圓中之一晶圓的一周向邊緣。此凸緣可周向地環繞此支撐區域。此凸緣可以是可收容在此等槽位中且受此等槽位支撐。此凸緣可具有一寬度,用以在此複數個晶圓中之此晶圓的此周向邊緣與此晶舟的此等晶舟支柱之間建立一距離。此距離可以是使得此等晶舟支柱實質上不影響在此晶圓之處理期間沉積在此晶圓上的此層之一層厚度。
亦可提供另一種半導體基板處理設備。此半導體基板處理設備可包含一處理室、一晶舟、及一屏蔽環。此處理室可配置用於批次處理複數個晶圓。此處理可包括在此複數個晶圓中之各晶圓上沉積一層。此晶舟可配置以容納此複數個晶圓,且係可收容在此處理室中。此晶舟可包含至少兩個晶舟支柱。各晶舟支柱可包含複數個槽位。此屏蔽環可配置以被支撐在一相關聯晶圓上方此等晶舟支柱的此等槽位中。此屏蔽環可屏蔽在此相關聯晶圓之一上表面處的一周向外側邊緣區。此周向外側邊緣區可以是環形,具有一徑向寬度,且周向地沿著此晶圓之一周向邊緣延伸。此屏蔽環之一表面部分可界定一標稱表面積,若其為平坦則此標稱表面積係此表面部分之一表面積。此表面部分具有可提供一增量表面積的一表面結構。一增量表面積比率可由具有此表面結構之此表面部分的此增量表面積除以此標稱表面積來界定。此增量表面積比率高於1.5。
出於概述本揭露及所達成之優於先前技術之優點的目的,本文中已在上文描述本揭露之某些目標及優點。當然,應理解並非全部此類目標或優點必然地可依據本揭露之任何特定實施例來達成。因此,例如所屬技術領域中具有通常知識者應認識,本揭露可按照本文中所教示或建議之達成或最佳化一個優點或一些優點的方式體現或施行,而不必然達成可在本文中教示或建議之其他目標或優點。
在附屬申請專利範圍中主張各種實施例,其等將參照圖式中所示出之一實例進一步闡明。此等實施例可組合或可彼此分開應用。
此等實施例之全部係意欲屬於本文中所揭示之本揭露的範疇內。所屬技術領域中具有通常知識者從下列參照附圖之某些實施例的實施方式將明白此等及其他實施例,本揭露不受限於所揭示任何特定實施例。
在本申請案中,類似或相對應的特徵係由類似或相對應的元件符號標誌。各種實施例的描述並未受限於圖式中示出的實例及實施方式中所使用的元件符號,且申請專利範圍並非意欲限制實施例之描述,而是被包括以闡明實施例。
雖然在下文揭示某些實施例及實例,所屬技術領域中具有通常知識者將理解本揭露延伸超出本揭露之具體揭示的實施例及/或用途以及其等之顯而易見的修改及均等物。因此,所意欲者係所揭示本揭露的範疇應不受限於下文所描述特定的揭示實施例。本文中呈現的繪示並非意指任何特定材料、結構、或裝置的實際視圖,而僅係用以描述本揭露之實施例的理想化表示。
如本文中所使用,用語「晶圓(wafer)」可指可用以形成或在其上可形成裝置、電路、或膜之任何下伏材料。
用最一般的用語來說,本揭露可提供一種半導體基板處理設備10。半導體基板處理設備10之實例示出於第1圖中。半導體基板處理設備10可包含處理室12、晶舟14、及複數個晶圓支撐件20。具有晶圓支撐件20及晶圓90之晶舟12的實例示出於第4圖及第5圖中。處理室12可配置用於批次處理複數個晶圓90。處理可包括在複數個晶圓90中之各晶圓90上沉積一層。晶舟14可配置以容納複數個晶圓90,且係可收容在處理室中12。晶舟14可包含至少兩個晶舟支柱16。各晶舟支柱16可包含複數個槽位18。複數個晶圓支撐件20中之各晶圓支撐件20可包含一支撐區域22及一凸緣24。支撐區域可配置以支撐至少複數個晶圓90中之一晶圓90的周向邊緣92。凸緣24可周向地環繞支撐區域22。凸緣24可以是可收容於槽位18中且受此等槽位支撐。凸緣24可具有一寬度,以在複數個晶圓90中之此晶圓90的周向邊緣92與晶舟14之晶舟支柱16之間建立一距離28。此距離可以是使得晶舟支柱16實質上不影響在晶圓90之處理期間沉積在晶圓90上的此層之層厚度。
在沉積期間,可在處理室12中供應前驅物氣體。此前驅物氣體可沉積在晶圓90上,並在其上形成沉積材料之層。晶圓90上材料之沉積可能不總是均勻的,其意謂層厚度可能變化。第2圖及第3B圖可顯示晶圓90上方之典型層厚度輪廓T1及T2。第2圖及第3B圖中所示出之層厚度的尺寸與所示出晶圓90的直徑不是相同的比例尺。第2圖可顯示在沒有屏蔽環62存在的晶舟14中處理的晶圓90上方之典型層厚度輪廓。在處理期間,外側邊緣區94可能已遠離晶舟支柱16。如第2圖所示出,邊緣效應可導致沉積材料在外側邊緣區94中的晶圓邊緣92處或附近累積。第3B圖可顯示在晶舟14中所處理之晶圓90上方的典型層厚度輪廓,其中兩個外側邊緣區94可能已相鄰於晶舟14的支柱16,晶圓90在處理時放置於此晶舟中,如第3A圖中可見。如第3B圖中所示出,晶圓支柱16可造成晶圓90上晶舟支柱16附近可沉積較少材料,導致相對於晶圓90之其他較遠離晶舟支柱16的區域中的層厚度,在相鄰於晶舟支柱之區域中有減少層厚度。組合此兩種效應可疊加,且造成邊緣區94中及相鄰於晶舟支柱16之層厚度的各種偏差。
為對抗邊緣效應,已知的半導體基板處理設備可具有一具有晶圓及屏蔽環放置於其中的晶舟。此已知晶舟之設置可類似於第6圖中所示出者。但即使在此設置中,上文所描述的邊緣效應可能不會在全部製程中解決,且上文所描述之晶舟支柱16對層厚度之效應亦未解決。
在本揭露之半導體基板處理設備10中,凸緣24可在晶圓90之周向邊緣92與晶舟支柱16之間建立一距離28。此可導致在其中晶舟支柱16較已知半導體基板處理設備之晶舟中者係進一步遠離晶圓90之周向邊緣92的晶舟14。寬度可經選定,使得沉積層之較厚部分可形成於晶圓支撐件20之凸緣24上,而不在晶圓90之外側邊緣區92上。額外地,可減少上文所描述的晶舟支柱16對相鄰於晶舟支柱16的沉積層之層厚度的非想要的效應。此可引發沉積材料在晶圓90本身上更平均的分配,藉此改善晶圓90的品質。
如第1圖中所示出,半導體基板處理設備10可包含位於處理室12下方之晶舟室32。晶舟14可配置以在晶舟室32與處理室12之間轉移。晶舟室32可包含晶圓搬運機器人34,其可配置以將晶圓90轉移至晶舟14及從此晶舟轉移。晶圓搬運機器人34之端效器36可配置以接合晶圓90。
在一實施例中,用以在晶圓90之周向邊緣92與晶舟支柱16之間建立距離的凸緣24之寬度可在介於5與35 mm之間的範圍中,較佳地介於10與25 mm之間,更佳地係實質上15 mm。凸緣24之此寬度可足以減少晶舟支柱16對層厚度之影響。
在一實施例中,晶圓90之周向邊緣92與晶舟支柱16之間的距離28可在介於5與35 mm之間的範圍中,較佳地介於10與25 mm之間,更佳地係實質上10 mm。介於晶圓90與晶舟支柱16之間的此距離可足以實質上減少晶舟支柱16對層厚度之影響。
在一實施例中,其之一實例示出於第4圖中,支撐區域22可以是閉合,使得晶圓支撐件20可實質上呈板狀且能夠支撐晶圓90之整個底表面98。晶圓支撐件20因此可完整地支撐晶圓90,且可同時屏蔽底表面98免於任何沉積材料。尤其在高製程溫度應用中,可偏好受完整支撐的晶圓,以防止晶圓在中心區塊中彎曲。
在一實施例中,其之一實例示出於第5圖中,支撐區域22可包含中心開口30,使得晶圓支撐件20可實質上呈環形。此一晶圓支撐件20可具有較少材料,且可因此較上文所討論之板狀晶圓支撐件20更輕且製造更便宜。
在一實施例中,具有晶圓90之晶圓支撐件20可以是自此晶舟14可移除。端效器36或類似者可用以輸送晶圓支撐件20。端效器36可例如接合晶圓支撐件20之底表面,且可將晶圓支撐件20與晶圓90一起載送。
在一實施例中,晶圓支撐件20可包含石英。石英可確保維持高純度同時能夠承受高溫,但不與晶圓90本身起反應或引入可能在沉積層中造成雜質的顆粒。
在一實施例中,晶圓支撐件20可包含碳化矽(SiC)。作為石英,碳化矽可以是具有耐高溫性之材料。
在一實施例中,其之一實例示出於第8圖中,晶圓支撐件20可包含加厚邊緣部分25,其形成晶圓捕獲邊緣25'。此晶圓捕獲邊緣25'可防止放置於晶圓支撐件20上的晶圓90可能在晶圓搬運機器人34搬運期間滑離晶圓支撐件20。加厚部分25可與晶圓支撐件20之凸緣24一體形成,但亦可藉由連接於晶圓支撐件20之上表面上的分開環元件來形成。
本揭露亦可提供另一種半導體基板處理設備10。半導體基板處理設備50可包含處理室12、晶舟54、及屏蔽環62。此實例的晶舟54之實例示出於第6圖及第7圖中。處理室12可配置用於批次處理複數個晶圓90。處理可包括在複數個晶圓90中之各晶圓90上沉積一層。晶舟54可配置以容納複數個晶圓90,且係可收容在處理室中12。晶舟54可包含至少兩個晶舟支柱56。各晶舟支柱56可包含複數個槽位58、60。屏蔽環62可配置以被支撐在相關聯晶圓90上方的晶舟支柱56之槽位58、60中。屏蔽環62可在相關聯晶圓90的上表面96處屏蔽周向外側邊緣區94。周向外側邊緣區94可以是環形,具有徑向寬度,且周向地沿著晶圓90之周向邊緣92延伸。屏蔽環62之表面部分64、65可界定標稱表面積66,若其為平坦則此標稱表面積係表面部分64、65的表面積。表面部分64、65可具有提供增量表面積68的表面結構70。增量表面積比率可由具有表面結構70之表面部分64、65的增量表面積68除以標稱表面積66來界定。增量表面積比率可高於1.5。
一實體表面可具有可不同於標稱表面積66的增量表面積。其之繪示係示出於第7圖中。標稱表面積66可以是完全平坦的理論面積。在分子規模上,每個實體表面可具有分子或原子之拓樸或表面結構,此等分子或原子組成了製成表面的材料。此拓樸或表面結構可確定增量表面積68。此可意謂對於實體表面而言,增量表面積比率大於一。
與先前的半導體基板處理設備10一樣,由於邊緣效應,在晶圓90之外側邊緣區94中,沉積層之厚度可較晶圓90之更中心部分中的更厚。雖然已知的屏蔽環可在晶圓90之上表面96處屏蔽周向外側邊緣區94,但在此外側邊緣區94上仍可能有沉積材料累積。有了根據本說明書的具有增量表面積68之具有表面部分64及/或65的屏蔽環62,可減少此一沉積材料累積。
有了可具有多於1.5的增量表面積比率的屏蔽環62之表面部分64、65,可防止更多沉積材料被沉積於晶圓90之周向外側邊緣區94上。此可甚至導致在晶圓90之周向外側邊緣區94上的沉積材料累積不發生,且在至少晶圓90的整個上表面上方獲得均勻的層厚度。
因為高增量表面積比率,具有增量表面積68的表面部分64及/或65可具有相對高的粗糙度,其可導致更多沉積材料黏附到根據本說明書的屏蔽環62之表面部分64及/或65,因此減少邊緣效應。
在處理期間持續使用屏蔽環62可導致沉積材料使增量表面積平滑化。此可引發增量表面積比率變得更小。為確保增量表面積比率的水準,定期處置具有增量表面積比率之屏蔽環64的表面部分64、65可以是必要。屏蔽環62之表面部分64及/或65可例如用蝕刻製程處置,以自屏蔽環62移除沉積材料。
在一實施例中,具有增量表面積68之屏蔽環62的表面部分可僅僅包含屏蔽環62之上表面64。
在一替代性實施例中,具有增量表面積68的屏蔽環62之表面部分可僅僅包含屏蔽環62的下表面65。
在又另一替代性實施例中,具有增量表面積68之屏蔽環62的表面部分可包含屏蔽環62的上表面64及下表面65兩者。
從此等三個實施例中選定何者係取決於沉積製程的類型和使用的材料。清楚的是,在上表面64、下表面65、或兩者上的增量表面積68之位置可對邊緣效應具有影響,且因此對晶圓90之外側邊緣區94中的層厚度具有影響。
在一實施例中,增量表面積比率可高於20,較佳地高於50。增量表面積比率之此值可足夠用以防止任何沉積材料在晶圓90之外側邊緣區94上的累積。
在一實施例中,表面結構70可包含提供粗糙度的塗層。塗層可具有介於500 nm至5000 nm之間的厚度。此一塗層可提供增量表面積68,此增量表面積具有高於1.5、較佳地高於20、且甚至更佳地高於50之增量表面積比率。
在一實施例中,表面結構70可包含包括半球型晶粒的塗層。
在一實施例中,屏蔽環62可由構造材料製造。表面結構70可包含幾何形狀,此等幾何形狀提供於構造材料中,以提供具有本揭露之增量表面積比率的增量表面積。例如,可在粗研磨操作中研磨具有增量表面積68之屏蔽環62的表面部分64、65,以提供增量表面積。
在一實施例中,具有增量表面積68的表面部分64及/或65可包含塗層,此塗層包含二氧化矽SiO 2
在一實施例中,至少具有增量表面積68之屏蔽環62的表面部分64及/或65可包含多孔材料。多孔材料可包含例如多孔氧化矽。
在一實施例中,屏蔽環92可具有徑向寬度,此徑向寬度經選擇以使得被屏蔽環92屏蔽之周向外側邊緣區94可具有在10 mm至30 mm的範圍中之寬度。此徑向寬度可足夠用以防止上文描述的邊緣效應。
在一實施例中,其之一實例示出於第5圖中,屏蔽環62可同時是包含支撐區域22及凸緣24的一晶圓支撐件20。支撐區域22可配置以支撐至少複數個晶圓90中之一晶圓90的周向邊緣92。支撐區域22可具有中心開口30,其具有小於晶圓90直徑的直徑。凸緣24可周向地環繞支撐區域22。凸緣24可以是可收容於槽位18中,並受此等槽位支撐。凸緣24可具有一寬度,以在複數個晶圓90中之此晶圓90的周向邊緣92與晶舟14之晶舟支柱16之間建立一距離28。距離28可以是使得晶舟支柱16實質上不影響在晶圓90之處理期間沉積在晶圓90上的層之層厚度。
與先前半導體基板處理設備10一樣,凸緣24可在晶圓90之周向邊緣92與晶舟支柱16之間建立距離28。此可導致在其中晶舟支柱16較已知半導體基板處理設備之晶舟中者係進一步遠離晶圓90之周向邊緣92的晶舟14。寬度可經選定,使得由邊緣效應所造成的沉積層之較厚部分可形成於晶圓支撐件20之凸緣24上,而不在晶圓90之外側邊緣區92上。此可引發沉積材料在晶圓90本身上更平均的分配,藉此改善晶圓90的品質。用於相關聯晶圓90之屏蔽環62同時係直接在相關聯晶圓90上方的晶圓90之晶圓支撐件20,此屏蔽環不僅由於屏蔽環62之增量表面積而減少邊緣效應,亦減少晶舟支柱56對層厚度之均勻性的負面影響,因為晶圓支撐件20之凸緣24/屏蔽環62在晶圓90之周向邊緣92與晶舟支柱56之間提供增加的距離。
同樣地,在此實施例之進一步闡述中,其之一實例示出於第8圖中,晶圓支撐件20可包含加厚邊緣部分25,其形成晶圓捕獲邊緣25'。此晶圓捕獲邊緣25'可防止放置於晶圓支撐件20上的晶圓90可能在晶圓搬運機器人34搬運期間滑離晶圓支撐件20。加厚部分25可與晶圓支撐件之凸緣24一體形成,但亦可藉由連接於晶圓支撐件20之上表面上的分開環元件來形成。
在一替代性實施例中,其之一實例示出於第6圖中,根據本揭露,屏蔽環62可具有表面部分64及/或65,此表面部分具有增量表面積,且此屏蔽環可在晶舟54中的晶圓90之間被容納在屏蔽環槽位58中,此等屏蔽環槽位經定位於晶舟支柱56之晶圓槽位60之間,此等晶圓槽位配置用以容納晶舟54中的晶圓90。
以此方式,各晶圓90可由直接定位在此晶圓90上方的屏蔽環62屏蔽。在此實施例中,屏蔽環62不具有晶圓支撐件20的功能。
具有由於其增量表面積而亦充當為屏蔽環62的晶圓支撐件20之第5圖實施例的優點為,可將更多晶圓90放置在具有某一高度的晶舟18中。此係因為端效器36要求在待放置於晶舟16中之後續物件之間有某一距離。當在晶舟56中之各晶圓90之間時,屏蔽環62必需藉由端效器36放置,正如第6圖中所示出的實例之情況,由於此屏蔽環之具有高於1.5的增量表面積比率的增量表面積,後續晶圓90之間的距離無可避免地大於(如在比較第6圖與第5圖時可見)在晶圓支撐件20亦具有屏蔽環功能之情形中(如第5圖中)者。
雖然上文已部分參照附圖描述本揭露之說明性實施例,應理解本揭露並未受限於此等實施例。在所屬技術領域中具有通常知識者於實踐所主張發明的過程中可由研讀圖示、本揭露、及隨附申請專利範圍而理解並實行所揭示實施例的變體。
在本說明書全文中提及「一個實施例(one embodiment)」或「一實施例(an embodiment)」意指連同此實施例所描述之特定特徵、結構、或特性係包括在本揭露的至少一實施例中。因此,短語「在一實施例中(in one embodiment)」或「在一實施例中(in an embodiment)」在本說明書全文的各處出現並非必然全部均指相同的實施例。
此外,應注意上文描述之各種實施例中之一或多者的特定特徵、結構、或特性可用以彼此獨立地實施,並可用任何合適的方式組合以形成新的非經明確描述的實施例。實施方式及申請專利範圍中所使用的元件符號並不限制實施例的描述亦不限制申請專利範圍。元件符號僅用以釐清。
10:半導體基板處理設備 12:處理室 14:晶舟 16:晶舟支柱 18:槽位 20:晶圓支撐件 22:支撐區域 24:凸緣 25:晶圓支撐件的加厚邊緣部分 25’:晶圓捕獲邊緣 28:介於晶圓之周向邊緣與晶舟支柱之間的距離 30:中心開口 32:晶舟室 34:晶圓搬運機器人 36:端效器 54:晶舟 56:晶舟支柱 58:屏蔽環槽位 60:晶圓槽位 62:屏蔽環 64:(屏蔽環之)上表面 65:(屏蔽環之)下表面 66:標稱表面積 68:增量表面積 70:表面結構 90:晶圓 92:(晶圓之)周向邊緣 94:周向外側邊緣區 96:(晶圓之)上表面 98:(晶圓之)底表面 T1:在遠離晶舟支柱的剖面處之層厚度 T2:在包含晶舟支柱的剖面處之層厚度
雖然本說明書以特定指出且明確主張被視為本揭露實施例之權利的申請專利範圍作為結論,但是當結合附圖閱讀時,可從本揭露的實施例之某些實例的描述更容易地探知本揭露之實施例的優點,其中: 第1圖顯示根據本說明書之半導體基板處理設備之實例; 第2圖顯示晶圓上所沉積層之厚度的示意性及誇大的表示,特定言之是在通過晶圓之剖面處,此晶圓含有晶圓之兩個邊緣區區域,此等區域遠離在處理時放置晶圓之晶舟的支柱,其中在處理期間晶舟中沒有屏蔽環存在; 第3A圖顯示具有晶圓放置於其中的已知晶舟之實例之示意性剖視圖,特定言之是在通過晶舟的晶圓支柱的剖面處; 第3B圖顯示在處理期間沒有使用屏蔽環時,晶舟中晶圓上的沉積層之厚度的示意性及誇大的表示,如第3A圖中沿著通過晶舟支柱的所示出剖面所描繪; 第4圖顯示根據具有晶圓及晶圓支撐件放置其中的晶舟之描述的實例之示意性剖視圖; 第5圖顯示根據具有晶圓支撐件及晶圓放置其中的晶舟之描述的實例之示意性剖視圖; 第6圖顯示根據具有晶圓及屏蔽環放置其中的晶舟之描述的實例之示意性剖視圖; 第7圖顯示根據說明書的表面部分之標稱及增量表面積的示意性表示,此表面部分具有屏蔽環之增量表面積;及 第8圖顯示如第5圖中所示出的晶圓支撐件之右側部分的剖面細節。
10:半導體基板處理設備
12:處理室
14:晶舟
32:晶舟室
34:晶圓搬運機器人
36:端效器
54:晶舟

Claims (19)

  1. 一種半導體基板處理設備(10),包括: 一處理室(12),配置用於批次處理複數個晶圓(90),其中該處理包括於該等晶圓(90)中之各晶圓(90)上沉積一層; 一晶舟(14),配置以容納該等晶圓(90)且係可收容在該處理室(12)中,該晶舟(14)包括至少兩個晶舟支柱(16),其中各該晶舟支柱(16)包括複數個槽位(18);以及 複數個晶圓支撐件(20),該等晶圓支撐件(20)中之各晶圓支撐件(20)包括: 一支撐區域(22),配置以支撐至少該等晶圓(90)中之一晶圓(90)的一周向邊緣(92);以及 一凸緣(24),周向地環繞該支撐區域(22),其中該凸緣(24)係可接收在該等槽位(18)中並受該等槽位支撐,其中該凸緣(24)具有一寬度,以在該等晶圓(90)中之該晶圓(90)的該周向邊緣(92)與該晶舟(14)之該等晶舟支柱(16)之間建立一距離(28),其中該距離係使得該等晶舟支柱(16)實質上不影響在該晶圓(90)的處理期間沉積在該晶圓(90)上的該層之一層厚度。
  2. 如請求項1之半導體基板處理設備,其中用以在該晶圓(90)的該周向邊緣(92)與該等晶舟支柱(16)之間建立該距離的該凸緣(24)之該寬度係在介於5毫米與35毫米之間的範圍中,較佳地係介於10毫米與25毫米之間,更佳地係實質上15毫米。
  3. 如請求項1或2之半導體基板處理設備,其中介於該晶圓(90)之該周向邊緣(92)與該等晶舟支柱(16)之間的該距離(28)係在介於5毫米與35毫米之間的範圍中,較佳地介於10毫米與25毫米之間,更佳地係實質上10毫米。
  4. 如請求項1之半導體基板處理設備,其中該支撐區域(22)閉合,使得該晶圓支撐件(20)係實質上板狀且能夠支撐一晶圓(90)之一整個底表面(98)。
  5. 如請求項1之半導體基板處理設備,其中該支撐區域(22)包括一中心開口(30),使得該晶圓支撐件(20)係實質上環形。
  6. 如請求項1之半導體基板處理設備,其中具有該晶圓(90)的該晶圓支撐件(20)係自該晶舟(14)可移除。
  7. 如請求項1之半導體基板處理設備,其中該晶圓支撐件(20)包括一加厚邊緣部分(25),該加厚邊緣部分形成一晶圓捕獲邊緣(25')。
  8. 一種半導體基板處理設備(10),包括: 一處理室(12),配置用於批次處理複數個晶圓(90),其中該處理包括在該等晶圓(90)中之各晶圓(90)上沉積一層; 一晶舟(14; 54),配置以容納該等晶圓(90)且係可收容在該處理室(12)中,該晶舟(54)包括至少兩個晶舟支柱(16; 56),其中各該晶舟支柱(16; 56)包括複數個槽位(18; 58; 60);以及 一屏蔽環(62),配置以被支撐在一相關聯晶圓(90)上方的該等晶舟支柱(18; 56)之該等槽位(18; 58)中,該屏蔽環(62)屏蔽該相關聯晶圓(90)之一上表面(96)處的一周向外側邊緣區(94),該周向外側邊緣區(94)係環形,具有一徑向寬度,且周向地沿著該晶圓(90)之一周向邊緣(92)延伸, 其中該屏蔽環(62)的一表面部分(64, 65)界定一標稱表面積(66),若其係平坦則該標稱表面積係該表面部分(64, 65)的一表面積,其中該表面部分(64, 65)具有提供一增量表面積(68)的一表面結構(70), 其中一增量表面積比率係由具有該表面結構(70)的該表面部分(64, 65)的該增量表面積(68)除以該標稱表面積(66)所界定,其中該增量表面積比率係高於1.5。
  9. 如請求項8之半導體基板處理設備,其中具有該增量表面積(68)的該屏蔽環(62)之該表面部分僅僅包括該屏蔽環(62)的一上表面(64)。
  10. 如請求項8之半導體基板處理設備,其中具有該增量表面積(68)的該屏蔽環(62)之該表面部分僅僅包括該屏蔽環(62)的一下表面(65)。
  11. 如請求項8之半導體基板處理設備,其中具有該增量表面積(68)的該屏蔽環(62)之該表面部分(64, 65)包括該屏蔽環(62)的一上表面(64)及一下表面(65)兩者。
  12. 如請求項8之半導體基板處理設備,其中該表面結構(70)包括提供一粗糙度的一塗層。
  13. 如請求項8之半導體基板處理設備,其中該屏蔽環(62)係由一構造材料所製造,其中該表面結構(70)包括提供在該構造材料中的幾何形狀。
  14. 如請求項8之半導體基板處理設備,其中具有該增量表面積(68)的該表面部分(64, 65)包括一塗層,該塗層包括二氧化矽(SiO 2)。
  15. 如請求項8之半導體基板處理設備,其中該屏蔽環(62)之至少具有該增量表面積(68)的該表面部分(64, 65)包括多孔材料。
  16. 如請求項8之半導體基板處理設備,其中該屏蔽環(92)具有一徑向寬度,該徑向寬度經選定以使得該屏蔽環(92)所屏蔽之該周向外側邊緣區(94)具有在10毫米至30毫米範圍中的一寬度。
  17. 如請求項8之半導體基板處理設備,其中該屏蔽環(62)係一晶圓支撐件(20),該晶圓支撐件包括: 一支撐區域(22),配置以至少支撐該等晶圓(90)中之一晶圓(90)的一周向邊緣(92),其中該支撐區域(22)具有一中心開口(30),該中心開口具有小於該晶圓(90)之一直徑的一直徑;以及 一凸緣(24),周向地環繞該支撐區域(22),其中該凸緣(24)係可收容於該等槽位(18)中並受該等槽位支撐,其中該凸緣(24)具有一寬度,用以在該等晶圓(90)中之該晶圓(90)的該周向邊緣(92)與該晶舟(54)之該等晶舟支柱(18)之間建立一距離(28),其中該距離(28)係使得該等晶舟支柱(18)實質上不影響在該晶圓(90)之處理期間沉積在該晶圓(90)上之該層的一層厚度。
  18. 如請求項17之半導體基板處理設備,其中該晶圓支撐件(20)包括一加厚邊緣部分(25),該加厚邊緣部分形成一晶圓捕獲邊緣(25')。
  19. 如請求項8之半導體基板處理設備,其中該屏蔽環(62)在該晶舟(54)中的該等晶圓(90)之間被容納在複數個屏蔽環槽位(58)中,該等屏蔽環槽位(58)經定位在晶圓槽位(60)之間,該等晶圓槽位(60)配置以容納該晶舟(54)中的該等晶圓(90)。
TW111140530A 2021-11-02 2022-10-26 半導體基板處理設備 TW202326906A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202163274666P 2021-11-02 2021-11-02
US63/274,666 2021-11-02

Publications (1)

Publication Number Publication Date
TW202326906A true TW202326906A (zh) 2023-07-01

Family

ID=84044814

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111140530A TW202326906A (zh) 2021-11-02 2022-10-26 半導體基板處理設備

Country Status (6)

Country Link
US (1) US20230140283A1 (zh)
EP (1) EP4174920A1 (zh)
JP (1) JP2023068641A (zh)
KR (1) KR20230063869A (zh)
CN (1) CN116072578A (zh)
TW (1) TW202326906A (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5618351A (en) * 1995-03-03 1997-04-08 Silicon Valley Group, Inc. Thermal processing apparatus and process
JP3218164B2 (ja) * 1995-05-31 2001-10-15 東京エレクトロン株式会社 被処理体の支持ボート、熱処理装置及び熱処理方法
JP2005223142A (ja) * 2004-02-05 2005-08-18 Tokyo Electron Ltd 基板保持具、成膜処理装置及び処理装置

Also Published As

Publication number Publication date
US20230140283A1 (en) 2023-05-04
EP4174920A1 (en) 2023-05-03
CN116072578A (zh) 2023-05-05
JP2023068641A (ja) 2023-05-17
KR20230063869A (ko) 2023-05-09

Similar Documents

Publication Publication Date Title
KR102417931B1 (ko) 기판 지지 장치 및 이를 포함하는 기판 처리 장치
US8021968B2 (en) Susceptor and method for manufacturing silicon epitaxial wafer
JP6976725B2 (ja) ウエハ均一性のための輪郭ポケット及びハイブリッドサセプタ
JPH05166741A (ja) 熱処理装置用基板支持具
KR20030063448A (ko) 처리성능을 개선하기 위한 서셉터 포켓 프로파일
JP4661982B2 (ja) エピタキシャル成長用サセプタ
US11990332B2 (en) Methods and apparatus for deposition of low-k films
JP7419779B2 (ja) サセプタ及び化学気相成長装置
TW202212622A (zh) 分子層沉積方法與系統
JP3004846B2 (ja) 気相成長装置用サセプタ
JPH04133417A (ja) 熱処理装置
JP6541257B2 (ja) 炭化珪素膜の成膜装置のクリーニング方法
TWI696721B (zh) 磊晶矽晶圓的製造方法
JP4551106B2 (ja) サセプタ
TW202326906A (zh) 半導體基板處理設備
JP7190894B2 (ja) SiC化学気相成長装置
TW202326905A (zh) 電漿沉積設備
JP2011077476A (ja) エピタキシャル成長用サセプタ
JP7159986B2 (ja) エピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP2021068871A (ja) エピタキシャル成長装置およびエピタキシャルウェーハの製造方法
JP6711744B2 (ja) サセプタ及びサセプタの製造方法
EP3305940A1 (en) Susceptor
JP5999511B2 (ja) 気相エピタキシャル成長装置及びそれを用いたエピタキシャルウェーハの製造方法
JP2006351865A (ja) 気相成長用サセプタ及び気相成長装置及び気相成長方法並びにエピタキシャルウエーハ
JPH03291916A (ja) サセプタ