TW202324666A - 電路板總成及其製造方法 - Google Patents

Abstract

本申請提出一種電路板總成，包括核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁、第一線路層、第二線路層、第一絕緣層以及多個屏蔽柱。核心層具有容置槽，其中容置槽具有內側壁。電子元件設置於容置槽之中。第一屏蔽環壁設置於容置槽之中，並覆蓋內側壁，其中第一屏蔽環壁圍繞電子元件，且不接觸電子元件。第二屏蔽環壁設置於核心層中，並環繞第一屏蔽環壁。核心層設置於第一線路層與第二線路層之間。第二線路層設置於第一絕緣層與核心層之間。屏蔽柱設置在第一絕緣層中。

Description

電路板總成及其製造方法

本申請關於一種電路板總成及其製造方法，特別是關於一種能夠有效屏蔽電子元件之間電磁干擾的電路板總成及其製造方法。

目前的晶片封裝體，例如系統級封裝體(System in a Package，SiP)，包括多個電子元件。這些電子元件在運作時會產生電磁波，而此電磁波會干擾這些電子元件，從而影響這些電子元件的運作，以至於裝設此晶片封裝體的電子裝置，例如智慧手機或平板電腦，可能會發生運作異常的情形，甚至發生故障。因此，如此降低或避免上述電磁波對晶片封裝體內的電子元件干擾是值得探討的議題。

本申請的目的在於提供一種電路板總成，包括核心層、至少一電子元件、至少一第一屏蔽環壁、至少一第二屏蔽環壁、第一線路層、第二線路層、第一絕緣層以及多個屏蔽柱。核心層具有至少一容置槽，其中所述容置槽具有內側壁。所述電子元件設置於所述容置槽之中。所述第一屏蔽環壁設置於所述容置槽之中，並覆蓋內側壁，其中所述第一屏蔽環壁圍繞所述電子元件，且不接觸所述電子元件。所述第二屏蔽環壁設置於核心層中，並環繞所述第一屏蔽環壁。核心層設置於第一線路層與第二線路層之間。第二線路層設置於第一絕緣層與核心層之間。所述屏蔽柱設置在第一絕緣層中。

在一些實施方式中，在一些實施方式中，所述屏蔽柱電性連接於所述第一屏蔽環壁。

在一些實施方式中，電路板總成更包括屏蔽層，其中屏蔽層設置於第一絕緣層下，而第一絕緣層設置於屏蔽層與核心層之間，所述多個屏蔽柱延伸至核心層及屏蔽層。

在一些實施方式中，所述第二屏蔽環壁包括二金屬層以及導電材料，所述金屬層呈同心環排列，其中一所述金屬層圍繞另一所述金屬層與所述導電材料。

在一些實施方式中，所述電子元件的一表面、所述導電材料的一端以及核心層的表面共平面。

在一些實施方式中，所述第二屏蔽環壁的高度大於至少一所述電子元件的厚度。

在一些實施方式中，電路板總成還包括第二絕緣層，其中第一線路層設置於第二絕緣層與核心層之間。

在一些實施方式中，核心層的材質為感光性介電材料。

在一些實施方式中，電路板總成還包括石墨烯層，其中石墨烯層設置於所述容置槽中，並圍繞所述電子元件，而石墨烯層連續地分布於所述電子元件周圍。

在一些實施方式中，所述電子元件電性隔離於所述第一屏蔽環壁、所述第二屏蔽環壁以及所述屏蔽柱。

本申請另提出一種製造電路板總成的方法，包括提供基板。在基板上形成第一介電層與第一離型膜，其中第一離型膜設置在第一介電層與基板之間。圖案化第一介電層，以形成第一介電圖案層，其中第一介電圖案層具有至少一第一凹槽與至少一第一溝槽。形成第一金屬層於第一介電圖案層，其中第一金屬層覆蓋第一介電圖案層的上表面、所述第一凹槽的側壁與所述第一溝槽的側壁。設置至少一電子元件於至少一所述第一凹槽中，其中所述電子元件設置於所述基板上。在設置所述電子元件於至少一所述第一凹槽中之後，將第二介電圖案層設置於第一介電圖案層上與所述電子元件上，以形成包括第一介電圖案層與第二介電圖案層的一核心層。形成至少一線路層於核心層上。形成至少一絕緣層於所述線路層上。形成多個屏蔽柱於所述絕緣層之中。

在一些實施方式中，形成第二介電圖案層的步驟包括在形成第一介電層與第一離型膜的同時，在基板上相對於第一介電層的另一側形成第二介電層及第二離型膜，其中第二離型膜設置在第二介電層與基板之間。圖案化第二介電層，以形成第二介電圖案層，其中第二介電圖案層具有至少一第二凹槽以及至少一第二溝槽。形成第二金屬層於第二介電圖案層，其中第二金屬層覆蓋第二介電圖案層的上表面、所述第二凹槽的側壁與所述第二溝槽的側壁。

在一些實施方式中，製造電路板總成的方法還包括在設置所述電子元件於至少一所述第一凹槽中的過程中，填充多個導電材料於所述第一溝槽與所述第二溝槽內，其中所述導電材料凸出於第一介電圖案層與第二介電圖案層的表面。

在一些實施方式中，製造電路板總成的方法還包括在分別形成第一金屬層及第二金屬層於第一介電圖案層及第二屆電圖案層之後，及在設置所述電子元件於至少一所述第一凹槽中之前，減薄第一金屬層、第二金屬層、第一介電圖案層以及第二介電圖案層，以暴露第一介電圖案層以及第二介電圖案層的上表面。

在一些實施方式中，圖案化第一介電層及第二介電層的方法包括曝光製程與顯影製程。

在一些實施方式中，將第二介電圖案層設置於第一介電圖案層上與所述電子元件上，第二介電圖案層與第一介電圖案層彼此黏合。

在一些實施方式中，將第二介電圖案層設置於第一介電圖案層上與所述電子元件上的步驟中，基板、第一介電圖案層、第二介電圖案層、所述電子元件及所述多個導電材料處於作業環境，而作業環境的溫度介於25°C至180°C。

在一些實施方式中，製造電路板總成的方法還包括形成所述導電柱於所述絕緣層中之後，移除基板。形成至少一增層線路層於核心層上。形成至少一增層絕緣層於所述增層線路層上。

在一些實施方式中，部分的所述導電柱沿著鄰近於所述電子元件的第一金屬層及第二金屬層設置於所述絕緣層之中。

以下揭露提供了用於實現所提供主題的不同特徵的許多不同實施例或示例。以下描述元件、數值、操作、材料、配置等類似物的特定示例以簡化本申請。當然，這些僅僅是示例，而無意於進行限制。其他元件、數值、操作、材料、配置等類似物亦須考慮。例如，在下面的描述中，在第二特徵上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例，並且還可以包括其中可以在第一特徵和第二特徵之間形成附加特徵，使得第一特徵和第二特徵不直接接觸的實施例。另外，本申請可以在各個示例中重複參考數字和/或文字。此重複本身並不指示所討論的各種實施例和/或配置之間的關係。

此外，為了便於描述，本申請中可以使用諸如「在...下面」、「在...下方」、「低於」、「在...上面」、「高於」等在空間上相對的術語來描述一個元件或特徵與如圖所示的另一個或多個元件或特徵。除了在圖中描述的方位之外，空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。此裝置可以以其他方式定向(旋轉90度或以其他方向)，並且在此使用的空間相對描述語可以同樣地被相應地解釋。

通常，本申請的電路板總成可用於任何電子產品或電子裝置，並能夠將射頻、數位、光電等各類元件以系統級封裝構成高集成度的電路板，同時避免了其中各類元件之間的電磁波洩漏或干擾。

首先，請參考第1A圖，第1A圖為繪示根據本申請的一些實施方式之電路板總成的剖面示意圖。於本申請的一些實施方式中，電路板總成100包括核心層110、至少一個電子元件112、至少一個第一屏蔽環壁113、至少一個第二屏蔽環壁114、第一線路層120、第二線路層130、第一絕緣層140以及多個屏蔽柱141。核心層110具有至少一個容置槽111，其中容置槽111具有內側壁，請注意，為避免圖式過於混亂，故並未特別標示內側壁。電子元件112設置於容置槽111之中。第一屏蔽環壁113設置於容置槽111之中，並覆蓋內側壁，其中第一屏蔽環壁113圍繞電子元件112，且第一屏蔽環壁113不接觸所述電子元件112。第二屏蔽環壁114設置於核心層110中，並環繞第一屏蔽環壁113。在一實施方式中，核心層110的材質為感光性介電材料。在一些實施例中，核心層110的材質包括，但不限於，感光介電材料如感光性聚醯亞胺(photosensitive polyimide，PSPI)、感光顯影覆蓋膜(photoimageable coverlay，PIC)或其組合。具體來說，第一屏蔽環壁113不接觸所述電子元件112係指第一屏蔽環壁113與電子元件112之間具有環形間隔，以電性分離第一屏蔽環壁113與電子元件112。並且，使用感光介電材料可以支撐不同尺寸的元件，並形成對應的腔室或容置空間，在給定尺寸空間的情況下，垂直方向可堆疊更多元件，集成度高。

核心層110中可以具有不只一個電子元件112，且當具有多個電子元件112時，每個電子元件112皆被所對應的第一屏蔽環壁113所圍繞。須注意，第1A圖示出了1個電子元件112及1個第一屏蔽環壁113，此僅是示例性質的，本申請並不應以此為限。具體來說，第一屏蔽環壁113初步屏蔽或阻絕了電子元件112所洩露出的電磁波，以去除大部分的電磁波干擾。在一實施方式中，電子元件112可包括，但不限於，主動元件、被動元件、高頻元件、數位元件、光電元件或其組合。在一實施方式中，第一屏蔽環壁113的材質包括，但不限於，銅、金、銀、鎳、導電合金等導電金屬或其組合。

於此請先參閱第1B圖，第1B圖為繪示根據第1A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁及屏蔽柱的俯視示意圖。在一些實施方式中，第二屏蔽環壁114設置於核心層110中，並環繞第一屏蔽環壁113。由第1B圖可以清楚地看出第一屏蔽環壁113與第二屏蔽環壁114之間的關係，具體來說，第二屏蔽環壁114並未直接接觸第一屏蔽環壁113，而是大致與第一屏蔽環壁113呈同心環設置。

請繼續參閱第1A圖，在一些實施方式中，第二屏蔽環壁114包括二金屬層1141以及導電材料1142，所述二金屬層1141呈同心環排列，其中一個金屬層1141圍繞另一個金屬層1141與導電材料1142。具體來說，第二屏蔽環壁114的兩端延伸至核心層110的上下表面。第二屏蔽環壁114在多個電子元件112之間具有尺寸差異的情況下，能夠屏蔽或阻絕因為元件之間的斷差所洩漏的電磁波。具體來說，斷差係指垂直器件內埋出現的未沉銅鍍銅的部分。其次，一塊線路板，每個位置內埋器件數量和類型不同，斷差也不同，但斷差小於整體板厚。如此，搭配第一屏蔽環壁113的設置，將絕大部分且幾乎屏蔽掉電子元件112上下左右所洩漏的電磁波。並且，第二屏蔽環壁114中的金屬層1141能夠增加電路板總成100的剛性強度。在一實施方式中，第二屏蔽環壁114的二金屬層1141的材質包括，但不限於，銅、金、銀、鎳、導電合金等導電金屬或其組合。在一實施方式中，第二屏蔽環壁114的導電材料1142的材質包括，但不限於，銅、金、銀、鎳或其組合的金屬合金。

請繼續參閱第1A圖，核心層110設置於第一線路層120與第二線路層130之間。具體來說，核心層110中的電子元件112須與外界電性連接，因此設置第一線路層120與第二線路層130於核心層110的上下表面，以此與外界電性連接。並且，第二線路層130設置於第一絕緣層140與核心層110之間。在第一絕緣層140中設置屏蔽柱141。另外，亦設置多個導電柱142於第一絕緣層140中，所述多個導電柱142電性連接於電子元件112。在一實施方式中，屏蔽柱141係與第一屏蔽環壁113電性連接，且延伸至第一絕緣層140的上下表面。再者，屏蔽柱141圍繞了前述多個導電柱142。

可同時參閱第1B圖，屏蔽柱141是沿著第一屏蔽環壁113排列的。如此，當電子元件112下方作為引腳導通部的導電柱142有電流流通並產生電磁場時，屏蔽柱141即可屏蔽掉電流所產生的電磁場。於此，須注意的是，第1B圖示出了8個屏蔽柱141，這僅是示例性質的，本申請並不應以此為限，更多或較少的屏蔽柱141皆應包含在本申請的權力範圍內。同時，屏蔽柱141是以柱狀設置，不同於第一屏蔽環壁113及第二屏蔽環壁114，如此導電柱142即能進一步與外界電路流通。在一些實施例中，屏蔽柱141與導電柱142的材質包括，但不限於，銅、金、銀、鎳、導電合金等導電金屬或其組合。

在一些實施方式中，電子元件112電性隔離於第一屏蔽環壁113、第二屏蔽環壁114以及屏蔽柱141。如此，第一屏蔽環壁113、第二屏蔽環壁114以及屏蔽柱141便不會影響電子元件112與外界電路的電性流通或功能。

在一些實施方式中，電路板總成100更包括屏蔽層150，其中屏蔽層150設置於第一絕緣層140下，而第一絕緣層140設置於屏蔽層150與核心層110之間，所述屏蔽柱141延伸至核心層110及屏蔽層150。具體來說，屏蔽層150設置在第一絕緣層140相對於核心層110的表面，並且屏蔽層150會與導電柱142的中心線垂直，如此可增強電磁場的屏蔽性能。在一實施方式中，亦可不設置屏蔽層150，而以厚銅層替代，如此能夠增加電路板總成100的散熱效率。在一實施方式中，亦可以使用金屬佈線替代屏蔽層150，以使電子元件112能進一步與更多電子裝置電性連接。

另外，在一實施方式中，第一絕緣層140亦可有多層結構，層與層之間藉由增層線路層143及導電柱142連接。

仍請參閱第1A圖，電子元件112的一表面、第二屏蔽環壁114的一端以及核心層110的表面共平面。具體來說，第二屏蔽環壁114延伸至核心層110的上下表面，如此才能夠完整屏蔽電子元件112因為斷差所洩漏的電磁波。

在一實施方式中，電路板總成100還包括第二絕緣層160、佈線層170以及多個導電柱161，且第一線路層120設置於第二絕緣層160與核心層110之間。佈線層170設置於第二絕緣層160上，且導電柱161延伸至核心層110以及佈線層170。

須先說明的是，如第1A圖所示的電路板總成100的製造方法及流程會在後續段落中詳述。

請參閱第3A圖，第3A圖為繪示根據本申請的另一些實施方式之電路板總成的剖面示意圖。如第3A圖所示，本實施態樣與第1A圖的電路板總成100最大的差異處在於，本實施態樣的電路板總成300的核心層310進一步包括石墨烯層315。於此，需特別說明的是，第3A圖的電路板總成300的整體結構類似於第1A圖的電路板總成100，電路板總成300包括核心層310、至少一個電子元件312、至少一個第一屏蔽環壁313、至少一個第二屏蔽環壁314、第一線路層320、第二線路層330、第一絕緣層340以及多個屏蔽柱341。核心層310具有至少一個容置槽311，其中容置槽311具有內側壁。電子元件312設置於容置槽311之中。第一屏蔽環壁313設置於容置槽311之中，並覆蓋內側壁，其中第一屏蔽環壁313圍繞電子元件312，且第一屏蔽環壁313不接觸所述電子元件312。第二屏蔽環壁314設置於核心層310中，並環繞第一屏蔽環壁313。第二屏蔽環壁314包括二金屬層3141以及導電材料3142，所述二金屬層3141呈同心環排列，其中一個金屬層3141圍繞另一個金屬層3141與導電材料3142。核心層310設置於第一線路層320與第二線路層330之間。第二線路層330設置於第一絕緣層340與核心層310之間。在第一絕緣層340中設置屏蔽柱341。另外，亦設置多個導電柱342於第一絕緣層340中，所述多個導電柱342電性連接於電子元件312。屏蔽柱341是沿著第一屏蔽環壁313排列的。電路板總成300更包括屏蔽層350，其中屏蔽層350設置於第一絕緣層340下，而第一絕緣層340設置於屏蔽層350與核心層310之間，所述屏蔽柱341延伸至核心層310及屏蔽層350。電路板總成300還包括第二絕緣層360、佈線層370以及多個導電柱361，且第一線路層320設置於第二絕緣層360與核心層310之間。佈線層370設置於第二絕緣層360上，且導電柱361延伸至核心層310以及佈線層370。

關於上述電路板總成300中所有元件的材質皆與第1A圖的電路板總成100相同，在此不再贅述。

在一些實施方式中，石墨烯層315設置於容置槽311中，並圍繞電子元件312，而石墨烯層315連續地分布於電子元件312周圍。具體來說，石墨烯層315設置於電子元件312與第一屏蔽環壁313之間、電子元件312與第一線路層320之間、以及第二線路層330與第一絕緣層340之間，且石墨烯層315是連續的結構。當設置了石墨烯層315於容置槽311中，石墨烯層315能夠提升電路板總成300的散熱效率。

請先參閱第3B圖，第3B圖為繪示根據第3A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁、屏蔽柱及石墨烯層的俯視示意圖。由第3B圖可以清楚明白，石墨烯層315設置於第一屏蔽環壁313與電子元件312之間，且包覆了電子元件312，如此能夠提高電子元件312的散熱效率。

須先說明的是，如第3A圖所示的電路板總成300的製造方法及流程會在後續段落中詳述。

請參閱第5A圖，第5A圖為繪示根據本申請的又一些實施方式之電路板總成的剖面示意圖。具體來說，第5A圖示出了具有多個電子元件512的電路板總成500。

第5A圖所示的電路板總成500、核心層510、電子元件512、第一屏蔽環壁513、第二屏蔽環壁514、金屬層5141、導電材料5142、第一線路層520、第二線路層530、第一絕緣層540、屏蔽柱541、導電柱542、增層線路層543、屏蔽層550(或厚銅層、金屬佈線)、第二絕緣層560、導電柱561及佈線層570，所述各元件的結構特徵與材質皆與第1A圖及第3A圖所示的電路板總成100及300相同，故在此不再贅述。

具體來說，第5A圖示出了3個電子元件512，垂直方向上的不同電子元件512以感光介電材料分隔，因此電子元件512之間會具有斷差，並洩漏出電磁波。據此，第二屏蔽環壁514即可屏蔽且阻絕這些洩漏出去的電磁波，並保持電子元件512之間不會互相干擾。

請參閱第5B圖，第5B圖為繪示根據第5A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁及屏蔽柱的俯視示意圖。由第5B圖亦可發現，第一屏蔽環壁513並未接觸電子元件512，如此保持第一屏蔽環壁513與電子元件512之間電性隔絕。

須先說明的是，如第5A圖所示的電路板總成500的製造方法及流程會在後續段落中詳述。

請參閱第7圖，第7圖為繪示根據本申請的再一些實施方式之電路板總成的剖面示意圖。第7圖所示的電路板總成700、核心層710、電子元件712、第一屏蔽環壁713、第二屏蔽環壁714、金屬層7141、導電材料7142、第一線路層720、第二線路層730、第一絕緣層740、屏蔽柱741、導電柱742、增層線路層743、屏蔽層750(或厚銅層、金屬佈線)、第二絕緣層760、導電柱761及佈線層770，所述各元件的結構特徵與材質皆與第1A圖及第3A圖所示的電路板總成100及300相同，故在此不再贅述。

具體來說，第7圖示出了2個電子元件712，其中一個電子元件712的上表面並未接觸核心層710的上表面。在一實施方式中，第二屏蔽環壁714的高度大於未接觸核心層710上表面的電子元件712的厚度。據此，第二屏蔽環壁714即可避免具有斷差的電子元件712的電磁波洩漏，並保持電子元件712之間不會互相干擾。

以下將針對第1A圖所示的實施態樣的電路板總成100的製造方法流程進行詳述。

請參閱第第2A圖至第2Ｊ圖，第2A圖至第2J圖為繪示根據本申請的一些實施方式之製造電路板總成的方法於各流程階段的剖面示意圖。首先，由第2A圖所示，提供基板210，並分別於基板210的兩側(即上下表面)形成第一介電層220與第一離型膜230以及第二介電層240與第二離型膜250。第一離型膜230設置於第一介電層220與基板210之間，而第二離型膜250設置於第二介電層240與基板210之間。具體來說，設置第一離型膜230與第二離型膜250係用於在後續製程中利於分離第一介電層220與第二介電層240。在一實施方式中，第一介電層220與第二介電層240的材質包括，但不限於，感光介電材料如感光性聚醯亞胺(photosensitive polyimide，PSPI)、感光顯影覆蓋膜(photoimageable coverlay，PIC)或其組合。

請參閱第2B圖，圖案化第一介電層220與第二介電層240，以形成第一介電圖案層220’與第二介電圖案層240’。第一介電圖案層220’具有第一凹槽221與第一溝槽222，第二介電圖案層240’具有第二凹槽241與第二溝槽242。具體來說，第一介電圖案層220’與第二介電圖案層240’是作為結構封裝的元件。在一實施方式中，圖案化第一介電層220與第二介電層240的方式包括，但不限於，曝光製程與顯影製程。

如第2C圖所示，形成第一金屬層260於第一介電圖案層220’，其中第一金屬層260覆蓋第一介電圖案層220’的上表面、第一凹槽221的側壁與第一溝槽222的側壁。並且，形成第二金屬層270於第二介電圖案層240’，其中第二金屬層270覆蓋第二介電圖案層240’的上表面、第二凹槽241的側壁與第二溝槽242的側壁。在一實施方式中，形成第一金屬層260與第二金屬層270的方式包括，但不限於，沉積製程、電鍍製程、塗佈製程或其組合。在一實施方式中，形成第一金屬層260與第二金屬層270的材質包括，但不限於，銅、金、銀、鎳、導電合金等導電金屬或其組合。

請參閱第2D圖，減薄第一金屬層260、第二金屬層270、第一介電圖案層220’以及第二介電圖案層240’，以形成暴露了上表面的第一介電圖案層220’’以及第二介電圖案層240’’，與第一金屬圖案層260’與第二金屬圖案層270’。在一實施方式中，減薄第一金屬層260、第二金屬層270、第一介電圖案層220’以及第二介電圖案層240’的方式包括，但不限於，蝕刻製程、曝光製程與顯影製程。

如第2E圖所示，設置電子元件112於第一凹槽221中，且電子元件112位於基板210上方，須注意，電子元件112並不接觸第一凹槽221側壁上的第一金屬圖案層260’，如此避免電子元件112與第一金屬圖案層260’電性連接。同時，填充多個導電材料1142於第一溝槽222與第二溝槽242中，須注意，所述多個導電材料1142凸出於第一介電圖案層220’’與第二介電圖案層240’’的表面。據此，在後續堆疊的製程中，使得第一介電圖案層220’’與第二介電圖案層240’’能完整接合。

請參閱第2F圖，藉由第二離型膜250將第二介電圖案層240’’與基板210剝離，並進一步堆疊至第一介電圖案層220’’以及電子元件112上。如此，第一金屬圖案層260’與第二金屬圖案層270’相接合，多個導電材料1142也彼此接合，形成了第一屏蔽環壁113與第二屏蔽環壁114。據此，形成了第1A圖所示的核心層110。將第二介電圖案層240’’堆疊至第一介電圖案層220’’以及電子元件112上時，第一介電圖案層220’’與第二介電圖案層240’’彼此黏合。接著，形成第二線路層130於核心層110之上，具體來說，第二線路層130是藉由電鍍或沉積金屬之後，經過蝕刻而形成的。

在一實施方式中，於將第一介電圖案層220’’與第二介電圖案層240’’彼此黏合的過程中，作業環境的溫度介於25°C至180°C，以保持低於介電瓷層玻璃轉化溫度及熔點。如此能夠避免加熱或過熱使得核心層110膨脹變形，導致損壞。

請參閱第2G圖，製作第一絕緣層140，並在其中一表面形成屏蔽層150(亦可形成厚銅層或金屬佈線)，並且，於第一絕緣層140中形成增層線路層143。在一實施方式中，形成屏蔽層150(或厚銅層、金屬佈線)的方式包括，但不限於，沉積製程、電鍍製程、塗佈製程或其組合。

如第2H圖所示，於第一絕緣層140中形成多個屏蔽柱141與多個導電柱142，所述屏蔽柱141延伸至第一絕緣層140的上下表面，所述導電柱142被所述屏蔽柱141所圍繞。在一實施方式中，形成所述屏蔽柱141與所述導電柱142的方式包括，但不限於，鑽孔製程與沉積製程。

參閱第2I圖，將第2H圖中製作的第一絕緣層140堆疊至核心層110上，須注意，此步驟係將第一絕緣層140上未設置屏蔽層150的表面與核心層110相互黏合。如此，所述多個屏蔽柱141會與第一屏蔽環壁113電性連接，而所述多個導電柱142會與電子元件112電性連接。

再請參閱第2J圖，藉由第一離型膜230將核心層110與基板210分離，並於核心層110上未黏接第一絕緣層140的表面形成第一線路層120，具體來說，第一線路層120是藉由電鍍或沉積金屬之後，經過蝕刻而形成的。接著，形成第二絕緣層160於第一線路層120上，並形成多個導電柱161於第二絕緣層160中，再形成佈線層170於第二絕緣層160上。具體來說，第一線路層120設置於第二絕緣層160與核心層110之間，而第二絕緣層160設置於佈線層170與第一線路層120之間。

至此，即形成了如第1A圖所示之電路板總成100，其具有能夠屏蔽電子元件112朝四面八方所洩漏的電磁波的效果。

接著，以下將針對第3A圖所示的實施態樣的電路板總成300的製造方法流程進行詳述。

首先要說明的是，為了要於電路板總成300中的核心層310設置石墨烯層315，因此在前述第2E圖填充導電材料1142步驟的同時，並不會設置電子元件112。而會先將第二介電圖案層240’’堆疊至第一介電圖案層220’’上，並接合導電材料1142。

請參閱第4A圖，形成第一屏蔽環壁313於容置槽311的內側壁，並形成第二線路層330於核心層310上。第一屏蔽環壁313與第二線路層330的形成方式包括，但不限於，沉積製程、電鍍製程、塗佈製程或其組合。

接著，如第4B圖所示，形成石墨烯層315於基板410上、第一屏蔽環壁313內側以及第二線路層330上，石墨烯層315為連續性的且一體成形的。在一實施方式中，石墨烯層315係以埋入的方式形成於核心層310中以及第二線路層330上。

再參閱第4C圖，設置電子元件312於石墨烯層315中，具體來說，石墨烯層315包覆了電子元件312，且電性分離電子元件312與第一屏蔽環壁313。

接著，如第4D圖所示，在形成了石墨烯層315以及設置電子元件312之後，後續步驟皆與第2G圖至第2J圖相同，據此形成了第一絕緣層340、屏蔽柱341、導電柱342、增層線路層343、屏蔽層350、第一線路層320、第二絕緣層360、導電柱361以及佈線層370。如此，即形成了如第3A圖所示之電路板總成300，其具有能夠屏蔽電子元件312朝四面八方所洩漏的電磁波的效果，並且具有加強散熱效能的效果。

以下將針對第5A圖所示的實施態樣的電路板總成500的製造方法流程進行詳述。

請參閱第6A圖至第6C圖，第6A圖至第6C圖為根據本申請的又一些實施方式所繪示之製造電路板總成的方法於各流程階段的剖面示意圖。此實施態樣與先前描述的實施態樣的不同處在於，本實施態樣設置了多個電子元件512。

首先，如第6A圖所示，在第一基板610的一側形成第一介電圖案層630與第一離型膜620a，並在另一側形成第二介電圖案層640與第二離型膜620b，其中第一離型膜620a設置於第一介電圖案層630與第一基板610之間，第二離型膜620b設置於第二介電圖案層640與第一基板610之間。在第二基板610’的一側形成第三介電圖案層650與第三離型膜620c，並在另一側形成第四介電圖案層660與第四離型膜620d，其中第三離型膜620c設置於第三介電圖案層650與第二基板610’之間，第四離型膜620d設置於第四介電圖案層660與第二基板610’之間。並且，設置電子元件512於第三介電圖案層650的多個凹槽中。

接著，如第6B圖所示，依序藉由第一離型膜620a以及第二離型膜620b，剝離第一介電圖案層630及第二介電圖案層640，並依序堆疊第一介電圖案層630及第二介電圖案層640至第三介電圖案層650與電子元件512之上。第一介電圖案層630、第二介電圖案層640及第三介電圖案層650彼此黏合。並且，再設置另一電子元件512於所堆疊的第一介電圖案層630之上與第二介電圖案層640之中。而當所述多個電子元件512的上表面無法與第二介電圖案層640的上表面齊平時，則可使用第四介電圖案層660進一步調整，使核心層510的上表面齊平。

如第6C圖所示，後續步驟皆與第2G圖至第2J圖相同，據此形成了第一絕緣層540、屏蔽柱541、導電柱542、增層線路層543、屏蔽層550、第一線路層520、第二絕緣層560、導電柱561以及佈線層570。如此，即形成了如第5A圖所示之電路板總成500，其具有能夠屏蔽電子元件512朝四面八方所洩漏的電磁波的效果。

綜上所述，本申請的電路板總成在每個電子元件的周圍設置第一屏蔽環壁，初步屏蔽了電磁波。接著，利用第二屏蔽環壁屏蔽電子元件因為尺寸差異所洩漏的電磁波。再利用第一屏蔽柱及/或第二屏蔽柱屏蔽導電柱產生的電磁場。接著，設置屏蔽層以增強整體的屏蔽效果。另外，本申請亦可設置石墨烯層來增加電路板總成的散熱效果。據此，本申請能夠有效地避免電子元件之間的電磁干擾。

前述揭露概述了幾個實施例的特徵，使得本領域技術人員可以更好地理解本申請的各個方面。本領域技術人員將理解，他們可以容易地將本申請用作設計或修改其他製程和結構的基礎，以實現與本申請介紹的實施例相同的目的和/或實現相同的益處。本領域技術人員還應該理解，雖然本申請已以多種實施方式揭露如上，然其並非用以限定本申請，任何熟習此技藝者，在不脫離本申請之精神和範圍內，當可作各種之更動與潤飾，因此本申請之保護範圍當視後附之申請專利範圍所界定者為準。

100:電路板總成 110:核心層 111:容置槽 112:電子元件 113:第一屏蔽環壁 114:第二屏蔽環壁 1141:金屬層 1142:導電材料 120:第一線路層 130:第二線路層 140:第一絕緣層 141:屏蔽柱 142:導電柱 143:增層線路層 150:屏蔽層 160:第二絕緣層 161:導電柱 170:佈線層 210:基板 220:第一介電層 220’:第一介電圖案層 220’’:第一介電圖案層 221:第一凹槽 222:第一溝槽 230:第一離型膜 240:第二介電層 240’:第二介電圖案層 240’’:第二介電圖案層 241:第二凹槽 242:第二溝槽 250:第二離型膜 260:第一金屬層 260’:第一金屬圖案層 270:第二金屬層 270’:第二金屬圖案層 300:電路板總成 310:核心層 311:容置槽 312:電子元件 313:第一屏蔽環壁 314:第二屏蔽環壁 3141:金屬層 3142:導電材料 315:石墨烯層 320:第一線路層 330:第二線路層 340:第一絕緣層 341:屏蔽柱 342:導電柱 343:增層線路層 350:屏蔽層 360:第二絕緣層 361:導電柱 370:佈線層 410:基板 420:離型膜 500:電路板總成 510:核心層 511:容置槽 512:電子元件 513:第一屏蔽環壁 514:第二屏蔽環壁 5141:金屬層 5142:導電材料 520:第一線路層 530:第二線路層 540:第一絕緣層 541:屏蔽柱 542:導電柱 543:增層線路層 550:屏蔽層 560:第二絕緣層 561:導電柱 570:佈線層 610:第一基板 610’:第二基板 620a:第一離型膜 620b:第二離型膜 620c:第三離型膜 620d:第四離型膜 630:第一介電圖案層 640:第二介電圖案層 650:第三介電圖案層 660:第四介電圖案層 700:電路板總成 710:核心層 711:容置槽 712:電子元件 713:第一屏蔽環壁 714:第二屏蔽環壁 7141:金屬層 7142:導電材料 720:第一線路層 730:第二線路層 740:第一絕緣層 741:屏蔽柱 742:導電柱 743:增層線路層 750:屏蔽層 760:第二絕緣層 761:導電柱 770:佈線層

以下將結合附圖閱讀，根據以下詳細描述可以最好地理解本申請的各方面。應理解，根據行業中的慣例，各種特徵未按比例繪製。實際上，為了清楚起見，各種特徵的尺寸可以任意地增加或減小。 第1A圖為繪示根據本申請的一些實施方式之電路板總成的剖面示意圖。 第1B圖為繪示根據第1A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁及屏蔽柱的俯視示意圖。 第2A圖至第2J圖為繪示根據本申請的一些實施方式之製造電路板總成的方法於各流程階段的剖面示意圖。 第3A圖為繪示根據本申請的另一些實施方式之電路板總成的剖面示意圖。 第3B圖為繪示根據第3A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁、屏蔽柱及石墨烯層的俯視示意圖。 第4A圖至第4D圖為繪示根據本申請的另一些實施方式之製造電路板總成的方法於各流程階段的剖面示意圖。 第5A圖為繪示根據本申請的又一些實施方式之電路板總成的剖面示意圖。 第5B圖為繪示根據第5A圖中核心層、電子元件、第一屏蔽環壁、第二屏蔽環壁及屏蔽柱的俯視示意圖。 第6A圖至第6C圖為繪示根據本申請的又一些實施方式之製造電路板總成的方法於各流程階段的剖面示意圖。 第7圖為繪示根據本申請的再一些實施方式之電路板總成的剖面示意圖。

國內寄存資訊(請依寄存機構、日期、號碼順序註記) 無 國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記) 無

100:電路板總成

110:核心層

111:容置槽

112:電子元件

113:第一屏蔽環壁

114:第二屏蔽環壁

1141:金屬層

1142:導電材料

120:第一線路層

130:第二線路層

140:第一絕緣層

141:屏蔽柱

142:導電柱

143:增層線路層

150:屏蔽層

160:第二絕緣層

161:導電柱

170:佈線層

Claims (19)

1. 一種電路板總成，包括： 一核心層，具有至少一容置槽，其中所述至少一容置槽具有一內側壁； 至少一電子元件，設置於所述至少一容置槽之中； 至少一第一屏蔽環壁，設置於所述容置槽之中，並覆蓋所述內側壁，其中所述第一屏蔽環壁圍繞所述電子元件，且不接觸所述電子元件； 至少一第二屏蔽環壁，設置於所述核心層中，並環繞所述至少一第一屏蔽環壁； 一第一線路層； 一第二線路層，其中所述核心層設置於所述第一線路層與所述第二線路層之間； 一第一絕緣層，其中所述第二線路層設置於所述第一絕緣層與所述核心層之間；以及 多個屏蔽柱，設置在所述第一絕緣層中。
2. 如請求項1所述之電路板總成，其中所述多個屏蔽柱電性連接於所述至少一第一屏蔽環壁。
3. 如請求項1所述之電路板總成，更包括一屏蔽層，其中所述屏蔽層設置於所述第一絕緣層下，而所述第一絕緣層設置於所述屏蔽層與所述核心層之間，所述多個屏蔽柱延伸至所述核心層及所述屏蔽層。
4. 如請求項1所述之電路板總成，其中所述至少一第二屏蔽環壁包括二金屬層以及一導電材料，所述二金屬層呈同心環排列，其中一所述金屬層圍繞另一所述金屬層與所述導電材料。
5. 如請求項4所述之電路板總成，其中所述至少一電子元件的一表面、所述導電材料的一端以及所述核心層的表面共平面。
6. 如請求項4所述之電路板總成，其中所述第二屏蔽環壁的高度大於至少一所述電子元件的厚度。
7. 如請求項1所述之電路板總成，還包括一第二絕緣層，其中所述第一線路層設置於所述第二絕緣層與所述核心層之間。
8. 如請求項7所述之電路板總成，其中所述核心層的材質為感光性介電材料。
9. 如請求項7所述之電路板總成，還包括一石墨烯層，其中所述石墨烯層設置於所述容置槽中，並圍繞所述電子元件，而所述石墨烯層連續地分布於所述電子元件周圍。
10. 如請求項1所述之電路板總成，其中所述至少一電子元件電性隔離於所述至少一第一屏蔽環壁、所述至少一第二屏蔽環壁以及所述多個屏蔽柱。
11. 一種製造電路板總成的方法，包括： 提供一基板； 在所述基板上形成一第一介電層與一第一離型膜，其中所述第一離型膜設置在所述第一介電層與所述基板之間； 圖案化所述第一介電層，以形成一第一介電圖案層，其中所述第一介電圖案層具有至少一第一凹槽與至少一第一溝槽； 形成一第一金屬層於所述第一介電圖案層，其中所述第一金屬層覆蓋所述第一介電圖案層的上表面、所述第一凹槽的側壁與所述第一溝槽的側壁； 設置至少一電子元件於至少一所述第一凹槽中，其中所述至少一電子元件設置於所述基板上； 在設置所述至少一電子元件於至少一所述第一凹槽中之後，將一第二介電圖案層設置於所述第一介電圖案層上與所述至少一電子元件上，以形成包括所述第一介電圖案層與所述第二介電圖案層的一核心層； 形成至少一線路層於所述核心層上； 形成至少一絕緣層於所述至少一線路層上；以及 形成多個屏蔽柱於所述至少一絕緣層中。
12. 如請求項11所述之方法，其中形成所述第二介電圖案層的步驟包括： 在形成所述第一介電層與所述第一離型膜的同時，在基板上相對於所述第一介電層的另一側形成所述第二介電層及一第二離型膜，其中所述第二離型膜設置在所述第二介電層與所述基板之間； 圖案化所述第二介電層，以形成所述第二介電圖案層，其中所述第二介電圖案層具有至少一第二凹槽以及至少一第二溝槽；以及 形成一第二金屬層於所述第二介電圖案層，其中所述第二金屬層覆蓋所述第二介電圖案層的上表面、所述第二凹槽的側壁與所述第二溝槽的側壁。
13. 如請求項12所述之方法，還包括： 在設置所述至少一電子元件於至少一所述第一凹槽中的過程中，填充多個導電材料於所述至少一第一溝槽與所述至少一第二溝槽內，其中所述多個導電材料凸出於所述第一介電圖案層與所述第二介電圖案層的表面。
14. 如請求項12所述之方法，還包括： 在分別形成所述第一金屬層及所述第二金屬層於所述第一介電圖案層及所述第二屆電圖案層之後，及在設置所述至少一電子元件於至少一所述第一凹槽中之前，減薄所述第一金屬層、所述第二金屬層、所述第一介電圖案層以及所述第二介電圖案層，以暴露所述第一介電圖案層以及所述第二介電圖案層的上表面。
15. 如請求項12所述之方法，其中圖案化所述第一介電層及所述第二介電層的方法包括曝光製程與顯影製程。
16. 如請求項12所述之方法，其中將所述第二介電圖案層設置於所述第一介電圖案層上與所述至少一電子元件上，所述第二介電圖案層與所述第一介電圖案層彼此黏合。
17. 如請求項12所述之方法，其中將所述第二介電圖案層設置於所述第一介電圖案層上與所述至少一電子元件上的步驟中，所述基板、所述第一介電圖案層、所述第二介電圖案層、所述至少一電子元件及所述多個導電材料處於一作業環境，而所述作業環境的溫度介於25°C至180°C。
18. 如請求項11所述之方法，還包括： 形成所述多個導電柱於所述至少一絕緣層中之後，移除所述基板； 形成至少一增層線路層於所述核心層上；以及 形成至少一增層絕緣層於所述至少一增層線路層上。
19. 如請求項11所述之方法，其中部分的所述多個導電柱沿著鄰近於所述至少一電子元件的所述第一金屬層及所述第二金屬層設置於所述至少一絕緣層之中。

Images