TW202239148A - 轉換速率加速電路和包括其的緩衝電路 - Google Patents

轉換速率加速電路和包括其的緩衝電路 Download PDF

Info

Publication number
TW202239148A
TW202239148A TW111106483A TW111106483A TW202239148A TW 202239148 A TW202239148 A TW 202239148A TW 111106483 A TW111106483 A TW 111106483A TW 111106483 A TW111106483 A TW 111106483A TW 202239148 A TW202239148 A TW 202239148A
Authority
TW
Taiwan
Prior art keywords
transistor
circuit
accelerating
slew rate
voltage
Prior art date
Application number
TW111106483A
Other languages
English (en)
Inventor
李德珉
金炅愚
Original Assignee
韓商美格納半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商美格納半導體有限公司 filed Critical 韓商美格納半導體有限公司
Publication of TW202239148A publication Critical patent/TW202239148A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/301—CMOS common drain output SEPP amplifiers
    • H03F3/3016—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage
    • H03F3/3018—CMOS common drain output SEPP amplifiers with symmetrical driving of the end stage using opamps as driving stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/12—Shaping pulses by steepening leading or trailing edges
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30009—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push and pull stages of the SEPP amplifier are both cascode current mirrors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45248—Indexing scheme relating to differential amplifiers the dif amp being designed for improving the slew rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Amplifiers (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一種一緩衝電路中之轉換速率加速電路經組態以至少：偵測流經該緩衝電路的一負載級的一電流；比較所偵測到電流的一值與一參考值；以及基於該比較的結果，供應一調整驅動電壓至該緩衝電路之一輸出級，以增加該緩衝電路的一轉換速率。

Description

轉換速率加速電路和包括其的緩衝電路
以下描述係關於一種轉換速率加速電路及包括其的緩衝電路。
緩衝電路可用於緩衝信號且可應用於各種技術領域，諸如顯示裝置之源極驅動器及閘極驅動器等。在顯示裝置之情況下，由於因尺寸的增加而引起的負載電容之增加及水平週期之減小，轉換速率正變成重要的問題。
該顯示裝置包括用於驅動顯示面板之源極驅動器，且該源極驅動器提供與影像資料相對應的源極驅動信號至顯示面板之資料線。
源極驅動器包括緩衝電路，該緩衝電路緩衝源極驅動信號且將其輸出，以防止源極驅動信號由於負載組件(諸如資料線及電容器之電阻)而失真。可使用運算放大器作為緩衝電路。
近來，隨著顯示裝置變得更大且具有更高的解析度，驅動一條水平線所需的時間減少。因此，不能確保緩衝電路之上拉或下拉所需的餘量，且源極驅動信號不能在預定時間段內達到目標電壓，從而產生使影像品質劣化的問題。
為了解決上述問題，可考慮藉由增加緩衝電路的偏壓電流來提高緩衝電路之轉換速率的方法。然而，此需要增加功耗。
因此，需要一種用於獲得穩定的高轉換速率而不增加功耗的緩衝電路。
提供本發明內容來以簡化形式介紹一系列構思，該等構思將在下面的實施方式中進一步描述。本發明內容不旨在識別所主張保護的主題之關鍵特徵或必要特徵，亦不旨在用作輔助判定所主張保護的主題之範疇。
在一個總體態樣中，一種一緩衝電路中之轉換速率加速電路經組態以至少：偵測流經該緩衝電路之一負載級之一電流；比較所偵測到電流的一值與一參考值；以及基於該比較的結果，供應一調整驅動電壓至該緩衝電路之一輸出級，以增加該緩衝電路之一轉換速率。
該緩衝電路之該負載級可包括至少一個電流鏡電路，且該轉換速率加速電路可進一步經組態以：基於該電流鏡電路中之一電晶體的一閘極電壓來偵測流經該負載級的該電流。
該轉換速率加速電路可包括一電流偵測電路，該電流偵測電路經組態以與該負載級的該電流鏡電路形成一電流鏡。
該電流偵測電路可包括一電流感測電晶體，該電流感測電晶體經組態以對流經該負載級的該電流執行一電流鏡操作，且該電流感測電晶體之一閘極電極可連接至構成該負載級的該電流鏡電路之該電晶體之一閘極電極。
該轉換速率加速電路可進一步包括至少一個偏壓電晶體，且該參考值可基於該偏壓電晶體之一閘極電壓來控制。
該輸出級可包括至少一個驅動電晶體，且該轉換速率加速電路可進一步包括一控制電路，該控制電路經組態以供應該調整驅動電壓至該驅動電晶體之一閘極電極。
該控制電路可包括至少一個加速電晶體，且該加速電晶體之一源極電極可連接至該驅動電晶體之該閘極電極。
該電流鏡操作可經組態以傳輸一控制信號至該加速電晶體之一閘極電極，且該加速電晶體可經組態以基於該控制信號而導通/截止。
該輸出級可進一步包括第一驅動電晶體及第二驅動電晶體，該控制電路可進一步包括第一加速電晶體及第二加速電晶體，該第一驅動電晶體之一源極電極及該第二加速電晶體之一汲極電極可連接至一第一電源電壓，且該第二驅動電晶體之一源極電極及該第一加速電晶體之一汲極電極可連接至一第二電源電壓。
該第一加速電晶體之一源極電極及該第一驅動電晶體之一閘極電極可共同連接至該電流鏡電路的一第一輸出端子，且該第二加速電晶體之一源極電極及該第二驅動電晶體之一閘極電極可共同連接至該電流鏡電路的一第二輸出端子。
該第一驅動電晶體及該第一加速電晶體可為PMOS電晶體，且該第二驅動電晶體及該第二加速電晶體可為NMOS電晶體。
在另一總體態樣中，一種緩衝電路包括：一運算放大器，其經組態以放大一輸入電壓且藉由一輸出節點將一輸出電壓輸出；一電流偵測電路，其經組態以偵測流經該運算放大器之一負載級的一電流；以及一控制電路，其經組態以基於一控制信號供應一調整驅動電壓至該運算放大器之一輸出級，以加快該運算放大器的一轉換速率。
該負載級可包括至少一個電流鏡電路，該輸出級可包括至少一個驅動電晶體，且該控制電路可經組態以供應該調整驅動電壓至該驅動電晶體之一閘極電極。
該電流偵測電路可包括一電流感測電晶體，該電流感測電晶體經組態以對流經該負載級的該電流執行一電流鏡操作，且該電流感測電晶體之一閘極電極可連接至構成該負載級的該電流鏡電路之一電晶體之一閘極電極。
該控制電路可包括至少一個加速電晶體，且該加速電晶體之一源極電極可連接至該驅動電晶體之該閘極電極。
該電流鏡操作可經組態以傳輸該控制信號至該加速電晶體之一閘極電極，且該加速電晶體可經組態以基於該控制信號而導通/截止。
該輸出級可進一步包括第一驅動電晶體及第二驅動電晶體，該控制電路可進一步包括第一加速電晶體及第二加速電晶體，該第一驅動電晶體之一源極電極及該第二加速電晶體之一汲極電極可連接至一第一電源電壓，且該第二驅動電晶體之一源極電極及該第一加速電晶體之一汲極電極可連接至一第二電源電壓。
該第一加速電晶體之一源極電極及該第一驅動電晶體之一閘極電極可共同連接至該電流鏡電路之一第一輸出端子，且該第二加速電晶體之一源極電極及該第二驅動電晶體之一閘極電極可共同連接至該電流鏡電路之一第二輸出端子。
該第一驅動電晶體及該第一加速電晶體可為PMOS電晶體，且該第二驅動電晶體及該第二加速電晶體可為NMOS電晶體。
根據以下詳細描述、附圖以及申請專利範圍，其他特徵及態樣將為明顯的。
相關申請案之交叉引用
本申請案主張於2021年3月22日提交的韓國專利申請案第10-2021-0036348號之根據35 USC 119(a)的權益，出於所有目的，其全部揭示內容以引用之方式併入本文中。
提供以下詳細描述以幫助讀者獲得對本文中描述的方法、設備及/或系統的全面理解。然而，在理解本申請案之揭示內容之後，本文中描述的方法、設備及/或系統的各種改變、修改及等同物將為明顯的。例如，除了必須以特定次序發生的操作之外，本文中描述的操作之順序僅為實例，並且不限於本文中闡述的順序，而是如理解本申請案之揭示內容之後明顯的那樣可進行改變。又，為了增加清楚性及簡潔性，可省略對本領域已知的特徵的描述。
本文中描述的特徵可以不同的形式體現，並且不應被解釋為限制於本文中描述的實例。而且，提供了本文中描述的實例僅用於說明在理解本申請案的揭示內容之後將變得明顯的實施本文中描述的方法、設備及/或系統之許多可能的方式中之一些方式。
在整個說明書中，當諸如層、區域或基板的元件被描述為在另一元件「上」、「連接至」或「耦接至」另一元件時，該元件可直接在另一元件「上」、「連接至」或「耦接至」另一元件，或者介於該元件與另一元件之間可存在一或多個其他元件。相比之下，當元件被描述為「直接在」另一元件「上」、「直接連接至」或「直接耦接至」另一元件時，不可能存在其他元件介於其間。
如在本文中使用的，術語「及/或」包括相關的列出項目中之任何一者以及任何兩者或更多者的任何組合。
儘管術語諸如「第一」、「第二」及「第三」可在本文中用於描述各種部件、組件、區域、層或部分，但此等部件、組件、區域、層或部分不被此等術語限制。而且，此等術語僅用於對一個部件、組件、區域、層或部分與另一部件、組件、區域、層或部分進行區分。因此，在不偏離實例的教導之情況下，在本文中描述的實例中所提及之第一部件、第一組件、第一區域、第一層或第一部分亦可被稱為第二部件、第二組件、第二區域、第二層或第二部分。
為了便於描述，本文中可使用諸如「上方」、「上」、「下方」及「下」的空間上相關術語來描述如圖所示的一個元件與另一元件的關係。除了圖中描繪的定向之外，此類空間上相關術語旨在涵蓋裝置在使用或操作中不同定向。例如，若圖中的裝置被翻轉，則被描述為相對於另一元件在「上方」或「上」的元件將相對於另一元件在「下方」或「下」。因此，根據裝置的空間定向，術語「上方」涵蓋「上方」及「下方」兩個定向。裝置亦可以其他方式被定向(例如，旋轉90度或以其他定向)，並且將對本文中使用的空間上相關術語作相應的解釋。
本文中使用的術語僅係為了描述各種實例，並且不用於限制本發明。除非上下文另有明確指示，否則冠詞「一」、「一個」及「該」亦旨在包括複數形式。術語「包含」、「包括」及「具有」指定所述特徵、數字、操作、部件、元件及/或其組合的存在，但不排除一或多個其他特徵、數字、操作、部件、元件及/或其組合的存在或添加。
由於製造技術及/或公差，可產生附圖中展示的形狀之變化。因此，本文中描述的實例不限於附圖中展示之具體的形狀，亦包括在製造期間產生的形狀之變化。
如在理解本申請案之揭示內容之後將明顯的那樣，可以各種方式組合本文中描述的實例的特徵。此外，如在理解本申請案之揭示內容之後將明顯的那樣，儘管本文中描述的實例具有多種組態，但其他組態係可能的。
圖1為根據本發明之一或多個實施例的緩衝電路之方塊圖。
參照圖1，緩衝電路100可接收輸入電壓VIN並且基於輸入電壓VIN將輸出電壓VOUT輸出。根據一或多個實施例，緩衝電路100可緩衝輸入電壓VIN並且將其輸出為輸出電壓VOUT。例如，可藉由放大輸入電壓VIN來生成輸出電壓VOUT。
在本說明書中，當接收到隨機電壓時，藉由其供應隨機電壓之線電連接至對應的組態。
緩衝電路100可包括運算放大器110及轉換速率加速電路120。另外，根據一或多個實施例，每個緩衝電路100可包括運算放大器及轉換速率加速電路。
運算放大器110可放大輸入電壓VIN並且將其輸出為輸出電壓VOUT。在理想狀況下，運算放大器110可藉由立即回應於對輸入電壓VIN的施加而將輸出電壓VOUT輸出；然而，在實際狀況下，輸入電壓VIN與輸出電壓VOUT之間的轉變可能需要時間(亦即，轉變時間)。該轉變時間可表示為轉換速率。
轉換速率加速電路120可控制運算放大器110之轉換速率。根據一或多個實施例，轉換速率加速電路120可接收在運算放大器110內部流動之工作電流的值，並且可基於工作電流的值來調整輸入電壓VIN與輸出電壓VOUT之間的轉變時間。例如，當在運算放大器110內部流動的工作電流的值超過參考值時，轉換速率加速電路120可被接通，並且輸入電壓VIN與輸出電壓VOUT之間的轉變時間可減少。
圖2為根據本發明之一或多個實施例的圖1的緩衝電路之更詳細的方塊圖。
參照圖1及圖2，運算放大器110可包括輸入級111、負載級113及輸出級115。
輸入級111可接收輸入電壓VIN及輸出電壓VOUT，並且可判定輸入電壓VIN與輸出電壓VOUT之間的差的幅度。另外，輸入級111可電連接至負載級113。
負載級113可判定運算放大器110的增益。根據一或多個實施例，負載級113可根據增益放大輸入電壓VIN，並且將放大的輸入電壓傳輸至輸出級115。
負載級113可將用於控制輸出級115的驅動信號DS傳輸至輸出級115。例如，驅動信號DS可為在運算放大器110中使用的上拉或下拉電壓。
輸出級115可回應於驅動信號DS而將輸出電壓VOUT輸出。根據一或多個實施例，輸出級115可藉由驅動信號DS而接通，並且可將輸出電壓VOUT輸出。
輸出級115可自轉換速率加速電路120接收調整驅動電壓ADI，並且因此，可使輸出級115的轉換速率加快。
轉換速率加速電路120可包括控制電路121及電流偵測電路123。
控制電路121可連接至運算放大器110的輸出級115。控制電路121可藉由供應調整驅動電壓ADI至輸出級115來使輸出級115的轉換速率加快。根據一或多個實施例，當輸出級115的輸入電壓VIN轉變為輸出電壓VOUT時，控制電路121供應調整驅動電壓ADI至輸出級115，藉此使輸入電壓VIN更加快速地轉變為輸出電壓VOUT，使得可加快輸出級115的轉換速率。
電流偵測電路123可輸出用於控制該控制電路121的控制信號CS。根據一或多個實施例，電流偵測電路123可根據輸入電壓VIN與輸出電壓VOUT之間的差而輸出控制信號CS至控制電路121。控制電路121可回應於控制信號CS而接通(或啟用)，並且可供應調整驅動電壓ADI至輸出級115。
根據本發明之一或多個實施例的轉換速率加速電路120可接收在運算放大器110內部流動的工作電流的值，並且可基於工作電流的值來使輸入電壓VIN與輸出電壓VOUT之間的轉變時間加快。
圖3為更詳細地展示根據本發明之一或多個實施例的圖2之緩衝電路的方塊圖之電路圖。
參照圖1至圖3，負載級113可包括上電流鏡電路、下電流鏡電路、第一連接電路及第二連接電路。
上電流鏡電路可包括以電流鏡的形式連接之PMOS電晶體PT31及PT32。上電流鏡電路可包括第一輸出端子N3。下電流鏡電路可包括以電流鏡的形式連接之NMOS電晶體NT31及NT32。下電流鏡電路可包括第二輸出端子N4。
第一連接電路可包括回應於第一偏壓電壓VB31而操作的PMOS電晶體PT35以及回應於第二偏壓電壓VB41而操作的NMOS電晶體NT35。第二連接電路可包括回應於第三偏壓電壓VB32而操作的PMOS電晶體PT36以及回應於第四偏壓電壓VB42而操作的NMOS電晶體NT36。
上電流鏡電路及下電流鏡電路電連接至輸入級，並且供應電流至輸出級115。第一連接電路電連接上電流鏡電路的第一閘極公共端子N1與下電流鏡電路的第二閘極公共端子N2。第二連接電路電連接上電流鏡電路的第一輸出端子N3與下電流鏡電路的第二輸出端子N4。
負載級113可包括連接在上電流鏡電路與連接電路之間的上串疊電路。且，上串疊電路包括PMOS電晶體PT33及PMOS電晶體PT34。又，負載級113可包括連接在下電流鏡電路與連接電路之間的下串疊電路。且，下電流鏡電路包括NMOS電晶體NT33及NMOS電晶體NT34。由於包括串疊電路的負載級具有大的輸出阻抗，因此包括負載級之緩衝電路可獲得高的電壓增益。
輸出級115可連接至第一電源線VL1及第二電源線VL2，並且可接收電源電壓。例如，第一電源線VL1可連接至電源電壓VDD，並且第二電源線VL2可連接至接地GND。
輸出級115可包括兩個驅動電晶體DTR1及DTR2。根據一或多個實施例，輸出級115可包括：連接在第一電源線VL1與輸出節點NOUT之間的第一驅動電晶體DTR1，以及連接在第二電源線VL2與輸出節點NOUT之間的第二驅動電晶體DTR2。
第一驅動電晶體DTR1的閘極端子連接至上電流鏡電路的第一輸出端子N3。並且，第一驅動電晶體DRT1連接在電源電壓VDD與輸出節點NOUT之間。第二驅動電晶體DTR2的閘極端子連接至下電流鏡電路的第二輸出節點N4。並且，第二驅動電晶體DTR2連接在輸出節點NOUT與接地GND之間。
第一驅動電晶體DTR1回應於自負載級113傳輸的第一驅動信號DS1而導通/截止，並且第二驅動電晶體DTR2回應於自負載級113傳輸的第二驅動信號DS2而導通/截止。根據一或多個實施例，第一驅動電晶體DTR1可執行上拉操作，並且第二驅動電晶體DTR2可執行下拉操作。
第一驅動電晶體DTR1及第二驅動電晶體DTR2可互補地操作。例如，當第一驅動電晶體DTR1導通時，第二驅動電晶體DTR2可截止，且反之亦然。
控制電路121可連接至輸出級115。根據一或多個實施例，控制電路121可包括兩個加速電晶體AT1及AT2，其供應調整驅動電壓ADI1及ADI2至構成輸出級115的第一驅動電晶體DTR1及第二驅動電晶體DTR2。第一加速電晶體AT1可供應第一調整驅動電壓ADI1至第一驅動電晶體DTR1。第一調整驅動電壓ADI1可為下拉信號。第二加速電晶體AT2可供應第二調整驅動電壓ADI2至第二驅動電晶體DTR2。第二調整驅動電壓ADI2可為上拉信號。
第一加速電晶體AT1連接在上電流鏡電路的第一輸出端子N3與構成輸出級的第一驅動電晶體DTR1之間。第二加速電晶體AT2連接在下電流鏡電路的第二輸出端子N4與構成輸出級的第二驅動電晶體DTR2之間。
根據一或多個實施例，第一加速電晶體AT1可為PMOS電晶體，並且第二加速電晶體AT2可為NMOS電晶體。第一加速電晶體AT1的閘極可連接至電流偵測電路123。第一加速電晶體AT1的源極可連接在上電流鏡電路的第一輸出端子N3與第一驅動電晶體DTR1的閘極端子之間。又，第一加速電晶體AT1的汲極可連接至第二電源線VL2，並且因此供應接地電壓GND。第二加速電晶體AT2的閘極可連接至電流偵測電路123。第二加速電晶體AT2的源極可連接在下電流鏡電路的第二輸出端子N4與第二驅動電晶體DTR2的閘極端子之間。又，第二加速電晶體AT2的汲極可連接至第一電源線VL1，並且因此供應電源電壓VDD。
第一加速電晶體AT1可藉由回應於自電流偵測電路123傳輸的第一控制信號CS11及第二控制信號CS12而導通/截止來進行操作。第二加速電晶體AT2可回應於自電流偵測電路123傳輸的第三控制信號CS21及第四控制信號CS22而導通/截止。
電流偵測電路123可輸出第一至第四控制信號CS11、CS12、CS21及CS22以用於接通/斷開控制電路121。根據一或多個實施例，電流偵測電路123可包括第一電流感測電晶體MT11、第二電流感測電晶體MT12、第三電流感測電晶體MT21及第四電流感測電晶體MT22。
第一電流感測電晶體MT11可連接至第一電源線VL1，並且第二電流感測電晶體MT12可連接至第二電源線VL2。第一偏壓電晶體BT1連接在第一電流感測電晶體MT11與第二電流感測電晶體MT12之間。
根據一或多個實施例，第一電流感測電晶體MT11可為PMOS電晶體，並且第二電流感測電晶體MT12可為NMOS電晶體。第一電流感測電晶體MT11的閘極可連接至構成負載級113的上電流鏡電路之PMOS電晶體PT31及PMOS電晶體PT32的閘極電極。第二電流感測電晶體MT12的閘極可連接至構成負載級113的下電流鏡電路之NMOS電晶體NT31及NMOS電晶體NT32的閘極電極。
控制電路121具有各種操作。第一加速電晶體AT1可基於第一驅動電晶體DTR1的第一驅動信號DS1、第一電流感測電晶體MT11的第一控制信號CS11以及第二電流感測電晶體MT12的第二控制信號CS12而導通。具體地，當節點N3與節點G1之間的電壓差大於或等於參考值時，第一加速電晶體AT1可導通。此時，第一控制信號CS11及第二控制信號CS12可加速地降低節點G1的電壓值，其為第一加速電晶體AT1的閘極電壓。可根據第一偏壓電晶體BT1的第三偏壓電壓VB32來調整參考值。當第一加速電晶體AT1導通時，可將第一調整驅動電壓ADI1供應給第一驅動電晶體DTR1。第一調整驅動電壓ADI1可為下拉信號。
具體地，當節點N3與節點G1之間的電壓差小於參考值時，第一加速電晶體AT1可截止。此時，第一控制信號CS11及第二控制信號CS12可加速地增加節點G1的電壓值，亦即，第一加速電晶體AT1的閘極電壓。可根據第一偏壓電晶體BT1的第三偏壓電壓VB32來調整參考值。
第二加速電晶體AT2可基於第二驅動電晶體DTR2的第二驅動信號DS2、第三電流感測電晶體MT21的第三控制信號CS21以及第四電流感測電晶體MT22的第四控制信號CS22而導通。具體地，當節點N4與節點G2之間的電壓差大於或等於參考值時，第二加速電晶體AT2可導通。此時，第三控制信號CS21及第四控制信號CS22可加速地增加節點G2的電壓值，其為第二加速電晶體AT2的閘極電壓。可根據第二偏壓電晶體BT2的第四偏壓電壓VB42來調整參考值。當第二加速電晶體AT2導通時，可將第二調整驅動電壓ADI2供應給第二驅動電晶體DTR2。第二調整驅動電壓ADI2可為上拉信號。
又，第二加速電晶體AT2可基於第二驅動電晶體DTR2的第二驅動信號DS2、第三電流感測電晶體MT21的第三控制信號CS21以及第四電流感測電晶體MT22的第四控制信號CS22而截止。具體地，當節點N4與節點G2之間的電壓差小於參考值時，第二加速電晶體AT2可截止。此時，第三控制信號CS21及第四控制信號CS22可加速地降低節點G2的電壓值，其為第二加速電晶體AT2的閘極電壓。可根據第二偏壓電晶體BT2的第四偏壓電壓VB42來調整參考值。
圖4及圖5展示了輸入信號電壓、加速電晶體的閘極電壓及輸出信號電壓的波形。
圖4為用於描述輸入信號上升的狀況的圖，並且圖5為用於描述輸入信號下降的狀況的圖。在圖4及圖5中之每一者中，輸入信號電壓的波形圖在(a)中展示，加速電晶體的閘極電壓之波形圖在(b)中展示，並且輸出信號電壓的波形圖在(c)中展示。
首先，將參照圖1至圖4描述當輸入信號上升時(在下文中，稱為上升狀況)轉換速率加快的狀況。
在圖4之(a)中，輸入信號的電壓值自低上升至高。
當運算放大器110根據輸入信號的變化開始上升變化時，轉換速率加速電路120可接收在運算放大器110內部流動的工作電流的值，並且可基於工作電流的值來使輸出電壓VOUT的轉變時間加快。
可由構成轉換速率加速電路120的電流偵測電路123來偵測在運算放大器110內部流動之工作電流的值。
第一電流感測電晶體MT11的閘極連接至構成負載級113的上電流鏡電路之PMOS電晶體PT31及PMOS電晶體PT32的閘極電極。第二電流感測電晶體MT12的閘極連接至構成負載級113的下電流鏡電路之NMOS電晶體NT31及NMOS電晶體NT32的閘極電極。藉由該連接組態，電流偵測電路123可藉由鏡像流經運算放大器110的負載級113之電流來偵測在運算放大器110內部流動的工作電流的值。
在輸入級111的輸入信號上升的部分(在下文中，上升狀況)中，電流偵測電路123的第一電流感測電晶體MT11及第二電流感測電晶體MT12將第一控制信號CS11及第二控制信號CS12輸出至第一加速電晶體AT1的閘極電極所連接至的節點G1，並且第一加速電晶體AT1的閘極電壓加速地降低。
當第一加速電晶體AT1的閘極電壓加速地降低時，節點N3與節點G1之間的電壓差變得大於或等於參考值。因此，第一加速電晶體AT1導通。可根據第一偏壓電晶體BT1的第三偏壓電壓VB32來調整參考值。當第一加速電晶體ATI導通時，可將第一調整驅動電壓ADI1供應給第一驅動電晶體DTR1。第一調整驅動電壓ADI1可為下拉信號。此處，第一驅動電晶體DTR1被上拉，並且因此，自運算放大器110輸出的輸出電壓上升。亦即，運算放大器110的轉換速率加快。
在上升狀況的輸入信號變為穩定狀態的部分中，電流偵測電路123的第一電流感測電晶體MT11及第二電流感測電晶體MT12將第一控制信號CS11及第二控制信號CS12輸出至第一加速電晶體AT1的閘極電極所連接至的節點G1，並且如圖4之(b)所展示，第一加速電晶體AT1的閘極電壓加速地增加。因此，節點N3與節點G1之間的電壓差小於參考值，因此第一加速電晶體AT1截止。可根據第一偏壓電晶體BT1的第三偏壓電壓VB32來調整參考值。接著，運算放大器110的輸出級115變成穩定狀態，並且運算放大器110的輸出電壓維持DC輸出。
接下來，將參照圖1至圖3及圖5描述當輸入信號下降時(在下文中，稱為下降狀況)轉換速率加快的狀況。
在圖5之(a)中，輸入信號的電壓值自高下降至低。
當運算放大器110根據輸入信號的變化開始下降變化時，轉換速率加速電路120可接收在運算放大器110內部流動的工作電流的值，並且可基於工作電流的值來使輸入電壓VIN與輸出電壓VOUT之間的轉變時間加快。
可由構成轉換速率加速電路120的電流偵測電路123來偵測在運算放大器110內部流動的工作電流的值。
第三電流感測電晶體MT21的閘極連接至構成負載級113的上電流鏡電路之PMOS電晶體PT31及PMOS電晶體PT32的閘極電極。第四電流感測電晶體MT22的閘極連接至構成負載級113的下電流鏡電路之NMOS電晶體NT31及NMOS電晶體NT32的閘極電極。藉由該連接組態，電流偵測電路123可藉由鏡像流經運算放大器110的負載級113之電流來偵測在運算放大器110內部流動的工作電流的值。
在下降狀況的輸入信號下降的部分中，電流偵測電路123的第三電流感測電晶體MT21及第四電流感測電晶體MT22將第三控制信號CS21及第四控制信號CS22輸出至第二加速電晶體AT2的閘極電極所連接至的節點G2，並且第二加速電晶體AT2的閘極電壓加速地增加。
當第二加速電晶體AT2的閘極電壓加速地增加時，節點N4與節點G2之間的電壓差變得大於或等於參考值。因此，第二加速電晶體AT2導通。可根據第二偏壓電晶體BT2的第四偏壓電壓VB42來調整參考值。當第二加速電晶體AT2導通時，可將第二調整驅動電壓ADI2供應給第二驅動電晶體DTR2。此處，第二調整驅動電壓ADI2可為上拉信號。此處，第二驅動電晶體DTR2被下拉，並且因此，自運算放大器110輸出的輸出電壓下降。亦即，運算放大器110的轉換速率被加快。
在下降狀況的輸入信號變為穩定狀態的部分中，電流偵測電路123的第三電流感測電晶體MT21及第四電流感測電晶體MT22將第三控制信號CS21及第四控制信號CS22輸出至第二加速電晶體AT2的閘極電極所連接至的節點G2，並且如圖5之(b)所展示，第二加速電晶體AT2的閘極電壓加速地降低。因此，節點N4與節點G2之間的電壓差小於參考值，使得第二加速電晶體AT2截止。可根據第二偏壓電晶體BT2的第四偏壓電壓VB42來調整參考值。接著，運算放大器110的輸出級115變成穩定狀態，並且運算放大器110的輸出電壓維持DC輸出。
根據轉換速率加速電路120，根據本發明之一或多個實施例，電流偵測電路123偵測在運算放大器110內部流動的工作電流的值，並且基於在運算放大器110內部流動的工作電流來執行轉換速率控制。因此，與習知的電壓感測方法相比，具有進一步提高轉換速率的效果。
圖6概念性地展示了包括根據本發明之一或多個實施例的緩衝電路之顯示裝置。
參照圖6，顯示裝置1000包括顯示面板200、源極驅動器300、閘極驅動器400及時序控制器500。
源極驅動器300亦可包括時序控制器500。
根據一或多個實施例，顯示裝置1000可能能夠顯示影像或視訊。例如，顯示裝置1000可經包括，或包括智慧型手機、平板個人電腦(PC)、行動電話、視訊電話、電子書閱讀器、電腦、相機、可穿戴裝置等。然而，顯示裝置1000不限於此。
顯示面板200可包括以列及行配置的複數個子像素PX。例如，顯示面板200可用以下之一來實施：發光二極體(LED)顯示器、有機LED (OLED)顯示器、主動矩陣OLED (AMOLED)顯示器、電致變色顯示器(ECD)、數位鏡裝置(DMD)、致動鏡裝置(AMD)、光柵光閥(GLV)、電漿顯示面板(PDP)、電致發光顯示器(ELD)、真空螢光顯示器(VFD)。然而，顯示面板200不限於此。
顯示面板200包含以列配置的複數條閘極線GL1至GLn (n為自然數)、以行配置的複數條資料線DL1至DLm (m為自然數)、以及在複數條閘極線GL1至GLn與複數條資料線DL1至DLm的交叉處形成的子像素PX。顯示面板200包括複數條水平線，並且一條水平線由連接至一條閘極線的子像素PX構成。在一個水平週期(1H)期間，驅動配置在一條水平線上的子像素，並且在下一個1H期間，可驅動配置在另一條水平線上的子像素。
子像素PX可包括發光二極體(LED)及獨立地驅動發光二極體的二極體驅動電路。二極體驅動電路可連接至一條閘極線及一條資料線，並且發光二極體可連接在二極體驅動電路與電源電壓(例如，接地電壓)之間。
二極體驅動電路可包括連接至閘極線GL1至GLn的開關元件，例如薄膜電晶體(TFT)。當自閘極線GL1至GLn施加閘極導通信號並且開關元件接通時，二極體驅動電路可提供自連接至二極體驅動電路的資料線DL1至DLm接收的影像信號(或稱為像素信號) 至發光二極體。發光二極體可輸出與影像信號對應的光信號。
子像素PX中之每一者可為輸出紅光的紅色發光裝置R、輸出綠光的綠色發光裝置G及輸出藍光的藍色發光裝置B中之一者。在顯示面板200中，可根據各種方法配置紅色發光裝置、綠色發光裝置及藍色發光裝置。根據一或多個實施例，顯示面板200的子像素PX可按照R、G、B及G或B、G、R及G等的次序重複配置。例如，可根據RGB條紋結構或RGB像素排列(pentile)結構來配置顯示面板200的像素PX。然而，像素不限於此。
閘極驅動器400可回應於閘極控制信號GCS依序地提供閘極導通信號至複數條閘極線GL1至GLn。例如，閘極控制信號GCS可包括指示閘極導通信號輸出的開始之閘極開始脈衝以及控制閘極導通信號的輸出時間點之閘極移位時鐘。
當施加閘極開始脈衝時，閘極驅動器400可回應於閘極移位時鐘依序地生成閘極導通信號(例如，邏輯高閘極電壓)，並且可依序地提供閘極導通信號至複數條閘極線GL1至GLn。此處，在未提供閘極導通信號至複數條閘極線GL1至GLn的時段期間，提供閘極截止信號(例如，邏輯低閘極電壓) 至複數條閘極線GL1至GLn。
源極驅動器300可回應於資料控制信號DCS而將數位影像資料DATA轉換為類比影像信號，並且可將經轉換的影像信號提供給複數條資料線DL1至DLm。源極驅動器300可在1H期間將與一條水平線對應的影像信號提供給複數條資料線DL1至DLm。
源極驅動器300可包括將信號傳輸至資料線DL1至DLm的緩衝電路100。緩衝電路100可為參照圖1至圖3描述的緩衝電路100。
緩衝電路100可將信號傳輸至顯示面板200。源極驅動器300可回應於資料控制信號DCS而將影像資料DATA轉換為影像信號。源極驅動器300可轉換具有與影像資料DATA對應的分級電壓之影像信號，並且可藉由緩衝電路100將經轉換的影像信號輸出至複數條資料線DL1至DLm。
時序控制器500可自外部接收視訊影像資料RGB，並且可藉由對視訊影像資料RGB執行影像處理或藉由轉換視訊影像資料RGB以適合顯示面板200的結構來生成影像資料DATA。時序控制器500可將影像資料DATA傳輸至源極驅動器300。
時序控制器500可自外部主機裝置接收複數個控制信號。控制信號可包括同步信號SYNC及時鐘信號DCLK。又，同步信號SYNC可包括水平同步信號Hsync及豎直同步信號Vsync。
時序控制器500可基於接收的控制信號生成用於控制閘極驅動器400及源極驅動器300的閘極控制信號GCS及資料控制信號DCS。時序控制器500可基於閘極控制信號GCS及資料控制信號DCS來控制閘極驅動器400及源極驅動器300的各種操作時序。
根據一或多個實施例，時序控制器500可基於閘極控制信號GCS控制閘極驅動器400，使得閘極驅動器400驅動複數條閘極線GL1至GLn。時序控制器500可基於資料控制信號DCS控制源極驅動器300，使得源極驅動器300將影像信號提供給複數條資料線DL1至DLm。
顯示裝置1000之每一組件可由能夠執行對應功能的電路構成。
根據本發明之一或多個實施例的方法可利用儲存在電腦可讀儲存媒體中並且可由處理器執行的指令來實施。
直接及/或間接地並且不管儲存媒體係處於原始狀態、處於格式化狀態、組織狀態抑或處於任何其他可存取狀態，儲存媒體可包括關係資料庫、非關係資料庫、記憶體內資料庫以及可儲存資料並包括分佈式資料庫的資料庫，諸如允許藉由儲存控制器存取資料的其他合適的資料庫。又，儲存媒體包括主儲存裝置、二級儲存裝置、三級儲存裝置、離線儲存裝置、揮發性儲存裝置、非揮發性儲存裝置、半導體儲存裝置、磁儲存裝置、光儲存裝置及快閃儲存裝置、硬碟驅動器儲存裝置、軟碟驅動器、磁帶或諸如其他合適的資料儲存媒體的任何類型的儲存裝置。
在本說明書中，指令可為以下中之一種：以一或多種程式設計語言的任意組合編寫的組譯器指令、指令集架構(ISA)指令、機器指令、機器相關指令、微碼、韌體指令、狀態設置資料、以及原始程式碼或目標碼，程式設計語言包括物件導向式程式設計語言，諸如Smalltalk、C++等，以及習知的程序程式設計語言，諸如「C」程式設計語言或類似的程式設計語言。
如上所述，根據本發明之實施例的緩衝電路具有減小靜態電流的效果。又，根據該實施例之緩衝電路接收在運算放大器內部流動的工作電流的值，並且基於工作電流的值來調整輸入電壓VIN與輸出電壓VOUT之間的轉變時間。因此，可利用低於現有結構的靜態電流之靜態電流獲得與現有結構的轉換速率相同水平的轉換速率。又，根據實施例之緩衝電路基於在運算放大器內部流動的工作電流的值來調整輸入電壓VIN與輸出電壓VOUT之間的轉變時間，使得與現有的電壓感測方法相比，可獲得雜訊降低效果並且減少模擬誤差。
雖然本發明包括具體實例，但在理解本申請案之揭示內容之後將明顯的為，在不脫離申請專利範圍及其等同物的精神及範疇的情況下，可在此等實例中進行形式及細節上的各種改變。本文中描述的實例僅被認為係描述性的，而非為了限制的目的。每一實例中的特徵或態樣的描述將被認為能夠應用於其他實例中的類似特徵或態樣。若以不同的次序執行所描述的技術，及/或若以不同的方式組合所描述的系統、架構、裝置或電路中的組件，及/或由其他組件或其等效物替換或補充所描述的系統、架構、裝置或電路中的組件，則可實現合適的結果。因此，本發明之範疇並非由實施方式界定，而是由申請專利範圍及其等同物界定，並且在申請專利範圍及其等同物的範疇內之所有變型都被解釋為包括在本發明中。
100:緩衝電路 110:運算放大器 111:輸入級 113:負載級 115:輸出級 120:轉換速率加速電路 121:控制電路 123:電流偵測電路 200:顯示面板 300:源極驅動器 400:閘極驅動器 500:時序控制器 1000:顯示裝置 ADI:調整驅動電壓 ADI1:調整驅動電壓 ADI2:調整驅動電壓 AT1:加速電晶體 AT2:加速電晶體 BT1:第一偏壓電晶體 BT2:第二偏壓電晶體 CS:控制信號 CS11:第一控制信號 CS12:第二控制信號 CS21:第三控制信號 CS22:第四控制信號 DATA:數位影像資料 DCLK:時鐘信號 DCS:資料控制信號 DL1:資料線 DL2:資料線 DLm:資料線 DS:驅動信號 DS1:第一驅動信號 DS2:第二驅動信號 DTR1:驅動電晶體 DTR2:驅動電晶體 G1:節點 G2:節點 GCS:閘極控制信號 GL1:閘極線 GL2:閘極線 GLn:閘極線 GND:接地電壓 Hsync:水平同步信號 MT11:第一電流感測電晶體 MT12:第二電流感測電晶體 MT21:第三電流感測電晶體 MT22:第四電流感測電晶體 NOUT:輸出節點 NT31:NMOS電晶體 NT32:NMOS電晶體 NT33:NMOS電晶體 NT34:NMOS電晶體 NT35:NMOS電晶體 NT36:NMOS電晶體 N1:第一閘極公共端子 N2:第二閘極公共端子 N3:第一輸出端子 N4:第二輸出端子 PT31:PMOS電晶體 PT32:PMOS電晶體 PT33:PMOS電晶體 PT34:PMOS電晶體 PT35:PMOS電晶體 PT36:PMOS電晶體 PX:子像素 RGB:視訊影像資料 SYNC:同步信號 VB31:第一偏壓電壓 VB32:第三偏壓電壓 VB41:第二偏壓電壓 VB42:第四偏壓電壓 VDD:電源電壓 VIN:輸入電壓 VL1:第一電源線 VL2:第二電源線 Vsync:豎直同步信號 VOUT:輸出電壓
圖1為根據本發明之一或多個實施例的緩衝電路之實例的方塊圖。
圖2為根據本發明之一或多個實施例的圖1之緩衝電路的實例之更詳細的方塊圖。
圖3為更詳細地展示根據本發明之一或多個實施例的圖2之緩衝電路的方塊圖之電路圖。
圖4及圖5展示了輸入信號電壓、加速電晶體之閘極電壓以及輸出信號電壓的實例之波形。
圖6概念性地展示了包括根據本發明之一或多個實施例之緩衝電路的顯示裝置之實例。
遍及附圖及實施方式，相同的附圖標記指代相同的元件。附圖可能未按比例繪製，且為了清楚、說明及方便起見，附圖中之元件的相關尺寸、比例及描繪可能被誇大。
100:緩衝電路
110:運算放大器
120:轉換速率加速電路
VIN:輸入電壓
VOUT:輸出電壓

Claims (19)

  1. 一種一緩衝電路中之轉換速率加速電路，其經組態以至少： 偵測流經該緩衝電路之一負載級的一電流； 比較所偵測到電流的一值與一參考值；以及 基於該比較的結果，供應一調整驅動電壓至該緩衝電路的一輸出級，以增加該緩衝電路的一轉換速率。
  2. 如請求項1之轉換速率加速電路， 其中，該緩衝電路之該負載級包含至少一個電流鏡電路， 且該轉換速率加速電路進一步經組態以：基於該電流鏡電路中之一電晶體的一閘極電壓來偵測流經該負載級之該電流。
  3. 如請求項2之轉換速率加速電路，其包含一電流偵測電路，該電流偵測電路經組態以與該負載級之該電流鏡電路形成一電流鏡。
  4. 如請求項3之轉換速率加速電路， 其中，該電流偵測電路包含一電流感測電晶體，該電流感測電晶體經組態以對流經該負載級之該電流執行一電流鏡操作， 且該電流感測電晶體之一閘極電極連接至構成該負載級之該電流鏡電路的該電晶體的一閘極電極。
  5. 如請求項4之轉換速率加速電路， 其中，該轉換速率加速電路進一步包含至少一個偏壓電晶體， 且該參考值係基於該偏壓電晶體的一閘極電壓來控制的。
  6. 如請求項5之轉換速率加速電路， 其中，該輸出級包含至少一個驅動電晶體， 且該轉換速率加速電路進一步包含一控制電路，該控制電路經組態以供應該調整驅動電壓至該驅動電晶體的一閘極電極。
  7. 如請求項6之轉換速率加速電路， 其中，該控制電路包含至少一個加速電晶體， 且該加速電晶體的一源極電極連接至該驅動電晶體的該閘極電極。
  8. 如請求項7之轉換速率加速電路， 其中，該電流鏡操作經組態以傳輸一控制信號至該加速電晶體的一閘極電極， 且該加速電晶體經組態以基於該控制信號而導通/截止。
  9. 如請求項8之轉換速率加速電路， 其中，該輸出級進一步包含第一驅動電晶體及第二驅動電晶體， 該控制電路進一步包含第一加速電晶體及第二加速電晶體， 該第一驅動電晶體之一源極電極及該第二加速電晶體之一汲極電極連接至一第一電源電壓， 且該第二驅動電晶體之一源極電極及該第一加速電晶體之一汲極電極連接至一第二電源電壓。
  10. 如請求項9之轉換速率加速電路， 其中，該第一加速電晶體之一源極電極及該第一驅動電晶體之一閘極電極共同連接至該電流鏡電路的一第一輸出端子， 且該第二加速電晶體之一源極電極及該第二驅動電晶體之一閘極電極共同連接至該電流鏡電路的一第二輸出端子。
  11. 如請求項9之轉換速率加速電路， 其中，該第一驅動電晶體及該第一加速電晶體為PMOS電晶體， 且該第二驅動電晶體及該第二加速電晶體為NMOS電晶體。
  12. —種緩衝電路，其包含： 一運算放大器，其經組態以放大一輸入電壓且藉由一輸出節點將一輸出電壓輸出； 一電流偵測電路，其經組態以偵測流經該運算放大器的一負載級之一電流；以及 一控制電路，其經組態以基於一控制信號供應一調整驅動電壓至該運算放大器之一輸出級，以加快該運算放大器的一轉換速率。
  13. 如請求項12之緩衝電路， 其中，該負載級包含至少一個電流鏡電路， 該輸出級包含至少一個驅動電晶體， 且該控制電路經組態以供應該調整驅動電壓至該驅動電晶體之一閘極電極。
  14. 如請求項13之緩衝電路， 其中，該電流偵測電路包含一電流感測電晶體，該電流感測電晶體經組態以對流經該負載級的該電流執行一電流鏡操作， 且該電流感測電晶體之一閘極電極連接至構成該負載級之該電流鏡電路的一電晶體之一閘極電極。
  15. 如請求項14之緩衝電路， 其中，該控制電路包含至少一個加速電晶體， 且該加速電晶體之一源極電極連接至該驅動電晶體的該閘極電極。
  16. 如請求項15之緩衝電路， 其中，該電流鏡操作經組態以傳輸該控制信號至該加速電晶體之一閘極電極， 且該加速電晶體經組態以基於該控制信號而導通/截止。
  17. 如請求項16之緩衝電路， 其中，該輸出級進一步包含第一驅動電晶體及第二驅動電晶體， 該控制電路進一步包含第一加速電晶體及第二加速電晶體， 該第一驅動電晶體之一源極電極及該第二加速電晶體之一汲極電極連接至一第一電源電壓， 且該第二驅動電晶體之一源極電極及該第一加速電晶體之一汲極電極連接至一第二電源電壓。
  18. 如請求項17之緩衝電路， 其中，該第一加速電晶體之一源極電極及該第一驅動電晶體之一閘極電極共同連接至該電流鏡電路之一第一輸出端子， 且該第二加速電晶體之一源極電極及該第二驅動電晶體之一閘極電極共同連接至該電流鏡電路之一第二輸出端子。
  19. 如請求項17之緩衝電路， 其中，該第一驅動電晶體及該第一加速電晶體為PMOS電晶體， 且該第二驅動電晶體及該第二加速電晶體為NMOS電晶體。
TW111106483A 2021-03-22 2022-02-23 轉換速率加速電路和包括其的緩衝電路 TW202239148A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2021-0036348 2021-03-22
KR1020210036348A KR20220131578A (ko) 2021-03-22 2021-03-22 슬루율 가속 회로 및 이를 포함하는 버퍼 회로

Publications (1)

Publication Number Publication Date
TW202239148A true TW202239148A (zh) 2022-10-01

Family

ID=83284456

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111106483A TW202239148A (zh) 2021-03-22 2022-02-23 轉換速率加速電路和包括其的緩衝電路

Country Status (4)

Country Link
US (1) US20220302910A1 (zh)
KR (1) KR20220131578A (zh)
CN (1) CN115132110A (zh)
TW (1) TW202239148A (zh)

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4713560A (en) * 1986-06-05 1987-12-15 Fairchild Semiconductor Corporation Switched impedance emitter coupled logic gate
JP3156664B2 (ja) * 1998-03-25 2001-04-16 日本電気株式会社 基準電圧発生回路
US6771126B2 (en) * 2001-03-30 2004-08-03 Winbond Electronics Corporation Slew rate enhancement circuit and method
US20030020531A1 (en) * 2001-07-27 2003-01-30 Stmicroelectronics Ltd. CMOS buffer with significantly improved ground bounce reduction
JP4502177B2 (ja) * 2003-10-14 2010-07-14 ルネサスエレクトロニクス株式会社 出力回路
JP4207865B2 (ja) * 2004-08-10 2009-01-14 セイコーエプソン株式会社 インピーダンス変換回路、駆動回路及び制御方法
JP3976097B2 (ja) * 2004-11-30 2007-09-12 日本テキサス・インスツルメンツ株式会社 増幅器
US7679876B2 (en) * 2006-05-22 2010-03-16 Mediatek Singapore Pte Ltd. Current limiter system, circuit and method for limiting current
US7772816B2 (en) * 2006-10-16 2010-08-10 Samsung Electro-Mechanics Systems, methods, and apparatuses for implementing a load regulation tuner for linear regulation
KR100996193B1 (ko) * 2008-03-26 2010-11-24 주식회사 하이닉스반도체 출력 드라이빙장치
JP2010114315A (ja) * 2008-11-07 2010-05-20 Seiko Epson Corp 電流駆動負荷制御回路および半導体装置
US8289302B2 (en) * 2009-01-06 2012-10-16 Himax Technologies Limited Output buffer circuit with enhanced slew rate
US7808281B1 (en) * 2009-12-07 2010-10-05 Himax Technologies Limited Differential common mode logic driver with switching control circuit
JP5558278B2 (ja) * 2010-09-10 2014-07-23 株式会社東芝 固体撮像装置
JP2012119883A (ja) * 2010-11-30 2012-06-21 Toshiba Corp 半導体装置
KR102074230B1 (ko) * 2013-09-23 2020-02-06 삼성전자주식회사 슬루율이 개선된 버퍼 회로 및 이를 포함하는 소스 구동 회로
CN105022440B (zh) * 2014-04-25 2017-04-12 奇景光电股份有限公司 电压缓冲器
CN203851128U (zh) * 2014-05-13 2014-09-24 湖南进芯电子科技有限公司 高速宽范围低转高双端输出电平转换电路
TWI542140B (zh) * 2014-10-01 2016-07-11 華邦電子股份有限公司 電子系統與運算放大器的自動配置方法
CN108475490B (zh) * 2016-01-12 2021-01-29 伊格尼斯创新公司 用于驱动有源矩阵显示电路的系统和方法
US11041890B2 (en) * 2017-10-20 2021-06-22 Synaptics Incorporated Current measurement at a switching amplifier output
TWI678064B (zh) * 2018-03-05 2019-11-21 聯發科技股份有限公司 逆變器電路及控制逆變器電路中的驅動器的方法
US10224922B1 (en) * 2018-04-04 2019-03-05 Stmicroelectronics International N.V. Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages
KR102661500B1 (ko) * 2019-06-07 2024-05-03 매그나칩믹스드시그널 유한회사 슬루율을 조절하기 위한 슬루율 조절 회로, 이를 포함하는 버퍼 회로 및 슬루율 조절 방법
CN110928358B (zh) * 2019-11-29 2021-11-09 芯原微电子(上海)股份有限公司 低压差电压调节电路
KR102194978B1 (ko) * 2020-04-29 2020-12-24 (주) 리가스텍 마이크로 디스플레이 장치 및 이를 제조하는 방법

Also Published As

Publication number Publication date
CN115132110A (zh) 2022-09-30
US20220302910A1 (en) 2022-09-22
KR20220131578A (ko) 2022-09-29

Similar Documents

Publication Publication Date Title
US11217199B2 (en) Display driving circuit and operating method thereof
KR20200128925A (ko) 폴더블 디스플레이와 그 구동 방법
US10650721B2 (en) Display apparatus
US10534477B2 (en) Gate driver and display device having in-cell touch sensor using the same
US11514862B2 (en) Method for improving slew rate of amplifier circuit and display device using the same
WO2019134459A1 (zh) 像素电路及其驱动方法、显示装置
KR20200140152A (ko) 폴더블 디스플레이와 그 구동 방법
KR101481676B1 (ko) 발광표시장치
US11936372B2 (en) Slew rate adjusting circuit for adjusting slew rate, buffer circuit including same, and slew rate adjusting method
KR20200142818A (ko) 표시장치와 그 구동 방법
KR20200078997A (ko) 폴더블 디스플레이
KR20150076028A (ko) 유기 발광 다이오드 표시장치와 그 구동 특성 센싱 방법
KR102584643B1 (ko) 표시 장치 및 이를 포함하는 전자 기기
KR20210143970A (ko) 화소 회로 및 이를 포함하는 표시 장치
KR102530074B1 (ko) 디스플레이 구동 회로 및 이의 동작 방법
KR101256025B1 (ko) 표시 장치 및 그 구동 방법
US10157566B2 (en) Display driving device and display device having the same
US11322066B2 (en) Panel control circuit and display device including the same
TW202239148A (zh) 轉換速率加速電路和包括其的緩衝電路
US20220415230A1 (en) Source amplifier and display device including the same
TW202303563A (zh) 像素電路及包含該像素電路的顯示裝置
US11948498B2 (en) Display device and driving method thereof
US20240161693A1 (en) Display device
US11996054B2 (en) Scan driver for applying a bias voltage and display device including the same preliminary class
KR20220004874A (ko) 표시장치와 그 구동 방법