KR20220004874A - 표시장치와 그 구동 방법 - Google Patents

표시장치와 그 구동 방법 Download PDF

Info

Publication number
KR20220004874A
KR20220004874A KR1020200081982A KR20200081982A KR20220004874A KR 20220004874 A KR20220004874 A KR 20220004874A KR 1020200081982 A KR1020200081982 A KR 1020200081982A KR 20200081982 A KR20200081982 A KR 20200081982A KR 20220004874 A KR20220004874 A KR 20220004874A
Authority
KR
South Korea
Prior art keywords
voltage
data
operational amplifier
input terminal
line
Prior art date
Application number
KR1020200081982A
Other languages
English (en)
Inventor
이동건
김수연
염선우
Original Assignee
엘지디스플레이 주식회사
동국대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사, 동국대학교 산학협력단 filed Critical 엘지디스플레이 주식회사
Priority to KR1020200081982A priority Critical patent/KR20220004874A/ko
Publication of KR20220004874A publication Critical patent/KR20220004874A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시장치와 그 구동 방법이 개시된다. 이 표시장치는 픽셀 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환기; 상기 초기화 단계에서 상기 데이터 전압을 데이터 라인과 피드백 라인에 공급하는 스위치 회로; 및 상기 보상 단계에서, 상기 피드백 라인으로부터의 피드백 전압과 상기 데이터 전압을 비교하여 상기 피드백 전압과 상기 데이터 전압의 차이만큼 변하는 데이터 전압을 상기 데이터 라인에 공급하는 연산 증폭기를 포함한다.

Description

표시장치와 그 구동 방법{DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 구동 소자의 전기적 특성 변화를 보상할 수 있는 표시장치와 그 구동 방법에 관한 것이다.
액티브 매트릭스 타입의 유기발광 표시장치는 스스로 발광하는 유기발광다이오드(Organic Light Emitting Diode 이하, "OLED"라 함)를 포함하며, 응답속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다.
유기발광 표시장치 픽셀들 각각은 유기발광다이오드에 흐르는 구동전류를 제어하기 위해 구동 소자(Thin Film Transistor)를 포함한다. 문턱 전압, 이동도 등과 같은 구동 소자의 전기적 특성은 모든 픽셀들에서 동일하게 설계됨이 바람직하나, 실제로는 공정 조건, 구동 환경 등에 의해 픽셀들마다 구동 소자의 전기적 특성은 불균일하다. 이러한 이유로 동일 데이터 전압에 따른 구동 전류는 픽셀들마다 달라지고 그 결과, 픽셀들간 휘도 편차가 발생하게 된다. 이를 해결하기 위하여, 각 픽셀로부터 구동 소자의 특성 파라미터(문턱전압, 이동도)를 센싱하고, 센싱 결과에 따라 입력 데이터를 적절히 보정함으로써 휘도 불균일을 감소시키는 화질 보상기술이 알려져 있다.
화질 보상기술은 외부보상 방법과 내부보상 방법이 있다. 외부보상 방법은 구동 소자를 동작시킨 후 센싱 전압을 직접 획득하고, 이를 디지털 데이터로 변환하여 이에 따라 결정되는 보상값을 이용하여 영상데이터를 보상한다. 외부보상 방법은 센싱 전압을 디지털 데이터로 변환하기 위한 아날로그 디지털 변환기가 필요할 뿐만 아니라, 실시간 보상이 불가능한 단점이 있다.
내부보상 방법은 구동 소자의 문턱전압의 크기에 관계없이 구동 소자를 경유하는 구동전류를 이용하여 보상하며, 실시간 보상이 가능하다. 하지만, 내부보상 방법을 적용하기 위해서는 픽셀에 많은 수의 트랜지스터들이 필요하기 때문에 회로가 복잡해지고 개구율이 줄어드는 단점이 있다.
본 발명은 구동 소자의 전기적 특성 변화를 빠르고 정확하게 보상할 수 있는 표시장치와 그 구동 방법을 제공한다.
본 발명의 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 표시장치는 제N(N은 양의 정수) 픽셀 라인의 픽셀 회로에 데이터 전압을 공급하는 데이터 구동부를 포함한다.
상기 픽셀 회로는 픽셀 구동 전압이 인가되는 제1 전극, 제1 노드에 연결된 게이트 전극, 및 제2 노드에 연결된 제2 전극을 포함한 구동 소자; 상기 구동 소자로부터의 전류에 따라 보상 단계에서 발광하는 발광 소자; 상기 보상 단계에서 데이터 라인을 상기 제1 노드에 연결하는 제1 스위치 소자; 및 상기 보상 단계에서 피드백 라인을 상기 제2 노드에 연결하는 제2 스위치 소자를 포함한다.
상기 데이터 구동부는 픽셀 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환기; 상기 초기화 단계에서 상기 데이터 전압을 상기 데이터 라인과 상기 피드백 라인에 공급하는 스위치 회로; 및 상기 보상 단계에서, 상기 피드백 라인으로부터의 피드백 전압과 상기 데이터 전압을 비교하여 상기 피드백 전압과 상기 데이터 전압의 차이만큼 변하는 데이터 전압을 상기 데이터 라인에 공급하는 연산 증폭기를 포함한다.
상기 표시장치의 구동 방법은 상기 초기화 단계에서, 상기 데이터 라인과 피드백 라인에 데이터 전압을 인가하는 단계; 및 상기 초기화 단계 이후의 보상 단계에서 연산 증폭기를 통해 구동 소자의 전기적 특성 변화 만큼 보상된 데이터 전압을 구동 소자의 게이트에 인가하는 단계를 포함한다.
본 발명은 발광 소자의 애노드 전압과 실질적으로 동일한 데이터 전압으로 데이터 라인과 피드백 라인을 초기화한 후, 데이터 전압과 피드백 전압의 차이만큼 보상된 데이터 전압을 구동 소자의 게이트 전극에 인가함으로써 보상 시간을 1 수평 기간(1H) 이내로 줄일 수 있다.
본 발명은 하나의 연산 증폭기(Operational amplifier)를 3개의 Feedback Topology(Analog Buffer & SC Amplifier & Feedback Trans-Conductance)로 제어하여 단순한 보상 회로로 구동 소자의 전기적 특성 변화를 보상할 수 있다. 또한, 본 발명은 Feedback Trans-conductance 회로의 특징을 이용하여 보상 전류의 정확성을 높일 수 있다.
본 발명은 데이터 전압으로 데이터 라인과 피드백 라인을 초기화하여 데이터 전압의 변화에 관계 없이 1 수평 기간 이내의 짧은 보상 시간 내에서 보상 전류를 정확하게 설정할 수 있다.
나아가, 본 발명은 이전 픽셀 라인의 픽셀 데이터와 현재 픽셀 라인의 픽셀 데이터를 비교하여 인접한 픽셀 라인들 간의 픽셀 데이터가 동일할 때 현재 픽셀 라인의 픽셀들에서 초기화 단계를 생략하여 보상 시간의 증가 없이 소비 전력을 줄일 수 있다.
본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 표시장치를 나타내는 블록도이다.
도 2는 본 발명의 제1 실시예에 따른 보상부와 픽셀 회로 그리고 픽셀 회로의 구동 신호를 보여 주는 도면이다.
도 3은 비교기에 입력되는 데이터 전압을 보여 주는 도면이다.
도 4 내지 도 6은 도 2에 도시된 풀다운 회로를 상세히 보여 주는 회로도들이다.
도 7은 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다.
도 8은 본 발명의 제2 실시예에 따른 보상부와 픽셀 회로 그리고 픽셀 회로의 구동 신호를 보여 주는 도면이다.
도 9는 도 8에 도시된 회로의 초기화 단계를 보여 주는 회로도이다.
도 10은 도 9에 도시된 회로의 초기화 단계를 보여 주는 회로도이다.
도 11은 본 발명의 제3 실시예에 따른 보상부와 픽셀 회로를 보여 주는 회로도이다.
도 12는 도 11에 도시된 보상부와 픽셀 회로의 동작을 보여 주는 파형도이다.
도 13은 도 11에 도시된 회로의 제1 초기화 단계를 보여 주는 회로도이다.
도 14는 도 11에 도시된 회로의 제2 초기화 단계를 보여 주는 회로도이다.
도 15는 도 11에 도시된 회로의 보상 단계를 보여 주는 회로도이다.
도 16은 본 발명의 효과를 검증하기 위한 시뮬레이션 결과를 보여 주는 도면이다.
도 17은 본 발명의 다른 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명은 도면에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 실질적으로 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 발명 상에서 언급된 “구비한다”, “포함한다”, “갖는다”, “이루어진다” 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수로 해석될 수 있다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 구성요소들 간에 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 그 구성요소들 사이에 하나 이상의 다른 구성 요소가 개재될 수 있다.
구성 요소들을 구분하기 위하여 제1, 제2 등이 사용될 수 있으나, 이 구성 요소들은 구성 요소 앞에 붙은 서수나 구성 요소 명칭으로 그 기능이나 구조가 제한되지 않는다. 특허청구범위는 필수 구성 요소를 중심으로 기재되기 때문에 특허청구범위의 구성 요소 명칭 앞에 붙은 서수와 실시예의 구성 요소 명칭 앞에 붙은 서수가 일치되지 않을 수 있다.
이하의 실시예들은 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하다. 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
본 발명의 픽셀 회로, 게이트 구동부 등은 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 MOSFET (metal-oxide-semiconductor field effect transistor) 또는 n 채널 MOSFET 구조의 트랜지스터로 구현될 수 있다.
트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.
이하에서, 픽셀 회로의 트랜지스터들이 p 채널 트랜지스터로 구현된 예를 설명하나, 본 발명은 이에 한정되지 않는다.
게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 트랜지션한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.
도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는 픽셀(P)들이 매트릭스 형태로 배치된 표시패널(100)과, 데이터라인들(DL1~DLn, n은 자연수)과 피드백 라인들(FL1~FLn)에 연결된 데이터 구동부(400)와, 게이트라인들(GL1~GLm, m은 자연수)에 연결된 게이트 구동부(300)와, 데이터 구동부(400) 및 게이트 구동부(300)의 구동 타이밍을 제어하기 위한 타이밍 콘트롤러(200)를 구비한다.
표시패널(100)의 화면은 영상이 표시되는 픽셀 어레이를 포함한다. 픽셀 어레이는 데이터 라인들(DL1~DLn) 및 피드백 라인들(FL1~FLn)과, 데이터 라인들(DL1~DLn) 및 피드백 라인들(S1~Sn)과 교차되는 게이트 라인들(GL1~GLm)과, 이러한 신호 라인들(DL1~DLn, FL1~FLn, GL1~GLm)에 의해 정의된 매트릭스 형태로 배치된 픽셀(P)을 포함한다.
픽셀 어레이의 해상도가 n*m 일 때, 픽셀 어레이(AA)는 n 개의 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 m 개의 픽셀 라인들(HL1~HLm)을 포함한다. 픽셀 컬럼은 y축 방향을 따라 배치된 픽셀들을 포함한다. 픽셀 라인은 x축 방향을 따라 배치된 픽셀들을 포함한다. 1 수평 기간(1H)은 1 프레임 기간을 m 개의 픽셀 라인(L1~Lm) 개수로 나눈 시간이다. 1 수평 기간(1H)에 1 픽셀 라인의 픽셀들에 픽셀 데이터가 기입된다.
픽셀들(P) 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수도 있다. 서브 픽셀들 각각은 픽셀 회로를 포함한다.
픽셀 회로는 도 2와 같이 발광 소자, 다수의 트랜지스터, 및 커패시터를 포함할 수 있다. 발광 소자는 OLED로 구현될 수 있다. 이하에서, 픽셀은 서브 픽셀로 해석될 수 있다.
서브 픽셀들 각각은 한 쌍의 데이터 라인 및 피드백 라인과, 게이트 라인에 연결된다. 게이트 라인은 스캔 신호가 인가되는 스캔 라인, 및 발광 제어 신호(이하, "EM 신호"라 함)가 인가되는 EM 라인으로 나뉘어질 수 있다.
표시패널(100) 상에 터치 센서들이 배치되어 터치 스크린(touch screen)이 구현될 수 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.
타이밍 콘트롤러(200)는 호스트 시스템(20)으로부터 입력 영상의 픽셀 데이터와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 콘트롤러(200)에 수신되는 입력 영상의 픽셀 데이터는 디지털 신호이다. 타이밍 콘트롤러(130)는 픽셀 데이터를 데이터 구동부(400)로 전송한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.
타이밍 콘트롤러(200)는 호스트 시스템(20)으로부터 수신된 타이밍 신호를 바탕으로 데이터 구동부(400)를 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(300)를 제어하기 위한 게이트 타이밍 제어신호를 생성하여 데이터 구동부(400)와 게이트 구동부(300)의 동작 타이밍을 제어할 수 있다. 타이밍 콘트롤러(200)로부터 출력된 게이트 타이밍 제어신호의 전압 레벨은 도시하지 않은 레벨 시프터(Level shifter)를 통해 게이트 온 전압(VGL)과 게이트 오프 전압(VGH)으로 변환되어 게이트 구동부(300)에 공급될 수 있다. 레벨 시프터는 게이트 타이밍 제어신호의 로우 레벨 전압(low level voltage)을 게이트 로우 전압(VGL)으로 변환하고, 게이트 타이밍 제어신호의 하이 레벨 전압(high level voltage)을 게이트 하이 전압(VGH)으로 변환한다.
타이밍 콘트롤러(200)는 정상 구동 모드(normal driving mode)에서 프레임 레이트(Frame rate)를 입력 프레임 주파수 보다 높게 조정할 수 있다. 예를 들어, 타이밍 콘트롤러(130)는 입력 프레임 주파수를 i(i는 2 이상의 양의 정수) 배 체배하여 프레임 주파수×i(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 데이터 구동부(400)와 게이트 구동부(300)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz이다.
타이밍 콘트롤러(200)는 저소비 전력 모드에서 프레임 주파수를 입력 영상의 프레임 주파주 보다 낮은 주파수 예를 들어, 1Hz ~ 30Hz 사이의 주파수로 낮추어 픽셀들의 리프레쉬 레이트(Refresh rate)를 낮출 수 있다. 저소비 전력 모드에서 데이터 구동부(400)와 게이트 구동부(300)의 구동 시간이 짧아지므로 소비전력이 감소된다.
저소비 전력 모드는 화면 상에 영상을 재현하는 정상 구동 모드에 비하여 표시패널 구동회로와 픽셀들의 구동 주파수를 낮춘다. 저소비 전력 모드에서 프레임 주파수가 1 Hz로 낮아진 예를 보여 준다. 저소비 전력 모드에서 픽셀들에 기입되는 픽셀 데이터는 정상 구동 모드에 비하여 낮은 주파수로 갱신(update)된다. 데이터 구동부(400)와 게이트 구동부(300)는 저소비 전력 모드에서 60 프레임 기간 중에서 제1 프레임 기간에 입력 영상의 픽셀 데이터를 픽셀들에 기입하고 나머지 59 프레임 기간 동안 데이터를 출력하지 않는다. 픽셀들은 저소비 전력 모드 매 1초 단위로 제1 프레임 기간에 픽셀 데이터를 픽셀 데이터에 기입하고, 나머지 시간 동안 픽셀 내의 커패시터에 저장된 데이터 전압으로 구동된다.
타이밍 콘트롤러(200)는 이전 픽셀 라인의 픽셀 데이터와 현재 픽셀 라인의 픽셀 데이터를 비교하여 인접한 픽셀 라인들 간의 픽셀 데이터가 동일할 때 현재 픽셀 라인의 픽셀들에서 초기화 단계를 생략하여 보상 시간의 증가 없이 소비 전력을 줄일 수 있다.
데이터 구동부(400)는 디지털-아날로그 변환기(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 매 프레임 마다 타이밍 콘트롤러(200)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터를 아날로그 감마 보상 전압으로 변환하여 데이터 신호의 전압(데이터 전압)를 출력한다. 데이터 구동부(400)는 데이터 전압을 데이터 라인들(DL1~DLn)과 피드백 라인들(FL1~FLn)에 공급하여 데이터 라인들(DL1~DLn)과 피드백 라인들(FL1~FLn)을 데이터 전압(Vdata)으로 초기화한 후, 동일한 데이터 전압을 데이터 라인들(DL1~DLn)에 공급한다.
게이트 구동부(300)는 도시하지 않은 레벨 시프터(Level shifter)로부터 수신된 게이트 타이밍 제어신호를 입력 받아 게이트 신호를 발생하여 게이트 라인들(GL1~GLm)에 공급한다. 게이트 라인들(GL1~GLn)에 인가되는 게이트 신호는 픽셀 회로의 스위치 소자를 턴-온(turn-on)시켜 픽셀 데이터가 기입되는 픽셀 라인들(HL1~HLn)을 순차적으로 선택한다. 게이트 신호는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 트랜지션(transition)하는 펄스 신호로 발생될 수 있다. 게이트 신호는 도 2에 도시된 바와 같이 스캔 신호(SCAN)와 EM 신호를 포함할 수 있다.
호스트 시스템(20)은 TV(Television) 시스템, 셋톱박스 시스템, 네비게이션 시스템, 컴퓨터 시스템, 홈 시어터 시스템, 모바일 시스템, 웨어러블 시스템, 차량용 시스템 중 어느 하나일 수 있다. 모바일 기기와 웨어러블 기기에서 데이터 구동부(400), 타이밍 콘트롤러(200), 레벨 시프터 등은 하나의 드라이브 IC에 집적될 수 있다.
이하의 실시예에서, 픽셀 회로는 제N(N은 양의 정수) 픽셀 라인에 배치된 서브 픽셀로 가정한다.
도 2는 본 발명의 제1 실시예에 따른 보상부와 픽셀 회로 그리고 픽셀 회로의 구동 신호를 보여 주는 도면이다. 도 2에서, "DIC"는 데이터 구동부(400)를 나타낸다.
도 2를 참조하면, 픽셀 회로는 픽셀 구동 전압(ELVDD)이 인가되는 제1 전극, 제1 노드(N1)에 연결된 게이트 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함한 구동 소자(DT)를 포함한다. 또한, 픽셀 회로는 구동 소자(DT)로부터의 전류(ITFT)에 따라 보상 단계에서 발광하는 발광 소자(OLED), 보상 단계에서 데이터 라인(DL)을 제1 노드(DL)에 연결하는 제1 스위치 소자(T1), 보상 단계에서 피드백 라인(FL)을 제2 노드(N2)에 연결하는 제2 스위치 소자, 및 구동 소자(DT)의 게이트 전극과 제1 전극 사이에 연결된 커패시터(Cst)를 포함한다. 커패시터(Cst)는 구동 소자(DT)의 게이트-소스간 전압(Vgs)을 충전한다.
픽셀 회로는 보상 단계에서 제2 노드(N2)를 발광 소자(OLED)의 애노드 전극에 연결하는 제3 스위치 소자(T3)를 더 포함할 수 있다. 구동 소자(DT)와 스위치 소자들(T1, T2, T3)은 p 채널 트랜지스터로 구현될 수 있다.
제1 및 제2 스위치 소자들(T1, T2)은 초기화 단계에서 오프 상태이고, 보상 단계에서 발생되는 스캔 신호(SCAN)의 게이트 온 전압(VGL) 즉, 스캔 펄스에 응답하여 턴-온된다. 제3 스위치 소자(T3)는 초기화 단계에서 EM 신호(EM)의 게이트 오프 전압(VGH)에 따라 오프 상태를 유지하고, 보상 단계에서 EM 신호(EM)의 게이트 온 전압(VGL)에 응답하여 턴-온된다.
발광 소자(OLED)는 애노드 전극과 캐소드 전극 사이에 형성된 유기 화합물층을 포함한 OLED로 구현될 수 있다. 유기 화합물층은 정공주입층(Hole Injection layer, HIL), 정공수송층(Hole transport layer, HTL), 발광층(Emission layer, EML), 전자수송층(Electron transport layer, ETL) 및 전자주입층(Electron Injection layer, EIL)을 포함할 수 있으나, 이에 한정되지 않는다. 발광 소자(OLED)의 애노드 전극에 발광 소자(OLED)의 문턱 전압 이상의 전압이 인가되면 정공수송층(HTL)을 통과한 정공과 전자수송층(ETL)을 통과한 전자가 발광층(EML)으로 이동되어 여기자를 형성하고, 그 결과 발광층(EML)이 가시광을 발생하게 된다.
발광 소자(OLED)의 애노드 전극은 제2 노드(N2)를 통해 구동 소자(DT)와 제2 스위치 소자(T2)에 연결된다. 발광 소자(OLED)의 캐소드 전극에 저전위 전원 전압(ELVSS)이 인가된다. 구동 소자(DT)는 게이트-소스 간 전압(Vgs)에 따라 발광 소자(OLED)에 전류를 공급하여 발광 소자(OLED)를 구동한다. 발광 소자(OLED)는 구동 소자(DT)를 통해 흐르는 전류(ITFT)에 의해 발광한다. 발광 소자(OLED)의 전류패스는 제3 스위치 소자(T3)에 의해 스위칭된다.
제1 스위치 소자(T1)는 스캔 신호(SCAN)의 게이트 온 전압(VGL) 즉, 스캔 펄스에 응답하여 데이터 라인(DL)을 구동 소자(DT)의 게이트 전극에 연결한다. 제1 스위치 소자(T1)는 스캔 라인(SL)에 연결된 게이트, 데이터 라인(DL)에 연결된 제1 전극 및 제1 노드(N1)에 연결된 제2 전극을 포함한다.
제2 스위치 소자(T2)는 스캔 신호(SCAN)의 게이트 온 전압(VGL)에 응답하여 구동 소자(DT)의 드레인을 피드백 라인(FL)에 연결한다. 제2 스위치 소자(T2)는 스캔 라인(SL) 연결되는 게이트, 제2 노드(N2)에 연결되는 제1 전극, 및 피드백 라인(FL)에 연결된 제2 전극을 포함한다.
제1 및 제2 스위치 소자들(T1, T2)은 스캔 펄스에 응답하여 초기화 단계(Pi) 내에서 턴-온되어 보상 단계(Pc)에서 온 상태를 유지할 수 있다.
제3 스위치 소자(T3)는 EM 신호(EM)의 게이트 온 전압(VGL)에 응답하여 구동 소자(DT)의 제2 전극을 발광 소자(OLED)의 애노드 전극에 연결한다. 제3 스위치 소자(T3)는 EM 라인(EL)에 연결된 게이트, 제2 노드(N2)에 연결된 제1 전극 및 발광 소자(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다.
데이터 구동부(DIC)의 DAC(501)는 도 3과 같은 데이터 전압(Vdata)을 출력한다. DAC(501)는 픽셀 데이터를 데이터 전압으로 변환한다.
데이터 전압(Vdata)은 발광 소자(OLED)의 애노드 전압(Vand)과 실질적으로 동일한 전압이다. 일반적으로, 구동 소자(DT)가 p 채널 트랜지스터로 구현되면, 데이터 전압(Vdata)은 계조가 높을수록 전압이 낮아지는 역감마 커브 특성의 전압이다. 이에 비하여, 본 발명의 데이터 전압(Vdata)은 표현 가능한 계조 범위에서 발광 소자(OLED)의 애노드 전압과 같은 전압 범위(voltage range)를 가지며, 도 3과 같이 계조가 높을수록 전압이 높아지는 정감마 커브 특성의 전압인 것에 주의하여야 한다.
도 3에 도시된 바와 같이 데이터 전압(Vdata)이 발광 소자(OLED)의 애노드 전압(Vand)과 실질적으로 같기 때문에 초기화 단계에서 데이터 라인(DL)이 애노드 전압(Vand)과 같거나 유사한 전압으로 초기화될 수 있다. 그 결과, 본 발명은 발광 소자(OLED)를 구동하기 위한 구동 소자(DT)의 게이트 전압을 빠르게 데이터 전압(data)의 타겟 전압(target voltage)으로 충전하여 보상 시간을 1 수평 기간(1H) 이내로 줄일 수 있다. 초기화 단계(Pi)와 보상 단계(Pc)에 필요한 시간은 도 2에 도시된 바와 같이 1 수평 기간(1H) 이내의 시간으로 설정된다.
데이터 구동부(DIC)의 보상부(500)는 초기화 단계(Pi)에서 데이터 전압을 데이터 라인(DL)과 피드백 라인(FL)에 공급하는 스위치 회로, 보상 단계(Pc)에서 피드백 라인(FL)으로부터의 피드백 전압과 데이터 전압을 비교하여 피드백 전압과 데이터 전압의 차이만큼 변하는 데이터 전압을 데이터 라인(DL)에 공급하는 비교기를 포함한다. 버퍼(504)는 DAC(501)의 출력단자와 스위치 회로 사이에 연결되어 스위치 회로에 데이터 전압을 공급한다.
스위치 회로는 버퍼(504), 제1 및 제2 초기화 스위치 소자 등을 포함한다. 버퍼(504)는 DAC(501)로부터의 데이터 전압(Vdata)을 제1 및 제2 초기화 스위치 소자들(S011, SO12)에 공급한다. 제1 초기화 스위치 소자(S011)는 버퍼(504)의 출력단자와 피드백 라인(FL) 사이에 연결되어 초기화 단계(Pi)에서 스위치 신호(S01)의 온 전압(H)에 따라 턴-온되어 피드백 라인(FL)에 데이터 전압(Vdata)을 공급한다. 제2 초기화 스위치 소자(S012)는 버퍼(504)의 출력단자와 데이터 라인(DL) 사이에 연결되어 초기화 단계(Pi)에서 스위치 신호(S01)의 온 전압(H)에 따라 턴-온되어 데이터 라인(DSL)에 데이터 전압(Vdata)을 공급한다. 따라서, 초기화 단계(Pi)에서, 데이터 라인(DL)과 피드백 라인(FL)은 데이터 전압으로 초기화된다.
초기화 단계(Pi)에서, EM 신호(EM)는 게이트 오프 전압(VGH)이다. 픽셀 회로의 제3 스위치 소자(T3)가 초기화 단계(Pi)에서 오프 상태를 유지하여 발광 소자(OLED)에 전류가 공급되지 않기 때문에 발광 소자(OLED)는 초기화 상태(Pi)에서 발광되지 않는다. EM 신호(EM)는 보상 단계(Pc)에서 게이트 온 전압(VGL)으로 반전된다. 따라서, 제3 스위치 소자(T3)는 보상 단계(Pc)에서 턴-온되어 구동 소자(DT)와 발광 소자(OLED) 사이의 전류 패스(current path)를 형성한다.
초기화 단계(Pi) 이후에 보상 단계(Pc)가 실시된다. 보상 단계(Pc)에서 현재 픽셀 라인의 데이터 전압(Vdata)에 동기되는 스캔 신호(SCAN)가 게이트 온 전압(VGL)으로 발생된다. 스캔 신호(SCAN)는 도 2에서 점선으로 나타낸 바와 같이 초기화 단계(Pi) 내에서 게이트 온 전압(VGL)으로 발생될 수 있다. 스위치 신호(S01)는 보상 단계(Pc)에서 오프 전압(L)을 유지한다. 따라서, 보상 단계(Pc)에서 초기화 스위치 소자들은 오프 상태를 유지하고, 픽셀 회로의 스위치 소자들(T1, T2)이 턴-온된다.
보상 단계(Pc)에서, 비교기(502)는 픽셀 회로의 제2 노드 전압과 데이터 전압(Vdata)을 비교 결과로 얻어진 차전압을 출력한다. 비교기(502)로부터 출력된 제2 노드 전압과 데이터 전압(Vdata) 간의 차전압은 구동 소자(DT)의 전기적 특성 변화가 보상된 데이터 전압(Vdata)이다. 픽셀 회로의 제1 및 제2 스위치 소자(T1, T2)는 보상 단계(Pc)에서 턴-온되거나 초기화 단계(Pi)에서 턴-온되어 보상 단계(Pc)에서 온 상태를 유지할 수 있다. 따라서, 비교기(502)로부터 출력된 데이터 전압(Vdata)은 픽셀 회로의 제1 노드(N1)에 연결된 구동 소자(DT)의 게이트 전극에 인가되고 커패시터(Cst)에 충전된다.
비교기(502)는 구동 소자(DT)의 전기적 특성 변화를 실시간으로 보상한다. 구동 소자(DT)의 전기적 특성은 구동 소자(DT)의 문턱 전압과 이동도가 반영되어 있다. 비교기(502)는 반전 입력단자(-)와 비반전 입력단자(+)를 갖는 연산 증폭기(Op-Amp, Operational amplifier)로 구현될 수 있다. 비교기(502)는 DAC(501)의 출력단자에 연결된 반전 입력단자(-), 풀다운 회로(503)와 연결된 비반전 입력단자(+) 및 데이터 라인(DL)에 연결된 출력단자를 포함한다.
비교기(502)의 반전 입력단자(-)에 인가되는 데이터 전압(Vdata)과 비반전 입력단자(+)에 인가되는 피드백 전압을 비교하여 출력 전압을 조절한다. 피드백 전압은 제2 노드 전압 즉, 구동 소자(DT)의 제2 전극(또는 드레인) 전압과 같은 피드백 라인(FL)의 전압이다.
초기화 단계(Pi)에서 데이터 라인(DL)과 피드백 라인(FL)이 데이터 전압(Vdata)으로 충전된 상태에서 비교기(502)로부터 출력된 데이터 전압(Vdata)이 데이터 라인(DL)에 인가되기 때문에 보상 단계(Pi)의 보상 시간 내에서 구동 소자(DT)의 게이트 전압이 이 구동 소자(DT)의 전기적 특성 변화가 보상된 데이터 전압(Vdata)의 타겟 전압까지 빠르게 도달한다. 보상 시간은 보상 단계를 수행하는 데에 필요한 시간이고, 1 수평 기간(1H) 이내의 시간이다. 따라서, 본 발명은 1 수평 기간(1H) 내의 보상 시간에 구동 소자(DT)의 전기적 특성 변화가 보상된 데이터 전압(Vdata)을 구동 소자(DT)의 게이트 전극에 인가할 수 있다.
비교기(502)는 반전 입력단자(-)과 비반전 입력단자(+)의 전압을 비교하여, 반전 입력단자(-)에 인가되는 데이터 전압(Vdata)이 비반전 입력단자(+)에 인가되는 피드백 전압 보다 클 경우에 출력 전압을 낮춘다. 비교기(502)는 반전 입력단자(-)에 인가되는 데이터 전압(Vdata)이 비반전 입력단자(+)에 인가되는 피드백 전압 보다 작을 경우에 출력 전압을 높인다. 피드백 전압은 구동 소자(DT)의 전기적 특성 변화가 반연된 제2 노드(N2)의 전압이다. 따라서, 비교기(502)는 보상 단계에서 구동 소자(DT)의 전기적 특성 변화가 실시간 보상된 데이터 전압(Vdata)을 출력한다.
풀다운 회로(503)는 피드백 라인(FL) 및 비교기(502)의 비반전 입력단자(+)에 연결된다. 풀다운 회로(503)는 소정의 임피던스를 갖는 회로로 구성될 수 있다. 풀다운 회로(503)는 픽셀 회로의 제1 및 제2 스위치 소자(T1, T2)가 턴-온될 때 제2 노드(N2)와 피드백 라인(FL)의 전류를 방전시켜 제2 노드(N2)의 전압을 풀다운시킨다.
풀다운 회로(503)에 의해 비교기(502)의 비반전 입력단자(+)에 인가되는 피드백 전압이 적절히 낮아진다. 풀다운 회로(503)가 없으면, 피드백 라인(FL)의 전압이 과도하게 높아져 비교기(502)의 출력 전압이 높아지고, 그 결과 구동 소자(DT)가 턴-오프될 수 있다. 풀다운 회로(503)는 도 4 내지 도 9에 도시된 바와 같이 구현될 수 있다.
풀다운 회로(503)는 도 4에 도시된 바와 같이 피드백 라인(FL)과 저전위 전원 전압(ELVSS)의 입력단자에 연결된 다이오드(D)를 포함할 수 있다. 피드백 라인(FL)의 전압이 다이오드(D)의 문턱 전압 이상 높을 때 다이오드(D)가 턴-온되어 피드백 라인(FL)의 전압이 방전된다. 따라서, 다이오드(D)가 턴-온될 때 구동 소자(DT)의 제2 전극 전압 즉, 제2 노드(N2)의 전압이 낮아진다. 다이오드(D)의 구동 특성은 유기발광 다이오드(OLED)의 구동 특성과 동일하게 설정될 수 있다.
풀다운 회로(503)는 도 5에 도시된 바와 같이 피드백 라인(FL)과 저전위 전원 전압(ELVSS)의 입력단자 사이에 연결된 저항(R)을 포함할 수 있다. 저계조에서 피드백 라인(FL)의 전류가 낮기 때문에 피드백 라인(FL)의 전압이 다이오드(D)의 문턱 전압 보다 낮을 수 있다. 이 경우, 다이오드(D)가 턴-온되지 않기 때문에 피드백 라인(FL)의 전압이 풀다운되지 않을 수 있다. 저항(R)은 저계조에서 피드백 라인(FL)의 전류가 낮더라도 피드백 라인(FL)의 전압을 풀다운시킬 수 있다.
풀다운 회로(503)는 도 6에 도시된 바와 같이 피드백 라인(FL)과 저전위 전원 전압(ELVSS)의 입력단자 사이에서 병렬로 연결된 다이오드(D) 및 저항(R)을 포함할 수 있다. 다이오드(D)는 피드백 라인(FL)의 전압이 자신의 문턱 전압 이상 높아질 때 턴-온되어 피드백 라인(FL)의 전압을 방전시킨다. 저항(R3)은 다이오드(DI)가 턴-온되지 않는 저계조의 낮은 전류에서 피드백 라인(FL)를 방전시킨다.
도 7은 본 발명의 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다. 도 7에 도시된 구동 방법은 모든 실시예들에 적용될 수 있다.
도 7을 참조하면, 본 발명은 픽셀 회로에 연결된 데이터 라인(DL)과 피드백 라인(FL)에 데이터 전압(Vdata)을 인가하여 데이터 라인(DL)과 피드백 라인(FL)의 전압을 데이터 전압(Vdata)으로 초기화한다(ST1). 초기화 단계에 의해 데이터 라인(DL)의 전압이 데이터 전압(Vdata)의 타겟 전압과 가까운 전압으로 충전되어 보상 시간이 대폭 감소될 수 있다. 또한, 보상 단계에서 구동 소자(DT)가 턴-온될 때 피드백 전압이 빠르게 상승하기 때문에 피드백 전압이 구동 소자(DT)의 전기적 특성 변화에 빠르게 응답하기 때문에 보상 시간 내에 오차 없이 실시간 보상이 가능하게 된다.
이어서, 본 발명은 보상 단계에서 비교기(502)를 통해 구동 소자(DT)의 전기적 특성 변화 만큼 보상된 데이터 전압(Vdata)을 구동 소자(DT)의 게이트 전극에 인가한다(ST2). 보상 단계에서 발광 소자(OLED)는 구동 소자(DT)를 통해 흐르는 전류(ITFT)에 의해 픽셀 데이터의 계조에 따른 타겟 휘도로 발광될 수 있다.
도 8은 본 발명의 제2 실시예에 따른 보상부와 픽셀 회로 그리고 픽셀 회로의 구동 신호를 보여 주는 도면이다. 도 8에서 픽셀 회로는 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.
도 8을 참조하면, DAC(501)는 픽셀 데이터를 데이터 전압으로 변환한다. 데이터 전압(Vdata)은 발광 소자(OLED)의 애노드 전압(Vand)과 실질적으로 동일한 전압이다. 데이터 전압(Vdata)이 발광 소자(OLED)의 애노드 전압(Vand)과 실질적으로 같기 때문에 초기화 단계에서 데이터 라인(DL)이 애노드 전압(Vand)과 같거나 유사한 전압으로 초기화될 수 있다. 그 결과, 본 발명은 발광 소자(OLED)를 구동하기 위한 구동 소자(DT)의 게이트 전압을 빠르게 데이터 전압(data)의 타겟 전압(target voltage)으로 충전하여 보상 시간을 1 수평 기간(1H) 이내로 줄일 수 있다.
데이터 구동부(DIC)의 보상부(500)는 초기화 단계(Pi)에서 데이터 전압을 데이터 라인(DL)과 피드백 라인(FL)에 공급하는 스위치 회로, 초기화 단계(Pi)에서 아날로그 버퍼(Analog buffer)로 동작하여 초기화를 위한 데이터 전압(Vdata)을 출력하고 보상 단계(Pc)에서 피드백 전압과 데이터 전압(Vdata)을 비교하는 비교기로 동작하여 피드백 전압과 데이터 전압(Vdata)의 차이만큼 보상된 데이터 전압(Vdata)을 데이터 라인(DL)에 공급하는 연산 증폭기(505)를 포함한다.
스위치 회로는 연산 증폭기(505)의 입력단자들과 출력단자의 연결 관계를 변경하여 초기화 단계(Pi)에서 연산 증폭기(505)를 아날로그 버퍼로 동작시킨 후에, 보상 단계(Pc)에서 연산 증폭기(505)를 비교기로 동작시킨다. 초기화 스위치 소자들은 스위치 신호(SO1)의 온 전압(H)에 따라 턴-온되는 제1 내지 제3 스위치 소자들(S011, S012, S013)과, 반전 스위치 신호(/SO1)의 온 전압(H)에 따라 턴-온되는 제4 및 제5 스위치 소자들(/S014, /S015)을 포함한다.
제1 스위치 소자(S011)는 DAC(501)의 출력단자와 연산 증폭기(505)의 비반전 입력단자(+) 사이에 연결되어 초기화 단계(Pi)에서 스위치 신호(S01)의 온 전압(H)에 따라 턴-온되어 DAC(501)의 출력단자를 연산 증폭기(505)의 비반전 입력단자(+)에 연결한다. 제2 스위치 소자(S012)는 연산 증폭기(505)의 반전 입력단자(-)와 데이터 라인(DL) 사이에 연결되어 초기화 단계(Pi)에서 스위치 신호(S01)의 온 전압(H)에 따라 턴-온되어 연산 증폭기(505)의 반전 입력단자(-)를 데이터 라인(DL)에 연결한다. 제3 스위치 소자(S013)는 연산 증폭기(505)의 출력단자와 피드백 라인(FL) 사이에 연결되어 초기화 단계(Pi)에서 스위치 신호(S01)의 온 전압(H)에 따라 턴-온되어 연산 증폭기(505)의 출력단자를 피드백 라인(FL)에 연결한다.
제4 스위치 소자(/S014)는 DAC(501)의 출력단자와 연산 증폭기(505)의 반전 입력단자(-) 사이에 연결되어 보상 단계(Pc)에서 스위치 신호(S01)의 역위상으로 발생되는 반전 스위치 신호(/S01)의 온 전압(H)에 따라 턴-온되어 DAC(501)의 출력단자를 연산 증폭기(505)의 반전 입력단자(-)에 연결한다.
제5 스위치 소자(/S015)는 연산 증폭기(505)의 비반전 입력단자(+)와 피드백 라인(FL) 사이에 연결되어 보상 단계(Pc)에서 반전 스위치 신호(/S01)의 온 전압(H)에 따라 턴-온되어 연산 증폭기(505)의 비반전 입력단자(+)를 피드백 라인(FL)에 연결한다.
연산 증폭기(505)는 초기화 단계(Pi)에서 스위치 회로에 의해 도 9에 도시된 바와 같이 아날로그 버퍼로 동작한다. 이 때, 데이터 전압(Vdata)이 연산 증폭기(505)의 비반전 입력단자(+)에 입력되고, 이 데이터 전압(Vdata)이 데이터 라인(DL)과 피드백 라인(FL)에 인가된다.
연산 증폭기(505)는 보상 단계(Pc)에서 스위치 회로에 의해 도 10에 도시된 바와 같이 비교기로 동작한다. 이 때, 데이터 전압(Vdata)이 연산 증폭기(505)의 반전 입력단자(-)에 입력된다. 보상 단계(Pc)에서 픽셀 회로의 스위치 소자들(T1, T2, T3)이 턴-온된다. 연산 증폭기(505)는 보상 단계(Pc)에서 비교기로 동작하여 데이터 전압(Vdata)과 피드백 전압을 비교하여 그 차이 만큼 데이터 전압(Vdata)을 보상하여 데이터 라인(DL)에 공급한다. 피드백 전압은 보상 단계에서 턴-온된 구동 소자(DT)의 전기적 특성에 따라 그 전압이 결정된다.
풀다운 회로(503)는 도 8 내지 도 10에서 저항(R)만으로 예시되었으나, 도 4피드백 내지 도 6에 도시된 회로로 구현될 수 있다.
도 11은 본 발명의 제3 실시예에 따른 보상부와 픽셀 회로를 보여 주는 회로도이다. 도 12는 도 11에 도시된 보상부와 픽셀 회로의 동작을 보여 주는 파형도이다. 도 12에서 데이터 전압은 생략되어 있다. "VDL"은 데이터 라인의 전압이고, "VFL"은 피드백 라인의 전압이다.
도 13은 도 11에 도시된 회로의 제1 초기화 단계를 보여 주는 회로도이다. 도 14는 도 11에 도시된 회로의 제2 초기화 단계를 보여 주는 회로도이다. 도 15는 도 11에 도시된 회로의 보상 단계를 보여 주는 회로도이다. 이 실시예에서 픽셀 회로는 전술한 실시예들과 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다. 이 실시예에서, 보상부는 스위치 회로와 두 개의 커패시터를 이용하여 연산 증폭기(506)를 3개의 Feedback Topology(Analog Buffer & SC Amplifier & Feedback Trans-Conductance)로 제어한다.
도 11 및 도 12를 참조하면, 데이터 구동부(DIC)의 DAC(501)는 도 3과 같은 데이터 전압(Vdata)을 출력한다. DAC(501)는 픽셀 데이터를 데이터 전압으로 변환하여 출력한다. DAC(501) 또는 데이터 구동부(DIC)의 별도의 채널은 소정의 기준 전압(Vref)을 출력할 수 있다. 기준 전압(Vref)이 높은 전압으로 설정되면 제2 초기화 단계에서 출력되는 연산 증폭기(505)의 출력 전압(Vout)이 낮아질 수 있고, 기준 전압(Vref)이 낮아지면, 제2 초기화 단계에서 출력되는 연산 증폭기(505)의 출력 전압(Vout)이 높아질 수 있다. 기준 전압(Vref)은 구동 소자(DT)의 동작 전압에 따라 적절한 전압 레벨로 결정될 수 있다.
데이터 구동부(DIC)의 보상부(500)는 제1 초기화 단계(Pi1), 제2 초기화 단계(Pi2) 및 보상 단계(Pc)로 동작한다.
제1 초기화 단계(Pi1)에서, 제1 및 제3 스위치 신호(S1, S3)는 온 전압(H)이고, 제1 및 제3 반전 스위치 신호(/S1, /S3)는 오프 전압(L)이다. 제1 반전 스위치 신호(/S1)는 제1 스위치 신호(S1)의 역위상으로 발생된다. 제3 반전 스위치 신호(/S3)는 제3 스위치 신호(S3)의 역위상으로 발생된다. 제1 초기화 단계(Pi1)에서, 제2 스위치 신호(S2)는 오프 전압(L)이고, 제2 반전 스위치 신호(/S2)는 온 전압(H)이다. 제2 반전 스위치 신호(/S2)는 제2 스위치 신호(S2)의 역위상으로 발생된다.
제2 초기화 단계(Pi2)에서, 제2 및 제3 스위치 신호(S2, S3)는 온 전압(H)이고, 제2 및 제3 반전 스위치 신호(/S2, /S3)는 오프 전압(L)이다. 제2 초기화 단계(Pi2)에서, 제1 스위치 신호(S1)는 오프 전압(L)이고, 제1 반전 스위치 신호(/S1)는 온 전압(H)이다.
보상부(500)는 스위치 회로, 제1 및 제2 커패시터(C1, C2), 연산 증폭기(506) 등을 포함한다. 보상부(500)는 풀다운 회로를 더 포함할 수 있다.
스위치 회로는 제1 내지 제9 스위치 소자들(S11~/S39)을 포함한다.
제1 스위치 소자(S11)는 Vref 입력단자와 제1 커패시터(C1) 사이에 연결된다. 제1 스위치 소자(S11)는 제1 초기화 단계(Pi1)에서 제1 스위치 신호(S1)의 온 전압(H)에 응답하여 턴-온되어 Vref 입력단자를 제1 커패시터(C1)의 일측 전극에 연결한다. 제2 스위치 소자(S12)는 연산 증폭기(506)의 반전 입력단자(-)와 출력단자 사이에 연결된다. 제2 스위치 소자(S12)는 제1 초기화 단계(Pi1)에서 제1 스위치 신호(S1)의 온 전압(H)에 응답하여 턴-온되어 연산 증폭기(506)의 반전 입력단자(-)를 연산 증폭기(506)의 출력단자에 연결한다.
제3 스위치 소자(S33)는 연산 증폭기(506)의 반전 입력단자(-)와 제2 커패시터(C2) 사이에 연결된다. 제3 스위치 소자(S33)는 제1 및 제2 초기화 단계(Pi1, Pi2)에서 제3 스위치 신호(S3)의 온 전압(H)에 응답하여 턴-온되어 연산 증폭기(506)의 반전 입력단자(-)를 제2 커패시터(C2)의 일측 전극에 연결한다. 제4 스위치 소자(S34)는 제2 커패시터(C2)와 연산 증폭기(506)의 출력단자 사이에 연결된다. 제4 스위치 소자(S34)는 제1 및 제2 초기화 단계(Pi1, Pi2)에서 제3 스위치 신호(S3)의 온 전압(H)에 응답하여 턴-온되어 제2 커패시터(C2)의 타측 전극을 연산 증폭기(506)의 출력단자에 연결한다.
제5 스위치 소자(S35)는 연산 증폭기(506)의 비반전 입력단자(+) 및 피드백 라인(FL)과 Vdata 입력단자 사이에 연결된다. 제5 스위치 소자(S35)는 제1 및 제2 초기화 단계(Pi1, Pi2)에서 제3 스위치 신호(S3)의 온 전압(H)에 응답하여 턴-온되어 연산 증폭기(506)의 비반전 입력단자(+) 및 피드백 라인(FL)을 Vdata 입력단자에 연결한다. 제6 스위치 소자(/S26)는 제1 커패시터(C1)와 Vdata 입력단자 사이에 연결된다. 제6 스위치 소자(/S26)는 제1 초기화 단계(Pi1)와 보상 단계(Pc)에서 제2 반전 스위치 신호(/S2)의 온 전압(H)에 응답하여 턴-온되어 제1 커패시터(C1)의 타측 전극을 Vdata 입력단자에 연결한다.
제7 스위치 소자(S27)는 Vdata 입력단자와 제1 커패시터(C1) 사이에 연결된다. 제7 스위치 소자(S27)는 제2 초기화 단계(Pi2)에서 제2 스위치 신호(S2)의 온 전압(H)에 응답하여 턴-온되어 Vdata 입력단자를 제1 커패시터(C1)의 일측 전극에 연결한다. 제8 스위치 소자(/S18)는 제1 커패시터(C1)와 연산 증폭기(506)의 반전 입력단자(-) 사이에 연결된다. 제8 스위치 소자(/S18)는 제2 초기화 단계(Pi2)에서 제1 반전 스위치 신호(/S1)의 온 전압(H)에 응답하여 턴-온되어 제1 커패시터(C1)의 일측 전극을 연산 증폭기(506)의 반전 입력단자(-)에 연결한다.
제9 스위치 소자(/S39)는 연산 증폭기(506)의 비반전 입력단자(+) 및 피드백 라인(FL)과, 풀다운 회로(503) 사이에 연결된다. 제9 스위치 소자(/S39)는 보상 단계(Pc)에서 제3 반전 스위치 신호(/S3)의 온 전압(H)에 응답하여 턴-온되어 연산 증폭기(506)의 비반전 입력단자(+) 및 피드백 라인(FL)을 풀다운 회로(503)에 연결한다.
제1 초기화 단계(Pi1)에서, 도 12에 도시된 바와 같이 제1 및 제3 스위치 신호(S1,S3)와 제2 반전 스위치 신호(/S2)가 온 전압(H)으로 발생된다. 그 결과, 도 13에 도시된 바와 같이 제1 초기화 단계(Pi1)에서 제1 내지 제6 스위치 소자들(S11,S12, S33, S34, S35, /S26)이 턴-온된다. 이 때, 제1 커패시터(C1)는 기준 전압(Vref)과 데이터 전압(Vdata)의 차전압을 충전하고, 제2 커패시터(C2)는 방전되어 리셋(reset)된다. 제1 커패시터(C1)의 전하량(Q)은 제1 초기화 단계(Pi1)에서 Q=C1(Vref-Vdata)이다. 연산 증폭기(506)는 자신의 반전 입력단자(-)와 데이터 라인(DL)이 연결되어 피드백 루프(Feedback loop)가 형성된 버퍼로 동작한다. 제1 초기화 단계(Pi1)에서, 데이터 전압(Vdata)이 연산 증폭기(506)의 비반전 입력단자(+)에 입력된다. 제1 초기화 단계(Pi1)에서 버퍼로 동작하는 연산 증폭기(506)를 통해 데이터 라인(DL)에 데이터 전압(Vdata)이 인가되고, 피드백 라인(FL)에도 데이터 전압(Vdata)이 인가된다. 따라서, 제1 초기화 단계(Pi1)에서 데이터 라인(DL)과 피드백 라인(FL)은 데이터 전압(Vdata)으로 초기화된다. 제1 초기화 단계(Pi1)에서 스캔 신호(SCAN)와 EM 신호(EM)는 게이트 오프 전압(VGH)이기 때문에 구동 소자(DT)에서 전류(ITFT)가 흐르지 않는다.
제1 초기화 단계(Pi1)에서, 연산 증폭기(506)의 출력 전압(Vout)은 연산 증폭기(506)가 버퍼로 동작하기 때문에 Vout = Vdata이다.
제2 초기화 단계(Pi2)에서, 도 12에 도시된 바와 같이 제2 및 제3 스위치 신호(S2,S3)와 제1 반전 스위치 신호(/S1)가 온 전압(H)으로 발생된다. 그 결과, 제2 초기화 단계(Pi2)에서 도 14에 도시된 바와 같이 제3, 제4, 제5, 제7 및 제8 스위치 소자들(S33, S34, S35, S27, /S18)이 턴-온된다. 이 때, 제2 커패시터(C2)는 제1 커패시터(C1)로부터의 전하를 충전하고, 제1 커패시터(C1)는 리셋된다. 제2 커패시터(C2)의 전하량(Q)은 제2 초기화 단계(Pi2)에서 Q=C2(Vdata-VDL)이다. 연산 증폭기(506)는 자신의 반전 입력단자(-)와 출력 단자가 제2 커패시터(C2)를 사이에 두고 연결되어 피드백 루프(Feedback loop)가 형성된 비반전 증폭기(SC Amplifier, Switched Capacitor Amplifier)로 동작한다. 제2 초기화 단계(Pi2)에서, 데이터 전압(Vdata)이 연산 증폭기(506)의 비반전 입력단자(+)에 입력된다.
제2 초기화 단계(Pi2)에서, 전하량 보존 법칙 [C1(Vref - Vdata) = C2(Vdata - VDL)]과 커패시터들(C1, C2) 의 비율에 의해 데이터 라인(DL)의 전압(VDL)은 보상 전류를 흘릴 수 있는 구동 소자(DT)의 게이트 전압과 근접한 전압으로 초기화된다. 제2 초기화 단계(Pi2)에서 스캔 신호(SCAN)와 EM 신호(EM)는 게이트 오프 전압(VGH)이기 때문에 구동 소자(DT)에서 전류(ITFT)가 흐르지 않는다.
제2 초기화 단계(Pi2)에서, 연산 증폭기(506)의 출력 전압(Vout)은 연산 증폭기(506)가 비반전 증폭기로 동작하기 때문에
Figure pat00001
Figure pat00002
이다.
보상 단계(Pc)에서, 도 12에 도시된 바와 같이 제1 반전 스위치 신호(/S1), 제2 반전 스위치 신호(/S2), 및 제3 반전 스위치 신호(/S3)가 온 전압(H)으로 발생된다. 그 결과, 보상 단계(Pc)에서 도 15에 도시된 바와 같이 제6, 제8, 및 제9 스위치 소자들(/S26, /S18, /S39)이 턴-온된다. 이 때, 연산 증폭기(506)의 반전 입력단자(-)에 DAC로부터의 데이터 전압(Vdata)이 인가되고, 연산 증폭기(506)의 비반전 입력단자(+)는 풀다운 회로(503)에 연결된다.
보상 단계(Pc)에서 스캔 신호(SCAN)와 EM 신호(EM)가 게이트 온 전압(VGL)으로 발생되어 구동 소자(DT)의 게이트 전극을 연산 증폭기(506)의 출력 단자에 연결한다. 보상 단계(Pc)에서 데이터 라인(DL), 구동 소자(DT), 피드백 라인(FL) 그리고 연산 증폭기(506)를 연결하는 보상 피드백 루프(Compensation Feedback Loop)가 형성되어 연산 증폭기(506)는 Feedback Trans-Conductance로 동작한다. Feedback Trans-Conductance는 연상 증폭기(506)의 양 입력 전압차가 피드백 라인(FL)을 통해 구동 소자(DT)에 흐르는 보상 전류(ITFT)를 조절한다. Feedback Trans-Conductance의 피드백 보상 동작에 의해, VData > VFL 인 경우에 VDL은 감소하고 ITFT가 증가되어 VFL이 증가되고 그 결과, VDL 과 IDT의 변화가 멈춘다. VData < VFL 인 경우에 VDL은 증가하고 ITFT는 감소되어 VFL이 감소되고 그 결과, VDL 및 IDT의 변화를 멈춘다. Feedback Trans-Conductance는 비교기로 해석될 수 있다. 보상 전류(ITFT)는
Figure pat00003
Figure pat00004
이다. 여기서, gmDT는 구동 소자(DT)의 Transconductance를 결정하는 트랜지스터의 물리적 특성이다. A는 연산 증폭기의 게인(Gain)이다.
제1 초기화 단계(Pi1)를 통해 피드백 라인(FL)은 데이터 전압(Vdata)으로 빠르게 결정(Settling)된다. 그리고 제2 초기화 단계(Pi2)를 통해 데이터 라인(DL)은 데이터 전압(Vdata)으로부터 보상 전류(ITFT = Vdata/R)를 흐릴 수 있는 구동 소자(DT)의 게이트 전압과 유사한 전압으로 초기화되기 때문에 구동 소자(DT)의 게이트 전압이 데이터 전압(Vdata)의 타겟 전압까지 빠르게 결정(Settling)된다. 오차 범위 안에서 결정된 구동 소자(DT)의 게이트 전압은 커패시터(Cst)에 저장된다.
도 16은 본 발명의 효과를 검증하기 위한 시뮬레이션 결과를 보여 주는 도면이다. 도 16에서 알 수 있는 바와 같이, 1 수평 기간(1H) 보다 작은 10μs 이내의 보상 시간 내에서 데이터 라인(DL)의 전압(VDL)이 타겟 전압(1.5V)에 도달하고, 보상 전류(ITFT)가 빠르게 타겟 전류(15nA)로 안정화된다.
전술한 실시예들에서 스위치 회로를 구성하는 스위치 소자들의 온/오프 타이밍은 타이밍 콘트롤러(200)에 의해 제어된다.
도 17은 본 발명의 다른 실시예에 따른 표시장치의 구동 방법을 보여 주는 흐름도이다. 도 17에 도시된 구동 방법은 모든 실시예들에 적용될 수 있다.
도 17을 참조하면, 타이밍 콘트롤러(200)는 이웃한 픽셀 라인들에 기입될 이전 라인 데이터와 현재 라인 데이터를 비교한다(ST21). 타이밍 콘트롤러(200)는 스위치 회로를 제어하여 이전 라인 데이터와 현재 라인 데이터가 동일하면 초기화 단계를 생략하고 보상 단계를 수행할 수 있다. (ST22 및 ST23). 이전 라인 데이터와 현재 라인 데이터가 동일하면 데이터 라인(DL)과 피드백 라인(DL)의 전압이 타겟 전압과 동일하거나 유사하기 때문에 초기화 단계 없이 원하는 보상 전류가 발생될 수 있다.
타이밍 콘트롤러(200)는 이전 라인 데이터와 현재 라인 데이터가 다르면, 전술한 실시예들과 같이 스위치 회로들을 제어하여 초기화 단계 후에 보상 단계가 실시되도록 보상부를 제어한다(ST24 및 ST25).
이상에서 해결하고자 하는 과제, 과제 해결 수단, 효과에 기재한 명세서의 내용이 청구항의 필수적인 특징을 특정하는 것은 아니므로, 청구항의 권리범위는 명세서의 내용에 기재된 사항에 의하여 제한되지 않는다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 표시패널 200: 타이밍 콘트롤러
300: 게이트 구동부 400: 데이터 구동부
500: 보상부 501: DAC
503: 풀다운 회로 504: 버퍼
502, 505, 506: 연산 증폭기 Cst; 픽셀 회로의 커패시터
C1, C2: 보상부의 커패시터 DT, T1, T2: 픽셀 회로의 트랜지스터
S01, /S01, S02, /S02, S03, /S03: 스위치 회로를 제어하기 위한 스위치 신호

Claims (14)

  1. 제N(N은 양의 정수) 픽셀 라인의 픽셀 회로에 데이터 전압을 공급하는 데이터 구동부를 포함한 표시장치에 있어서,
    상기 픽셀 회로는,
    픽셀 구동 전압이 인가되는 제1 전극, 제1 노드에 연결된 게이트 전극, 및 제2 노드에 연결된 제2 전극을 포함한 구동 소자;
    상기 구동 소자로부터의 전류에 따라 보상 단계에서 발광하는 발광 소자;
    상기 보상 단계에서 데이터 라인을 상기 제1 노드에 연결하는 제1 스위치 소자; 및
    상기 보상 단계에서 피드백 라인을 상기 제2 노드에 연결하는 제2 스위치 소자를 포함하고,
    상기 데이터 구동부는,
    픽셀 데이터를 데이터 전압으로 변환하는 디지털-아날로그 변환기;
    상기 초기화 단계에서 상기 데이터 전압을 상기 데이터 라인과 상기 피드백 라인에 공급하는 스위치 회로; 및
    상기 보상 단계에서, 상기 피드백 라인으로부터의 피드백 전압과 상기 데이터 전압을 비교하여 상기 피드백 전압과 상기 데이터 전압의 차이만큼 변하는 데이터 전압을 상기 데이터 라인에 공급하는 연산 증폭기를 포함하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1 및 제2 스위치 소자들은,
    스캔 펄스에 응답하여 상기 초기화 단계 내에서 턴-온되어 상기 보상 단계에서 온 상태를 유지하거나, 상기 보상 단계가 시작될 때 상기 스캔 펄스에 응답하여 턴-온되는 표시장치.
  3. 제 1 항에 있어서,
    상기 데이터 구동부는,
    상기 디지털 아날로그 변환기의 출력 단자와, 상기 스위치 회로 사이에 연결되어 상기 스위치 회로에 상기 데이터 전압을 공급하는 버퍼; 및
    상기 피드백 라인에 연결되어 상기 피드백 전압을 풀다운시켜 상기 연산 증폭기의 비반전 입력단자에 공급하는 풀다운 회로를 더 포함하는 표시장치.
  4. 제 3 항에 있어서,
    상기 스위치 회로는,
    상기 버퍼의 출력 단자와 상기 피드백 라인사이에 연결되어 상기 초기화 단계에서 스위치 신호의 온 전압에 따라 턴-온되어 상기 피드백 라인에 상기 데이터 전압을 공급하는 제1 초기화 스위치 소자; 및
    상기 버퍼의 출력 단자와 상기 데이터 라인 사이에 연결되어 상기 초기화 단계에서 상기 스위치 신호의 온 전압에 따라 턴-온되어 상기 데이터 라인에 상기 데이터 전압을 공급하는 표시장치.
  5. 제 1 항에 있어서,
    상기 연산 증폭기는,
    상기 디지털-아날로그 변환기의 출력 단자에 연결된 반전 입력 단자,
    상기 피드백 라인에 연결된 비반피전 입력 단자, 및 상기 데이터 라인에 연결된 출력 단자를 포함하는 연산 증폭기를 포함하는 표시장치.
  6. 제 3 항에 있어서,
    상기 풀다운 회로는,
    저항과 다이오드 중 적어도 하나를 포함하는 표시장치.
  7. 제 1 항에 있어서,
    상기 픽셀 회로는,
    상기 구동 소자의 게이트 전극과 상기 제1 전극 사이에 연결된 커패시터; 및
    상기 보상 단계에서 제2 노드를 상기 발광 소자의 애노드 전극에 연결하는 제3 스위치 소자를 더 포함하고,
    상기 제3 스위치 소자는 상기 초기화 단계에서 EM 신호의 게이트 오프 전압에 따라 오프 상태를 유지하고, 보상 단계에서 EM 신호의 게이트 온 전압에 응답하여 턴-온되는 표시장치.
  8. 제 1 항에 있어서,
    상기 데이터 전압의 전압 범위가 표현 가능한 계조 범위에서 상기 발광 소자의 애노드 전압과 같은 전압 범위를 가지며, 계조가 높을수록 전압이 높아지는 표시장치.
  9. 제 1 항에 있어서,
    상기 스위치 회로는,
    상기 초기화 단계에서 스위치 신호의 온 전압에 따라 턴-온되어 상기 디지털-아날로그 변환기의 출력 단자를 상기 연산 증폭기의 비반전 입력단자에 연결하는 제1 스위치 소자;
    상기 초기화 단계에서 상기 스위치 신호의 온 전압에 따라 턴-온되어 상기 연산 증폭기의 반전 입력 단자를 상기 데이터 라인에 연결하는 제2 스위치 소자;
    상기 초기화 단계에서 상기 스위치 신호의 온 전압에 따라 턴-온되어 상기 연산 증폭기의 출력 단자를 상기 피드백 라인에 연결하는 제3 스위치 소자;
    상기 보상 단계에서 상기 스위치 신호의 역위상으로 발생되는 반전 스위치 신호의 온 전압에 따라 턴-온되어 상기 디지털-아날로그 변환기의 출력 단자를 상기 연산 증폭기의 반전 입력단자에 연결하는 제4 스위치 소자; 및
    상기 보상 단계에서 상기 반전 스위치 신호의 온 전압에 따라 턴-온되어 상기 연산 증폭기의 비반전 입력단자를 상기 피드백 라인에 연결하는 제5 스위치 소자를 포함하는 표시장치.
  10. 제 1 항에 있어서,
    상기 데이터 구동부는 소정의 기준 전압을 출력하고,
    상기 초기화 단계는 제1 초기화 단계와 제2 초기화 단계로 나뉘어지며,
    상기 데이터 구동부는,
    상기 피드백 라인에 연결되어 상기 피드백 전압을 풀다운시켜 상기 연산 증폭기의 비반전 입력단자에 공급하는 풀다운 회로; 및
    상기 스위치 회로에 연결된 제1 및 제2 커패시터들을 더 포함하는 표시장치.
  11. 제 10 항에 있어서,
    상기 스위치 회로는,
    상기 기준 전압이 인가되는 Vref 입력단자와 상기 제1 커패시터 사이에 연결되어 상기 제1 초기화 단계에서 턴-온되어 상기 Vref 입력단자를 상기 제1 커패시터의 일측 전극에 연결하는 제1 스위치 소자;
    상기 연산 증폭기의 반전 입력단자와 출력단자 사이에 연결되어 상기 제1 초기화 단계에서 턴-온되어 상기 연산 증폭기의 반전 입력단자를 상기 연산 증폭기의 출력단자에 연결하는 제2 스위치 소자;
    상기 연산 증폭기의 반전 입력단자와 상기 제2 커패시터 사이에 연결되어 상기 제1 및 제2 초기화 단계에서 턴-온되어 상기 연산 증폭기의 반전 입력단자를 상기 제2 커패시터의 일측 전극에 연결하는 제3 스위치 소자;
    상기 제2 커패시터와 상기 연산 증폭기의 출력단자 사이에 연결되어 상기 제1 및 제2 초기화 단계에서 턴-온되어 상기 제2 커패시터의 타측 전극을 상기 연산 증폭기의 출력단자에 연결하는 제4 스위치 소자;
    상기 연산 증폭기의 비반전 입력단자 및 상기 피드백 라인과, 상기 데이터 전압이 인가되는 Vdata 입력단자 사이에 연결되어 상기 제1 및 제2 초기화 단계에서 턴-온되어 상기 연산 증폭기의 비반전 입력단자 및 피드백 라인을 상기 Vdata 입력단자에 연결하는 제5 스위치 소자;
    상기 제1 커패시터와 상기 Vdata 입력단자 사이에 연결되어 상기 제1 초기화 단계와 상기 보상 단계에서 턴-온되어 상기 제1 커패시터의 타측 전극을 상기 Vdata 입력단자에 연결하는 제6 스위치 소자;
    상기 Vdata 입력단자와 상기 제1 커패시터 사이에 연결되어 상기 제2 초기화 단계에서 턴-온되어 상기 Vdata 입력단자를 상기 제1 커패시터의 일측 전극에 연결하는 제7 스위치 소자;
    상기 제1 커패시터와 상기 연산 증폭기의 반전 입력단자 사이에 연결되어 상기 제2 초기화 단계에서 턴-온되어 상기 제1 커패시터의 일측 전극을 상기 연산 증폭기의 반전 입력단자에 연결하는 제8 스위치 소자; 및
    상기 연산 증폭기의 비반전 입력단자 및 상기 피드백 라인과, 상기 풀다운 회로 사이에 연결되어 상기 보상 단계에서 턴-온되어 상기 연산 증폭기의 비반전 입력단자와 상기 피드백 라인을 상기 풀다운 회로에 연결하는 제9 스위치 소자를 포함하는 표시장치.
  12. 제 11 항에 있어서,
    상기 연산 증폭기는,
    상기 제1 초기화 단계에서 버퍼로 동작하고,
    상기 제2 초기화 단계에서 증폭기로 동작한 후에,
    상기 보상 단계에서 비교기로 동작하는 표시장치.
  13. 픽셀 구동 전압이 인가되는 제1 전극, 제1 노드에 연결된 게이트 전극, 및 제2 노드에 연결된 제2 전극을 포함한 구동 소자, 상기 구동 소자로부터의 전류에 따라 발광하는 발광 소자; 스캔 신호에 응답하여 데이터 라인을 상기 제1 노드에 연결하는 제1 스위치 소자; 및 스캔 신호에 응답하여 피드백 라인을 상기 제2 노드에 연결하는 제2 스위치 소자를 포함한 픽셀 회로를 포함한 표시장치의 구동 방법에 있어서,
    초기화 단계에서, 상기 데이터 라인과 피드백 라인에 데이터 전압을 인가하는 단계; 및
    상기 초기화 단계 이후의 보상 단계에서 연산 증폭기를 통해 구동 소자의 전기적 특성 변화 만큼 보상된 데이터 전압을 구동 소자의 게이트에 인가하는 단계를 포함하는 표시장치의 구동 방법.
  14. 제 13 항에 있어서,
    이전 픽셀 라인의 픽셀들에 기입될 이전 라인 데이터와, 현재 픽셀 라인의 픽셀들에 기입될 현재 라인 데이터를 비교하는 단계;
    상기 이전 라인 데이터와 상기 현재 라인 데이터가 동일하면 상기 초기화를 단계를 생략하는 단계를 더 포함하는 표시장치의 구동 방법.
KR1020200081982A 2020-07-03 2020-07-03 표시장치와 그 구동 방법 KR20220004874A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200081982A KR20220004874A (ko) 2020-07-03 2020-07-03 표시장치와 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200081982A KR20220004874A (ko) 2020-07-03 2020-07-03 표시장치와 그 구동 방법

Publications (1)

Publication Number Publication Date
KR20220004874A true KR20220004874A (ko) 2022-01-12

Family

ID=79339605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200081982A KR20220004874A (ko) 2020-07-03 2020-07-03 표시장치와 그 구동 방법

Country Status (1)

Country Link
KR (1) KR20220004874A (ko)

Similar Documents

Publication Publication Date Title
KR102611008B1 (ko) 표시장치와 그 구동 방법
KR102563968B1 (ko) 표시 장치
US11367381B2 (en) Electroluminescent display device
US11087698B2 (en) Display device
KR20190002943A (ko) 표시패널과 이를 이용한 전계 발광 표시장치
KR102337527B1 (ko) 전계 발광 표시장치
CN114550658B (zh) 显示装置及其驱动方法
US11195472B2 (en) Display device
KR102660305B1 (ko) 표시 장치
KR20220059776A (ko) 표시장치 및 이의 구동방법
US20220036813A1 (en) Electroluminescence display apparatus
US20240005880A1 (en) Gate driving circuit and display device using the same
KR101958744B1 (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20220089325A (ko) 표시 장치
KR102577468B1 (ko) 픽셀 회로와 이를 이용한 표시장치
KR20210058232A (ko) 표시 장치
KR20210001047A (ko) 표시장치와 그 구동 방법
EP4020450A1 (en) Electroluminescent display device
KR20220004874A (ko) 표시장치와 그 구동 방법
KR20210082602A (ko) 픽셀 회로, 이를 이용한 전계 발광 표시장치, 및 이를 이용한 발광 제어 트랜지스터의 특성 센싱 방법
CN114648955B (zh) 有机发光显示装置
US11922862B2 (en) Panel driving device, driving method thereof, and electroluminescent display apparatus
KR102669844B1 (ko) 표시장치
US20230197003A1 (en) Electroluminescent Display Apparatus
KR102486082B1 (ko) 전계 발광 표시장치와 그 픽셀 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal