TW202224198A - 多晶矽-絕緣體-多晶矽電容器及其製作方法 - Google Patents

多晶矽-絕緣體-多晶矽電容器及其製作方法 Download PDF

Info

Publication number
TW202224198A
TW202224198A TW109143136A TW109143136A TW202224198A TW 202224198 A TW202224198 A TW 202224198A TW 109143136 A TW109143136 A TW 109143136A TW 109143136 A TW109143136 A TW 109143136A TW 202224198 A TW202224198 A TW 202224198A
Authority
TW
Taiwan
Prior art keywords
capacitor
polysilicon electrode
dielectric layer
polysilicon
electrode
Prior art date
Application number
TW109143136A
Other languages
English (en)
Inventor
方玲剛
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW109143136A priority Critical patent/TW202224198A/zh
Priority to CN202011587377.3A priority patent/CN114613908A/zh
Priority to US17/142,268 priority patent/US11444151B2/en
Publication of TW202224198A publication Critical patent/TW202224198A/zh
Priority to US17/882,596 priority patent/US20220376037A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種多晶矽-絕緣體-多晶矽電容器，包含一基底，具有一電容形成區域；一第一電容介電層，設置在電容形成區域上；一第一多晶矽電極，設置在第一電容介電層上；一第二電容介電層，設置在第一多晶矽電極上；一第二多晶矽電極，設置在第二電容介電層上；一第三多晶矽電極，設置在鄰近第二多晶矽電極的第一側壁；一第三電容介電層，設置在第三多晶矽電極和第二多晶矽電極之間；一第四多晶矽電極，設置在鄰近第二多晶矽電極的第二側壁；以及一第四電容介電層，設置在第四多晶矽電極和第二多晶矽電極之間。

Description

多晶矽-絕緣體-多晶矽電容器及其製作方法
本發明涉及半導體技術領域，特別是有關於一種多晶矽-絕緣體-多晶矽（poly-insulator-poly，PIP）電容器及其製作方法。
隨著半導體元件集成度的增加，元件的尺寸逐漸縮小，相對地使半導體晶片內的積體電容器的空間愈來愈小，也因此降低了電容器的電容值。而在進入深次微米(deep sub-micron)的工藝後，積體電容器的電容值降低的問題更為嚴重。
以目前的55奈米技術節點來說，半導體晶片內的積體電容器主要是採用橫向耦合的金屬-氧化物-金屬（metal-oxide-metal，MOM）多層堆疊結構來製作。為了承受較高的操作電壓，高壓（＞5V）MOM電容器的金屬堆疊之間需要具有更寬的寬度，故單位電容會更小，且MOM電容器會佔用大量面積。對於非常高電壓（例如，＞10V）MOM電容器，上、下金屬之間的垂直擊穿變成瓶頸，為了增加擊穿電壓BV，有時需要跳過中間金屬層，導致單位電容值進一步降低。
本發明的主要目的在提供一種耐高壓的多晶矽-絕緣體-多晶矽（PIP）電容器及其製作方法，以解決上述現有技術的不足和缺點。
本發明一方面提供一種PIP電容器，包含：一半導體基底，其上具有一電容形成區域；一第一電容介電層，設置在該電容形成區域上；一第一多晶矽電極，設置在該第一電容介電層上；一第二電容介電層，設置在該第一多晶矽電極上；一第二多晶矽電極，設置在該第二電容介電層上，其中該第一多晶矽電極包含一接觸部，該接觸部突出超過該第二多晶矽電極的一端面；一第三多晶矽電極，設置在鄰近該第二多晶矽電極的一第一側壁；一第三電容介電層，設置在該第三多晶矽電極和該第二多晶矽電極之間；一第四多晶矽電極，設置在鄰近於該第二多晶矽電極的一第二側壁，其中該第二側壁和該第一側壁是相對的；以及一第四電容介電層，設置在該第四多晶矽電極和該第二多晶矽電極之間。
根據本發明實施例，該第一多晶矽電極、該第三多晶矽電極和該第四多晶矽電極電連接至一陽極。
根據本發明實施例，該第二多晶矽電極電連接至一陰極，又其中，該第三多晶矽電極、該第三電容介電層和該第二多晶矽電極構成一第一電容，該第一多晶矽電極、該第二電容介電層和該第二多晶矽電極構成一第二電容，第二多晶矽電極、該第四電容介電層和該第四多晶矽電極構成一第三電容。
根據本發明實施例，一離子井設置在該電容形成區域內並且電連接至該陰極，又其中，該第三多晶矽電極、該第一電容介電層和該離子井構成一第四電容，該第一多晶矽電極、第一電容介電層和該離子井構成一第五電容。
根據本發明實施例，該第五電容介電層設置在該第四多晶矽電極和該半導體基底之間，其中，該第五電容介電層比該第一電容介電層厚，又其中，該第四多晶矽電極、該第五電容介電層和該離子井構成一第六電容。
根據本發明實施例，該第一多晶矽電極的一寬度大於該第二多晶矽電極的一寬度。
根據本發明實施例，該第二電容介電層、該第三電容介電層和該第四電容介電層包含一氧化物-氮化物-氧化物介電層。
根據本發明實施例，另包含一硬遮罩層，覆蓋該第二多晶矽電極，又其中，該硬遮罩層的一頂面與該第四多晶矽電極的一頂面齊平。
根據本發明實施例，該第三電容介電層和該第四電容介電層直接接觸該第一多晶矽電極的一頂面。
根據本發明實施例，該電容形成區域是一溝槽隔離區域。
本發明另一方面提供一種用於形成PIP電容器的方法，包含：提供一半導體基底，其上包含一電容形成區域；在該電容形成區域上形成一第一電容介電層；在該第一電容介電層上形成一第一多晶矽電極；在該第一多晶矽電極上形成一第二電容介電層；在該第二電容介電層上形成一第二多晶矽電極；形成一第三多晶矽電極，相鄰該第二多晶矽電極的一第一側壁；形成一第三電容介電層，在該第三多晶矽電極和該第二多晶矽電極之間；形成一第四多晶矽電極，鄰近於該第二多晶矽電極的一第二側壁，其中該第二側壁和該第一側壁是相對的；以及形成一第四電容介電層，在該第四多晶矽電極和該第二多晶矽電極之間。
根據本發明實施例，該第一多晶矽電極、該第三多晶矽電極和該第四多晶矽電極電連接至一陽極。
根據本發明實施例，該第二多晶矽電極電連接至一陰極，又其中，該第三多晶矽電極、該第三電容介電層和該第二多晶矽電極構成一第一電容，該第一多晶矽電極、該第二電容介電層和該第二多晶矽電極構成一第二電容，第二多晶矽電極、該第四電容介電層和該第四多晶矽電極構成一第三電容。
根據本發明實施例，另包含：在該電容形成區域內形成一離子井，其中該離子井電連接到該陰極，又其中該第三多晶矽電極、該第一電容介電層和該離子井構成一第四電容，該第一多晶矽電極、第一電容介電層和該離子井構成一第五電容。
根據本發明實施例，另包含：形成一第五電容介質層，在該第四多晶矽電極和該半導體基底之間，其中該第五電容介質層比該第一電容介質層厚，又其中該第四多晶矽電極、該第五電容介電層和該離子井構成一第六電容。
根據本發明實施例，該第一多晶矽電極的一寬度大於該第二多晶矽電極的一寬度。
根據本發明實施例，該第二電容介電層、該第三電容介電層和該第四電容介電層包含一氧化物-氮化物-氧化物介電層。
根據本發明實施例，另包含：形成一硬遮罩層，覆蓋該第二多晶矽電極，其中該硬遮罩層的一頂面與第四多晶矽電極的一頂面齊平。
根據本發明實施例，該第三電容介電層和該第四電容介電層直接接觸該第一多晶矽電極的一頂面。
根據本發明實施例，該電容形成區域是一溝槽隔離區域。
在下文中，將參照附圖說明細節，該些附圖中之內容亦構成說明書細節描述的一部份，並且以可實行該實施例之特例描述方式來繪示。下文實施例已描述足夠的細節俾使該領域之一般技藝人士得以具以實施。
當然，亦可採行其他的實施例，或是在不悖離文中所述實施例的前提下作出任何結構性、邏輯性、及電性上的改變。因此，下文之細節描述不應被視為是限制，反之，其中所包含的實施例將由隨附的申請專利範圍來加以界定。
請參閱第1圖至第3圖，其中，第1圖為依據本發明實施例所繪示的一種PIP電容器的剖面示意圖，第2圖為第1圖中PIP電容器的側視立體圖，第3圖為第1圖PIP電容器的等效電路圖。如第1圖所示，本發明積體電容器1包含兩個相對於中線CL為鏡像對稱的PIP電容器1a和1b，形成在半導體基底100的電容形成區域CA。根據本發明實施例，電容形成區域CA可以包含一離子井101，例如一N型井。在其他實施例中，電容形成區域CA可以包含一溝槽隔離區域，例如，淺溝絕緣結構。以下，以PIP電容器1a為例說明。在第2圖中，僅例示的繪示出PIP電容器1a。
如第1圖和第2圖所示，在電容形成區域CA上形成有一第一電容介電層DL 1。在第一電容介電層DL 1上，設置有一第一多晶矽電極P 1。在第一多晶矽電極P 1上，設置有一第二電容介電層DL 2。在第二電容介電層DL 2上，設置有一第二多晶矽電極P 2。如第2圖所示，第一多晶矽電極P 1包含一接觸部CP，且接觸部CP突出超過第二多晶矽電極P 2的一端面ES。在鄰近第二多晶矽電極P 2的一第一側壁SW 1上，設置有一第三多晶矽電極P 3。在第三多晶矽電極P 3和第二多晶矽電極P 2之間，設置有一第三電容介電層DL 3。在鄰近第二多晶矽電極P 2的一第二側壁SW 2，設置有一第四多晶矽電極P 4。第二側壁SW 2和第一側壁SW 1是相對的兩個側壁。在第四多晶矽電極P 4和第二多晶矽電極P 2之間，設置有一第四電容介電層DL 4。
根據本發明實施例，如第2圖所示，第一多晶矽電極P 1、第三多晶矽電極P 3和第四多晶矽電極P 4分別透過接觸插塞CT 1、CT 3和CT 4電連接至一陽極（anode）。根據本發明實施例，如第2圖所示，第二多晶矽電極P 2透過接觸插塞CT 2電連接至一陰極（cathode），其中，如第1圖所示，第三多晶矽電極P 3、第三電容介電層DL 3和第二多晶矽電極P 2構成一第一電容C 1，第一多晶矽電極P 1、第二電容介電層DL 2和第二多晶矽電極P 2構成一第二電容C 2，第二多晶矽電極P 2、第四電容介電層DL 4和第四多晶矽電極P 4構成一第三電容C 3。根據本發明實施例，離子井101係透過接觸插塞CT電連接至陰極，其中，第三多晶矽電極P 3、第一電容介電層DL 1和離子井101構成一第四電容C 4，第一多晶矽電極P 1、第一電容介電層DL 1和離子井101構成一第五電容C 5。
根據本發明實施例，一第五電容介電層DL 5設置在第四多晶矽電極P 4和半導體基底100的離子井101之間，其中，第五電容介電層DL 5比第一電容介電層DL 1厚，又其中，第四多晶矽電極P 4、第五電容介電層DL 5和離子井101構成一第六電容C 6。如第3圖所示，上述第一電容C 1至第六電容C 6構成並聯的電容組態。
根據本發明實施例，如第1圖所示，第一多晶矽電極P 1的一寬度略大於第二多晶矽電極P 2的一寬度。根據本發明實施例，第二電容介電層DL 2、第三電容介電層DL 3和第四電容介電層DL 4包含一氧化物-氮化物-氧化物（oxide-nitride-oxide，ONO）介電層。根據本發明實施例，PIP電容器1a另包含一硬遮罩層HM，覆蓋第二多晶矽電極P 2，其中，硬遮罩層HM的一頂面S 2與第四多晶矽電極P 4的一頂面S 4齊平。根據本發明實施例，第三電容介電層DL 3和第四電容介電層DL 4直接接觸第一多晶矽電極P 1的一頂面S 1。
請參閱第4圖至第8圖，其為依據本發明實施例所繪示的一種形成PIP電容器的方法的剖面示意圖，其中相同的區域、層和元件仍沿用相同的標號來表示。如第4圖所示，首先，提供一半導體基底100，其上包含一電容形成區域CA。在半導體基底100的電容形成區域CA內可以包含一離子井101，例如一N型井。在其他實施例中，電容形成區域CA可以包含一溝槽隔離區域，例如，溝渠絕緣結構。在電容形成區域CA上依序形成一第一電容介電層DL 1、一第一多晶矽層PL 1、一第二電容介電層DL 2、一第二多晶矽層PL 2和一硬遮罩層HM。根據本發明實施例，例如，第一電容介電層DL 1可以是氧化矽層，
第二電容介電層DL 2可以是ONO介電層，硬遮罩層HM可以是氮化矽層，但不限於此。根據本發明實施例，例如，第二多晶矽層PL 2的厚度可以大於第一多晶矽層PL 1，但不限於此。
如第5圖所示，接著進行微影及蝕刻製程，蝕刻硬遮罩層HM、第二多晶矽層PL 2和第二電容介電層DL 2，在第一多晶矽層PL 1上定義出一第一堆疊結構ST 1，包含第二電容介電層DL 2、第二多晶矽電極P 2和硬遮罩層HM。然後，在第一堆疊結構ST 1的兩相對側壁上形成第一側壁子SP 1，例如，氧化矽-氮化矽（oxide-nitride，ON）側壁子。
如第6圖所示，繼續進行微影及蝕刻製程，蝕刻第一多晶矽層PL 1，在第一電容介電層DL 1上定義出一第二堆疊結構ST 2，包含第一多晶矽電極P 1、第二電容介電層DL 2、第二多晶矽電極P 2、硬遮罩層HM和第一側壁子SP 1。根據本發明實施例，第一多晶矽電極P 1的側壁約略與第一側壁子SP 1的外表面切齊。根據本發明實施例，第一多晶矽電極P 1的寬度大於該第二多晶矽電極P 2的寬度。根據本發明實施例，如第2圖所示，第一多晶矽電極P 1包含一接觸部CP，且接觸部CP突出超過第二多晶矽電極P 2的一端面ES。
如第7圖所示，接著在第二堆疊結構ST 2兩側壁上形成第二側壁子SP 2，例如，氧化矽側壁子。然後，分別在第二堆疊結構ST 2兩側形成第三多晶矽電極P 3和第四多晶矽電極P 4。形成第三多晶矽電極P 3和第四多晶矽電極P 4的方法，例如，先全面沉積一多晶矽層，然後進行化學機械研磨（chemical mechanical polishing，CMP）製程，平坦化多晶矽層，直到顯露出硬遮罩層HM。根據本發明實施例，硬遮罩層HM的一頂面S 2與第四多晶矽電極P 4的一頂面S 4齊平。
如第8圖所示，最後進行沉積製程，例如，化學氣相沉積（chemical vapor deposition，CVD）製程，在半導體基底100上沉積一層間介電層IL。然後，利用顯影製程及蝕刻製程，在層間介電層IL中形成接觸插塞CT、CT 1～C T4，使第一多晶矽電極P 1、第三多晶矽電極P 3和第四多晶矽電極P 4分別透過接觸插塞CT 1、CT 3和CT 4電連接至陽極，使離子井101和第二多晶矽電極P 2分別透過接觸插塞CT、CT 2電連接至陰極。
本發明的主要優點在於可以在半導體製程的前段製程形成高密度的PIP電容器，其具有高電容值，並且能夠耐高電壓（例如，＞10V）。此外，本發明PIP電容器的製作方法可以與嵌入式快閃記憶體製程相容，例如，ESF3（第三代SuperFlash）平台。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
1:積體電容器 1a、1b:PIP電容器 100:半導體基底 101:離子井 C 1:第一電容 C 2:第二電 C 3:第三電容 C 4:第四電容 C 5:第五電容 C 6:第六電容 CA:電容形成區域 CL:中線 CP:接觸部 CT、CT 1～CT 4:接觸插塞 DL 1:第一電容介電層 DL 2:第二電容介電層 DL 3:第三電容介電層 DL 4:第四電容介電層 DL 5:第五電容介電層 ES:端面 HM:硬遮罩層 IL:層間介電層 P 1:第一多晶矽電極 P 2:第二多晶矽電極 P 3:第三多晶矽電極 P 4:第四多晶矽電極 PL 1:第一多晶矽層 PL 2:第二多晶矽層 S 1、S 2、S 4:頂面 SP 1:第一側壁子 SP 2:第二側壁子 ST 1:第一堆疊結構 ST 2:第二堆疊結構 SW 1:第一側壁 SW 2:第二側壁
第1圖為依據本發明實施例所繪示的一種PIP電容器的剖面示意圖。 第2圖為第1圖中PIP電容器的側視立體圖。 第3圖為第1圖PIP電容器的等效電路圖。 第4圖至第8圖為依據本發明實施例所繪示的一種形成PIP電容器的方法的剖面示意圖。
1:積體電容器
1a、1b:PIP電容器
100:半導體基底
101:離子井
C1:第一電容
C2:第二電
C3:第三電容
C4:第四電容
C5:第五電容
C6:第六電容
CA:電容形成區域
CL:中線
DL1:第一電容介電層
DL2:第二電容介電層
DL3:第三電容介電層
DL4:第四電容介電層
DL5:第五電容介電層
HM:硬遮罩層
P1:第一多晶矽電極
P2:第二多晶矽電極
P3:第三多晶矽電極
P4:第四多晶矽電極
S1、S2、S4:頂面
SW1:第一側壁
SW2:第二側壁

Claims (20)

  1. 一種多晶矽-絕緣體-多晶矽（PIP）電容器，包含： 一半導體基底，其上具有一電容形成區域； 一第一電容介電層，設置在該電容形成區域上； 一第一多晶矽電極，設置在該第一電容介電層上； 一第二電容介電層，設置在該第一多晶矽電極上； 一第二多晶矽電極，設置在該第二電容介電層上，其中該第一多晶矽電極包含一接觸部，該接觸部突出超過該第二多晶矽電極的一端面； 一第三多晶矽電極，設置在鄰近該第二多晶矽電極的一第一側壁； 一第三電容介電層，設置在該第三多晶矽電極和該第二多晶矽電極之間； 一第四多晶矽電極，設置在鄰近於該第二多晶矽電極的一第二側壁，其中該第二側壁和該第一側壁是相對的；以及 一第四電容介電層，設置在該第四多晶矽電極和該第二多晶矽電極之間。
  2. 如請求項1所述的PIP電容器，其中，該第一多晶矽電極、該第三多晶矽電極和該第四多晶矽電極電連接至一陽極。
  3. 如請求項2所述的PIP電容器，其中，該第二多晶矽電極電連接至一陰極，又其中，該第三多晶矽電極、該第三電容介電層和該第二多晶矽電極構成一第一電容，該第一多晶矽電極、該第二電容介電層和該第二多晶矽電極構成一第二電容，第二多晶矽電極、該第四電容介電層和該第四多晶矽電極構成一第三電容。
  4. 如請求項3所述的PIP電容器，其中，一離子井設置在該電容形成區域內並且電連接至該陰極，又其中，該第三多晶矽電極、該第一電容介電層和該離子井構成一第四電容，該第一多晶矽電極、第一電容介電層和該離子井構成一第五電容。
  5. 如請求項4所述的PIP電容器，其中，一第五電容介電層設置在該第四多晶矽電極和該半導體基底之間，其中，該第五電容介電層比該第一電容介電層厚，又其中，該第四多晶矽電極、該第五電容介電層和該離子井構成一第六電容。
  6. 如請求項1所述的PIP電容器，其中，該第一多晶矽電極的一寬度大於該第二多晶矽電極的一寬度。
  7. 如請求項1所述的PIP電容器，其中，該第二電容介電層、該第三電容介電層和該第四電容介電層包含一氧化物-氮化物-氧化物（ONO）介電層。
  8. 如請求項1所述的PIP電容器，其中，另包含一硬遮罩層，覆蓋該第二多晶矽電極，又其中，該硬遮罩層的一頂面與該第四多晶矽電極的一頂面齊平。
  9. 如請求項1所述的PIP電容器，其中，該第三電容介電層和該第四電容介電層直接接觸該第一多晶矽電極的一頂面。
  10. 如請求項1所述的PIP電容器，其中，該電容形成區域是一溝槽隔離區域。
  11. 一種形成多晶矽-絕緣體-多晶矽（PIP）電容器的方法，包含： 提供一半導體基底，其上包含一電容形成區域； 在該電容形成區域上形成一第一電容介電層； 在該第一電容介電層上形成一第一多晶矽電極； 在該第一多晶矽電極上形成一第二電容介電層； 在該第二電容介電層上形成一第二多晶矽電極； 形成一第三多晶矽電極，相鄰該第二多晶矽電極的一第一側壁； 形成一第三電容介電層，在該第三多晶矽電極和該第二多晶矽電極之間； 形成一第四多晶矽電極，鄰近於該第二多晶矽電極的一第二側壁，其中該第二側壁和該第一側壁是相對的；以及 形成一第四電容介電層，在該第四多晶矽電極和該第二多晶矽電極之間。
  12. 如請求項11所述的方法，其中，該第一多晶矽電極、該第三多晶矽電極和該第四多晶矽電極電連接至一陽極。
  13. 如請求項12所述的方法，其中，該第二多晶矽電極電連接至一陰極，又其中，該第三多晶矽電極、該第三電容介電層和該第二多晶矽電極構成一第一電容，該第一多晶矽電極、該第二電容介電層和該第二多晶矽電極構成一第二電容，第二多晶矽電極、該第四電容介電層和該第四多晶矽電極構成一第三電容。
  14. 如請求項13所述的方法，另包含： 在該電容形成區域內形成一離子井，其中該離子井電連接到該陰極，又其中該第三多晶矽電極、該第一電容介電層和該離子井構成一第四電容，該第一多晶矽電極、第一電容介電層和該離子井構成一第五電容。
  15. 如請求項14所述的方法，另包含： 形成一第五電容介質層，在該第四多晶矽電極和該半導體基底之間，其中該第五電容介質層比該第一電容介質層厚，又其中該第四多晶矽電極、該第五電容介電層和該離子井構成一第六電容。
  16. 如請求項11所述的方法，其中，該第一多晶矽電極的一寬度大於該第二多晶矽電極的一寬度。
  17. 如請求項11所述的方法，其中，該第二電容介電層、該第三電容介電層和該第四電容介電層包含一氧化物-氮化物-氧化物（ONO）介電層。
  18. 如請求項11所述的方法，還包含： 形成一硬遮罩層，覆蓋該第二多晶矽電極，其中該硬遮罩層的一頂面與第四多晶矽電極的一頂面齊平。
  19. 如請求項11所述的方法，其中，該第三電容介電層和該第四電容介電層直接接觸該第一多晶矽電極的一頂面。
  20. 如請求項11所述的方法，其中，該電容形成區域是一溝槽隔離區域。
TW109143136A 2020-12-08 2020-12-08 多晶矽-絕緣體-多晶矽電容器及其製作方法 TW202224198A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW109143136A TW202224198A (zh) 2020-12-08 2020-12-08 多晶矽-絕緣體-多晶矽電容器及其製作方法
CN202011587377.3A CN114613908A (zh) 2020-12-08 2020-12-29 多晶硅-绝缘体-多晶硅电容器及其制作方法
US17/142,268 US11444151B2 (en) 2020-12-08 2021-01-06 Poly-insulator-poly capacitor and fabrication method thereof
US17/882,596 US20220376037A1 (en) 2020-12-08 2022-08-07 Method for fabricating poly-insulator-poly capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109143136A TW202224198A (zh) 2020-12-08 2020-12-08 多晶矽-絕緣體-多晶矽電容器及其製作方法

Publications (1)

Publication Number Publication Date
TW202224198A true TW202224198A (zh) 2022-06-16

Family

ID=81848228

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109143136A TW202224198A (zh) 2020-12-08 2020-12-08 多晶矽-絕緣體-多晶矽電容器及其製作方法

Country Status (3)

Country Link
US (2) US11444151B2 (zh)
CN (1) CN114613908A (zh)
TW (1) TW202224198A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197371A (zh) 2006-12-06 2008-06-11 上海华虹Nec电子有限公司 一种耦接电容结构及其制造方法
KR100842470B1 (ko) 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 캐패시턴스 제조 방법
KR101205029B1 (ko) * 2010-12-30 2012-11-26 에스케이하이닉스 주식회사 불휘발성 메모리 소자의 캐패시터
US8780628B2 (en) * 2011-09-23 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit including a voltage divider and methods of operating the same
JP2013089764A (ja) 2011-10-18 2013-05-13 Fuji Electric Co Ltd トレンチ型ｐｉｐキャパシタとそれを用いたパワー集積回路装置およびパワー集積回路装置の製造方法
US9318337B2 (en) * 2013-09-17 2016-04-19 Texas Instruments Incorporated Three dimensional three semiconductor high-voltage capacitors
US10134748B2 (en) * 2016-11-29 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Cell boundary structure for embedded memory

Also Published As

Publication number Publication date
US20220181432A1 (en) 2022-06-09
US20220376037A1 (en) 2022-11-24
CN114613908A (zh) 2022-06-10
US11444151B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
US11133301B2 (en) Integrated circuit having a MOM capacitor and transistor
JP2682392B2 (ja) 薄膜キャパシタおよびその製造方法
TWI654741B (zh) 半導體裝置
CN108962824B (zh) 半导体元件及其制作方法
KR20000026155A (ko) 고유전 다층막을 이용한 셀 캐패시터 및 그 제조 방법
US20060086963A1 (en) Stacked capacitor and method for preparing the same
TW202213348A (zh) 電容器以及包括其之動態隨機存取記憶體裝置
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
TW201931576A (zh) 三維非揮發性記憶體及其製造方法
US6509244B2 (en) Method for forming storage node electrode using a polysilicon hard mask on a sacrificial insulation film
TW202224198A (zh) 多晶矽-絕緣體-多晶矽電容器及其製作方法
JPH09232542A (ja) 半導体装置およびその製造方法
US5976981A (en) Method for manufacturing a reverse crown capacitor for DRAM memory cell
KR20130023994A (ko) 반도체 소자 및 이의 제조방법
KR100624326B1 (ko) 반도체장치의 커패시터 제조방법
KR100869751B1 (ko) 반도체 소자와 그의 제조방법
JP2013030698A (ja) 半導体装置の製造方法
KR100266010B1 (ko) 캐패시터형성방법
KR100843940B1 (ko) 반도체소자의 캐패시터 형성방법
TW202401765A (zh) 半導體裝置
KR100689678B1 (ko) 캐패시터 및 그의 제조 방법
CN118175841A (zh) 半导体结构及其形成方法
KR100887052B1 (ko) 반도체소자의 캐패시터 제조방법
CN115377053A (zh) 半导体器件及其形成方法
US7364979B2 (en) Capcitor with single crystal tantalum oxide layer and method for fabricating the same