TW202401765A - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TW202401765A
TW202401765A TW112118005A TW112118005A TW202401765A TW 202401765 A TW202401765 A TW 202401765A TW 112118005 A TW112118005 A TW 112118005A TW 112118005 A TW112118005 A TW 112118005A TW 202401765 A TW202401765 A TW 202401765A
Authority
TW
Taiwan
Prior art keywords
layer
lower electrode
electrode
dielectric layer
carbon
Prior art date
Application number
TW112118005A
Other languages
English (en)
Other versions
TWI847700B (zh
Inventor
朴正敏
林漢鎭
丁炯碩
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202401765A publication Critical patent/TW202401765A/zh
Application granted granted Critical
Publication of TWI847700B publication Critical patent/TWI847700B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本發明提供一種半導體裝置，包含：基底；下部電極，位於基底上方，下部電極在垂直方向上延伸；支撐件，包圍下部電極的側壁且支撐下部電極；介電層，位於下部電極及支撐件上；以及上部電極，位於介電層上，其中下部電極包含基座電極層及插入層，基座電極層含有鹵素元素且插入層含有碳，且插入層插入於下部電極的一部分中，下部電極的部分鄰近於支撐件及介電層。

Description

半導體裝置
[相關申請案的交叉參考]
本申請案是基於且主張2022年6月29日在韓國智慧財產局申請的韓國專利申請案第10-2022-0079999號的優先權，所述韓國專利申請案的揭露內容以全文引用的方式併入本文中。
本揭露是關於一種半導體裝置，且更特定言之，關於一種包含電容器的半導體裝置。
隨著半導體記憶體裝置的高積體密度，電路圖案愈來愈小型化以在相同面積中形成更多半導體記憶體裝置。隨著半導體記憶體裝置的積體密度的增加，半導體記憶體裝置的組件的設計規則已減少。
在高度縮放半導體記憶體裝置中形成電容器的製程變得複雜且困難。存在對小型化半導體裝置中的具有已知結構的電容器確保所要電容的限制。
本發明概念的態樣提供一種包含具有增加的效能及可靠性的電容器的半導體裝置。
本發明概念不限於上文所提及內容，且將由所屬領域中具通常知識者自以下描述清楚地理解。
根據本發明概念的態樣，一種半導體裝置包含：基底；下部電極，位於基底上方，下部電極在垂直方向上延伸；支撐件，包圍下部電極的側壁且支撐下部電極；介電層，位於下部電極及支撐件上；以及上部電極，位於介電層上。下部電極包含基座電極層及位於基座電極層外部的插入層，基座電極層含有鹵素元素，且插入層含有碳。插入層插入於下部電極的一部分中，下部電極的部分鄰近於支撐件及介電層。
根據本發明概念的另一態樣，一種半導體裝置包含：基底；下部電極，位於基底上方，下部電極在垂直方向上延伸；支撐件，接觸下部電極的側壁且支撐下部電極；介電層，位於下部電極及支撐件上；以及上部電極，位於介電層上。下部電極包含基座電極層及碳，基座電極層含有鹵素元素且碳分佈於基座電極層中，基座電極層包含周邊及核心，周邊在垂直方向上延伸且包含鄰近於支撐件及介電層的部分，且核心在垂直方向上延伸且包含不鄰近於支撐件或介電層的部分，以及下部電極中的碳濃度在周邊中高於核心中。
根據本發明概念的另一態樣，一種半導體裝置包含：基底；主動區，由基底中的隔離膜界定；字元線，跨主動區在第一水平方向上在基底中延伸；位元線，在字元線上方，位元線在垂直於第一水平方向的第二水平方向上延伸；以及電容器，位於位元線上方的上部層級上。電容器包含：下部電極，位於基底上方，下部電極在垂直於基底的頂部表面的方向上延伸；支撐件，包圍下部電極的側壁且支撐下部電極；介電層，位於下部電極及支撐件上；以及上部電極，位於介電層上。下部電極包含基座電極層及插入層，基座電極層含有鹵素元素且插入層含有碳，且插入層插入於下部電極的一部分中，下部電極的部分鄰接於支撐件及介電層。
在下文中，參考隨附圖式詳細描述實施例。
圖1為根據實施例的半導體裝置的記憶體單元陣列區的局部組態的示意性平面佈局圖。如本文中所使用，半導體裝置可指例如裝置，諸如半導體晶片（例如，形成於晶粒上的記憶體晶片及/或邏輯晶片）、半導體晶片的堆疊、包含堆疊於封裝基底上的一或多個半導體晶片的半導體封裝，或包含多個封裝的疊構裝裝置。
參考圖1，半導體裝置100可包含多個主動區AC，所述多個主動區在平面上在與第一方向D1及第二方向D2成對角的方向上水平地延伸。多個字元線WL可橫跨主動區AC延伸以在第一方向D1上彼此平行。多個位元線BL可在字元線WL上方延伸以在與第一方向D1交叉的第二方向D2上彼此平行。位元線BL中的各者可經由直接接點DC連接至主動區AC。
多個內埋式接點BC可位於位元線BL當中的兩個鄰近位元線BL之間。多個導電著陸墊LP可分別位於內埋式接點BC上方。導電著陸墊LP中的各者可與內埋式接點BC的至少一部分重疊。多個下部電極LE可分別位於導電著陸墊LP上方以彼此分離。多個下部電極LE可經由多個內埋式接點BC及多個導電著陸墊LP連接至多個主動區AC。多個下部電極LE中的各電極可為電容器的下部電極，所述電容器可為例如形成半導體裝置的DRAM晶片的記憶體單元。
圖2是繪示圖1的半導體裝置100的部分組態的平面視圖。圖3A為繪示沿著圖2中的線X-X'截取的橫截面的部分組態的示意性橫截面視圖。圖3B及圖3C分別為圖3A中的區P1及區P2的放大橫截面視圖。
參考圖2及圖3A至圖3C，半導體裝置100可包含基底110，所述基底包含多個主動區AC；以及位於基底110上的下部結構120。多個導電區124可穿過下部結構120以分別連接至多個主動區AC。
基底110可包含半導體元件，諸如Si或Ge，或化合物半導體，諸如SiC、GaAs、InAs或InP。舉例而言，基底110可為Si基底、Ge基底或由化合物半導體製成的基底。基底110可包含半導體基底及結構，所述結構包含位於半導體基底上的至少一個絕緣膜或至少一個導電區。舉例而言，導電區可包含雜質摻雜井或雜質摻雜結構。界定主動區AC的隔離膜112可形成於基底110中。隔離膜112可包含或為氧化膜、氮化膜或其組合。在一些實施例中，隔離膜112可具有包含淺溝渠隔離（shallow trench isolation；STI）結構的各種結構中的一者。
在一些實施例中，下部結構120可包含以下或由以下形成：氧化矽膜、氮化矽膜或由其組合構成的絕緣膜。在一些實施例中，下部結構120可包含各個導電區，諸如配線層、接觸插塞以及電晶體，以及使導電區彼此絕緣的絕緣膜。導電區124可包含多晶矽、金屬、導電金屬氮化物、金屬矽化物或其組合，或可由多晶矽、金屬、導電金屬氮化物、金屬矽化物或其組合形成。下部結構120可包含上文參考圖1所描述的位元線BL。導電區124中的各者可包含上文參考圖1所描述的內埋式接點BC及導電著陸墊LP。圖3A中的導電區124繪製為繪示一般連接，但並不包含可在基底110與形成於下部結構120上方的結構之間連接的各種組件的細節。
絕緣圖案126P可位於下部結構120及導電區124上且可具有多個開口126H，所述開口在可被稱作垂直方向D3的第三方向D3上分別與導電區124（例如，與導電區的組件的頂部表面）交疊。絕緣圖案126P可包含以下或由以下形成：氮化矽（SiN）膜、碳氮化矽（SiCN）膜、氮化矽硼（SiBN）膜或其組合。本文所使用的術語「SiN」、「SiCN」以及「SiBN」中的各者指示由各術語中所包含的元素構成的材料且不為表示化學計量關係的化學等式。
多個電容器CP1可位於導電區124上。電容器CP1中的各者可包含：下部電極LE1，在垂直於基底110的頂部表面的方向（亦即，垂直方向D3）上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE1的側壁，接觸且覆蓋側壁的至少一部分且支撐下部電極LE1（例如，在製造期間）；介電層160，位於下部電極LE1以及下部支撐件142P及上部支撐件144P上；以及上部電極UE，覆蓋介電層160且藉由介電層160與下部電極LE1分離。
下部電極LE1可包含含有鹵素元素175的基座電極層170及含有碳176的插入層171。「含有」特定元素的組件的描述是指某一形式（例如以化合物形式或單獨的元素形式）包含的元素。插入層171可插入下部電極LE1的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160。在下文參考圖3B及圖3C詳細描述下部電極LE1的結構及材料。
絕緣圖案126P可鄰近於多個下部電極LE1中的各者的底部部分。下部電極LE1中的各者可具有柱形狀，所述下部電極在垂直方向D3上遠離基底110的方向上自導電區124的頂部表面縱向延伸穿過絕緣圖案126P的開口126H。描述為在特定方向上「縱向」延伸的物件、層或物件或層的部分具有在特定方向上的長度及垂直於所述方向的寬度，其中長度大於寬度。除非上下文另外指示，否則術語「延伸」假定為具有與「縱向延伸」相同的含義。儘管示出下部電極LE1中的各者具有柱形狀，但本發明概念不限於此。舉例而言，下部電極LE1中的各者可具有橫截面結構，所述橫截面結構具有帶封閉底部的杯形狀或圓柱形狀。
下部電極LE1可由下部支撐件142P及上部支撐件144P支撐。下部電極LE1可面向上部電極UE，其中介電層160位於下部電極LE1與上部電極UE之間。舉例而言，下部電極LE1的側壁可面向上部電極UE的側壁，其中介電層160形成於所述側壁之間。
介電層160可覆蓋下部電極LE1、下部支撐件142P以及上部支撐件144P。如圖3A至圖3C中所示，當插入層171與下部支撐件142P、上部支撐件144P以及介電層160接觸時，介電層160可包含接觸下部電極LE1的插入層171的部分、接觸絕緣圖案126P的部分、接觸下部支撐件142P的部分以及接觸上部支撐件144P的部分。介電層160中與下部電極LE1接觸的介電層160的部分可藉由插入層171與基座電極層170分離，所述插入層171形成於基座電極層170的至少一部分周圍及外部，例如以包圍基座電極層170。除非上下文另外清楚地指示，否則如本文中以動詞形式所用的術語「接觸（contact/contacting/contacts）」或「與...接觸（in contact with）」是指直接連接（亦即，觸碰）。此外，上部支撐件及下部支撐件中的各者可描述為支撐圖案、支撐層或支撐板。支撐件可描述為具有薄片形狀或板形狀。
如圖3A中所示，上部支撐件144P可包圍下部電極LE1中的各者的頂部部分且與基底110平行延伸。下部電極LE1分別穿過的多個孔144H可形成於上部支撐件144P中。形成於上部支撐件144P中的孔144H中的各者的內部側壁可與下部電極LE1的外部側壁接觸。下部電極LE1中的各者的頂部表面可與上部支撐件144P的頂部表面共面。
下部支撐件142P可在基底110與上部支撐件144P之間延伸以平行於基底110且可與下部電極LE1中的各者的外部側壁接觸。下部電極LE1分別穿過的多個孔142H及多個下部孔LH（查看圖9E）可形成於下部支撐件142P中。下部電極LE1可穿過形成於上部支撐件144P中的孔144H以及形成於下部支撐件142P中的孔142H且在垂直方向D3上延伸。
圖2展示上部支撐件144P及下部電極LE1的平面結構。如圖2中所示，多個上部孔UH可形成於上部支撐件144P中。圖2示出如下組態：其中上部孔UH中的各者實質上具有菱形形狀，在平面視圖中，所述菱形形狀具有四個相鄰下部電極LE1作為頂點。然而，平面視圖中的各上部孔UH的形狀不限於圖2中所示的形狀，且可在實施例中進行各種改變及修改。下部電極LE1可包含朝向上部孔UH的中心突出至第一點P'的部分；在平面視圖中具有與上部孔UH相同形狀的多個下部孔LH（查看圖9E）可形成於下部支撐件142P中。
下部支撐件142P及上部支撐件144P可包含以下或由以下形成：SiN膜、SiCN膜、SiBN膜或其組合。在一些實施例中，下部支撐件142P可包含與上部支撐件144P相同的材料或由所述材料形成。在一些實施例中，下部支撐件142P可包含與上部支撐件144P不同的材料或材料的組合或由所述材料或材料的組合形成。舉例而言，在一個實施例中，下部支撐件142P及上部支撐件144P可由SiCN形成。替代地，下部支撐件142P可由SiCN形成，且上部支撐件144P可由SiBN形成。然而，本發明概念不限於上文所描述的彼等材料。
下部電極LE1中的各者可包含含金屬膜，所述含金屬膜包含第一金屬或由第一金屬形成。上部電極UE可面向各下部電極LE1，其中介電層160位於上部電極UE與下部電極LE1之間。在一些實施例中，上部電極UE可包含第一金屬或由第一金屬形成。在一些實施例中，上部電極UE可包含不同於第一金屬的金屬。
下部電極LE1及上部電極UE中的各者可包含導電膜或由導電膜形成，所述導電膜諸如金屬膜、導電金屬氧化物膜、導電金屬氮化物膜、導電金屬氮氧化物膜或其組合。在一些實施例中，下部電極LE1及上部電極UE中的各者可包含Ti、Ti氧化物、Ti氮化物、Ti氮氧化物、Nb、Nb氧化物、Nb氮化物、Nb氮氧化物、Co、Co氧化物、Co氮化物、Co氮氧化物、Sn、Sn氧化物、Sn氮化物、Sn氮氧化物或其組合。舉例而言，下部電極LE1及上部電極UE中的各者可包含NbN、TiN、CoN、SnO 2或其組合。在一些實施例中，下部電極LE1及上部電極UE中的各者可包含TaN、TiAlN、TaAlN、W、Ru、RuO 2、SrRuO 3、Ir、IrO 2、Pt、PtO、SRO（SrRuO 3）、BSRO（(Ba,Sr)RuO 3）、CRO（CaRuO 3）、LSCO（(La,Sr)CoO 3）或其組合。然而，下部電極LE1及上部電極UE中的各者的材料不限於上文所描述的材料。特定言之，下部電極LE1及上部電極UE可包含含金屬膜，所述含金屬膜包含鹵素元素175及/或碳176。
下部電極LE1的水平尺寸及上部電極UE的水平及/或垂直尺寸可為約1奈米至約20奈米。在一些實施例中，下部電極LE1的水平尺寸及上部電極UE的水平及/或垂直尺寸可大於或等於約20奈米。在一些實施例中，下部電極LE1的水平尺寸可大於上部電極UE的水平及/或垂直尺寸。然而，實施例不限於此。下部電極LE1的水平尺寸可小於或等於上部電極UE的水平及/或垂直尺寸。諸如「約」或「大致」的術語可反映僅以小相對方式及/或以並不顯著地更改某些元件的操作、功能性或結構的方式改變的量、大小、位向或佈局。舉例而言，自「約0.1至約1」的範圍可涵蓋諸如0.1左右的0%至5%的偏差及1左右的0%至5%的偏差的範圍，尤其在此偏差維持與所列範圍相同的效果的情況下。
介電層160可包含高k介電層或由高k介電層形成。如本文所使用，術語「高k介電層」可指具有比氧化矽膜高的介電常數的介電層。在一些實施例中，介電層160可包含或為金屬氧化物，所述金屬氧化物包含選自以下的至少一種金屬：鉿（Hf）、鋯（Zr）、鋁（Al）、鈮（Nb）、鈰（Ce）、鑭（La）、鉭（Ta）以及鈦（Ti）。在一些實施例中，介電層160可具有由單一高k介電層構成的單層結構。在一些實施例中，介電層160可具有包含多個高k介電層的多層結構。高k介電層可包含HfO 2、ZrO 2、Al 2O 3、La 2O 3、Ta 2O 3、Nb 2O 5、CeO 2、TiO 2、GeO 2或其組合，但不限於此。
在一些實施例中，介電層160可包含選自以下的至少一者：鐵電層、反鐵電層以及順電層。舉例而言，介電層160可包含HfZrO 2、ZrO 2、PbTiO 3、AgNbO 3、HfO 2、ZrO 2、TiO 2、Ta 2O 3、VO 2、AlO 2、SiO 2、SrTiO 3、BaTiO 3、BiFeO 3或其組合，但不限於此。
在一些實施例中，介電層160可包含多層，所述多層包含由彼此不同的材料構成的多個層的堆疊。舉例而言，介電層160可包含接觸下部電極LE1的第一介電層（未示出）及位於第一介電層上的第二介電層（未示出）。
第一介電層可包含鐵電層、反鐵電層或其組合。在一些實施例中，第一介電層可由單層構成，其中鐵電材料及反鐵電材料非均勻地混合。在一些實施例中，第一介電層可由包含鐵電材料的單層構成。在一些實施例中，第一介電層可由包含反鐵電材料的單層構成。第二介電層可由順電層構成。
在一些實施例中，第一介電層可包含HfZrO 2、ZrO 2、PbTiO 3、AgNbO 3或其組合。第二介電層可包含HfO 2、ZrO 2、TiO 2、Ta 2O 3、VO 2、AlO 2、SiO 2、SrTiO 3、BaTiO 3、BiFeO 3或其組合。
在一些實施例中，介電層160的厚度可大於0奈米（例如，至少0.1奈米）且小於6奈米。在一些實施例中，第一介電層中的各者的厚度及第二介電層的厚度可大於0奈米（例如，至少0.1奈米）且小於3奈米。在一些實施例中，第一介電層或第二介電層的厚度可為約3奈米至約6奈米，但不限於此。
詳細參考圖3A至圖3C，下部電極LE1可包含含有鹵素元素175的基座電極層170，以及含有碳176的插入層171。插入層171可插入下部電極LE1的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160中的任一者。此處，「鄰接於...的部分」可為「與...接觸的部分」及「接近」但不接觸的部分。舉例而言，插入層171可在下部電極LE1與下部支撐件142P及上部支撐件144P以及介電層160之間的邊界中與下部支撐件142P及上部支撐件144P以及介電層160接觸。在一些實施例中，插入層171可包含：第一部分171a，在下部電極LE1與下部支撐件142P或上部支撐件144P之間的邊界中與下部支撐件142P或上部支撐件144P接觸；以及第二部分171b，在下部電極LE1與介電層160之間的邊界中與介電層160接觸。
在一些實施例中，在平面視圖中，插入層171可組態以鄰近於下部支撐件142P及上部支撐件144P以及介電層160中的任一者且包圍基座電極層170。在一些實施例中，基座電極層170可在垂直方向D3（亦即，下部電極LE1延伸的方向）上延伸。插入層171可包圍基座電極層170且在垂直方向D3（亦即，下部電極LE1及基座電極層170延伸的方向）上延伸。
如圖3B中所示，插入層171可在區（亦即，圖3A中的區P1）中與上部支撐件144P及介電層160接觸，其中下部電極LE1與上部支撐件144P及介電層160接觸。在此情況下，插入層171可包含接觸上部支撐件144P的第一部分171a及接觸介電層160的第二部分171b。
如圖3C中所示，插入層171可在區（亦即，圖3A中的區P2）中與下部支撐件142P及介電層160接觸，其中下部電極LE1與下部支撐件142P及介電層160接觸。在此情況下，插入層171可包含接觸下部支撐件142P的第一部分171a及接觸介電層160的第二部分171b。
在下部電極LE1與下部支撐件142P及上部支撐件144P以及介電層160接觸的側LE1_S1處，插入層171的第一部分171a（其中各者與下部支撐件142P或上部支撐件144P接觸）可與插入層171的第二部分171b（其中各者與介電層160接觸）交替。在下部電極LE1僅與介電層160接觸的側LE1_S2處，插入層171可僅包含接觸介電層160的第二部分171b。
如圖3A至圖3C中所示，當在下部電極LE1與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界中插入層171與下部支撐件142P及上部支撐件144P以及介電層160中的任一者接觸時，基座電極層170可不與下部支撐件142P及上部支撐件144P以及介電層160接觸。因此，基座電極層170可藉由插入層171與下部支撐件142P及上部支撐件144P以及介電層160中的各者分離達插入層171的厚度。
插入層171可包含碳176。詳言之，插入層171可在不具有含鹵化金屬的前驅體的環境中由含有非鹵化金屬的前驅體形成。插入層171可因此由不包含鹵素元素的前驅體形成的材料組成。含有非鹵化金屬的前驅體可包含金屬性玻璃前驅體。在一些實施例中，前驅體可包含選自以下中的至少一者：金屬、碳176、氫以及氮。舉例而言，當插入層171包含TiN時，可使用TiCH 4形成插入層171，使得插入層171包含含C的TiN。
基座電極層170可含有鹵素元素175。舉例而言，基座電極層170可含有Cl。詳言之，當基座電極層170包含TiN時，可使用TiCl 4作為含鹵化Ti的前驅體來形成基座電極層170。當使用TiCl 4作為前驅體形成基座電極層170時，基座電極層170可包含含Cl的TiN。不同前驅體可在不同時間使用以形成不同層，諸如具有與主要導電材料混合的不同元素或材料的插入層171及基座電極層170。
在一些實施例中，下部電極LE1的水平尺寸可為約1奈米至約20奈米。在一些實施例中，下部電極LE1的水平尺寸可大於或等於約20奈米。根據實施例，當下部電極LE1的水平尺寸小於約20奈米時，插入層171可包圍基座電極層170。在平面視圖中，基座電極層170的水平尺寸L2（例如水平直徑或水平寬度）可由以下產生：自下部電極LE1的水平尺寸（例如下部電極LE1的總直徑）減去插入層171的總水平尺寸（例如，插入層171的側壁的水平厚度×二）。舉例而言，當下部電極LE1的水平尺寸小於20奈米且插入層171的水平尺寸L1為0.5奈米時，由插入層171包圍的基座電極層170的水平尺寸L2可小於19奈米。替代地，下部電極LE1可包含基座電極層170及插入層171，基座電極層170的水平尺寸L2可為約1奈米至約20奈米，且插入層171的水平尺寸L1可為約0.25奈米至約5奈米。在此情況下，下部電極LE1的水平尺寸可大於或等於約20奈米。
在一些實施例中，插入層171的水平尺寸L1與基座電極層170的水平尺寸L2的比可小於或等於約1/4。舉例而言，插入層171的水平尺寸L1（例如，厚度）可小於或等於基座電極層170的水平尺寸L2（例如，直徑或水平厚度）的1/4。舉例而言，當基座電極層170的水平尺寸L2為約20奈米時，插入層171的水平尺寸L1可小於約5奈米。
在一些實施例中，插入層171中的碳176的濃度可為0.5原子%以上且約10原子%以下。舉例而言，插入層171中的碳176的濃度可為1.5原子%以上且約10原子%以下。舉例而言，插入層171中的碳176的濃度可為3原子%以上且約10原子%以下。舉例而言，插入層171中的碳176的濃度可為4.5原子%以上且約10原子%以下。舉例而言，插入層171中的碳176的濃度可為5原子%以上且約10原子%以下。舉例而言，插入層171中的碳176的濃度可為7原子%以上且約10原子%以下。在一些實施例中，基座電極層170中的鹵素元素175的濃度可大於0原子%（例如，至少0.1原子%）且約10原子%以下。舉例而言，基座電極層170中的氯的濃度可大於0原子%（例如，至少0.1原子%）且約10原子%以下。如本文中所描述的特定層或區內某些元素的濃度是指所述層或區內的平均濃度。
在一些實施例中，除碳176之外，插入層171可更含有鹵素元素175。在此情況下，插入層171可由含有鹵化金屬的前驅體及含有非鹵化金屬的前驅體形成。當插入層171含有鹵素元素175時，插入層171中的鹵素元素175的濃度可小於插入層171中的碳176的濃度及/或基座電極層170中的鹵素元素175的濃度。舉例而言，當插入層171中的碳176的濃度為約7原子%且基座電極層170中的鹵素元素175的濃度為約7原子%時，插入層171中的鹵素元素175的濃度可小於約7原子%，例如，可為約3原子%。
在一些實施例中，除了鹵素元素175之外，基座電極層170可更含有碳176。當基座電極層170含有碳176時，基座電極層170中的碳176的濃度可小於基座電極層170中的鹵素元素175的濃度及/或插入層171中的碳176的濃度。舉例而言，當基座電極層170中的鹵素元素175的濃度為約7原子%且插入層171中的碳176的濃度為約7原子%時，基座電極層170中的碳176的濃度可小於約7原子%，例如，可為約3原子%。
如上文所描述，插入層171可含有碳176。在一些實施例中，插入層171中的碳176的濃度可在水平方向上為非均一的。舉例而言，碳176可非均勻地分佈於插入層171中。舉例而言，插入層171中的碳176的濃度可在插入層171的鄰近於下部支撐件142P或上部支撐件144P或介電層160的部分中最高，且在插入層171的鄰近基座電極層170的部分中最低。此處，「鄰接於...的部分」可為「與...接觸的部分」及「接近」但不接觸的部分。舉例而言，插入層171中的碳176的濃度可在插入層171與下部支撐件142P或上部支撐件144P或介電層160之間的邊界處最高，可朝向基座電極層170減小，且可在插入層171與基座電極層170之間的邊界處最低。插入層171中的碳176在插入層171與下部支撐件142P或上部支撐件144P或介電層160之間的邊界附近的濃度可比在插入層171與基座電極層170之間的邊界處的濃度高。插入層171中的碳176的濃度可在插入層171與基座電極層170之間的邊界附近最高。
當基座電極層170含有碳176時，基座電極層170中的碳176的濃度可在水平方向上為非均一的。因此，碳176可非均一地分佈於基座電極層170中。
在一些實施例中，基座電極層170可不含有碳176，或即使在基座電極層170含有碳176時，基座電極層170中的碳176的濃度仍可小於插入層171中的碳176的濃度，且因此，下部電極LE1中的碳176的濃度可在插入層171中最高。在插入層171中最高的碳176的濃度可遠離插入層171中的碳176的濃度最高的位置非均一地減小。碳176的濃度及分佈不限於上文所描述的濃度及分佈。
含有碳176的插入層171可包圍含有鹵素元素175的基座電極層170，且因此，在製造半導體裝置100的製程期間，插入層171可充當用於基座電極層170的障壁。當插入層171包含含有碳176的含金屬膜時，插入層171可具有比不含碳176的含金屬膜，例如含有鹵素元素175的含金屬膜更高的抗氧化性。換言之，包含含碳176的含金屬膜的插入層171可比不包含碳176的含金屬膜更抗氧化。舉例而言，在製造半導體裝置100的製程中，可藉由濕式處理移除模具（例如，圖9D中的第一模具圖案132P及第二模具圖案134P）。當含有碳176的插入層171插入至下部電極LE1中且包圍基座電極層170時，可減少可在濕式移除製程期間發生的基座電極層170的損耗。隨著基座電極層170的損耗減小，由電極的彎曲引起的故障可在後續製程中減少。
圖4A為根據實施例的半導體裝置100A的結構的橫截面視圖。圖4B及圖4C分別為圖4A中的區Q1及區Q2的放大橫截面視圖。
參考圖4A至圖4C，多個電容器CP2可配置於基底110上方。電容器CP2中的各者可包含：下部電極LE2，在垂直於基底110的頂部表面的方向（亦即，垂直方向D3）上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE2的側壁且支撐下部電極LE2、下部電極LE2上的介電層160以及下部支撐件142P及上部支撐件144P；以及上部電極UE，覆蓋介電層160且藉由介電層160下與下部電極層LE2分離。
下部電極LE2可包含含有鹵素元素175的基座電極層170及含有碳176的插入層172。插入層172可插入於下部電極LE2的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160。此處，「鄰接於...的部分」可為「與...接觸的部分」及「接近」但不接觸的部分。舉例而言，插入層172可插入於基座電極層170中以接近於下部支撐件142P及上部支撐件144P以及介電層160而不接觸下部支撐件142P及上部支撐件144P以及介電層160。在此情況下，基座電極層170可與下部支撐件142P及上部支撐件144P以及介電層160接觸。
在一些實施例中，基座電極層170可包含：第一基座電極層170a，不與下部支撐件142P及上部支撐件144P以及介電層160接觸；及第二基座電極層170b，與下部支撐件142P及上部支撐件144P以及介電層160接觸。在平面視圖中，第二基座電極層170b可包圍第一基座電極層170a。在一些實施例中，基座電極層170可在下部電極LE2的延伸方向，亦即，垂直於基底110的頂部表面的垂直方向D3上延伸。第一基座電極層170a及第二基座電極層170b可在基座電極層170的延伸方向（亦即，垂直方向D3）上延伸。
插入層172可插入於第一基座電極層170a與第二基座電極層170b之間且可鄰近於下部支撐件142P及上部支撐件144P以及介電層160中的任一者，其中第二基座電極層170b位於插入層172與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間。在平面視圖中，插入層172可包圍第一基座電極層170a且沿著第一基座電極層170a延伸，且第二基座電極層170b可包圍插入層172且沿著插入層172延伸。
在一些實施例中，插入層172可包含鄰近於下部支撐件142P及上部支撐件144P中的任一者的第一部分172a以及鄰近於介電層160的第二部分172b。舉例而言，插入層172的第一部分172a可與第二基座電極層170b的一部分接觸，所述部分在下部電極LE2與下部支撐件142P或上部支撐件144P之間的邊界處與下部支撐件142P或上部支撐件144P接觸，且可鄰近於下部支撐件142P或上部支撐件144P，其中第二基座電極層170b的部分位於第一部分172a與下部支撐件142P或上部支撐件144P之間。舉例而言，插入層172的第二部分172b可與第二基座電極層170b的另一部分接觸，所述另一部分在下部電極LE2與介電層160之間的邊界處與介電層160接觸，且可鄰近於介電層160，其中第二基座電極層170b的部分位於第二部分172b與介電層160之間。
如圖4B中所示，插入層172可在區（亦即，圖4A中的區Q1）中鄰近於上部支撐件144P及介電層160，其中下部電極LE2與上部支撐件144P及介電層160接觸。在此情況下，插入層172可包含鄰近於上部支撐件144P的第一部分172a及鄰近於介電層160的第二部分172b。
如圖4C中所示，插入層172可在區（亦即圖4A中的區Q2）中鄰近於下部支撐件142P及介電層160，其中下部電極LE2與下部支撐件142P及介電層160接觸。在此情況下，插入層172可包含鄰近於下部支撐件142P的第一部分172a及鄰近於介電層160的第二部分172b。
插入層172可含有碳176。詳言之，插入層172可在沒有含鹵化金屬的前驅體的環境中由含有非鹵化金屬的前驅體形成。插入層172的描述可與上文給出的插入層171的描述相同或類似。
第一基座電極層170a及第二基座電極層170b可含有鹵素元素175。舉例而言，第一基座電極層170a及/或第二基座電極層170b可含有Cl。第一基座電極層170a及第二基座電極層170b的描述可與上文給出的基座電極層170的描述相同或類似。
在一些實施例中，下部電極LE2的水平尺寸可為約1奈米至約20奈米。在一些實施例中，下部電極LE2的水平尺寸可大於或等於約20奈米。第二基座電極層170b的水平尺寸可小於第一基座電極層170a的水平尺寸。第二基座電極層170b的水平尺寸可小於或實質上等於插入層172的水平尺寸。在一些實施例中，第二基座電極層170b的水平尺寸可大於插入層172的水平尺寸。插入層172的水平尺寸L1可為約0.25奈米至約5奈米且小於或等於基座電極層170的1/4水平尺寸。基座電極層170的水平尺寸可包含添加至第二基座電極層170b的厚度的兩倍的第一基座電極層170a的水平寬度。
在一些實施例中，插入層172中的碳176的濃度可為0.5原子%以上且約10原子%以下。舉例而言，插入層172中的碳176的濃度可為1.5原子%且約10原子%以下。舉例而言，插入層172中的碳176的濃度可為3原子%以上且約10原子%以下。舉例而言，插入層172中的碳176的濃度可為4.5原子%以上且約10原子%以下。舉例而言，插入層172中的碳176的濃度可為5原子%以上且約10原子%以下。舉例而言，插入層172中的碳176的濃度可為7原子%以上且約10原子%以下。在一些實施例中，第一基座電極層170a及第二基座電極層170b中的各者中的鹵素元素175的濃度可大於0原子%且小於或等於約10原子%。舉例而言，第一基座電極層170a及第二基座電極層170b中的各者中的氯的濃度可大於0原子%且小於或等於約10原子%。
在一些實施例中，除碳176之外，插入層172可更含有鹵素元素175。在此情況下，插入層172可由含有鹵化金屬的前驅體及含有非鹵化金屬的前驅體形成。當插入層172含有鹵素元素175時，插入層172中的鹵素元素175的濃度可小於插入層172中的碳176的濃度及/或基座電極層170中的鹵素元素175的濃度。
在一些實施例中，除鹵素元素175之外，第一基座電極層170a及/或第二基座電極層170b可更含有碳176。當第一基座電極層170a及/或第二基座電極層170b含有碳176時，第一基座電極層170a及/或第二基座電極層170b中的碳176的濃度可小於第一基座電極層170a及/或第二基座電極層170b中的鹵素元素175的濃度及/或插入層172中的碳176的濃度。
如上文所描述，插入層172可含有碳176。在一些實施例中，插入層172中的碳176的濃度可在水平方向上為非均一的。換言之，碳176可非均一地分佈於插入層172中。舉例而言，插入層172中的碳176的濃度可在插入層172中的位置處最高，且可朝向第一基座電極層170a及第二基座電極層170b減小。
當第一基座電極層170a及/或第二基座電極層170b含有碳176時，第一基座電極層170a及/或第二基座電極層170b中的碳176的濃度可在水平方向上為非均一的。因此，碳176可非均一地分佈於第一基座電極層170a及/或第二基座電極層170b中。
當含有碳176的插入層172插入於下部電極LE2中的第一基座電極層170a與第二基座電極層170b之間時，可減少在濕式移除製程期間的基座電極層170的損耗。
圖5A為根據實施例的半導體裝置100B的結構的橫截面視圖。圖5B及圖5C分別為圖5A中的區R1及區R2的放大橫截面視圖。圖5D及圖5E為展示相對於圖5A的半導體裝置100B的元件中的位置之間的距離L及元件與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界的碳組成比的圖式。
參考圖5A至圖5C，多個電容器CP3可配置於基底110上方。電容器CP3中的各者可包含：下部電極LE3，在垂直方向D3上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE3的側壁且支撐下部電極LE3、下部電極LE3上的介電層160以及下部支撐件142P及上部支撐件144P；以及上部電極UE，覆蓋介電層160且藉由介電層160與下部電極LE3分離。
下部電極LE3可包含基座電極層170，所述基座電極層含有鹵素元素175及分佈於基座電極層170中的碳176。基座電極層170可包含周邊170S及核心170C。周邊170S包含直接鄰接於下部支撐件142P及上部支撐件144P以及介電層160中的任一者的部分，且在垂直方向D3上延伸。核心170C包含不直接鄰接於下部支撐件142P及上部支撐件144P以及介電層160中的任一者的部分，且在垂直方向D3上延伸。在平面視圖中，周邊170S可包圍核心170C。
在一些實施例中，下部電極LE3的水平尺寸L'可為約1奈米至約20奈米。在一些實施例中，下部電極LE3的水平尺寸L'可大於或等於約20奈米。在一些實施例中，周邊170S的水平尺寸L3可為約0.25奈米至約5奈米，且核心170C的水平尺寸可由自下部電極LE3的水平尺寸L'減去周邊170S的兩倍水平尺寸L3引起。在一些實施例中，周邊170S的水平尺寸L3與下部電極LE3的水平尺寸L'的比率可小於或等於約1/4。換言之，周邊170S的水平尺寸L3可小於或等於下部電極LE3的水平尺寸L'的1/4。
在一些實施例中，下部電極LE3中的碳176的濃度可在周邊170S中比在核心170C中高。參考圖5D及圖5E，下部電極LE3中的碳176的濃度可自下部電極LE3中的位置至下部電極LE3與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界的距離為0時朝向在自下部電極LE3中的位置至下部電極LE3與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界的距離為L'/2時減小。舉例而言，下部電極LE3中的碳176的濃度可自下部電極LE3與下部支撐件142P及上部144P以及介電層160中的任一者之間的邊界朝向下部電極LE3的中線C減小。在一些實施例中，下部電極LE3中的碳176的濃度可自下部電極LE3的邊界減小，如圖5D中所示，或可增加至下部電極LE3中的某一位置且隨後自所述位置減小。
在一些實施例中，如圖5D中所示，下部電極LE3中的碳176的濃度可在下部電極LE3與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界處在周邊170S中最高。當下部電極LE3中的碳176的濃度在下部電極LE3與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界處最高時，碳176的濃度可自邊界減小。下部電極LE3中的碳176的濃度可有規律地或不規則地自下部電極LE3的邊界減小。即使在下部電極LE3中的碳176的濃度在下部電極LE3與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間的邊界處最高時，碳176的濃度亦可不恆定地減小，而是減小且接著增加且最終自邊界減小。此外，在圖5D的一個實施例中，周邊170S不包含任何鹵素元素，且周邊170S與核心170C之間的邊界之後包含鹵素元素。
在一些實施例中，如圖5E中所示，下部電極LE3中的碳176的濃度可在周邊170S與核心170C之間的邊界處在周邊170S中最高。在此實施例中，周邊170S與核心170C之間的邊界可由水平距離界定，在自與下部支撐件142P及上部支撐件144P以及介電層160的邊界的下部電極LE3內，其中碳濃度176最高。此可對應於在形成下部電極LE3時使用包含碳的前驅體的峰（最大）量的區。在其他實施例中，諸如上文圖5D中，邊界可對應於圓周平面表面，其中在形成下部電極LE3期間，前驅體材料的類型改變。當下部電極LE3中的碳176的濃度在核心170C與周邊170S之間的邊界中最高時，碳176的濃度可自其間的邊界減小。換言之，周邊170S中的碳176的濃度可在周邊170S與核心170C之間的邊界中最高，且可自其間的邊界而減小。核心170C中的碳176的濃度可在核心170C與周邊170S之間的邊界中最高，且可自其間的邊界而減小。碳176的濃度可自周邊170S與核心170C之間的邊界有規律地或不規則地減小。即使在下部電極LE3中的碳176的濃度在周邊170S與核心170C之間的邊界處在周邊170S中最高時，下部電極LE3中的碳176的濃度亦可不恆定地減小，而是減小且接著增加且最終自邊界減小。
在一些實施例中，周邊170S中的碳176的濃度可大於0原子%且小於或等於約10原子%。由於下部電極LE3中的碳176的濃度在周邊170S中比在核心170C中更高，因此下部電極LE3中的碳176的濃度可大於0原子%且小於或等於約10原子%。
在一些實施例中，基座電極層170中的鹵素元素175的濃度可大於0原子%且小於或等於約10原子%。基座電極層170中的鹵素元素175的濃度在核心170C中可比在周邊170S中更高。因此，即使在周邊170S及核心170C中的各者包含碳176及鹵素元素175兩者時，鹵素元素175的濃度亦可高於核心170C中的碳176的濃度，且碳176的濃度可高於周邊170S中的鹵素元素175的濃度。在一些實施例中，鹵素元素175的濃度可高於核心170C及周邊170S兩者中的碳176的濃度。甚至在鹵素元素175的濃度低於核心170C及周邊170S兩者中的碳176的濃度時，碳176的濃度與鹵素元素175的濃度的比在周邊170S中可比在核心170C中更高，此是由於周邊170S中的碳176的濃度高於核心170C中的碳176的濃度。
圖6至圖8為根據實施例的半導體裝置的結構的橫截面視圖。
參考圖6，半導體裝置100C可包含多個電容器CP4。電容器CP4中的各者可包含：基底110；下部電極LE4，位於基底110上方且在垂直方向D3上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE4的側壁且支撐下部電極LE4、下部電極LE4上的介電層160以及下部支撐件142P及上部支撐件144P；以及上部電極UE，覆蓋介電層160且藉由介電層160與下部電極LE4分離。下部電極LE4可包含含有鹵素元素175的基座電極層170及含有碳176的插入層171。插入層171可插入下部電極LE4的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160。插入層171可包含水平延伸部173，所述水平延伸部位於基底110上方且在第一方向D1上延伸。當在形成下部電極LE4的製程中填充孔BH中的源時，水平延伸部173可藉由向多個孔BH（參見圖9C）中的各者的底部施加含碳材料，例如金屬氮化物來形成。
參考圖7，半導體裝置100D可包含多個電容器CP5。電容器CP5中的各者可包含：基底110；下部電極LE5，位於基底110上方且在垂直方向D3上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE5的側壁且支撐下部電極LE5、下部電極LE5上的介電層160以及下部支撐件142P及上部支撐件144P；以及上部電極UE，覆蓋介電層160且藉由介電層160與下部電極LE5分離。下部電極LE5可包含含有鹵素元素175的基座電極層170及含有碳176的插入層172。插入層172可插入於下部電極LE5的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160。在一些實施例中，基座電極層170可包含：第一基座電極層170a，不與下部支撐件142P及上部支撐件144P以及介電層160接觸；及第二基座電極層170b，與下部支撐件142P及上部支撐件144P以及介電層160接觸。插入層172可插入於第一基座電極層170a與第二基座電極層170b之間且可鄰近於下部支撐件142P及上部支撐件144P以及介電層160中的任一者，其中第二基座電極層170b位於插入層172與下部支撐件142P及上部支撐件144P以及介電層160中的任一者之間。插入層172可包含水平延伸部174，所述水平延伸部位於基底110上方且在第一方向D1上延伸。
參考圖8，半導體裝置100E可包含多個電容器CP6。電容器CP6中的各者可包含：基底110；下部電極LE1，位於基底110上方且在垂直方向D3上延伸；下部支撐件142P及上部支撐件144P，包圍下部電極LE1的側壁且支撐下部電極LE1、下部電極LE1上的介電層160以及下部支撐件142P及上部支撐件144P；以及上部電極UE1，位於介電層160上。下部電極LE1可包含含有鹵素元素175的基座電極層170及含有碳176的插入層171。插入層171可插入下部電極LE1的一部分中，所述部分鄰近於下部支撐件142P及上部支撐件144P以及介電層160。上部電極UE1可包含含有鹵素元素的基座電極層180及含有碳的插入層181。插入層181可插入於上部電極UE1的一部分中，所述部分鄰近於介電層160。
圖9A至圖9F為製造根據實施例的半導體裝置的方法中的階段的橫截面視圖。在圖1至圖9F中，相同附圖標號表示相同元件，且省略其冗餘描述。
參考圖9A，下部結構120及穿過下部結構120以連接至主動區AC的導電區124可形成於基底110上，其中主動區AC由隔離膜112界定。其後，可形成覆蓋下部結構120及導電區124的絕緣膜126。
絕緣膜126可在後續製程中用作蝕刻終止層。絕緣膜126可包含相對於下部結構120具有蝕刻選擇性的絕緣材料或由所述絕緣材料形成。在一些實施例中，絕緣膜126可包含以下或由以下形成：SiN膜、SiCN膜、SiBN膜或其組合。
參考圖9B，模具結構MST可形成於絕緣膜126上。模具結構MST可包含多個模具膜及多個支撐膜。舉例而言，模具結構MST可包含依序堆疊於絕緣膜126上的第一模具膜132、下部支撐膜142、第二模具膜134以及上部支撐膜144。第一模具膜132及第二模具膜134中的各者可包含材料，所述材料相對於包含氟化銨（NH 4F）、氫氟酸（HF）以及水的蝕刻劑具有相對較高的蝕刻速率，且因此可使用蝕刻劑藉由剝離製程移除。在一些實施例中，第一模具膜132及第二模具膜134中的各者可包含或可為氧化物膜、氮化物膜或其組合。舉例而言，第一模具膜132可包含或為硼磷矽酸鹽玻璃（borophosphosilicate glass；BPSG）膜。BPSG膜可包含選自以下中的至少一者：第一部分，其中摻雜劑硼（B）的濃度沿著BPSG膜的厚度方向變化；第二部分，其中摻雜劑磷（P）的濃度沿著BPSG膜的厚度方向變化。第二模具膜134可包含或為氮化矽膜或多層絕緣膜，其中相對薄的氧化矽膜及氮化矽膜交替地堆疊於彼此上。然而，第一模具膜132及第二模具膜134的材料不限於上文所描述的材料，且可在不脫離本發明概念的範疇的情況下在其中進行各種改變及修改。模具結構MST中的膜的堆疊序列不限於圖9B中所示的堆疊序列，且在不脫離本發明概念的範疇的情況下，可在其中進行各種改變及修改。
下部支撐膜142及上部支撐膜144中的各者可包含或可為SiN膜、SiCN膜、SiBN膜或其組合。在一些實施例中，下部支撐膜142可包含與上部支撐膜144P相同的材料或由所述材料形成。在一些實施例中，下部支撐膜142可包含與上部支撐膜144不同的材料。在一些實施例中，下部支撐膜142及上部支撐膜144中的各者可包含或可為碳氮化矽膜。在一些實施例中，下部支撐膜142可包含或為碳氮化矽膜，且上部支撐膜144可包含或為含硼（B）氮化矽膜。然而，下部支撐膜142及上部支撐膜144的材料不限於上文所描述的材料，且可在不脫離本發明概念的範疇的情況下在其中進行各種改變及修改。
參考圖9C，遮罩圖案MP可形成於圖9B的所得結構中的模具結構MST上，模具結構MST可藉由使用遮罩圖案MP作為蝕刻遮罩且使用絕緣膜126作為蝕刻終止層來異向性地蝕刻，使得可形成界定多個孔BH的模具結構圖案MSP。模具結構圖案MSP可包含第一模具圖案132P、下部支撐件142P、第二模具圖案134P以及上部支撐件144P。
遮罩圖案MP可包含以下或由以下形成：氮化物膜、氧化物膜、多晶矽膜、光阻膜或其組合。
形成孔BH的製程可更包含對由異向性蝕刻模具結構MST產生的結構執行濕式處理。在模具結構MST的異向性蝕刻及所得結構的濕式處理期間，絕緣膜126亦可經部分地蝕刻，由此形成絕緣圖案126P，所述絕緣圖案包含分別地暴露多個導電區124的頂部表面的多個開口126H。舉例而言，在來自模具結構MST的異向性蝕刻的所得結構的濕式處理中，可使用包含稀釋的硫酸過氧化物（DSP）溶液的蝕刻劑，但實施例不限於此。
在模具結構圖案MSP中，下部支撐件142P中的孔BH的各別部分可形成多個孔142H，且上部支撐件144P中的孔BH的各別部分可形成多個孔144H。
參考圖9D，可自圖9C的所得結構移除遮罩圖案MP，且可形成填充孔BH中的各者的下部電極LE1。
在一些實施例中，為了形成下部電極LE1，導電層可形成以填充孔BH中的各者且覆蓋圖9C的所得結構中的上部支撐件144P的頂部表面。為形成導電層，可使用化學氣相沈積（chemical vapor deposition；CVD）、電漿增強CVD（plasma enhanced CVD；PECVD）、金屬有機CVD（metal organic CVD；MOCVD）或原子層沈積（atomic layer deposition；ALD）。此後，可使用回蝕製程或化學機械拋光（chemical mechanical polishing；CMP）藉由移除導電層來暴露上部支撐件144P的頂部表面。
詳言之，可形成下部電極LE1，所述下部電極包含含有鹵素元素的基座電極層170及含有碳的插入層171，且插入層171可插入於下部電極LE1的一部分中，所述部分鄰近於模具結構圖案MSP。
插入層171可在沒有含鹵化金屬的前驅體的環境中由含有非鹵化金屬的前驅體（例如，前驅體液體或氣體）形成。含有非鹵化金屬的前驅體可包含或為金屬性玻璃前驅體。在一些實施例中，前驅體可包含選自以下中的至少一者：金屬、碳、氫以及氮。舉例而言，當插入層171包含TiN時，插入層171可使用TiCH 4形成。在一些實施例中，插入層171可在ALD條件下在約250℃至約700℃的溫度下使用TiCH 4及NH 3形成。替代地，插入層171可在CVD條件下使用TiCH 4及NH 3形成。因此，形成含C的TiN層。
基座電極層170可由含有鹵化金屬的前驅體形成。舉例而言，當基座電極層170包含TiN時，可使用TiCl 4作為含鹵化Ti的前驅體來形成基座電極層170。可使用含鹵化Ti的前驅體連同NH 3用於氣相沈積基座電極層170。舉例而言，適當氣相沈積條件可包含CVD或ALD。舉例而言，基座電極層170可在ALD條件下在約250℃至約700℃的溫度下使用TiCl 4及NH 3形成。當在上文所描述的溫度及條件下使用TiCl 4作為前驅體形成基座電極層170時，基座電極層170可包含含Cl的TiN。
為了形成包含含有鹵素元素的基座電極層170及含有碳的插入層171的下部電極LE1，可分別使用供應含有鹵素元素的前驅體的噴嘴及供應含有碳的前驅體的噴嘴。可根據插入有插入層171的位置控制含有鹵素元素的前驅體及含有碳的前驅體的供應。類似類型製程可用以形成圖4A至圖4C及圖5A至圖5E以及圖6至圖8的其他實施例中所描述的下部電極，其中前驅體可控制以提供彼等實施例中所描述的不同結構。
參考圖9E，可藉由自圖9D的所得結構部分移除上部支撐件144P來形成多個上部孔UH，且可藉由濕式方法經由上部孔UH移除第二模具圖案134P。隨後，可藉由移除下部支撐件142P的由上部孔UH暴露的部分形成多個下部孔LH。隨後，絕緣圖案126P的頂部表面可藉由經由下部孔LH使用濕式方法移除第一模具圖案132P而暴露。在移除第一模具圖案132P及第二模具圖案134P之後，可暴露多個下部電極LE1的側壁。
在一些實施例中，包含NH 4F、HF以及水的蝕刻劑可用於使用濕式方法移除第二模具圖案134P及第一模具圖案132P，但實施例不限於此。
參考圖9F，介電層160可形成以覆蓋圖9E的所得結構中暴露的下部電極LE1。介電層160可形成以不僅覆蓋下部電極LE1的側壁，且亦覆蓋下部支撐件142P及上部支撐件144P的暴露表面以及絕緣圖案126P的暴露表面。CVD、PECVD、MOCVD或ALD可用於形成介電層160。在將介電層160氣相沈積於下部電極LE1上之後，可執行退火。在一些實施例中，可在約200℃至約700℃的溫度下執行退火。介電層160的結晶性可藉由在形成介電層160之後執行的退火而增加。
雖然本發明概念已參考其實施例進行具體繪示及描述，但將理解，可在不脫離以下申請專利範圍的精神及範疇的情況下進行在形式及細節方面的各種改變。
100、100A、100B、100C、100D、100E:半導體裝置 110:基底 112:隔離膜 120:下部結構 124:導電區 126:絕緣膜 126H:開口 126P:絕緣圖案 132:第一模具膜 132P:第一模具圖案 134:第二模具膜 134P:第二模具圖案 142:下部支撐膜 142H、144H、BH:孔 142P:下部支撐件 144:上部支撐膜 144P:上部支撐件 160:介電層 170、180:基座電極層 170a:第一基座電極層 170b:第二基座電極層 170C:核心 170S:周邊 171、172、181:插入層 171a、172a:第一部分 171b、172b:第二部分 173、174水平延伸部 175:鹵素元素 176:碳 AC:主動區 BC:內埋式接點 BL:位元線 C:中線 CP1、CP2、CP3、CP4、CP5、CP6:電容器 DC:直接接點 D1:第一方向 D2:第二方向 D3:第三方向 L:距離 L'、L1、L2、L3:水平尺寸 LE、LE1、LE2、LE3、LE4、LE5:下部電極 LE1_S1、LE1_S2:側 LH:下部孔 LP:導電著陸墊 MP:遮罩圖案 MSP:模具結構圖案 MST:模具結構 P':第一點 Q1、Q2、P1、P2、R1、R2:區 X-X':線 UE、UE1:上部電極 UH:上部孔 WL:字元線
將自結合隨附圖式進行的以下詳細描述更清楚地理解實施例，在隨附圖式中： 圖1為根據實施例的半導體裝置的記憶體單元陣列區的局部組態的示意性平面佈局圖。 圖2為繪示圖1的半導體裝置的部分組態的平面視圖。 圖3A為繪示沿著圖2中的線X-X'截取的橫截面的局部組態的示意性橫截面視圖。 圖3B及圖3C分別為圖3A中的區P1及區P2的放大橫截面視圖。 圖4A為根據實施例的半導體裝置的結構的橫截面視圖。 圖4B及圖4C分別為圖4A中的區Q1及區Q2的放大橫截面視圖。 圖5A為根據實施例的半導體裝置的結構的橫截面視圖。 圖5B及圖5C分別為圖5A中的區R1及區R2的放大橫截面視圖。 圖5D及圖5E為繪示相對於圖5A的半導體裝置的組件的邊界與組件中的位置之間的距離的碳組成比的圖式。 圖6至圖8為根據實施例的半導體裝置的結構的橫截面視圖。 圖9A至圖9F為製造根據實施例的半導體裝置的方法中的階段的橫截面視圖。
100:半導體裝置
110:基底
112:隔離膜
120:下部結構
124:導電區
126H:開口
126P:絕緣圖案
142H、144H:孔
142P:下部支撐件
144P:上部支撐件
160:介電層
170:基座電極層
171:插入層
AC:主動區
CP1:電容器
D1:第一方向
D2:第二方向
D3:第三方向
L1、L2:水平尺寸
LE1:下部電極
LE1_S1、LE1_S2:側
P1、P2:區
X-X':線
UE:上部電極

Claims (10)

  1. 一種半導體裝置，包括： 基底； 下部電極，位於所述基底上方，所述下部電極在垂直方向上延伸； 支撐件，包圍所述下部電極的側壁且支撐所述下部電極； 介電層，位於所述下部電極及所述支撐件上；以及 上部電極，位於所述介電層上， 其中所述下部電極包含基座電極層及位於所述基座電極層的至少一部分外部的插入層，所述基座電極層含有鹵素元素，且所述插入層含有碳，以及 其中所述插入層插入於所述下部電極的一部分中，所述下部電極的所述部分鄰近於所述支撐件及所述介電層。
  2. 如請求項1所述的半導體裝置，其中所述插入層包含第一部分及第二部分，所述第一部分在所述支撐件與所述下部電極之間的邊界處接觸所述支撐件，且所述第二部分在所述介電層與所述下部電極之間的邊界處接觸所述介電層。
  3. 如請求項1所述的半導體裝置，其中所述基座電極層包含第一基座電極層及第二基座電極層，所述第一基座電極層不接觸所述支撐件或所述介電層，所述第二基座電極層接觸所述支撐件及所述介電層，以及 其中所述插入層插入於所述第一基座電極層與所述第二基座電極層之間，且所述插入層鄰近於所述支撐件及所述介電層中的各者，其中所述第二基座電極層位於所述插入層與所述支撐件及所述介電層中的各者之間。
  4. 如請求項1所述的半導體裝置，其中所述下部電極的水平寬度為約1奈米至約20奈米，且所述插入層的水平寬度為約0.25奈米至約5奈米且小於所述下部電極的所述水平寬度。
  5. 如請求項1所述的半導體裝置，其中所述插入層中的碳濃度為約0.5原子%以上且約10原子%以下。
  6. 如請求項1所述的半導體裝置，其中所述基座電極層中的鹵素元素濃度大於0原子%且約10原子%以下。
  7. 如請求項1所述的半導體裝置，其中所述插入層的水平寬度與所述基座電極層的水平寬度的比率大於0且約1/4以下。
  8. 如請求項1所述的半導體裝置，其中所述插入層不包含鹵素元素或包含比所述基座電極層更小的鹵素元素濃度。
  9. 如請求項1所述的半導體裝置，其中所述插入層由不包含鹵素元素的前驅體形成的材料組成。
  10. 一種半導體裝置，包括： 基底； 下部電極，位於所述基底上方，所述下部電極在垂直方向上延伸； 支撐件，接觸所述下部電極的側壁且支撐所述下部電極； 介電層，位於所述下部電極及所述支撐件上；以及 上部電極，位於所述介電層上， 其中所述下部電極包含基座電極層且含有碳，所述基座電極層含有鹵素元素，且所述碳分佈於所述基座電極層中， 其中所述基座電極層包含周邊及核心，所述周邊在所述垂直方向上延伸且包含鄰近於所述支撐件及所述介電層的部分，且所述核心在所述垂直方向上延伸且包含不鄰近於所述支撐件或所述介電層的部分，以及 其中所述下部電極中的所述碳的濃度在所述周邊中比在所述核心中更高。
TW112118005A 2022-06-29 2023-05-16 半導體裝置 TWI847700B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020220079999A KR20240002609A (ko) 2022-06-29 2022-06-29 반도체 소자
KR10-2022-0079999 2022-06-29

Publications (2)

Publication Number Publication Date
TW202401765A true TW202401765A (zh) 2024-01-01
TWI847700B TWI847700B (zh) 2024-07-01

Family

ID=

Also Published As

Publication number Publication date
US20240008254A1 (en) 2024-01-04
KR20240002609A (ko) 2024-01-05
CN117316934A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
US11810947B2 (en) Semiconductor device
US20220123103A1 (en) Integrated circuit device
US12009387B2 (en) Integrated circuit device and method of manufacturing the same
US11888018B2 (en) Semiconductor device and method for fabricating the same
TW202213348A (zh) 電容器以及包括其之動態隨機存取記憶體裝置
CN111009491B (zh) 半导体装置及其制造方法
US11398392B2 (en) Integrated circuit device and method of manufacturing the same
US11114398B2 (en) Integrated circuit device including support patterns and method of manufacturing the same
TWI847700B (zh) 半導體裝置
TW202401765A (zh) 半導體裝置
CN115568279A (zh) 电容器和包括电容器的dram器件
TWI835328B (zh) 積體電路裝置
TW202347780A (zh) 半導體裝置
TWI843437B (zh) 半導體裝置
US11804518B2 (en) Semiconductor device and method of manufacturing the same
US20240155828A1 (en) Semiconductor device and manufacturing method therefor
TW202337040A (zh) 半導體裝置
TW202343722A (zh) 積體電路裝置
TW202407806A (zh) 半導體元件
TW202410397A (zh) 製造積體電路元件的方法
TW202335189A (zh) 積體電路裝置
JP2014067886A (ja) 半導体装置の製造方法
KR20040051070A (ko) 금속 스토리지 노드를 갖는 반도체 소자의 제조방법